JP3343098B2 - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JP3343098B2 JP3343098B2 JP2000055164A JP2000055164A JP3343098B2 JP 3343098 B2 JP3343098 B2 JP 3343098B2 JP 2000055164 A JP2000055164 A JP 2000055164A JP 2000055164 A JP2000055164 A JP 2000055164A JP 3343098 B2 JP3343098 B2 JP 3343098B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- voltage
- display device
- circuit
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置に係わり、内蔵される走査信号駆動回路の
回路構成に関するものである。
クス表示装置に係わり、内蔵される走査信号駆動回路の
回路構成に関するものである。
【０００２】
【従来の技術】アクティブマトリクス表示装置が小型高
精細化される場合、絵素部のＴＦＴを形成すると同時に
走査信号駆動回路やデータ信号駆動回路も同一基板上に
製造されることが行われている。駆動回路を内蔵するこ
との利点は、駆動用ＩＣを外付け実装するよりも低コス
トかが図れること、及びパネルモジュールサイズをより
小型化できること、等が挙げられる。
精細化される場合、絵素部のＴＦＴを形成すると同時に
走査信号駆動回路やデータ信号駆動回路も同一基板上に
製造されることが行われている。駆動回路を内蔵するこ
との利点は、駆動用ＩＣを外付け実装するよりも低コス
トかが図れること、及びパネルモジュールサイズをより
小型化できること、等が挙げられる。
【０００３】これらの特徴を生かして、１インチ程度の
大きさの駆動回路を内蔵した液晶表示装置がビューファ
インダー用として既に商品化されている。一般に内蔵さ
れる駆動回路は、ＮＴＳＣ方式の場合、走査側で１５．
７５ｋＨｚ、データ側で数ＭＨｚで動作しなければなら
ないので、回路を構成しているＴＦＴにはアモルファス
シリコンより移動度が大きいポリシリコンが使用され
る。
大きさの駆動回路を内蔵した液晶表示装置がビューファ
インダー用として既に商品化されている。一般に内蔵さ
れる駆動回路は、ＮＴＳＣ方式の場合、走査側で１５．
７５ｋＨｚ、データ側で数ＭＨｚで動作しなければなら
ないので、回路を構成しているＴＦＴにはアモルファス
シリコンより移動度が大きいポリシリコンが使用され
る。
【０００４】図１は、駆動回路内蔵アクティブマトリク
ス液晶表示装置を示している。走査信号線５と、データ
信号線６の交点にＴＦＴ４がある。表示部３は、このＴ
ＦＴがマトリクス状に配置されたＴＦＴ基板と対向電極
基板とその２つの間に注入された液晶とからなる。走査
信号線５は走査信号駆動回路１に、データ信号線６はデ
ータ信号駆動回路２に接続されている。これら内蔵駆動
回路は消費電力を小さくできることからＣＭＯＳ回路で
構成されることが多い。
ス液晶表示装置を示している。走査信号線５と、データ
信号線６の交点にＴＦＴ４がある。表示部３は、このＴ
ＦＴがマトリクス状に配置されたＴＦＴ基板と対向電極
基板とその２つの間に注入された液晶とからなる。走査
信号線５は走査信号駆動回路１に、データ信号線６はデ
ータ信号駆動回路２に接続されている。これら内蔵駆動
回路は消費電力を小さくできることからＣＭＯＳ回路で
構成されることが多い。
【０００５】図２は、走査信号駆動回路の構成の一例を
示しており、ＣＭＯＳスタティック型シフトレジスタ７
とバッファ８とからなる。ＣＭＯＳ回路の基本構成要素
であるインバータ９のレイアウトパターンを図３に示
す。
示しており、ＣＭＯＳスタティック型シフトレジスタ７
とバッファ８とからなる。ＣＭＯＳ回路の基本構成要素
であるインバータ９のレイアウトパターンを図３に示
す。
【０００６】これは、ゲート電極３３が１個であるシン
グルゲート構造のＮチャンネルＴＦＴ３１およびＰチャ
ンネルＴＦＴ３２、ＧＮＤ線３４および電源線３５から
なっている。この例の液晶表示装置では、シフトレジス
タを動作させる電源電圧と同じ電圧をもつパルスが順
次、走査信号線５に出力されることにより、走査信号線
上の絵素ＴＦＴ４がＯＮ状態になり、データ信号線６か
ら転送されてくるデータ電圧が絵素に書き込まれ、その
電圧で液晶の透過率を制御することにより表示が行われ
る。
グルゲート構造のＮチャンネルＴＦＴ３１およびＰチャ
ンネルＴＦＴ３２、ＧＮＤ線３４および電源線３５から
なっている。この例の液晶表示装置では、シフトレジス
タを動作させる電源電圧と同じ電圧をもつパルスが順
次、走査信号線５に出力されることにより、走査信号線
上の絵素ＴＦＴ４がＯＮ状態になり、データ信号線６か
ら転送されてくるデータ電圧が絵素に書き込まれ、その
電圧で液晶の透過率を制御することにより表示が行われ
る。
【０００７】
【発明が解決しようとする課題】ポリシリコンＴＦＴを
用いた表示装置で表示品位の高い画面を得るには、絵素
ＴＦＴのゲート電極に１５Ｖ以上の十分なゲート電圧を
印加する必要がある。
用いた表示装置で表示品位の高い画面を得るには、絵素
ＴＦＴのゲート電極に１５Ｖ以上の十分なゲート電圧を
印加する必要がある。
【０００８】ところが、一般的にポリシリコンＴＦＴの
場合、ＮチャンネルＴＦＴのソース・ドレイン間の耐圧
は１６Ｖ前後と低い。したがって、内蔵駆動回路のＮチ
ャンネルＴＦＴは耐圧付近で動作させることになり、安
定した駆動に対して信頼性が問題となる。
場合、ＮチャンネルＴＦＴのソース・ドレイン間の耐圧
は１６Ｖ前後と低い。したがって、内蔵駆動回路のＮチ
ャンネルＴＦＴは耐圧付近で動作させることになり、安
定した駆動に対して信頼性が問題となる。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、表示部ＴＦＴと同一基板上に一体形
成したＣＭＯＳ周辺回路を備えたアクティブマトリクス
表示装置において、前記ＣＭＯＳ周辺回路は昇圧回路を
有し、該昇圧回路を構成するＣＭＯＳＴＦＴには、シン
グルゲートのＴＦＴよりもソースドレイン間の耐圧を向
上させたＮチャンネルＴＦＴが構成されていることを特
徴としている。
リクス表示装置は、表示部ＴＦＴと同一基板上に一体形
成したＣＭＯＳ周辺回路を備えたアクティブマトリクス
表示装置において、前記ＣＭＯＳ周辺回路は昇圧回路を
有し、該昇圧回路を構成するＣＭＯＳＴＦＴには、シン
グルゲートのＴＦＴよりもソースドレイン間の耐圧を向
上させたＮチャンネルＴＦＴが構成されていることを特
徴としている。
【００１０】なお、このとき、前記ＮチャンネルＴＦＴ
は、ゲート電極が２個直列に接続されかつゲート電極を
共通とした構成であることが好ましい。
は、ゲート電極が２個直列に接続されかつゲート電極を
共通とした構成であることが好ましい。
【００１１】即ち、一般にポリシリコンＴＦＴの場合、
ゲート電極が１個のシングルゲート構造よりもＴＦＴが
２個直列に接続されかつゲート電極を共通とした構造
（以後、デュアルゲート構造と称す）の方がドレイン接
合部での電界が緩和されるので、ソース・ドレイン間の
耐圧が大きい。そこで、駆動回路を耐圧より低い電圧
（例えば１０Ｖ前後）で動作させ、走査信号線へは昇圧
回路で１５Ｖ以上の十分な電圧に昇圧し出力する。この
場合、昇圧回路を構成しているＮチャンネルＴＦＴをシ
ングルゲートのＴＦＴよりもソースドレイン間の耐圧を
向上させた構成、具体的には、ＮチャンネルＴＦＴをデ
ュアルゲートにする。これにより、走査信号線へ十分な
電圧振幅のパルスを出力することが可能になる。
ゲート電極が１個のシングルゲート構造よりもＴＦＴが
２個直列に接続されかつゲート電極を共通とした構造
（以後、デュアルゲート構造と称す）の方がドレイン接
合部での電界が緩和されるので、ソース・ドレイン間の
耐圧が大きい。そこで、駆動回路を耐圧より低い電圧
（例えば１０Ｖ前後）で動作させ、走査信号線へは昇圧
回路で１５Ｖ以上の十分な電圧に昇圧し出力する。この
場合、昇圧回路を構成しているＮチャンネルＴＦＴをシ
ングルゲートのＴＦＴよりもソースドレイン間の耐圧を
向上させた構成、具体的には、ＮチャンネルＴＦＴをデ
ュアルゲートにする。これにより、走査信号線へ十分な
電圧振幅のパルスを出力することが可能になる。
【００１２】
【発明の実施の形態】本発明の実施の形態について説明
する。図２のシフトレジスタおよびバッファを構成して
いるＮチャンネルＴＦＴをデュアルゲート構造にするこ
とにより、走査信号駆動回路の耐圧を向上し、走査信号
線に十分な電圧をもつパルスを供給することができる。
する。図２のシフトレジスタおよびバッファを構成して
いるＮチャンネルＴＦＴをデュアルゲート構造にするこ
とにより、走査信号駆動回路の耐圧を向上し、走査信号
線に十分な電圧をもつパルスを供給することができる。
【００１３】この場合、例えばインバータは、図４に示
すように、ゲート電極４３がデュアルゲート構造のＮチ
ャンネルＴＦＴ４１とシングルゲート構造のＰチャンネ
ルＴＦＴ４２とからなる。
すように、ゲート電極４３がデュアルゲート構造のＮチ
ャンネルＴＦＴ４１とシングルゲート構造のＰチャンネ
ルＴＦＴ４２とからなる。
【００１４】図５は、走査信号駆動回路の論理部は低電
圧で駆動し、昇圧回路で走査信号線へは十分な電圧パル
スを供給する形態である。これは、図２の駆動回路のバ
ッファの代わりに昇圧回路５１を設ける。シフトレジス
タは耐圧より十分低い、例えば１０Ｖ程度の電源電圧で
動作させ、昇圧回路により１５Ｖ以上の電圧パルスとし
て走査信号線に出力する。この場合、シフトレジスタ部
のＮチャンネルＴＦＴは、図３に示すような通常のシン
グルゲート構造でもよい。
圧で駆動し、昇圧回路で走査信号線へは十分な電圧パル
スを供給する形態である。これは、図２の駆動回路のバ
ッファの代わりに昇圧回路５１を設ける。シフトレジス
タは耐圧より十分低い、例えば１０Ｖ程度の電源電圧で
動作させ、昇圧回路により１５Ｖ以上の電圧パルスとし
て走査信号線に出力する。この場合、シフトレジスタ部
のＮチャンネルＴＦＴは、図３に示すような通常のシン
グルゲート構造でもよい。
【００１５】この昇圧回路５１の一走査信号線分の回路
構成の一例が５２であり、５３は高電圧源に接続されて
おり、５４がＰチャンネルＴＦＴで、５５がＮチャンネ
ルＴＦＴである。ＮチャンネルＴＦＴ５５を図４のＮチ
ャンネルＴＦＴ４１と同様にデュアルゲート構造にして
おくことにより、耐圧に対する問題は解決される。
構成の一例が５２であり、５３は高電圧源に接続されて
おり、５４がＰチャンネルＴＦＴで、５５がＮチャンネ
ルＴＦＴである。ＮチャンネルＴＦＴ５５を図４のＮチ
ャンネルＴＦＴ４１と同様にデュアルゲート構造にして
おくことにより、耐圧に対する問題は解決される。
【００１６】さらに、対向駆動を行えば、絵素ＴＦＴの
ゲート電極に印加する電圧を下げることもできる。この
対向駆動について、図６を用いて説明する。
ゲート電極に印加する電圧を下げることもできる。この
対向駆動について、図６を用いて説明する。
【００１７】走査駆動回路から電圧ＶＧの出力パルス６
１（３走査線分を図示している）が走査線に出力されて
いるとき、その走査線に出力されている絵素ＴＦＴがＯ
Ｎ状態になる。その間、データ信号駆動回路からデータ
信号６２が出力される。対向駆動をしない場合は、液晶
には対向電圧ＶＣＯＭとデータ信号電圧との差である±
ＶＳが印加される。一方、対向駆動の場合、６３に示す
ように、絵素ＴＦＴがＯＮ状態のとき、対向電極に逆極
性のパルス電圧ＶＣＯＭ±ＶＣを印加することにより、
液晶には６４に示すように、±（ＶＳ＋ＶＣ）の電圧が
印加される。
１（３走査線分を図示している）が走査線に出力されて
いるとき、その走査線に出力されている絵素ＴＦＴがＯ
Ｎ状態になる。その間、データ信号駆動回路からデータ
信号６２が出力される。対向駆動をしない場合は、液晶
には対向電圧ＶＣＯＭとデータ信号電圧との差である±
ＶＳが印加される。一方、対向駆動の場合、６３に示す
ように、絵素ＴＦＴがＯＮ状態のとき、対向電極に逆極
性のパルス電圧ＶＣＯＭ±ＶＣを印加することにより、
液晶には６４に示すように、±（ＶＳ＋ＶＣ）の電圧が
印加される。
【００１８】したがって、対向駆動において、対向駆動
をしない場合と同じ同じ表示特性を保つ、すなわち液晶
に印加される電圧を等しくするとしたら、データ信号駆
動回路から出力するデータ信号の電圧をＶＣだけ低くで
きる。このとき、データ信号の絵素への書き込み特性を
損なうことなく、走査信号の電圧ＶＧをＶＣだけ下げる
ことができる。すなわち、表示品位を良好に保ったまま
走査信号駆動回路の動作電源電圧を下げることができ
る。また、別の見方をすれば、対向駆動においては、対
向駆動をしないときと同じ電圧の走査信号で書き込みを
行えば表示品位を向上することもできる。
をしない場合と同じ同じ表示特性を保つ、すなわち液晶
に印加される電圧を等しくするとしたら、データ信号駆
動回路から出力するデータ信号の電圧をＶＣだけ低くで
きる。このとき、データ信号の絵素への書き込み特性を
損なうことなく、走査信号の電圧ＶＧをＶＣだけ下げる
ことができる。すなわち、表示品位を良好に保ったまま
走査信号駆動回路の動作電源電圧を下げることができ
る。また、別の見方をすれば、対向駆動においては、対
向駆動をしないときと同じ電圧の走査信号で書き込みを
行えば表示品位を向上することもできる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
走査信号駆動回路から絵素ＴＦＴに十分な電圧を供給で
き、表示品位の向上を可能とする。
走査信号駆動回路から絵素ＴＦＴに十分な電圧を供給で
き、表示品位の向上を可能とする。
【図１】図１は、駆動回路内蔵アクティブマトリクス液
晶表示装置である。
晶表示装置である。
【図２】図２は、走査信号駆動回路の論理回路図であ
る。
る。
【図３】図３は、シングルゲート構造のインバーターで
ある。
ある。
【図４】図４は、デュアルゲート構造のインバーターで
ある。
ある。
【図５】昇圧回路を含む走査信号駆動回路である。
【図６】対向駆動のパルス印加例である。
１ 走査信号駆動回路 ２ データ信号駆動回路 ３ 表示部 ４ 絵素ＴＦＴ ５ 走査信号線 ６ データ信号線 ７ シフトレジスタ ８ バッファ ９ インバータ ４１ デュアルゲート構造のＮチャンネルＴＦＴ ５１ 昇圧回路 ５２ 昇圧回路 ６１ 走査信号パルス ６３ 対向駆動時の対向電圧 ６４ 対向駆動時の液晶に印加される電圧
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１３Ａ ６１７Ｎ (56)参考文献 特開 平１−289917（ＪＰ，Ａ) 特開 昭63−217718（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336
Claims (2)
- 【請求項１】表示部ＴＦＴと同一基板上に一体形成した
ＣＭＯＳ周辺回路を備えたアクティブマトリクス表示装
置において、 前記ＣＭＯＳ周辺回路は昇圧回路を有し、該昇圧回路を
構成するＣＭＯＳＴＦＴのうち、ＮチャンネルＴＦＴ
は、ゲート電極が２個直列に接続され、かつ、ゲート電
極を共通とした構成であることを特徴とするアクティブ
マトリクス表示装置。 - 【請求項２】表示部ＴＦＴと同一基板上に一体形成した
ＣＭＯＳ周辺回路を備えたアクティブマトリクス表示装
置において、 前記ＣＭＯＳ周辺回路は、シフトレジスタおよび昇圧回
路を有し、 前記昇圧回路を構成するＣＭＯＳＴＦＴのうち、Ｎチャ
ンネルＴＦＴは、ゲート電極が２個直列に接続され、か
つ、ゲート電極を共通とした構成であり、 前記シフトレジスタのＮチャンネルＴＦＴは、シングル
ゲート構造であることを特徴とする アクティブマトリク
ス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055164A JP3343098B2 (ja) | 1990-11-28 | 2000-03-01 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055164A JP3343098B2 (ja) | 1990-11-28 | 2000-03-01 | アクティブマトリクス表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33134090A Division JP3107312B2 (ja) | 1990-11-28 | 1990-11-28 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216406A JP2000216406A (ja) | 2000-08-04 |
| JP3343098B2 true JP3343098B2 (ja) | 2002-11-11 |
Family
ID=18576327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055164A Expired - Lifetime JP3343098B2 (ja) | 1990-11-28 | 2000-03-01 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343098B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4784955B2 (ja) * | 2001-07-18 | 2011-10-05 | 株式会社 液晶先端技術開発センター | 薄膜半導体装置の製造方法 |
| JP2005309048A (ja) * | 2004-04-21 | 2005-11-04 | Sony Corp | 表示装置 |
| CN105932032A (zh) | 2016-06-16 | 2016-09-07 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| US10565935B2 (en) | 2017-09-04 | 2020-02-18 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Scan driving circuit for OLED and display panel |
-
2000
- 2000-03-01 JP JP2000055164A patent/JP3343098B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216406A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7561150B2 (en) | Liquid crystal driving circuit and liquid crystal display device | |
| US6456269B2 (en) | Active matrix type liquid-crystal display unit and method of driving the same | |
| US5903248A (en) | Active matrix display having pixel driving circuits with integrated charge pumps | |
| TW459158B (en) | A liquid crystal display | |
| JP3063670B2 (ja) | マトリクス表示装置 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| EP1406241A2 (en) | Driving circuit and voltage generating circuit and display using the same | |
| US6462725B1 (en) | Liquid crystal display device | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3107312B2 (ja) | アクティブマトリクス表示装置 | |
| JP2000347627A (ja) | 液晶表示装置 | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3343098B2 (ja) | アクティブマトリクス表示装置 | |
| JP4145988B2 (ja) | アナログバッファおよび表示装置 | |
| JPH0695073A (ja) | 液晶表示装置 | |
| JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
| JPH0451835B2 (ja) | ||
| JP2002175058A (ja) | 液晶表示装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2004233386A (ja) | 液晶駆動回路及びアクティブマトリクス型液晶表示装置 | |
| JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |