JPH05289107A - アクティブマトリックス液晶表示装置 - Google Patents
アクティブマトリックス液晶表示装置Info
- Publication number
- JPH05289107A JPH05289107A JP9431792A JP9431792A JPH05289107A JP H05289107 A JPH05289107 A JP H05289107A JP 9431792 A JP9431792 A JP 9431792A JP 9431792 A JP9431792 A JP 9431792A JP H05289107 A JPH05289107 A JP H05289107A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- nmos
- signal
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】本発明は、消費電力を少なくでき、且つ多階調
駆動での複数種類の信号電圧を精度良く液晶容量に蓄積
できるアクティブマトリックス液晶表示装置を提供する
ことを目的とする。 【構成】本発明は、ゲート端子を走査線Ｘ１，Ｘ２……
…及び走査線￣Ｘ１，￣Ｘ２………に接続したＰＭＯＳ
とＮＭＯＳの抱き合わせ型トランスファゲートＴＧと液
晶容量ＣLCを信号線Ｙ１，Ｙ２………と共通電位ＶCOM
の共通電源との間に直列に接続して構成する。
駆動での複数種類の信号電圧を精度良く液晶容量に蓄積
できるアクティブマトリックス液晶表示装置を提供する
ことを目的とする。 【構成】本発明は、ゲート端子を走査線Ｘ１，Ｘ２……
…及び走査線￣Ｘ１，￣Ｘ２………に接続したＰＭＯＳ
とＮＭＯＳの抱き合わせ型トランスファゲートＴＧと液
晶容量ＣLCを信号線Ｙ１，Ｙ２………と共通電位ＶCOM
の共通電源との間に直列に接続して構成する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネルの走査用
スイッチング素子を改良したアクティブマトリックス液
晶表示装置に関する。
スイッチング素子を改良したアクティブマトリックス液
晶表示装置に関する。
【０００２】
【従来の技術】図３は従来のアクティブマトリックス液
晶表示装置の回路図である。即ち、信号線駆動回路部に
接続された信号線Ｙ１，Ｙ２………と共通電位ＶCOM の
共通電源との間にはｎチャネルＭＯＳトランジスタｎＴ
ＦＴと液晶容量ＣLCが直列に接続され、この液晶容量Ｃ
LCには補助容量ＣS が並列に接続される。前記ｎチャネ
ルＭＯＳトランジスタｎＴＦＴのゲート端子は走査線Ｘ
１，Ｘ２………に接続され、この走査線Ｘ１，Ｘ２……
…は走査線駆動回路部に接続される。前記ｎチャネルＭ
ＯＳトランジスタｎＴＦＴ，液晶容量ＣLC及び補助容量
ＣS は信号線Ｙ１，Ｙ２………と走査線Ｘ１，Ｘ２……
…に対してマトリックス状に配線されて表示駆動素子マ
トリックス回路部を構成する。しかして、走査線Ｘ１，
Ｘ２………に走査電圧ＶG を供給することにより、ｎチ
ャネルＭＯＳトランジスタｎＴＦＴをオンし、信号線Ｙ
１，Ｙ２………に供給されている信号電圧ＶD をｎチャ
ネルＭＯＳトランジスタｎＴＦＴを介して液晶容量ＣLC
及び補助容量ＣS に蓄積している。この場合、信号線Ｙ
１，Ｙ２………に供給されている信号電圧ＶD はｎチャ
ネルＭＯＳトランジスタｎＴＦＴのしきい電圧ＶTH分だ
け電圧降下した形で液晶容量ＣLC及び補助容量ＣS に蓄
積されることになる。
晶表示装置の回路図である。即ち、信号線駆動回路部に
接続された信号線Ｙ１，Ｙ２………と共通電位ＶCOM の
共通電源との間にはｎチャネルＭＯＳトランジスタｎＴ
ＦＴと液晶容量ＣLCが直列に接続され、この液晶容量Ｃ
LCには補助容量ＣS が並列に接続される。前記ｎチャネ
ルＭＯＳトランジスタｎＴＦＴのゲート端子は走査線Ｘ
１，Ｘ２………に接続され、この走査線Ｘ１，Ｘ２……
…は走査線駆動回路部に接続される。前記ｎチャネルＭ
ＯＳトランジスタｎＴＦＴ，液晶容量ＣLC及び補助容量
ＣS は信号線Ｙ１，Ｙ２………と走査線Ｘ１，Ｘ２……
…に対してマトリックス状に配線されて表示駆動素子マ
トリックス回路部を構成する。しかして、走査線Ｘ１，
Ｘ２………に走査電圧ＶG を供給することにより、ｎチ
ャネルＭＯＳトランジスタｎＴＦＴをオンし、信号線Ｙ
１，Ｙ２………に供給されている信号電圧ＶD をｎチャ
ネルＭＯＳトランジスタｎＴＦＴを介して液晶容量ＣLC
及び補助容量ＣS に蓄積している。この場合、信号線Ｙ
１，Ｙ２………に供給されている信号電圧ＶD はｎチャ
ネルＭＯＳトランジスタｎＴＦＴのしきい電圧ＶTH分だ
け電圧降下した形で液晶容量ＣLC及び補助容量ＣS に蓄
積されることになる。
【０００３】
【発明が解決しようとする課題】しかしながら、ｎチャ
ネルＭＯＳトランジスタｎＴＦＴのしきい電圧ＶTHが高
いため、液晶容量ＣLC及び補助容量ＣS に蓄積される信
号電圧ＶD の電圧降下が大きくなる欠点があった。又、
多階調駆動になった場合、信号電圧ＶD が階調分だけ種
類があり、ｎチャネルＭＯＳトランジスタｎＴＦＴのし
きい電圧ＶTHによる電圧降下も、信号電圧ＶD によって
ばらついてしまい、所望の電圧を液晶容量ＣLC及び補助
容量ＣS に蓄積することが難しくなるという欠点があっ
た。更に、ｎチャネルＭＯＳトランジスタｎＴＦＴのし
きい電圧ＶTHによる電圧降下を低く押える為にはｎチャ
ネルＭＯＳトランジスタｎＴＦＴのゲート端子に例えば
約２０Ｖ程度の高い走査電圧ＶG を印加しなければなら
ず、消費電力が大きくなるという欠点があった。
ネルＭＯＳトランジスタｎＴＦＴのしきい電圧ＶTHが高
いため、液晶容量ＣLC及び補助容量ＣS に蓄積される信
号電圧ＶD の電圧降下が大きくなる欠点があった。又、
多階調駆動になった場合、信号電圧ＶD が階調分だけ種
類があり、ｎチャネルＭＯＳトランジスタｎＴＦＴのし
きい電圧ＶTHによる電圧降下も、信号電圧ＶD によって
ばらついてしまい、所望の電圧を液晶容量ＣLC及び補助
容量ＣS に蓄積することが難しくなるという欠点があっ
た。更に、ｎチャネルＭＯＳトランジスタｎＴＦＴのし
きい電圧ＶTHによる電圧降下を低く押える為にはｎチャ
ネルＭＯＳトランジスタｎＴＦＴのゲート端子に例えば
約２０Ｖ程度の高い走査電圧ＶG を印加しなければなら
ず、消費電力が大きくなるという欠点があった。
【０００４】本発明は上記の実情に鑑みてなされたもの
で、低い走査電圧で信号電圧の電圧降下を小さくするこ
とができることにより、消費電力を少なくでき、且つ多
階調駆動での複数種類の信号電圧を精度良く液晶容量に
蓄積できるアクティブマトリックス液晶表示装置を提供
することを目的とする。
で、低い走査電圧で信号電圧の電圧降下を小さくするこ
とができることにより、消費電力を少なくでき、且つ多
階調駆動での複数種類の信号電圧を精度良く液晶容量に
蓄積できるアクティブマトリックス液晶表示装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、各ゲート端子が走査線に接続されたＰＭＯ
ＳおよびＮＭＯＳの抱き合わせ型トランスファゲートと
液晶容量を信号線と共通電源との間に直列に接続したこ
とを特徴とするものである。
するために、各ゲート端子が走査線に接続されたＰＭＯ
ＳおよびＮＭＯＳの抱き合わせ型トランスファゲートと
液晶容量を信号線と共通電源との間に直列に接続したこ
とを特徴とするものである。
【０００６】
【作用】本発明は、信号電圧を液晶容量に蓄積するため
のスイッチング素子としてＰＭＯＳおよびＮＭＯＳの抱
き合わせ型トランスファゲートを用いることにより、低
い走査電圧で信号電圧の電圧降下を小さくすることがで
きる為、消費電力を少なくでき、且つ多階調駆動での複
数種類の信号電圧を精度良く液晶容量に蓄積することが
できる。
のスイッチング素子としてＰＭＯＳおよびＮＭＯＳの抱
き合わせ型トランスファゲートを用いることにより、低
い走査電圧で信号電圧の電圧降下を小さくすることがで
きる為、消費電力を少なくでき、且つ多階調駆動での複
数種類の信号電圧を精度良く液晶容量に蓄積することが
できる。
【０００７】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【０００８】図２は本発明の一実施例に係るアクティブ
マトリックス液晶表示装置を示す概略ブロック図であ
る。即ち、表示駆動素子マトリックス回路部１１は信号
線駆動回路部１２及び走査線駆動回路部１３により駆動
される。尚、これらの全ての回路は薄膜トランジスタに
より構成することができ、全ての回路を一枚の基板上に
形成することができる。
マトリックス液晶表示装置を示す概略ブロック図であ
る。即ち、表示駆動素子マトリックス回路部１１は信号
線駆動回路部１２及び走査線駆動回路部１３により駆動
される。尚、これらの全ての回路は薄膜トランジスタに
より構成することができ、全ての回路を一枚の基板上に
形成することができる。
【０００９】図１は図２の表示駆動素子マトリックス回
路部１１の一例を示す回路図である。即ち、信号線駆動
回路部１２に接続された信号線Ｙ１，Ｙ２………と共通
電位ＶCOM の共通電源との間にはＰＭＯＳとＮＭＯＳ−
ＴＦＴの抱き合わせ型トランスファゲートＴＧと液晶容
量ＣLCが直列に接続され、この液晶容量ＣLCには補助容
量ＣS が並列に接続される。前記トランスファゲートＴ
ＧはｎチャネルＭＯＳトランジスタｎＴＦＴとｐチャネ
ルＭＯＳトランジスタｐＴＦＴのソース同士、ドレイン
同士を接続して構成され、ｎチャネルＭＯＳトランジス
タｎＴＦＴのゲート端子は走査線Ｘ１，Ｘ２………に接
続され、ｐチャネルＭＯＳトランジスタｐＴＦＴのゲー
ト端子は走査線￣Ｘ１，￣Ｘ２………に接続される。こ
の走査線Ｘ１，Ｘ２………及び走査線￣Ｘ１，￣Ｘ２…
……は走査線駆動回路部１３に接続される。前記トラン
スファゲートＴＧ，液晶容量ＣLC及び補助容量ＣS は信
号線Ｙ１，Ｙ２………と走査線Ｘ１，Ｘ２………及び走
査線￣Ｘ１，￣Ｘ２………に対してマトリックス状に配
線されて表示駆動素子マトリックス回路部１１を構成す
る。しかして、走査線Ｘ１，Ｘ２………にハイレベルの
走査電圧ＶG を供給すると共に走査線￣Ｘ１，￣Ｘ２…
……にローレベルの走査電圧￣ＶG を供給することによ
り、ＰＭＯＳとＮＭＯＳの抱き合わせ型トランスファゲ
ートＴＧをオンし、信号線Ｙ１，Ｙ２………に供給され
ている信号電圧ＶD をＰＭＯＳとＮＭＯＳの抱き合わせ
型トランスファゲートＴＧを介して液晶容量ＣLC及び補
助容量ＣS に蓄積している。この場合、ＰＭＯＳとＮＭ
ＯＳの抱き合わせ型トランスファゲートＴＧはＰＭＯＳ
およびＮＭＯＳ−ＴＦＴの両方が開成されるものである
から低いゲート電圧でも信号電圧ＶD の電圧降下を小さ
く抑えることができる。従って、ＰＭＯＳとＮＭＯＳの
抱き合わせ型トランスファゲートＴＧのゲート電圧を低
くすることができるので、消費電力を少なくすることが
できる。又、ＰＭＯＳとＮＭＯＳの抱き合わせ型トラン
スファゲートＴＧにおいて、信号電圧ＶDの電圧降下を
小さく抑えることができるので、多階調駆動での複数種
類の信号電圧を精度良く液晶容量に蓄積することができ
る。尚、走査線Ｘ１，Ｘ２………にローレベルの走査電
圧ＶG を供給すると共に走査線￣Ｘ１，￣Ｘ２………に
ハイレベルの走査電圧￣ＶG を供給して、ＰＭＯＳとＮ
ＭＯＳの抱き合わせ型トランスファゲートＴＧをオフに
すれば、信号線Ｙ１，Ｙ２………に供給されている信号
電圧ＶD はＰＭＯＳとＮＭＯＳの抱き合わせ型トランス
ファゲートＴＧで遮断されて液晶容量ＣLC及び補助容量
ＣS には蓄積されない。
路部１１の一例を示す回路図である。即ち、信号線駆動
回路部１２に接続された信号線Ｙ１，Ｙ２………と共通
電位ＶCOM の共通電源との間にはＰＭＯＳとＮＭＯＳ−
ＴＦＴの抱き合わせ型トランスファゲートＴＧと液晶容
量ＣLCが直列に接続され、この液晶容量ＣLCには補助容
量ＣS が並列に接続される。前記トランスファゲートＴ
ＧはｎチャネルＭＯＳトランジスタｎＴＦＴとｐチャネ
ルＭＯＳトランジスタｐＴＦＴのソース同士、ドレイン
同士を接続して構成され、ｎチャネルＭＯＳトランジス
タｎＴＦＴのゲート端子は走査線Ｘ１，Ｘ２………に接
続され、ｐチャネルＭＯＳトランジスタｐＴＦＴのゲー
ト端子は走査線￣Ｘ１，￣Ｘ２………に接続される。こ
の走査線Ｘ１，Ｘ２………及び走査線￣Ｘ１，￣Ｘ２…
……は走査線駆動回路部１３に接続される。前記トラン
スファゲートＴＧ，液晶容量ＣLC及び補助容量ＣS は信
号線Ｙ１，Ｙ２………と走査線Ｘ１，Ｘ２………及び走
査線￣Ｘ１，￣Ｘ２………に対してマトリックス状に配
線されて表示駆動素子マトリックス回路部１１を構成す
る。しかして、走査線Ｘ１，Ｘ２………にハイレベルの
走査電圧ＶG を供給すると共に走査線￣Ｘ１，￣Ｘ２…
……にローレベルの走査電圧￣ＶG を供給することによ
り、ＰＭＯＳとＮＭＯＳの抱き合わせ型トランスファゲ
ートＴＧをオンし、信号線Ｙ１，Ｙ２………に供給され
ている信号電圧ＶD をＰＭＯＳとＮＭＯＳの抱き合わせ
型トランスファゲートＴＧを介して液晶容量ＣLC及び補
助容量ＣS に蓄積している。この場合、ＰＭＯＳとＮＭ
ＯＳの抱き合わせ型トランスファゲートＴＧはＰＭＯＳ
およびＮＭＯＳ−ＴＦＴの両方が開成されるものである
から低いゲート電圧でも信号電圧ＶD の電圧降下を小さ
く抑えることができる。従って、ＰＭＯＳとＮＭＯＳの
抱き合わせ型トランスファゲートＴＧのゲート電圧を低
くすることができるので、消費電力を少なくすることが
できる。又、ＰＭＯＳとＮＭＯＳの抱き合わせ型トラン
スファゲートＴＧにおいて、信号電圧ＶDの電圧降下を
小さく抑えることができるので、多階調駆動での複数種
類の信号電圧を精度良く液晶容量に蓄積することができ
る。尚、走査線Ｘ１，Ｘ２………にローレベルの走査電
圧ＶG を供給すると共に走査線￣Ｘ１，￣Ｘ２………に
ハイレベルの走査電圧￣ＶG を供給して、ＰＭＯＳとＮ
ＭＯＳの抱き合わせ型トランスファゲートＴＧをオフに
すれば、信号線Ｙ１，Ｙ２………に供給されている信号
電圧ＶD はＰＭＯＳとＮＭＯＳの抱き合わせ型トランス
ファゲートＴＧで遮断されて液晶容量ＣLC及び補助容量
ＣS には蓄積されない。
【００１０】
【発明の効果】以上述べたように本発明によれば、信号
電圧を液晶容量に蓄積するためのスイッチング素子とし
てＰＭＯＳとＮＭＯＳの抱き合わせ型トランスファゲー
トを用いることにより、低い走査電圧で信号電圧の電圧
降下を小さくすることができる為、消費電力を少なくで
き、且つ多階調駆動での複数種類の信号電圧を精度良く
液晶容量に蓄積することができる。
電圧を液晶容量に蓄積するためのスイッチング素子とし
てＰＭＯＳとＮＭＯＳの抱き合わせ型トランスファゲー
トを用いることにより、低い走査電圧で信号電圧の電圧
降下を小さくすることができる為、消費電力を少なくで
き、且つ多階調駆動での複数種類の信号電圧を精度良く
液晶容量に蓄積することができる。
【図１】本発明に係る表示駆動素子マトリックス回路部
の一例を示す回路図である。
の一例を示す回路図である。
【図２】本発明の一実施例を示す構成説明図である。
【図３】従来のアクティブマトリックス液晶表示装置の
表示駆動素子マトリックス回路部の一例を示す回路図で
ある。
表示駆動素子マトリックス回路部の一例を示す回路図で
ある。
１１…表示駆動素子マトリックス回路部、１２…信号線
駆動回路部、１３…走査線駆動回路部、ＴＧ…ＰＭＯＳ
とＮＭＯＳの抱き合わせ型トランスファゲート、ＣLC…
液晶容量、ＣS …補助容量。
駆動回路部、１３…走査線駆動回路部、ＴＧ…ＰＭＯＳ
とＮＭＯＳの抱き合わせ型トランスファゲート、ＣLC…
液晶容量、ＣS …補助容量。
Claims (1)
- 【請求項１】 各ゲート端子が走査線に接続されたＰＭ
ＯＳおよびＮＭＯＳの抱き合わせ型トランスファゲート
と液晶容量を信号線と共通電源との間に直列に接続した
ことを特徴とするアクティブマトリックス液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9431792A JPH05289107A (ja) | 1992-04-14 | 1992-04-14 | アクティブマトリックス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9431792A JPH05289107A (ja) | 1992-04-14 | 1992-04-14 | アクティブマトリックス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05289107A true JPH05289107A (ja) | 1993-11-05 |
Family
ID=14106905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9431792A Pending JPH05289107A (ja) | 1992-04-14 | 1992-04-14 | アクティブマトリックス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05289107A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0915453B1 (en) * | 1997-11-07 | 2004-02-04 | Canon Kabushiki Kaisha | Liquid crystal display apparatus with polarity inversion |
| KR100438963B1 (ko) * | 1996-09-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100521256B1 (ko) * | 1998-03-20 | 2006-01-12 | 삼성전자주식회사 | 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판 |
| WO2006035390A1 (en) * | 2004-09-30 | 2006-04-06 | Koninklijke Philips Electronics N.V. | Liquid crystal display device having deep trench isolated cmos pixel transistors |
| JP2006184866A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 画素，および画素を用いた発光表示装置 |
| JP2009099828A (ja) * | 2007-10-18 | 2009-05-07 | Rohm Co Ltd | 電流検出回路およびそれを用いた受光装置ならびに電子機器 |
| US8760597B2 (en) | 2010-01-08 | 2014-06-24 | Samsung Electronics Co., Ltd. | Switching device of active display device and method of driving the switching device |
-
1992
- 1992-04-14 JP JP9431792A patent/JPH05289107A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438963B1 (ko) * | 1996-09-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| EP0915453B1 (en) * | 1997-11-07 | 2004-02-04 | Canon Kabushiki Kaisha | Liquid crystal display apparatus with polarity inversion |
| KR100521256B1 (ko) * | 1998-03-20 | 2006-01-12 | 삼성전자주식회사 | 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판 |
| WO2006035390A1 (en) * | 2004-09-30 | 2006-04-06 | Koninklijke Philips Electronics N.V. | Liquid crystal display device having deep trench isolated cmos pixel transistors |
| JP2006184866A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 画素，および画素を用いた発光表示装置 |
| US7692613B2 (en) | 2004-12-24 | 2010-04-06 | Samsung Mobile Display Co., Ltd. | Light emitting device including pixel circuits with switches turned on and off alternately in a horizontal period |
| JP2009099828A (ja) * | 2007-10-18 | 2009-05-07 | Rohm Co Ltd | 電流検出回路およびそれを用いた受光装置ならびに電子機器 |
| US8760597B2 (en) | 2010-01-08 | 2014-06-24 | Samsung Electronics Co., Ltd. | Switching device of active display device and method of driving the switching device |
| US9343482B2 (en) | 2010-01-08 | 2016-05-17 | Samsung Electronics Co., Ltd. | Switching device of active display device and method of driving the switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169532B1 (en) | Display apparatus and method for driving the display apparatus | |
| US5798746A (en) | Liquid crystal display device | |
| JP3187722B2 (ja) | 画面消し回路、これを有する液晶表示装置およびその駆動方法 | |
| KR20020050809A (ko) | 액정표시장치의 방전회로 | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| US7545355B2 (en) | Image display apparatus and driving method thereof | |
| KR970050060A (ko) | 액정표시 장치의 구동방법 | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| US7742044B2 (en) | Source-follower type analogue buffer, compensating operation method thereof, and display therewith | |
| JPH05289107A (ja) | アクティブマトリックス液晶表示装置 | |
| US20020167501A1 (en) | Display device | |
| US9111811B2 (en) | Analog memory cell circuit for the LTPS TFT-LCD | |
| JP2000347627A (ja) | 液晶表示装置 | |
| JP2008191443A (ja) | 表示ドライバｉｃ | |
| KR100608743B1 (ko) | 액정 디스플레이의 구동 장치 | |
| JPH06266315A (ja) | 液晶表示装置 | |
| JPS58198084A (ja) | 表示素子 | |
| JP2002169513A (ja) | 液晶表示パネル走査線ドライバ | |
| JPH07152346A (ja) | アクティブマトリックス方式ｔｆｔ−ｌｃｄ | |
| JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2000056330A (ja) | 液晶表示装置 | |
| JPH08130461A (ja) | 論理回路の駆動方法及び画像表示装置 | |
| JP4297628B2 (ja) | アクティブマトリクス型表示装置 |