JPH06266315A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 消費電力を低減し、安定に高速駆動が可能な
液晶表示装置を提供する。 【構成】 マトリクス状に配置された複数の液晶表示セ
ルに第１駆動線を介して正極側駆動電圧を供給する第１
ドライバ７及び第２駆動線を介して負極側駆動電圧を供
給する第２ドライバ８と、正極側駆動電圧の印加タイミ
ングの第１タイミング信号及び負極側駆動電圧の印加タ
イミングの第２タイミング信号を交互に生成し出力する
タイミング生成ドライバ５、６と、第１駆動線ＤＨ1 を
介して第１ドライバ７に接続され、かつ、第１制御線Ｇ
Ｌ1 からの第１タイミング信号により対応する一の液晶
表示セルＣＬ1 に正極側駆動電圧を印加する第１スイッ
チング素子ＴＦＴ1 と、第２駆動線ＤＬ1 を介して第２
ドライバ８に接続され、かつ、第２制御線ＧＲ1 からの
る第２タイミング信号により対応する一の液晶表示セル
ＣＬ1 に負極側駆動電圧を印加する第２スイッチング素
子ＴＦＴ2 と、を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に液晶表示装置の低電力化技術に関する。従来より、
液晶表示装置は低消費電力の表示デバイスとして知られ
ており、近年のコンピュータの小型化、軽量化に伴って
携帯用ノートパソコン等に広く使用されている。携帯用
の機器で使用上の大きな問題となっているのは動作時間
である。このため装置の消費電力の一層の低減が各部品
レベルで求められている。

【０００２】

【従来の技術】従来の液晶表示装置の回路構成図を図７
に示す。液晶表示装置５０は、装置全体の基準電圧を生
成し出力する基準電圧作成回路５１と、図示しないコン
トローラからの制御信号Ｓ’に基づいて、所望の電圧を
選択的に供給する電圧セレクタ５２と、電圧セレクタ５
２からの電圧信号を電流増幅して後述の第１データドラ
イバへと出力する第１電流アンプ５３と、電圧セレクタ
５２からの電圧信号を電流増幅して後述の第２データド
ライバへと出力する第２電流アンプ５４と、制御信号
Ｓ’に基づいてゲートラインＧ1 、Ｇ2 、Ｇ3 、…を制
御するゲートドライバ５５と、制御信号Ｓ’に基づいて
第１群のデータラインＤＨ1 、…に交幡する駆動電圧を
印加する第１データドライバ５６と、制御信号Ｓ’に基
づいて第２群のデータラインＤＬ1 、…に交幡する駆動
電圧を印加する第２データドライバ５７と、を備えて構
成されている。

【０００３】ここで、各液晶表示セルの構成について説
明する。以下の、説明においては、説明の簡略化のた
め、液晶セルＤ11、Ｄ12についてのみ説明する。液晶表
示セルＤ11は、ゲートがゲートラインＧ1 に接続され、
ドレインがデータラインＤＨ1 に接続され、ソースが液
晶表示電極ＣＬ1 に接続されたＴＦＴ（Thin Film Tran
sistor）と、他方の端子がグランドに接続された液晶表
示電極ＣＬ1 と、メモリ用の蓄積コンデンサＣs を備え
て構成されている。

【０００４】液晶表示セルＤ12は、ゲートがゲートライ
ンＧ1 に接続され、ドレインがデータラインＤＬ1 に接
続され、ソースが液晶表示電極ＣＬ1 に接続されたＴＦ
Ｔと、他方の端子がグランドに接続された液晶表示電極
ＣＬ1 と、メモリ用の蓄積コンデンサＣs を備えて構成
されている。

【０００５】他の液晶表示セルは同様の構成となってい
る。次に図８のタイミングチャートを参照して主要動作
について説明する。各液晶表示セルを駆動する際には、
各ＴＦＴに派生する寄生容量の影響を少なくするため、
並びにフリッカを無くすために隣接する画素にかかる電
圧の極性を逆にする必要がある。すなわち、液晶セルＣ
Ｌ1 に印加する電圧の極性が正の場合、液晶セルＣＬ1
に隣接する液晶セルＣＬ2 及び液晶セルＣＬ3 に印加さ
れる電圧の極正は負となる。

【０００６】さらに液晶の駆動は交流駆動を行う必要が
あるため、ある期間毎に各液晶セルに印加する電圧を反
転させる必要がある。より具体的には図８に示すよう
に、データラインＤＨ1 とデータラインＤＬ1 とでは逆
位相とし、さらに交幡信号として駆動しなければならな
い。このため第１群のデータラインＤＨ1 、…に接続さ
れた第１データドライバにかける基準電圧と、第２群の
データラインＤＬ1 、…に接続された第２データドライ
バにかける基準電圧の極性を逆にし、これを１水平期間
毎に反転させて供給する。これに応じ、データドライバ
は１水平期間毎に反転する駆動波形を出力することとな
る。

【０００７】

【発明が解決しようとする課題】ところで、各データド
ライバが駆動するデータラインには液晶パネルの構成
上、容量成分が存在する。このため、データラインを所
定の電圧にするためには、この容量成分に対して、充放
電を行わなければならない。

【０００８】したがって、上記従来の液晶表示装置のよ
うに、データラインの極性を１水平期間の速い周期で反
転させることによって、データドライバにおける消費電
力が大きくなるという問題点があった。

【０００９】また、データドライバに与える基準電圧の
極性を反転させるために、電圧セレクターが必要とな
り、回路構成が複雑になるという問題点があった。さら
に、基準電圧用の電流アンプには交流が入力されること
になり、この電流アンプにおける消費電力が大きくなっ
てしまうという問題点があった。また、基準電圧の切換
え部分の信号立上がり（下がり）のなまりを抑えるため
に、高速の電流アンプが必要となるという問題点があっ
た。

【００１０】そこで、本発明の目的は、消費電力を低減
し、安定に高速駆動が可能な液晶表示装置を提供するこ
とにある。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、複数の液晶表示セルがマトリクス状に配
置され、対応するスイッチング素子を介して各前記液晶
表示セルに駆動電圧を印加するアクティブマトリクス型
の液晶表示装置において、各前記液晶表示セルに第１駆
動線（ＤＨ1 ，ＤＨ2 ）を介して正極側駆動電圧を供給
する第１ドライバ（７）と、各前記液晶表示セルに第２
駆動線（ＤＬ1 ，ＤＬ2 ）を介して負極側駆動電圧を供
給する第２ドライバ（８）と、前記正極側駆動電圧を印
加すべき第１のタイミングに相当する第１タイミング信
号及び前記負極側駆動電圧を印加すべき第２のタイミン
グに相当する第２タイミング信号を交互に生成し出力す
るタイミング生成ドライバ（５，６）と、前記第１駆動
線（ＤＨ1 ，ＤＨ2 ）を介して前記第１ドライバ（７）
に接続され、かつ、第１制御線（ＧＬ1 ，ＧＬ2 ，ＧＬ
3 ）を介して入力される前記第１タイミング信号により
対応する各前記液晶表示セルに前記正極側駆動電圧を印
加する第１スイッチング素子（ＴＦＴ1 ，ＴＦＴ4 ，Ｔ
ＦＴ6 ，ＴＦＴ7 ）と、前記第２駆動線を介して前記第
２ドライバ（８）に接続され、かつ、第２制御線（ＧＲ
1 ，ＧＲ2 ，ＧＲ3 ）を介して入力される前記第２タイ
ミング信号により対応する各前記液晶表示セルに前記負
極側駆動電圧を印加する第２スイッチング素子（ＴＦＴ
2 ，ＴＦＴ3 ，ＴＦＴ5 ，ＴＦＴ8 ）と、を備えて構成
する。

【００１２】

【作用】本発明によれば、第１ドライバ（７）は、複数
の液晶表示セルに第１駆動線（ＤＨ1 ，ＤＨ2 ）を介し
て正極側駆動電圧を供給し、第２ドライバ（８）は、複
数の液晶表示セルに第２駆動線（ＤＬ1 ，ＤＬ2 ）を介
して負極側駆動電圧を供給する。

【００１３】一方、タイミング生成ドライバ（５，６）
は、正極側駆動電圧を印加すべき第１のタイミングに相
当する第１タイミング信号及び負極側駆動電圧を印加す
べき第２のタイミングに相当する第２タイミング信号を
交互に生成し第１スイッチング素子（ＴＦＴ1 ，ＴＦＴ
4 ，ＴＦＴ6 ，ＴＦＴ7 ）及び第２スイッチング素子
（ＴＦＴ2 ，ＴＦＴ3 ，ＴＦＴ5 ，ＴＦＴ8 ）に出力す
る。

【００１４】これにより、第１スイッチング素子（ＴＦ
Ｔ1 ，ＴＦＴ4 ，ＴＦＴ6 ，ＴＦＴ7 ）は第１制御線
（ＧＬ1 ，ＧＬ2 ，ＧＬ3 ）を介して入力される第１タ
イミング信号により対応する一の液晶表示セルに正極側
駆動電圧を印加し、第２スイッチング素子（ＴＦＴ2 ，
ＴＦＴ3 ，ＴＦＴ5 ，ＴＦＴ8 ）は第２制御線（ＧＲ
1，ＧＲ2 ，ＧＲ3 ）を介して入力される第２タイミン
グ信号により対応する各液晶表示セルに負極側駆動電圧
を印加する。

【００１５】従って、各液晶表示セルには、交互に正極
側駆動電圧及び負極側駆動電圧が印加されて、当該液晶
表示セルは駆動されることとなる。

【００１６】

【実施例】次に図面を参照して本発明の好適な実施例を
説明する。第１実施例 図１に第１実施例の液晶表示装置の主要部の概要構成図
を示す。

【００１７】液晶表示装置１は、装置全体の基準電圧を
生成し出力する基準電圧作成回路２と、基準電圧作成回
路２からの電圧信号を電流増幅して後述の第１データド
ライバへと出力する第１電流アンプ３と、基準電圧作成
回路２からの電圧信号を電流増幅して後述の第２データ
ドライバへと出力する第２電流アンプ４と、図示しない
コントローラからの制御信号Ｓに基づいて第１群のゲー
トラインＧＬ1 、ＧＬ2 、ＧＬ3 、…を制御する第１ゲ
ートドライバ５と、制御信号Ｓに基づいて第２群のゲー
トラインＧＲ1 、ＧＲ2 、ＧＲ3 、…を制御する第２ゲ
ートドライバ６と、制御信号Ｓに基づいて第１群のデー
タラインＤＨ1 、ＤＨ2 、…に交幡する駆動電圧を印加
する第１データドライバ７と、制御信号Ｓに基づいて第
２群のデータラインＤＬ1 、ＤＬ2 、…に交幡する駆動
電圧を印加する第２データドライバ８と、を備えて構成
されている。

【００１８】ここで、各液晶表示セルの構成について説
明する。以下の説明においては、説明の簡略化のため、
４個の液晶表示セルＤ1 〜Ｄ4 についてのみ説明する。
液晶表示セルＤ1 は、一方の端子がグランドに接続され
た液晶表示電極ＣＬ1と、ゲートがゲートラインＧＬ1
に接続され、ドレインがデータラインＤＨ1 に接続さ
れ、ソースが液晶表示電極ＣＬ1 の他方の端子に接続さ
れた第１トランジスタＴＦＴ1 と、ゲートがゲートライ
ンＧＲ1 に接続され、ドレインがデータラインＤＬ1 に
接続され、ソースが第１トランジスタのソースに共通接
続された第２トランジスタＴＦＴ2 と、一方の端子が第
１トランジスタＴＦＴ1 及び第２トランジスタＴＦＴ2
の共通ソースに接続され、他方の端子がグランドに接続
されたメモリ用の蓄積コンデンサＣs を備えている。

【００１９】液晶表示セルＤ2 は、一方の端子がグラン
ドに接続された液晶表示電極ＣＬ2と、ゲートがゲート
ラインＧＬ2 に接続され、ドレインがデータラインＤＬ
1 に接続され、ソースが液晶表示電極ＣＬ2 の他方の端
子に接続された第２トランジスタＴＦＴ3 と、ゲートが
ゲートラインＧＲ2 に接続され、ドレインがデータライ
ンＤＨ1 に接続され、ソースが第２トランジスタＴＦＴ
3 のソースに共通接続された第１トランジスタＴＦＴ4
と、一方の端子が第２トランジスタＴＦＴ3 及び第１ト
ランジスタＴＦＴ4 の共通ソースに接続され、他方の端
子がグランドに接続されたメモリ用の蓄積コンデンサＣ
s を備えている。

【００２０】液晶表示セルＤ3 は、一方の端子がグラン
ドに接続された液晶表示電極ＣＬ3と、ゲートがゲート
ラインＧＬ1 に接続され、ドレインがデータラインＤＬ
2 に接続され、ソースが液晶表示電極の他方の端子に接
続された第２トランジスタＴＦＴ5 と、ゲートがゲート
ラインＧＲ1 に接続され、ドレインがデータラインＤＨ
2 に接続され、ソースが第２トランジスタＴＦＴ5 のソ
ースに共通接続された第１トランジスタＴＦＴ6 と、一
方の端子が第２トランジスタＴＦＴ5 及び第１トランジ
スタＴＦＴ6 の共通ソースに接続され、他方の端子がグ
ランドに接続されたメモリ用の蓄積コンデンサＣs を備
えている。

【００２１】液晶表示セルＤ4 は、一方の端子がグラン
ドに接続された液晶表示電極ＣＬ4と、ゲートがゲート
ラインＧＬ2 に接続され、ドレインがデータラインＤＨ
2 に接続され、ソースが液晶表示電極の他方の端子に接
続された第１トランジスタＴＦＴ7 と、ゲートがゲート
ラインＧＲ2 に接続され、ドレインがデータラインＤＬ
2 に接続され、ソースが第１トランジスタＴＦＴ7 のソ
ースに共通接続された第２トランジスタＴＦＴ8 と、一
方の端子が第１トランジスタＴＦＴ7 及び第２トランジ
スタＴＦＴ8 の共通ソースに接続され、他方の端子がグ
ランドに接続されたメモリ用の蓄積コンデンサＣs を備
えている。

【００２２】次に図２及び図３を参照して動作について
説明する。この場合において、説明の簡略化のため、表
示データとしては、全面点灯のデータが入力されるもの
とする。

【００２３】図２に示すように、データラインＤＨ1 、
ＤＨ2 には常に正の駆動電圧が印加され、データライン
ＤＬ1 、ＤＬ2 には常に負の駆動電圧が印加されてい
る。まず、時刻ｔ1 にフレーム同期信号ＦＲＭ（周期：
２水平走査周期）が“Ｈ”レベルとなり、第１ゲートド
ライバ５により、ゲートラインＧＬ1 が選択され、
“Ｈ”レベルとなると、液晶表示セルＤ1 の第１トラン
ジスタＴＦＴ1 はオンとなり、データラインＤＨ1 を介
して液晶表示電極ＣＬ1 には、当該フレーム期間中正の
駆動電圧が印加されることとなる。

【００２４】同様にして、第１ゲートドライバ５によ
り、ゲートラインＧＬ1 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ3 の第２トランジスタＴＦＴ5 は
オンとなり、データラインＤＬ2 を介して液晶表示電極
ＣＬ3 には、当該フレーム期間中負の駆動電圧が印加さ
れることとなる。

【００２５】その後、時刻ｔ2 に第１ゲートドライバ５
により、ゲートラインＧＬ2 が選択され、“Ｈ”レベル
となると、液晶表示セルＤ2 の第２トランジスタＴＦＴ
3 はオンとなり、データラインＤＬ1 を介して液晶表示
電極ＣＬ2 には、当該フレーム期間中、負の駆動電圧が
印加されることとなる。

【００２６】同様にして、第１ゲートドライバ５によ
り、ゲートラインＧＬ2 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ4 の第１トランジスタＴＦＴ7 は
オンとなり、データラインＤＨ2 を介して液晶表示電極
ＣＬ4 には、当該フレーム期間中、正の駆動電圧が印加
されることとなる。

【００２７】以下、同様にして、第１ゲートドライバ５
により、時刻ｔ3 までの間、順次ゲートラインＧＬ3 以
降のゲートラインが選択されてゆくこととなる。時刻ｔ
3 になると、フレーム同期信号ＦＲＭ（周期：２水平走
査周期）が再び“Ｈ”レベルとなり、第２ゲートドライ
バ６により、ゲートラインＧＲ1 が選択され、“Ｈ”レ
ベルとなると、液晶表示セルＤ1 の第２トランジスタＴ
ＦＴ2 はオンとなり、データラインＤＬ1 を介して液晶
表示電極ＣＬ1 には、当該フレーム期間中、負の駆動電
圧が印加されることとなる。

【００２８】同様にして、第２ゲートドライバ６によ
り、ゲートラインＧＲ1 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ3 の第１トランジスタＴＦＴ6 は
オンとなり、データラインＤＨ2 を介して液晶表示電極
ＣＬ3 には、当該フレーム期間中、正の駆動電圧が印加
されることとなる。

【００２９】その後、時刻ｔ4 に第２ゲートドライバ６
により、ゲートラインＧＲ2 が選択され、“Ｈ”レベル
となると、液晶表示セルＤ2 の第１トランジスタＴＦＴ
4 はオンとなり、データラインＤＨ1 を介して液晶表示
電極ＣＬ2 には、当該フレーム期間中正の駆動電圧が印
加されることとなる。

【００３０】同様にして、第２ゲートドライバ６によ
り、ゲートラインＧＲ2 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ4 の第２トランジスタＴＦＴ8 は
オンとなり、データラインＤＬ2 を介して液晶表示電極
ＣＬ4 には、当該フレーム期間中負の駆動電圧が印加さ
れることとなる。

【００３１】以下、同様にして、第２ゲートドライバ６
により、当該フレーム期間中、順次ゲートラインＧＲ3
以降のゲートラインが選択されてゆくこととなる。以上
の説明のように、各データラインＤＨ1 、ＤＨ2 、ＤＬ
1 、ＤＬ2 の極性を変化させなくても、各液晶表示電極
ＣＬ1 、ＣＬ2 、ＣＬ3 、ＣＬ4 に印加される電圧は１
フレーム毎に反転されており、隣接する液晶表示電極同
士で逆極性になる。

【００３２】さらに、図３のタイミングチャートの部分
拡大図に示すように、一の表示列ラインに対し２本のデ
ータラインを用いて、これを交互に駆動するので、駆動
電圧の切換速度が１／２になる。これに伴いデータドラ
イバへの表示データの転送周波数も１／２になる。

【００３３】従って、本第１実施例によれば、消費電力
を低減できるとともに、安定な制御を高速で行なうこと
が可能となる。第２実施例 図４に第２実施例の主要部の構成を示す。図４において
図１の第１実施例と同一の部分には同一の符号を付し、
その詳細な説明を省略する。

【００３４】本第２実施例が第１実施例と異なる点は、
第１実施例では一の液晶表示セル内の２つのＴＦＴそれ
ぞれにゲートラインを設けていたのを１本とし、ＴＦＴ
のデータラインへの接続を列毎に逆にした点である。

【００３５】まず各液晶表示セルの構成について説明す
る。以下の説明においては、説明の簡略化のため、４個
の液晶表示セルＤ11〜Ｄ14についてのみ説明する。液晶
表示セルＤ11は、一方の端子がグランドに接続された液
晶表示電極ＣＬ1と、ゲートがゲートラインＧＬ1 に接
続され、ドレインがデータラインＤＨ1 に接続され、ソ
ースが液晶表示電極の他方の端子に接続された第１トラ
ンジスタＴＦＴ11と、ゲートがゲートラインＧＲ1 に接
続され、ドレインがデータラインＤＬ1 に接続され、ソ
ースが第１トランジスタのソースに共通接続された第２
トランジスタＴＦＴ2 と、一方の端子が第１トランジス
タＴＦＴ11及び第２トランジスタＴＦＴ12の共通ソース
に接続され、他方の端子がグランドに接続されたメモリ
用の蓄積コンデンサＣs を備えている。

【００３６】液晶表示セルＤ12は、一方の端子がグラン
ドに接続された液晶表示電極ＣＬ2と、ゲートがゲート
ラインＧＲ1 に接続され、ドレインがデータラインＤＨ
1 に接続され、ソースが液晶表示電極ＣＬ2 の他方の端
子に接続された第１トランジスタＴＦＴ13と、ゲートが
ゲートラインＧＬ2 に接続され、ドレインがデータライ
ンＤＬ1 に接続され、ソースが第１トランジスタＴＦＴ
13のソースに共通接続された第２トランジスタＴＦＴ14
と、一方の端子が第１トランジスタＴＦＴ13及び第２ト
ランジスタＴＦＴ14の共通ソースに接続され、他方の端
子がグランドに接続されたメモリ用の蓄積コンデンサＣ
s を備えている。

【００３７】液晶表示セルＤ13は、一方の端子がグラン
ドに接続された液晶表示電極ＣＬ3と、ゲートがゲート
ラインＧＬ1 に接続され、ドレインがデータラインＤＬ
2 に接続され、ソースが液晶表示電極の他方の端子に接
続された第２トランジスタＴＦＴ15と、ゲートがゲート
ラインＧＲ1 に接続され、ドレインがデータラインＤＨ
2 に接続され、ソースが第２トランジスタＴＦＴ15のソ
ースに共通接続された第１トランジスタＴＦＴ16と、一
方の端子が第２トランジスタＴＦＴ15及び第１トランジ
スタＴＦＴ16の共通ソースに接続され、他方の端子がグ
ランドに接続されたメモリ用の蓄積コンデンサＣs を備
えている。

【００３８】液晶表示セルＤ14は、一方の端子がグラン
ドに接続された液晶表示電極ＣＬ4と、ゲートがゲート
ラインＧＲ1 に接続され、ドレインがデータラインＤＬ
2 に接続され、ソースが液晶表示電極の他方の端子に接
続された第２トランジスタＴＦＴ17と、ゲートがゲート
ラインＧＬ2 に接続され、ドレインがデータラインＤＨ
2 に接続され、ソースが第２トランジスタＴＦＴ17のソ
ースに共通接続された第１トランジスタＴＦＴ18と、一
方の端子が第２トランジスタＴＦＴ17及び第１トランジ
スタＴＦＴ18の共通ソースに接続され、他方の端子がグ
ランドに接続されたメモリ用の蓄積コンデンサＣs を備
えている。

【００３９】次に図５を参照して動作について説明す
る。この場合において、説明の簡略化のため、表示デー
タとしては、全面点灯のデータが入力されるものとす
る。図５に示すように、データラインＤＨ1 、ＤＨ2 に
は常に正の駆動電圧が印加され、データラインＤＬ1 、
ＤＬ2 には常に負の駆動電圧が印加されている。

【００４０】まず、時刻ｔ1 にフレーム同期信号ＦＲＭ
（周期：２水平走査周期）が“Ｈ”レベルとなり、第１
ゲートドライバ５により、ゲートラインＧＬ1 が選択さ
れ、“Ｈ”レベルとなると、液晶表示セルＤ11の第１ト
ランジスタＴＦＴ11はオンとなり、データラインＤＨ1
を介して液晶表示電極ＣＬ1 には、当該フレーム期間
中、正の駆動電圧が印加されることとなる。

【００４１】同様にして、第１ゲートドライバ５によ
り、ゲートラインＧＬ1 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ13の第２トランジスタＴＦＴ15は
オンとなり、データラインＤＬ2 を介して液晶表示電極
ＣＬ3 には、当該フレーム期間中、負の駆動電圧が印加
されることとなる。

【００４２】その後、時刻ｔ2 に第１ゲートドライバ５
により、ゲートラインＧＬ2 が選択され、“Ｈ”レベル
となると、液晶表示セルＤ12の第２トランジスタＴＦＴ
14はオンとなり、データラインＤＬ1 を介して液晶表示
電極ＣＬ2 には、当該フレーム期間中、負の駆動電圧が
印加されることとなる。

【００４３】同様にして、第１ゲートドライバ５によ
り、ゲートラインＧＬ2 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ14の第１トランジスタＴＦＴ18は
オンとなり、データラインＤＨ2 を介して液晶表示電極
ＣＬ4 には、当該フレーム期間中、正の駆動電圧が印加
されることとなる。

【００４４】以下、同様にして、第１ゲートドライバ５
により、時刻ｔ3 までの間、順次ゲートラインＧＬ3 以
降のゲートラインが選択されてゆくこととなる。時刻ｔ
3 になると、フレーム同期信号ＦＲＭが再び“Ｈ”レベ
ルとなり、第２ゲートドライバ６により、ゲートライン
ＧＲ1 が選択され、“Ｈ”レベルとなると、液晶表示セ
ルＤ11の第２トランジスタＴＦＴ12はオンとなり、デー
タラインＤＬ1 を介して液晶表示電極ＣＬ1 には、当該
フレーム期間中負の駆動電圧が印加されることとなる。

【００４５】同様にして、第２ゲートドライバ６によ
り、ゲートラインＧＲ1 が選択され、“Ｈ”レベルとな
ると、液晶表示セルＤ12の第１トランジスタＴＦＴ13、
液晶表示セルＤ13の第１トランジスタＴＦＴ16及び液晶
表示セルＤ14の第２トランジスタＴＦＴ17はオンとな
り、液晶表示電極ＣＬ2 にはデータラインＤＨ1 を介し
て当該フレーム期間中正の駆動電圧が印加され、液晶表
示電極ＣＬ3 にはデータラインＤＨ2 を介して当該フレ
ーム期間中正の駆動電圧が印加され、液晶表示電極ＣＬ
4 にはデータラインＤＬ2 を介して当該フレーム期間中
負の駆動電圧が印加されることとなる。

【００４６】以下、同様にして、当該フレーム期間中、
順次ゲートラインＧＬ3 以降並びにＧＲ2 以降のゲート
ラインが選択されてゆくこととなる。以上の説明のよう
に本第２実施例によれば、１つのゲートパルスで上下２
画素の書き込みが行えるのでゲートライン、ゲートドラ
イバの数を図１の第１実施例の半分にすることが可能で
あり、更にゲートパルスの走査周波数を従来方式より１
／２にすることができる。第３実施例 上記各実施例では正極性（＋）と負極性（−）のデータ
ラインを一対のデータラインとしているが、実際の液晶
パネル上ではこの一対のデータラインが非常に近接して
配置されることとなる。このため各極性のデータライン
が容量的に結合することで、一方のデータラインの電圧
変化が他方のデータラインに影響し、データラインの電
圧変動が生ずる。

【００４７】そこでこれを防ぐため、図６の液晶表示装
置１Ｂに示すように、同極性のデータライン、例えば、
データラインＤＬ1 及びＤＬ2 （負極性同士）やデータ
ラインＤＨ2 及びＤＨ3 （正極性同士）をペアとし、こ
れを列毎に交互に配置すれば、同極性のデータラインが
近接して配置されるため、容量的結合が無くなって、デ
ータラインの電圧変動が生ぜず、より安定して高速駆動
を行なうことができる。

【００４８】

【発明の効果】以上説明したように、本発明によればデ
ータライン駆動電圧の極性を１水平期間毎に反転させる
ことなしに、隣接する液晶表示素子に印加する駆動電圧
の極性を逆転させることができるため、フリッカや、輝
度ムラの発生が無い高品質の表示が得られ、また液晶パ
ネルの駆動で消費される電力の低減が図れる。

【００４９】更に、データドライバへの供給電圧の極性
反転も不要になるので、周辺回路も低電力化が行えるこ
とになり、極めて低消費電力の液晶表示装置が実現可能
となる。

【図面の簡単な説明】

【図１】第１実施例の液晶表示装置の概要構成図であ
る。

【図２】図１の実施例の動作タイミングチャートであ
る。

【図３】図２のタイミングチャートの部分拡大図であ
る。

【図４】第２実施例の液晶表示装置の概要構成図であ
る。

【図５】図４の実施例の動作タイミングチャートであ
る。

【図６】第３実施例の液晶表示装置の概要構成図であ
る。

【図７】従来の液晶表示装置の概要構成図である。

【図８】図７の従来例の動作タイミングチャートであ
る。

【符号の説明】

１…液晶表示装置 ２…基準電圧作成回路 ３…第１電流アンプ ４…第２電流アンプ ５…第１ゲートドライバ ６…第２ゲートドライバ ７…第１データドライバ ８…第２データドライバ ＣＬ1 〜ＣＬ4 …液晶表示電極 Ｃs …メモリ用蓄積コンデンサ Ｄ1 〜Ｄ4 …液晶表示セル ＤＨ1 〜ＤＨ3 …（正極側）データライン ＤＬ1 〜ＤＬ3 …（負極側）データライン ＧＬ1 〜ＧＬ3 …ゲートライン ＧＲ1 〜ＧＲ3 …ゲートライン ＴＦＴ1 〜ＴＦＴ8 …トランジスタ ＴＦＴ11〜ＴＦＴ18…トランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 関戸 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の液晶表示セルがマトリクス状に配
   置され、対応するスイッチング素子を介して各前記液晶
   表示セルに駆動電圧を印加するアクティブマトリクス型
   の液晶表示装置において、 各前記複数の液晶表示セルに第１駆動線（ＤＨ1 ，ＤＨ
   2 ）を介して正極側駆動電圧を供給する第１ドライバ
   （７）と、 各前記複数の液晶表示セルに第２駆動線（ＤＨ1 ，ＤＨ
   2 ）を介して負極側駆動電圧を供給する第２ドライバ
   （８）と、 前記正極側駆動電圧を印加すべき第１のタイミングに相
   当する第１タイミング信号及び前記負極側駆動電圧を印
   加すべき第２のタイミングに相当する第２タイミング信
   号を交互に生成し出力するタイミング生成ドライバ
   （５，６）と、 前記第１駆動線（ＤＨ1 ，ＤＨ2 ）を介して前記第１ド
   ライバ（７）に接続され、かつ、第１制御線（ＧＬ1 ，
   ＧＬ2 ，ＧＬ3 ）を介して入力される前記第１タイミン
   グ信号により対応する各前記液晶表示セルに前記正極側
   駆動電圧を印加する第１スイッチング素子（ＴＦＴ1 ，
   ＴＦＴ4 ，ＴＦＴ6 ，ＴＦＴ7 ）と、 前記第２駆動線（ＤＨ1 ，ＤＨ2 ）を介して前記第２ド
   ライバ（８）に接続され、かつ、第２制御線（ＧＲ1 ，
   ＧＲ2 ，ＧＲ3 ）を介して入力される前記第２タイミン
   グ信号により対応する一の前記液晶表示セルに前記負極
   側駆動電圧を印加する第２スイッチング素子（ＴＦＴ2
   ，ＴＦＴ3 ，ＴＦＴ5 ，ＴＦＴ8 ）と、 を備えたことを特徴とする液晶表示装置。
2. 【請求項２】 請求項１記載の液晶表示装置において、 隣接して配置された前記液晶表示セルに対応する前記第
   １スイッチング素子と第２スイッチング素子の前記制御
   線同士を共通接続したことを特徴とする液晶表示装置。
3. 【請求項３】 請求項１または請求項２記載の液晶表示
   装置において、 相異なる第１駆動線に接続された隣接する前記液晶表示
   セルに対応する２本の前記第１駆動線（ＤＨ2 ，ＤＨ3
   ）を比較的に近傍に配置し、 相異なる第２駆動線に接続された隣接する前記液晶表示
   セルに対応する２本の前記第２駆動線（ＤＬ1 ，ＤＬ2
   ）を比較的に近傍に配置し、かつ、前記２本の第２駆
   動線（ＤＬ1 ，ＤＬ2 ）を前記第１駆動線（ＤＨ2 ，Ｄ
   Ｈ3 ）とは比較的に離れた位置に配置したことを特徴と
   する液晶表示装置。