KR100712024B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100712024B1
KR100712024B1 KR1020020074582A KR20020074582A KR100712024B1 KR 100712024 B1 KR100712024 B1 KR 100712024B1 KR 1020020074582 A KR1020020074582 A KR 1020020074582A KR 20020074582 A KR20020074582 A KR 20020074582A KR 100712024 B1 KR100712024 B1 KR 100712024B1
Authority
KR
South Korea
Prior art keywords
voltage
reverse polarity
positive
tft
bus line
Prior art date
Application number
KR1020020074582A
Other languages
English (en)
Other versions
KR20030066304A (ko
Inventor
사사키노부오
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030066304A publication Critical patent/KR20030066304A/ko
Application granted granted Critical
Publication of KR100712024B1 publication Critical patent/KR100712024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화소용 TFT의 구동 전압을 저하시킨 액티브 매트릭스형의 TFT-LCD를 제공하는 것을 목적으로 한다.
화소(P11)에는 화소 전극(Pe)에 정극성(正極性)의 데이터 전압을 인가하는 정극성 전압 인가용의 n채널 TFTn11과, 화소 전극(Pe)에 역극성의 데이터 전압을 인가하는 역극성(逆極性) 전압 인가용의 p채널 TFTp11의 2개의 박막 트랜지스터가 형성되어 있다. TFTn11의 소스 전극(S)은 화소 전극(Pe)에 접속되고, 드레인 전극(D)은 정극성 전압 인가용 데이터 버스 라인(Ld11)에 접속되고, 게이트 전극(G)은 정극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다. 한편, TFTp11의 소스 전극(S)도 화소 전극(Pe)에 접속되고, 드레인 전극(D)은 역극성 전압 인가용 데이터 버스 라인(Ld12)에 접속되고, 게이트 전극(G)은 역극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다.
게이트 전극, 역극성 전압 인가용 데이터 버스 라인, 역극성 전압 인가용 게이트 버스 라인, 화소 전극, 드레인 전극, 정극성 전압 인가용 게이트 버스 라인

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명의 일 실시 형태에 있어서의 실시예 1의 TFT-LCD의 4화소 분의 등가 회로를 나타낸 도면.
도 2는 본 발명의 일 실시 형태에 있어서의 실시예 1의 프레임 반전 구동 방식에서의 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타낸 도면.
도 3은 본 발명의 일 실시 형태에 있어서의 실시예 2의 TFT-LCD의 4화소 분의 등가 회로를 나타낸 도면.
도 4는　본 발명의 일 실시 형태에 있어서의 실시예 2의 프레임 반전 구동 방식에서의 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타낸 도면.
도 5는 본 발명의 일 실시 형태에 있어서의 실시예 3의 TFT-LCD의 4화소 분의 등가 회로를 나타낸 도면.
도 6은 본 발명의 일 실시 형태에 있어서의 실시예 3의 프레임 반전 구동 방식에서의 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타낸 도면.
도 7은 종래의 TFT-LCD의 1화소 분의 등가 회로를 나타낸 도면.
도 8은 종래의 프레임 반전 구동 방식에서의 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
Ce : 공통 전극
Clc : 액정 용량
Clcmn : 액정 용량
Cs : 축적 용량
D : 드레인 전극
DD1 : 정극성 구동용 데이터 버스 라인 구동 회로
DD2 : 역극성 구동용 데이터 버스 라인 구동 회로
G : 게이트 전극
GD1 : 정극성 구동용 게이트 버스 라인 구동 회로
GD2 : 역극성 구동용 게이트 버스 라인 구동 회로
Ld : 데이터 버스 라인
Ld11 : 정극성 전압 인가용 데이터 버스 라인
Ld12 : 역극성 전압 인가용 데이터 버스 라인
Lg : 게이트 버스 라인
Lg11 : 역극성 전압 인가용 게이트 버스 라인
Lg11 :　정극성 전압 인가용 게이트 버스 라인
Lg12 : 역극성 전압 인가용 게이트 버스 라인
P : 화소 전극
Pe : 화소 전극
Pmn : 화소
S : 소스 전극
Vcom : 공통 전압
Vd : 계조 전압
Vd11 : 정극성 계조 전압
Vd12 : 역극성 계조 전압
Vg : 게이트 전압
Vg11(on) : 정극성 전압 인가용 게이트 펄스
Vg12(on) : 역극성 전압 인가용 게이트 펄스
Vth : 문턱 전압
f : 표시 프레임
lc : 액정
본 발명은 액정 표시 장치(LCD)에 관한 것으로, 특히, 각 화소에 스위칭 소자로서 TFT(박막 트랜지스터)를 구비한 액티브 매트릭스형의 TFT-LCD에 관한 것이다.
LCD는 종래의 대표적인 표시 장치인 CRT를 대체하기에 족한 표시 품질을 얻을 수 있게 되어 왔고, 시장 규모가 크게 성장하고 있다. 그리고, 플랫 패널인 이점을 살려서 각 종 뷰어(viewer)나, 휴대 전화기, PDA(휴대형 정보 기기), 노트북 컴퓨터(퍼스널 컴퓨터) 등의 표시 장치로서 이용되고, 또한, 데스크톱 컴퓨터 등의 모니터나 가정용 TV(텔레비전 수상기)에 이용되도록 되어 가고 있다. 이와 같이 LCD는 대각 2인치 정도의 소형 화면으로부터 40인치를 넘는 대형 화면의 표시 장치로서 사용되고 있다. 그리고 LCD는 정지 화상에서 동화상까지 표시 가능한 풀 컬러의 표시 장치로서 여러 방면에서 용도가 확대되고 있다.
LCD의 기술 동향으로서는, 화소 내에 스위칭 소자를 가지고 있지 않은 패시브 매트릭스로부터 TFT 등의 스위칭 소자를 구비한 액티브 매트릭스형이 주류로 되어 가고 있다. 액티브 매트릭스형 LCD의 각 화소에 형성되는 TFT는 그 채널 영역(동작 반도체층)의 형성 재료가 a-Si(아모르퍼스 실리콘)으로부터, 캐리어 이동도가 보다 높은 p-Si(폴리 실리콘)으로 이행(移行)되고 있다.
TFT-LCD의 구조에 대하여 간단하게 설명한다. 예를 들면, 백 라이트 유닛을 사용하는 투과형 TFT-LCD의 경우는, 유리 기판 등의 투명 절연성 기판으로 이루어지는 TFT 기판(어레이 기판)과 대향 기판이 소정의 셀 갭에 대향하여 접합되고, 기판 사이에 액정이 밀봉되어 있다. TFT 기판 상에는 복수의 화소 전극이 매트릭스형으로 배치되고, 각 화소 전극에는 TFT가 접속되어 있다. 한쪽의 대향 기판 상에는 공통 전극이 형성되어 있다. 컬러 표시의 LCD의 경우에는, TFT 기판 또는 대향 기판 중 어느 한 쪽에 컬러 필터(CF)가 형성되어 있다. 양 기판의 액정층과의 계면에는 배향막이 형성되어 있다. 그리고, 양 기판의 외측에는 예를 들면 직교 니콜(crossed nicol)로 배치된 편광판이 부착되어 있다.
도 7은 종래의 TFT-LCD의 1화소 분의 등가 회로를 나타내고 있다. 도 7에 나타낸 바와 같이, TFT의 게이트 전극(G)은 게이트 버스 라인(Lg)에 접속되어 있다. TFT의 소스 전극(S)은 화소 전극(Pe)에 접속되고, 드레인 전극(D)은 데이터 버스 라인(Ld)에 접속되어 있다. 화소 전극(Pe)과 공통 전극(Ce)에 액정층(lc)을 끼워서 액정 용량(Clc)이 구성된다. 더욱이, 실제로는 액정 용량(Clc)에 병렬로 축적 용량(Cs)이 접속되지만 도시를 생략하고 있다.
게이트 버스 라인(Lg)에는 도시하지 않은 게이트 버스 라인 구동 회로로부터 게이트 전압(Vg)이 인가된다. 데이터 버스 라인(Ld)에는 도시하지 않은 데이터 버스 라인 구동 회로로부터 계조 전압(Vd)이 인가된다. 또한, 공통 전극(Ce)에는 공통 전압(Vcom)(=0V)이 인가된다.
액정(lc)은 정 또는 부의 유전율 이방성을 가지고 있고, 인가되는 전계 강도에 따라 액정 분자가 회전하는 성질을 가지고 있다. 또한 액정(lc)은 굴절율 이방성을 가지고 있어, 액정 분자의 회전에 따라 액정(lc)을 투과하는 광의 편광 상태를 변화시키는 성질을 가지고 있다. 이 때문에 화소 전극(Pe)과 공통 전극(Ce) 사이에 전압을 인가하면, 해당 인가 전압값에 따라 액정 분자가 회전하고, 입사측 편광판에서 직선 편광이 된 광의 편광 상태를 액정(lc) 중에서 변화시키고, 이에 의해 광사출측 편광판을 투과하는 광량을 조절하여 계조 표시가 실현된다.
일반적으로 액정 재료에는 5V정도의 전압이 인가 가능하지만, 액정(lc)에 한방향만의 전계를 계속 인가하면 액정 재료가 열화해 버린다. 이것을 억제하기 위해, 액정 구동용의 전계는 소정 주기로 극성을 반전시켜 액정(lc)에 인가된다. 일반적으로는, 표시 프레임 주기로 극성을 반전시키는 프레임 반전 구동 방식이 이용된다.
각 화소 전극(Pe)은 화소마다 개별적으로 설치되어 있지만, 공통 전극(Ce)은 전(全)화소 공통으로 1개의 전극이 설치되어 있다. 이러한 공통 전극(Ce)을 이용하여 프레임 반전 구동 방식을 실현하기 위해서 도 8에 나타낸 구동 방법이 채용된다. 도 8은 횡방향으로 시간을 취하고, 세로 방향으로 전압을 취하여, 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타내고 있다.
도 8에 나타낸 바와 같이, 공통 전압(공통 전극 전위)(Vcom)(= 0V)은 일정하다. 데이터 버스 라인(Ld)에는 공통 전압(Vcom)을 중심으로 하여, 최대로 ±2.5V의 계조 전압(Vd)이 인가된다. 도 8에서는 각 프레임(fn)에서 절대치 V0 = 2.5V의 계조 전압(Vd)(data)이 프레임(fn)마다 극성 반전하여 데이터 버스 라인(Ld)에 출력되고 있는 상태를 나타내고 있다.
게이트 버스 라인(Lg)에 대하여, 해당 라인에 접속된 n채널형의 TFT를 오프 상태로 유지하는 경우에는, 역극성으로 절대치가 최대의 계조 전압 Vd = -V0(V)보다 V1(절대치)만큼 낮은 전위 Vg(off)가 출력된다. 한편, 해당 TFT를 온 상태로 유지하는 경우에는, 정극성으로 절대치가 최대의 계조 전압 Vd = ＋V0(V)보다 V2(절대치)만큼 높은 전위 Vg(on)가 출력된다. 즉, 해당 TFT를 온 상태로 하는 기간만큼, Vg = Vg(on)의 게이트 펄스가 게이트 버스 라인(Lg)에 출력된다. 이 게이트 펄스의 높이는 V1 ＋ 2 × V0 ＋ V2이다. 오프 전류의 샤프니스(sharpness)가 양호하지 않은 경우에는 전압 V1을 크게 하고, 온 전류가 작은 경우에는 축적 전하의 유지 특성이나 데이터 재기입 속도의 문제 때문에 전압 V2를 크게 할 필요가 있다.이 때문에, 양극성(兩極性)에서 TFT를 확실하게 온／오프시키기 위해서 통상 13V 정도의 구동 전압이 이용된다.
이와 같이 종래의 TFT-LCD에서는 화소 전극(Pe)에 기입하는 계조 전압(Vd)은 최대 2.5V인 것에 불구하고, 그 구동을 위해서 13V의 전원 회로를 필요로 하고 있다. 이 13V의 구동 전압은 게이트 버스 라인 구동 회로뿐만 아니라, 데이터 버스 라인(Ld)에 출력하는 신호의 흐름을 제어하는 데이터 버스 라인 구동 회로 내의 스위칭 소자에도 인가되고 있다. 또한, 액정 재료에 따라서 최대 구동 전압이 상이하고, 본 예보다 더 큰 16V나 18V, 또는 그 이상의 구동 전압을 필요로 하는 TFT-LCD도 존재한다.
　 이와 같이 종래의 TFT-LCD에서는 각 화소의 액정(lc)을 구동하기 위한 게이트 버스 라인 구동 회로 및 데이터 버스 라인 구동 회로의 전원 전압이, 액정(lc)에 인가하는 전압폭 5V에 비해서 매우 커져 버린다. 이 때문에, TFT의 게이트 내압(耐壓)이나 드레인 내압도 높게 해야 하다. 그 결과, TFT의 게이트 산화막의 막 두께를 두껍게 하거나, 채널 길이를 길게 하거나, 또는 LDD(lightly　 doped　 drain)길이를 길게 하거나 하는 대책을 강구할 필요가 생긴다. 그렇지만, 이들 대책을 강구하면, TFT의 문턱 전압 Vth의 격차가 증대해 버리는 동시에 TFT의 온 전류가 작아져 버린다. 그 결과, 큰 Vth 격차에서도 적절하게 동작시키기 위해서 구동 전압을 더욱 상승시킬 필요가 있게 되고, 온 전류의 감소를 억제하여 필요한 스위칭 속도를 얻기 위해서 더 구동 전압을 상승시킬 필요가 있게 되고, 결국 악순환에 빠질 뿐 구동 전압을 낮출 수 없다. 또한, 구동 전압의 상승은 소비 전력의 증대와 환경에 대한 전자 장해를 증가시키는 문제도 가지고 있다.
또한 최근, 저온 폴리 실리콘 제조 프로세스의 확립에 의해, 유리 기판 등의 비교적 저융점부재 상에, p-Si(폴리 실리콘)으로 채널 영역이 형성된 FET를 제작할 수 있도록 되어 가고 있다. 이에 의해, 화소용 TFT를 만들어 넣는 유리 기판의 주변부에 게이트 버스 라인 구동 회로나 데이터 버스 라인 구동 회로를 위시하여 각종 회로를 조립한 주변 회로 일체형의 TFT 기판을 제작할 수 있게 된다. 주변 회로 부분의 FET는 게이트 길이를 가능한 한 짧게 형성하여 고속 동작을 가능하게 할 필요가 있지만, 여기에는 저전압 구동형인 것이 불가결하다. 또한, 저전압 구동형으로 하지 않으면 저소비 전력에서 밸런스가 양호한 회로를 얻을 수 없다.
한편, 화소용 TFT가 고전압 구동형이라고 하면, 1매의 유리 기판 상에 저전압 구동형 FET와 고전압 구동형 TFT를 혼재시켜 형성할 필요가 있지만, 이것에서는 제조 프로세스가 번잡하게 되어 버리는 동시에 제조 비용이 증대해 버리는 문제를 가지고 있다. 따라서, 저온 폴리 실리콘 제조 프로세스를 이용한 주변 회로 일체형의 TFT 기판을 제조하는 데는, 화소용 TFT의 구동 전압을 주변 회로의 FET의 구동 전압에 가능한 한 가까워지도록 저하시킬 필요가 있다.
본 발명의 목적은 화소용 TFT의 구동 전압을 저하시킨 액정 표시 장치를 제 공하는 것에 있다.
상기 목적은 대향하는 전극 사이에 액정을 끼워 구성된 액정 용량과, 상기 전극 사이에 정극성(正極性)의 전압을 인가하여 상기 액정 용량에 정전하를 충전하는 정극성 구동 회로계와, 상기 정극성 구동 회로계와 별개로 설치되고, 상기 전극 사이에 역극성(逆極性)의 전압을 인가하여 상기 액정 용량에 부전하를 충전하는 역극성 구동 회로계를 가지는 것을 특징으로 하는 액정 표시 장치에 의해서 달성된다.
본 발명의 일 실시 형태에 의한 액정 표시 장치 및 그 구동 방법에 대하여 도 1 내지 도 6을 이용하여 설명한다. 본 실시 형태에 의한 액정 표시 장치(TFT-LCD)는 액정 용량에 대한 정전하의 충전과 부전하의 충전을 각각 별도 회로계(정극성 구동 회로계와 역극성 구동 회로계)로 한 점에 특징을 가지고 있다. 이 때문에, 화소마다 2개의 TFT를 배치하여, 한쪽의 TFT는 정극성의 계조 데이터를 기입하기 위한 스위칭 소자로서 기능시키고, 다른 쪽의 TFT는 역극성의 계조 데이터를 기입하기 위한 스위칭 소자로서 기능시키도록 하고 있다.
종래의 TFT-LCD가 화소 전극에 대한 정극성 및 역극성의 전압 인가를 1개의 공통의 구동 회로로 행하고 있는 것에 비해, 본 실시 형태에서는 정극성의 전압 인가와 역극성의 전압 인가를 각각 별개의 구동 회로로 행한다. 따라서, 정극성 전압 인가용 TFT 및 역극성 전압 인가용 TFT에 인가되는 계조 데이터 전압의 진폭을 각각 종래의 절반으로 억제할 수 있으므로, TFT의 게이트 전극에 인가하는 게이트 펄스 전압을 낮게 억제할 수 있다.
본 실시 형태에 의한 TFT-LCD 및 그 구동 방법에 대하여, 이하 구체적으로 실시예를 이용하여 설명한다.
[실시예 1］
도 1 및 도 2를 이용하여 본 실시예의 TFT-LCD 및 그 구동 방법에 대하여 설명한다. 우선, 도 1을 이용하여 본 실시예에 의한 TFT-LCD의 개략 구성에 대하여 설명한다. 도 1은 절연성 기판 상에 매트릭스 형상으로 배치된 복수의 화소(Pmn)중 인접하는 4화소(P11), P12, P21, P22의 등가 회로를 나타내고 있다. 화소(Pmn)에는 TFT 기판측에 형성된 화소 전극(Pe)과 대향 기판측에 형성된 공통 전극(Ce)과의 사이에 액정(lc)을 끼워 구성된 액정 용량(Clcmn)이 형성되어 있다. 공통 전극(Ce)에는 공통 전압(공통 전극 전위)(Vcom)(=0V)이 인가되도록 되어 있다.
또한, 화소 형성 영역에 인접한 기판 주변 영역에는, 예를 들면 저온 폴리 실리콘 제조 프로세스를 이용한 주변 회로가 화소 형성 영역과 일체적으로 형성되어 있다. 주변 회로의 일부로서 정극성 구동용 게이트 버스 라인 구동 회로(GD1)와 역극성 구동용 게이트 버스 라인 구동 회로(GD2), 및 정극성 구동용 데이터 버스 라인 구동 회로(DD1)와 역극성 구동용 데이터 버스 라인 구동 회로(DD2)가 형성되어 있다.
정극성 구동용 게이트 버스 라인 구동 회로(GD1)에는 도면 중에서 횡방향으로 연장되는 정극성 전압 인가용 게이트 버스 라인(Lg11, Lg21, Lg31 …)이 접속되어 있다. 역극성 구동용 게이트 버스 라인 구동 회로(GD2)에는 정극성 전압 인가 용 게이트 버스 라인(Lg11, Lg21, Lg31 …)에 각각 인접하여 거의 평행하게 역극성 전압 인가용 게이트 버스 라인(Lg12, Lg22, Lg32 …)이 접속되어 있다.
정극성 구동용 데이터 버스 라인 구동 회로(DD1)에는 도면 중에서 세로 방향으로 연장하는 정극성 전압 인가용 데이터 버스 라인(Ld11, Ld21, Ld31…)이 접속되어 있다. 역극성 구동용 데이터 버스 라인 구동 회로(DD2)에는 정극성 전압 인가용 데이터 버스 라인(Ld11, Ld21, Ld31 …)에 거의 평행하게 역극성 전압 인가용 데이터 버스 라인(Ld12, Ld22 …)이 접속되어 있다.
정극성 구동용 게이트 버스 라인 구동 회로(GD1)와 정극성 전압 인가용 게이트 버스 라인(Lg11, Lg21, Lg31 …) 및 정극성 구동용 데이터 버스 라인 구동 회로(DD1)와 정극성 전압 인가용 데이터 버스 라인(Ld11, Ld21, Ld31 …)으로 정극성 구동 회로계가 구성된다. 정극성 구동 회로계는 각 화소(Pmn)의 전극 Pe, Ce 사이에 정극성의 전압을 인가하여 액정 용량(Clcmn)에 정전하를 충전하기 위해서 이용된다.
역극성 구동용 게이트 버스 라인 구동 회로(GD2)와 역극성 전압 인가용 게이트 버스 라인(Lg12, Lg22, Lg32 …) 및 역극성 구동용 데이터 버스 라인 구동 회로(DD2)와 역극성 전압 인가용 데이터 버스 라인(Ld12, Ld22 …)으로 역극성 구동 회로계가 구성된다. 역극성 구동 회로계는 각 화소(Pmn)의 전극 Pe, Ce 사이에 역극성의 전압을 인가하여 액정 용량(Clcmn)에 부전하를 충전하기 위해서 이용된다.
예를 들면, 화소(P11)를 예로 들면, 화소(P11)에는 화소 전극(Pe)에 정극성 의 데이터 전압을 인가하는 정극성 전압 인가용 TFT로서의 n채널 TFTn11과, 화소 전극(Pe)에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 TFT로서의 p채널 TFTp11의 2개의 박막 트랜지스터가 형성되어 있다.
TFTn11의 소스 전극(S)은 화소 전극(Pe)에 접속되고, 드레인 전극(D)은 정극성 전압 인가용 데이터 버스 라인(Ld11)에 접속되고, 게이트 전극(G)은 정극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다.
한편, TFTp11의 소스 전극(S)도 화소 전극(Pe)에 접속되고, 드레인 전극(D)은 역극성 전압 인가용 데이터 버스 라인(Ld12)에 접속되고, 게이트 전극(G)은 역극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다. 다른 화소(Pmn)도 같은 구성을 가지고 있다. 또한, 실제로는 액정 용량(Clcmn)에 병렬로 축적 용량(Csmn)이 접속되지만 도시를 생략하고 있다.
이상의 구성에서, 어떤 표시 프레임 f2n(n은 정의 정수)에서 정극성 구동용 게이트 버스 라인 구동 회로(GD1)로부터 정극성 전압 인가용 게이트 버스 라인(Lg11)에 대하여 정극성 전압 인가용 게이트 펄스 Vg11(on)이 출력되면, 정극성 전압 인가용 게이트 버스 라인(Lg11)에 게이트 전극(G)이 접속된 TFTn11, TFTn12 …는 온 상태가 된다. 이에 의해, 정극성 구동용 데이터 버스 라인 구동 회로(DD1)로부터 정극성 전압 인가용 데이터 버스 라인(Ld11, Ld21, Ld31 …)에 각각 출력된 계조 전압(Vd11, Vd21, Vd31 …)이 TFTn1n을 통하여 각각의 화소(P1n)의 화소 전극(Pe)에 기입된다. 이상의 동작이 선순차 구동으로 정극성 구동용 게이트 버스 라인(Lgm1)의 전부에 대하여 실행되면, 1프레임 주기 분의 계조 전압의 기입 이 종료된다.
다음으로, 다음 표시 프레임 f(2n＋1)에서 역극성 구동용 게이트 버스 라인 구동 회로(GD2)로부터 역극성 전압 인가용 게이트 버스 라인(Lg12)에 대하여 역극성 전압 인가용 게이트 펄스 Vg12(on)가 출력되면, 역극성 전압 인가용 게이트 버스 라인(Lg12)에 게이트 전극(G)이 접속된 TFTp11, TFTp12 …는 온 상태가 된다. 이에 의해, 역극성 구동용 데이터 버스 라인 구동 회로(DD2)로부터 역극성 전압 인가용 데이터 버스 라인(Ld12, Ld22 …)에 각각 출력된 계조 전압(Vd12, Vd22 …)이, TFTp1n을 통하여 각각의 화소(P1n)의 화소 전극(Pe)에 기입된다. 이상의 동작이 선순차 구동으로 역극성 구동용 게이트 버스 라인(Lgm2)의 전부에 대하여 실행하면, 1프레임 주기 분의 계조 전압의 기록이 종료된다.
상술한 표시 프레임 f2n 및 f(2n＋1)를 순차 반복하여 프레임 반전 구동이 실현된다.
다음으로, 도 1을 참조하면서 도 2를 이용하여 정극성 전압 인가용 게이트 펄스 Vgm1(on) 및 역극성 전압 인가용 게이트 펄스 Vgm2(on)의 최적 레벨(전압값)에 대하여 상세하게 설명한다. 도 2는 횡방향으로 시간축 t를 취하고, 세로 방향으로 전압 레벨을 취하여, 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타내고 있다. 또한, 도 2에 있어서, 시간축 t 상부측은 정극성 구동 회로계의 시간축 t에 대한 각 전압 레벨을 나타내고, 시간축 t하부측은 역극성 구동 회로계의 시간축 t에 대한 각 전압 레벨을 나타내고 있다. 또한, 설명을 용이하게 하기 위해, 도 2는 화소(P11)의 TFTn11 및 TFTp11의 게이트 전극(G)에 각각 인가되 는 정극성 전압 인가용 게이트 펄스 Vg11(on) 및 역극성 전압 인가용 게이트 펄스 Vg12(on)에 대하여 나타내고 있다.
공통 전압(공통 전극 전위)(Vcom)(= 0V)은 일정하다. 본 예에서는, 정극성 최대 계조 전압 Vd11max = ＋2.5V이고, 역극성 최대 계조 전압 Vd12max = -2.5V이다. 또한, TFTn11의 문턱 전압 Vthn = Vth0 ± Δ이고, TFTp11의 문턱 전압 Vthp = -Vth0 ± Δ이다. 여기서, 대표 문턱 전압 Vth0 = 3V, 격차 Δ = 1V로 한다. 또한, TFTn11 및 TFTp11의 화소 전극(Pe)측 전위를 VL로 한다(도 1 참조).
먼저, 도 2에 나타낸 프레임 반전 구동 방식의 개략에 대하여 설명한다. 도 2에 나타낸 바와 같이, 화소(P11)의 화소 전극(Pe)에는 짝수 프레임 f2, f4로 정극성 계조 전압(Vd11)(data)이 인가되고, 홀수 프레임 f1, f3으로 역극성 계조 전압(Vd12)(data)이 인가된다.
정극성 전압 인가용 게이트 펄스 Vg11(on) 및 역극성 전압 인가용 게이트 펄스 Vg12(on)의 크기는, 최대 계조 전압의 절대치 V0 = 2.5V로서 도 2에 나타낸 바와 같이 절대치 전압 V1 및 절대치 전압 V2를 취하면, V0 ＋ V1 ＋ V2로서 구해진다.
환언하면, TFTn11을 오프 상태로 유지하기 위해서는 TFTn11의 게이트 전극(G)의 전위를 정극성 최소 계조 전압 Vd11min = Vcom = 0V보다 V1(절대치)만큼 낮은 전위로 유지할 필요가 있다. 한편, TFTn11을 온 상태로 유지하기 위해서는, TFTn11의 게이트 전극(G)의 전위를 정극성 최대 계조 전압 Vd11max = V0 = 2.5V보다 V2(절대치)만큼 높은 전위로 유지할 필요가 있다.
또한, TFTp11을 오프 상태로 유지하기 위해서는, TFTp11의 게이트 전극(G)의 전위를 역극성 최소 계조 전압 Vd12min = Vcom = 0V보다 V1(절대치)만큼 높은 전위로 유지할 필요가 있다. 한편, TFTp11을 온 상태로 유지하기 위해서는 TFTp11의 게이트 전극(G)의 전위를 역극성 최대 계조 전압 Vd12max = -V0 = -2.5V보다 V2(절대치)만큼 낮은 전위로 유지할 필요가 있다.
우선, 도 2의 시간축 t 상부측에 나타낸 정극성 구동 회로계에 의한, n채널 FET인 TFTn11의 게이트 전극(G)에 인가되는 정극성 전압 인가용 게이트 펄스 Vg11(on)에 대하여 설명한다.
TFTn11이 오프 상태를 유지하는 데는 정극성 전압 인가용 데이터 버스 라인(Ld11)에 출력되고 있는 전압 Vd11과 화소 전극(Pe)측 전압 VL 중 어느 하나의 낮은 쪽의 전압 레벨과, 정극성 전압 인가용 게이트 버스 라인(Lg11)에 출력되고 있는 전압 Vg11과의 전위차가 TFTn11의 문턱 전압 Vthn = Vth0 ± Δ보다 작은 것이 필요하다. 도 2의 시각 t1의 시점에서는 화소 전극(Pe)측 전압 VL = -2.5V에 대하여 TFTn11은 오프일 필요가 있다.
즉,
Vg11 - Min(Vd11, VL) ＜ Vth0 - Δ　　 (식 1)
여기서, Vg11 = -V1
Min(Vd11, VL) = -2.5
Vth0 - Δ = 2
이기 때문에, 이들을 식 1에 대입해 정리하면,
V1 ＞ 0.5
이 된다.
시각 t2의 시점에서는, 화소 전극(Pe)측 전압 VL = -2.5V에 대하여, TFTn11은 오프일 필요가 있다. 시각 t1의 경우와 같은 식 1을 이용하여,
Vg11 - Min(Vd11, VL) ＜ Vth0 - Δ　　 (식 1)
여기서, Vg11 = -V1
Min(Vd11, VL) = -2.5
Vth0 - Δ = 2
이기 때문에, 이들을 식 1에 대입하여 정리하면,
V1 ＞ 0.5이 된다.
시각 t3의 시점에서는, 계조 전압 Vd11 = Vd11(data) = 2.5V이다. TFTn11이 온이 되는 순간은 화소 전극(Pe)측 전압 VL = -2.5V이지만, 화소 전극(Pe)에 계조 전압 Vd11(data)을 기입한 직후는 화소 전극(Pe)측 전압 VL = Vd11(data) = 2.5V가 된다. TFTn11는 기입 종료시까지 온 상태를 유지할 필요가 있다.
즉,
Vg11 - Min(Vd11, VL) ＞ Vth0 ＋ Δ　　 (식 2)
여기서,
Vg11 = V0 ＋ V2 = 2.5 ＋ V2
Min(Vd11, VL) = 2.5
Vth0 ＋ Δ = 4
이기 때문에, 이들을 식 2에 대입하여 정리하면,
V2 ＞ 4
가 된다.
시각 t4의 시점에서는, 화소 전극(Pe)측 전압 VL = 2.5V에 대하여, TFTn11는 오프일 필요가 있다. 시각 t1의 경우와 같이 식 1을 이용하여,
Vg11 - Min(Vd11, VL) ＜ Vth0 - Δ　　(식 1)
여기서,
Vg11 = -V1
Min(Vd11, VL) = 2.5
Vth0 - Δ = 2
이기 때문에, 이들을 식 1에 대입하여 정리하면,
V1 ＞ -4.5
가 된다.
시각 t5의 시점에서는, 화소 전극(Pe)측 전압 VL = 2.5V, 전압 Vg11 = 0V에 대하여, TFTn11는 오프일 필요가 있다.
Vg11 = -V1
Min(Vd11, VL) = 0
Vth0 - Δ = 2
이기 때문에, 결국,
Vg11 - Min(Vd11, VL) = -V1 ＜ 0
이 된다.
시각 t6의 시점의 상태는 시각 1의 시점과 같다.
따라서, n채널 TFTn11에 인가하는 정극성 전압 인가용 게이트 펄스 Vgm1(on)에 관해서는 V1 ＞ 0.5, V2 ＞ 4이면 좋다. p채널 TFTp11에 인가하는 역극성 전압 인가용 게이트 펄스 Vgm2(on)에 관해서는, 극성을 반대로 하면, 상술한 것과 모두 같은 의논이 성립되므로, V1 ＞ 0.5, V2 ＞ 4이면 좋다.
이상에 의해, 문턱 전압 Vth0 = 3V, 격차 Δ = 1V로 하고, 정극성 전압 인가용 게이트 펄스 Vg11(on) 및 역극성 전압 인가용 게이트 펄스 Vg12(on)의 최소 전압 진폭은 V0 ＋ V1 ＋ V2 = 2.5 ＋ 0.5 ＋ 4 = 7V가 된다. 즉, 정극성 구동 회로계 및 역극성 구동 회로계가 함께 7V의 전원 전압을 사용할 수 있다.
이와 같이 본 실시예에 의하면, 각 화소의 액정(lc)을 구동하기 위한 게이트 버스 라인 구동 회로 및 데이터 버스 라인 구동 회로의 전원 전압이, 종래에 비교하여 큰폭으로 저하시킬 수 있다. 이 때문에, 게이트 내압이나 드레인 내압이 비교적 낮은 TFT를 화소의 스위칭 소자로서 사용할 수 있게 된다. 그 결과, 화소용 TFT의 게이트 산화막의 막 두께를 얇게 하거나, 채널 길이를 짧게 하거나, 또는 LDD 길이를 짧게 할 수 있게 된다. 이에 의해, TFT의 문턱 전압 Vth의 격차를 감소시킬 수 있어서 TFT의 온 전류가 작아지는 것을 억제할 수 있다. 또한, 구동 전압을 저하시킬 수 있으므로 저소비 전력화와 환경에 대한 전자 장해의 저감을 달성할 수 있게 된다.
또한, 저온 폴리 실리콘 제조 프로세스를 이용한 주변 회로 일체형의 TFT 기 판을 제작하는 경우에도, 주변 회로 부분의 FET를 저전압 구동형으로 형성할 수 있도록되기 때문에 고속 동작이 가능하고 저소비 전력으로 밸런스가 양호한 주변 회로를 얻을 수 있게 된다.
또한, 화소용 TFT를 저전압 구동형으로 할 수 있으므로, 1매의 유리 기판 상에 저전압 구동형 FET와 고전압 구동형 TFT를 혼재시켜 형성할 필요가 없어지기 때문에 제조 프로세스를 간략화할 수 있어서 제조 비용이 억제될 수 있다.
［실시예 2］
도 3 및 도 4를 이용하여 본 실시예의 TFT-LCD 및 그 구동 방법에 대하여 설명한다. 도 3은 상기 실시예 1의 도 1과 같은 등가 회로로서, 본 실시예에 의한 TFT-LCD의 개략 구성을 나타내고 있다. 본 실시예에 의한 TFT-LCD는 상기 실시예 1의 TFT-LCD의 p채널 TFTpmn를 n채널 TFTn＇mn으로 치환시킨 것 이외에는 상기 실시예 1과 같은 구성이다. 실시예 1과 같은 기능 작용을 가지는 구성 요소에는 동일한 부호를 부여하고 그 설명은 생략한다.
예를 들면, 화소(P11)를 예로 들면, 화소(P11)에는 화소 전극(Pe)에 정극성의 데이터 전압을 인가하는 정극성 전압 인가용 TFT로서의 n채널 TFTn11와, 화소 전극(Pe)에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 TFT로서의 n채널 TFTn＇11의 2개의 박막 트랜지스터가 형성되어 있다.
TFTn11의 소스 전극(S)은 화소 전극(Pe)에 접속되고, 드레인 전극(D)은 정극성 전압 인가용 데이터 버스 라인(Ld11)에 접속되고, 게이트 전극(G)은 정극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다.
한편, TFTn＇11의 드레인 전극(D)은 화소 전극(Pe)에 접속되고, 소스 전극(S)은 역극성 전압 인가용 데이터 버스 라인(Ld12)에 접속되고, 게이트 전극(G)은 역극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다. 다른 화소(Pmn)도 같은 구성을 가지고 있다.
다음으로, 도 3을 참조하면서 도 4를 이용하여 정극성 전압 인가용 게이트 펄스 Vgm1(on) 및 역극성 전압 인가용 게이트 펄스 Vgm2(on)의 최적 레벨(전압값)에 대하여 상세하게 설명한다. 도 4는 실시예 1의 도 2에 나타낸 바와 같은 조건으로 본 실시예의 TFT-LCD를 프레임 반전 구동시킬 때의 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타내고 있다.
여기에서, 도 4의 시간축 t 상부측에 나타내는 정극성 구동 회로계에 의한, TFTn11의 게이트 전극(G)에 인가되는 정극성 전압 인가용 게이트 펄스 Vg11(on)의 크기는 실시예 1의 TFTn11와 모두 같은 의논이 성립되므로, V1 = 0.5, V2 = 4이면 좋다. 따라서, 정극성 구동 회로계로의 최소 전압 진폭은 0.5 ＋ 4 ＋ 2.5 = 7V가 된다.
다음으로, 도 4의 시간축 t 하부측에 나타내는 역극성 구동 회로계에 의한, n채널 FET인 TFTn＇11의 게이트 전극(G)에 인가되는 역극성 전압 인가용 게이트 펄스 Vg12(on)에 대하여 설명한다.
도 4의 시각 t1의 시점에서는, 화소 전극(Pe)측 전압 VL = -2.5V에 대하여, TFTn＇11은 오프일 필요가 있다.
즉,
Vg12 - Min(Vd12, VL) ＜ Vth0 - Δ　　 (식 3)
여기서,
Vg12 = -2.5 ＋ V1
Min(Vd12, VL) = -2.5
Vth0 - Δ = 2
이기 때문에, 이들을 식 3에 대입하여 정리하면,
V1 ＜ 2
가 된다.
시각 t2의 시점에서는, 화소 전극(Pe)측 전압 VL = -2.5V에 대하여, TFTn＇11은 오프일 필요가 있다. 시각 t1의 경우와 같이 식 3을 이용하여,
Vg12 - Min(Vd12, VL) ＜ Vth0 - Δ　　 (식 3)
여기서,
Vg12 = -2.5 ＋ V1
Min(Vd12, VL) = -2.5
Vth0 - Δ = 2
이기 때문에, 이들을 식 3에 대입하여 정리하면,
V1＜2
가 된다.
시각 t3의 시점에서는, 정극성 계조 전압 Vd11 = Vd11(data) = 2.5V가 화소 전극(Pe)에 기입된다. 이 때, 계조 전압 Vd12 = 0V이다. 정극성 측의 TFTn11가 온이 되는 순간은 화소 전극(Pe)측 전압 VL = -2.5V이지만, 화소 전극(Pe)에 계조 전압 Vd11(data)을 기입한 직후는 화소 전극(Pe)측 전압 VL = Vd11(data) = 2.5V가 된다. 이 때, 역극성 측의 TFTn＇11은 기입 종료시까지 오프 상태를 유지할 필요가 있다.
즉,
Vg12 - Min(Vd12, VL) ＜ Vth0 - Δ　　 (식 3)
여기서, Vg12 = -V0 ＋ V1 = -2.5 ＋ V1
Min(Vd12, VL) = 0
Vth0 - Δ = 2
이기 때문에, 이들을 식 3에 대입하여 정리하면,
V1 ＜ 4.5
가 된다.
시각 t4의 시점에서는, 화소 전극(Pe)측 전압 VL = 2.5V에 대하여, 역극성 측의 TFTn＇11은 오프일 필요가 있다. 시각 t1의 경우와 같이 식 3을 이용하여,
Vg12 - Min(Vd12, VL) ＜ Vth0 - Δ　　 (식 3)
여기서,
Vg12 = -2.5 ＋ V1
Min(Vd12, VL) = 0
Vth0 - Δ = 2
이기 때문에, 이들을 식 3에 대입하여 정리하면,
V1 ＜ 0.5
가 된다.
시각 t5의 시점에서는, 화소 전극(Pe)측 전압 VL = 2.5V, 전압 Vg12 = 0V에 대하여, TFTn＇11은 오프일 필요가 있다.
Vg12 - Min(Vd12, VL) ＜ Vth0 - Δ　　　 (식 3)
여기서,
Vg12 = -2.5 ＋ V1
Min(Vd12, VL) = -2.5
Vth0 - Δ = 2
이기 때문에, 이들을 식 3에 대입하여 정리하면,
V1 ＜ 2
가 된다.
시각 t6의 시점에서는, 계조 전압 Vd12 = Vd12(data) = -2.5V이다. 역극성 측의 TFTn＇11이 온이 되는 순간은 화소 전극(Pe)측 전압 VL = 2.5V이지만, 화소 전극(Pe)에 최대 계조 전압 Vd12(data)을 기입한 직후는 화소 전극(Pe)측 전압 VL = Vd12(data) = -2.5V가 된다. TFTn＇11은 기입 종료시까지 온 상태를 유지할 필요가 있다.
즉,
Vg12 - Min(Vd12, VL) ＞ Vth0 ＋ Δ　　 (식 4)
여기서,
Vg12 = V2
Min(Vd12, VL) = -2.5
Vth0 ＋ Δ = 4
이기 때문에, 이들을 식 4에 대입하여 정리하면,
V2 ＞ 1.5
가 된다.
따라서, 역극성 측의 n채널 TFTn＇11에 인가하는 역극성 전압 인가용 게이트 펄스 Vgm2(on)에 관해서는 V1 ＜ 2, V2 ＞ 1.5이면 좋다.
이상에 의해, 문턱 전압 Vth0 = 3V, 격차Δ = 1V로서, 정극성 전압 인가용 게이트 펄스 Vg11(on)의 최소 전압 진폭은 V0 ＋ V1 ＋ V2 = 2.5 ＋ 0.5 ＋ 4 = 7V가 되고, 역극성 전압 인가용 게이트 펄스 Vg12(on)의 최소 전압 진폭은 V0 ＋ V1 (= 0) ＋ V2 = 2.5 ＋ 1.5 = 4V가 된다. 즉, 정극성 구동 회로계 및 역극성 구동 회로계가 함께 7V의 전원 전압을 사용할 수 있다.
또한, 일반적으로 TFT의 오프 전류의 샤프니스가 악화되는 경우에는, 정극성 측의 TFTnmn의 전압(V1)을 크게 하여, 역극성 측의 TFTn＇mn의 전압(V1)을 작게 한다. 또한, 온 전류가 작은 경우에는, 축적 전하의 유지 특성이나 데이터 재기입 속도의 문제 때문에 정극성 및 역극성 쌍방의 TFTnmn, TFTn＇mn도 V2를 크게 할 필요가 있다. 이에 대하여 본 실시예에 의하면, 구동 전압을 낮게 할 수 있으므로 TFT의 게이트 산화막을 얇게 할 수 있고, 이에 수반하여 상기 문제의 특성을 개선할 수 있다. 따라서 전압 V1, V2를 최소한으로 억제할 수 있고, 결과적으로 순환적으로 더욱 전원 전압을 저하시킬 수 있다.
［실시예 3］
도 5 및 도 6을 이용하여 본 실시예의 TFT-LCD 및 그 구동 방법에 대하여 설명한다. 도 5는 상기 실시예 1, 2의 도 1, 3과 같은 등가 회로로서, 본 실시예에 의한 TFT-LCD의 개략 구성을 나타내고 있다. 본 실시예에 의한 TFT-LCD는 상기 실시예 2의 TFT-LCD의 정극성 및 역극성용의 n채널 TFTnmn, TFTn＇mn을 p채널 TFTpmnTFTp＇mn으로 치환시킨 것 이외에는 상기 실시예 2와 같은 구성이다. 실시예 2와 같은 기능 작용을 가지는 구성 요소에는 동일한 부호를 부여하고 그 설명은 생략한다.
예를 들면, 화소(P11)를 예로 들면, 화소(P11)에는 화소 전극(Pe)에 정극성의 데이터 전압을 인가하는 정극성 전압 인가용 TFT로서의 p채널 TFTp11와, 화소 전극(Pe)에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 TFT로서의 p채널 TFTp＇11의 2개의 박막 트랜지스터가 형성되어 있다.
TFTp11의 드레인 전극(D)은 화소 전극(Pe)에 접속되고, 소스 전극(S)은 정극성 전압 인가용 데이터 버스 라인(Ld11)에 접속되고, 게이트 전극(G)은 정극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다.
한편, TFTp＇11의 드레인 전극(D)은 역극성 전압 인가용 데이터 버스 라인(Ld12)에 접속되고, 소스 전극(S)은 화소 전극(Pe)에 접속되고, 게이트 전극(G)은 역극성 전압 인가용 게이트 버스 라인(Lg11)에 접속되어 있다. 다른 화소(Pmn)도 같은 구성을 가지고 있다.
도 6은 본 실시예에서의 정극성 전압 인가용 게이트 펄스 Vgm1(on) 및 역극성 전압 인가용 게이트 펄스 Vgm2(on)의 최적 레벨(전압값)에 대하여 설명한 도면이다. 도 6은 실시예 2의 도 4에 나타낸 바와 같은 조건으로 본 실시예의 TFT-LCD를 프레임 반전 구동시킬 때의 게이트 전압(Vg), 계조 전압(Vd), 및 공통 전압(Vcom)의 관계를 나타내고 있다.
여기에서, 도 6의 시간축 t 상부측에 나타낸 정극성 구동 회로계에 의한, TFTp11의 게이트 전극(G)에 인가되는 정극성 전압 인가용 게이트 펄스 Vg11(on)의 크기는 실시예 2의 TFTn11과 극성을 반대로 할 뿐으로 모두 같은 의논이 성립된다. 한편, 도 6의 시간축 t하부측에 나타낸 역극성 구동 회로계에 의한, TFTp＇11의 게이트 전극(G)에 인가되는 역극성 전압 인가용 게이트 펄스 Vg12(on)의 크기는 실시예 2의 TFTn＇11과 극성을 반대로 할 뿐으로 모두 같은 의논이 성립된다.
이상에 의해, 문턱 전압 Vth0 = 3V, 격차 Δ = 1V로 하고, 정극성 구동 회로계 및 역극성 구동 회로계가 함께 7V의 전원 전압을 사용할 수 있다. 또한, 실시예 2와 동일한 효과를 상정할 수 있다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 액티브 매트릭스형의 LCD에서 화소 구동을 위한 게이트 버스 라인 구동 회로로부터 출력되는 게이트 펄스의 펄스 높이를 낮게 할 수 있으므로, 게이트 버스 라인 구동 회로의 전원 전압을 낮게 할 수 있다. 이에 수반하여 데이터 버스 라인 구동 회로측의 전원 전압도 낮게 할 수 있으므로 저소비 전력화를 실현할 수 있게 된다. 또한, 구동 전압이 낮아지므로, 보다 얇은 게이트 산화막을 사용하는 것이 가능해지며, 트랜지스터를 고속화(고트랜스 컨덕턴스화)하는 동시에, 문턱 전압 Vth 의 격차도 작게 할 수 있다. Vth 격차를 작게 함으로써 더욱 구동 전압을 저감시킬 수 있게 된다. 그리고, 드레인／소스 사이에 오프시에 걸리는 전압도 작아져서, 드레인／소스 사이에 내압(耐壓)이 작고 제작이 용이한 트랜지스터 구조로 TFT 등을 형성할 수 있게 된다.
또한, 본 실시 형태에 의한 화소 구조에서는, 화소당 트랜지스터수와 배선수가 증가하므로 개구율의 저하를 고려할 필요가 있지만, 배선 패턴을 미세화함으로써 개구율 저하를 억제할 수 있다. 또한, 화소 전극(Pe)이 예를 들면 알루미늄등의 도전성 고반사 금속을 이용한 반사형 LCD의 경우에는, TFT 및 버스 라인이 화소 전극(Pe)의 이면측에 위치하기 때문에 개구율 저하는 생기지 않는다.
또한, 본 실시 형태에 의한 TFT-LCD에서는 각 버스 라인 구동 회로가 이중(二重)이 되지만, 저온 폴리 실리콘 제조 프로세스에 의한 주변 회로 일체형의 구성이면, 각 버스 라인 구동 회로를 유리 기판 상에 화소 영역과 동시에 형성할 수 있으므로, 각 버스 라인 구동 회로의 이중화에 의한 제조 비용 상승은 억제될 수 있다.
본 발명은 상기 실시 형태에 한하지 않고 각종 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, 투과형 LCD를 이용하여 설명했지만, 이에 한하지 않고, 반사형 LCD나 반투과형 LCD에 본 발명을 적용할 수 있다.
또한, 상기 실시 형태에서는 동작 반도체층에 p-Si를 이용한 TFT를 예로 들어 설명했지만, 본 발명은 이에 한하지 않고, 동작 반도체층에 a-Si(아모르퍼스 실리콘)을 이용한 TFT에도 물론 적용 가능하다.
또한, 상기 실시 형태에서는 저온 폴리 실리콘 제조 프로세스에 의한 주변 회로 일체형 LCD를 예로 들어 설명했지만, 본 발명은 이에 한하지 않는다. 주변 회로의 일부 또는 전부가 화소 TFT가 형성된 유리 기판과 별개로 형성되고, TAB 실장이나 COG 실장에 의해 배선되는 LCD에도 물론 적용 가능하다.
이상 설명한 실시 형태에 의한 액정 표시 장치는 이하와 같이 정리할 수 있다.
(부기 1)
대향하는 전극 사이에 액정을 끼워 구성된 액정 용량과,
상기 전극 사이에 정극성의 전압을 인가하여 상기 액정 용량에 정전하를 충전하는 정극성 구동 회로계와,
상기 정극성 구동 회로계와 별개로 설치되고, 상기 전극 사이에 역극성의 전압을 인가하여 상기 액정 용량에 부전하를 충전하는 역극성 구동 회로계를 구비하는 것을 특징으로 하는 액정 표시 장치. (1)
삭제
(부기 2)
부기 1에 기재된 액정 표시 장치에 있어서,
상기 대향하는 전극은 상기 액정 용량을 구비한 복수의 화소에 각각 설치된 화소 전극과, 상기 액정을 끼워서 상기 화소 전극 각각에 대향하여 공통 전압이 인가되는 공통 전극을 구비하는 것을 특징으로 하는 액정 표시 장치. (2)
삭제
(부기 3)
부기 2에 기재된 액정 표시 장치에 있어서,
상기 화소는,
상기 화소 전극에 정극성의 데이터 전압을 인가하는 정극성 전압 인가용 TFT와,
상기 화소 전극에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 TFT를 구비하는 것을 특징으로 하는 액정 표시 장치. (3)
(부기 4)
부기 3에 기재된 액정 표시 장치에 있어서,
상기 정극성 구동 회로계는,
상기 정극성 전압 인가용 TFT의 게이트 전극에 정극성 전압 인가용 게이트 펄스를 출력하는 정극성 전압 인가용 게이트 버스 라인과,
상기 정극성 전압 인가용 TFT의 소스 또는 드레인 전극에 정극성의 데이터 전압을 인가하는 정극성 전압 인가용 데이터 버스 라인을 구비하고,
상기 역극성 구동 회로계는,
상기 역극성 전압 인가용 TFT의 게이트 전극에 역극성 전압 인가용 게이트 펄스를 출력하는 역극성 전압 인가용 게이트 버스 라인과,
상기 역극성 전압 인가용 TFT의 소스 또는 드레인 전극에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 데이터 버스 라인을 구비하는 것을 특징으로 하는 액정 표시 장치. (4)
삭제
(부기 5)
부기 4에 기재된 액정 표시 장치에 있어서,
상기 정극성 구동 회로계는,
상기 정극성 전압 인가용 게이트 버스 라인에 상기 정극성 전압 인가용 게이트 펄스를 출력하는 정극성 구동용 게이트 버스 라인 구동 회로와,
상기 정극성 전압 인가용 데이터 버스 라인에 정극성의 데이터 전압을 출력 하는 정극성 구동용 데이터 버스 라인 구동 회로를 구비하고,
상기 역극성 구동 회로계는,
상기 역극성 전압 인가용 게이트 버스 라인에 상기 역극성 전압 인가용 게이트 펄스를 출력하는 역극성 구동용 게이트 버스 라인 구동 회로와,
상기 역극성 전압 인가용 데이터 버스 라인에 역극성의 데이터 전압을 출력 하는 역극성 구동용 데이터 버스 라인 구동 회로를 구비하는 것을 특징으로 하는 액정 표시 장치. (5)
삭제
(부기 6)
부기 4에 기재된 액정 표시 장치에 있어서,
상기 정극성 전압 인가용 TFT 및 상기 역극성 전압 인가용 TFT의 채널의 도전형은 n형인 것을 특징으로 하는 액정 표시 장치.
삭제
(부기 7)
부기 4에 기재된 액정 표시 장치에 있어서,
상기 정극성 전압 인가용 TFT 및 상기 역극성 전압 인가용 TFT의 채널의 도전형은 p형인 것을 특징으로 하는 액정 표시 장치.
삭제
(부기 8)
부기 4에 기재된 액정 표시 장치에 있어서,
상기 정극성 전압 인가용 TFT 및 상기 역극성 전압 인가용 TFT의 채널의 도전형은 한쪽이 n형이고, 다른쪽이 p형인 것을 특징으로 하는 액정 표시 장치.
삭제
(부기 9)
부기 1 내지 8 중 어느 하나에 기재된 액정 표시 장치에 있어서,
상기 정극성 구동 회로계와 상기 역극성 구동 회로계는 상기 전극의 한쪽이 형성된 절연성 기판 상에 일체적으로 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
삭제
(부기 10)
부기 9에 기재된 액정 표시 장치에 있어서,
상기 정극성 구동 회로계와 상기 역극성 구동 회로계는 저온 폴리 실리콘 제조 프로세스에 의해 상기 절연성 기판 상에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
상술한 바와 같이, 본 발명에 의하면, 화소용 TFT의 구동 전압을 저하시킬 수 있다.

Claims (6)

  1. 대향하는 전극 사이에 액정을 끼워 구성된 액정 용량과,
    상기 전극 사이에 정극성(正極性)의 전압을 인가하여 상기 액정 용량에 정전하(正電荷)를 충전하는 정극성 구동 회로계와,
    상기 정극성 구동 회로계와 별개로 설치되고, 상기 전극 사이에 역극성(逆極性)의 전압을 인가하여 상기 액정 용량에 부전하(負電荷)를 충전하는 역극성 구동 회로계를 구비하고,
    상기 대향하는 전극은, 상기 액정 용량을 구비한 복수의 화소에 각각 설치된 화소 전극과, 상기 액정을 끼워서 상기 화소 전극 각각에 대향하여 공통 전압이 인가되는 공통 전극을 구비하고,
    상기 화소는, 상기 화소 전극에 정극성의 데이터 전압을 인가하는 정극성 전압 인가용 TFT와, 상기 화소 전극에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 TFT를 구비하고,
    상기 정극성 전압 인가용 TFT의 채널의 도전형 및 상기 역극성 전압 인가용 TFT의 채널의 도전형은 동일하며,
    상기 정극성 전압 인가용 TFT의 게이트 전압 동작 범위는 상기 역극성 전압 인가용 TFT의 게이트 전압 동작 범위와 상이한 것을 특징으로 하는 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 정극성 구동 회로계는,
    상기 정극성 전압 인가용 TFT의 게이트 전극에 정극성 전압 인가용 게이트 펄스를 출력하는 정극성 전압 인가용 게이트 버스 라인과,
    상기 정극성 전압 인가용 TFT의 소스 또는 드레인 전극에 정극성의 데이터 전압을 인가하는 정극성 전압 인가용 데이터 버스 라인을 구비하고,
    상기 역극성 구동 회로계는,
    상기 역극성 전압 인가용 TFT의 게이트 전극에 역극성 전압 인가용 게이트 펄스를 출력하는 역극성 전압 인가용 게이트 버스 라인과,
    상기 역극성 전압 인가용 TFT의 소스 또는 드레인 전극에 역극성의 데이터 전압을 인가하는 역극성 전압 인가용 데이터 버스 라인을 구비하는 것을 특징으로 하는 액정 표시 장치.
  5. 제 4 항에 있어서,
    상기 정극성 구동 회로계는,
    상기 정극성 전압 인가용 게이트 버스 라인에 상기 정극성 전압 인가용 게이트 펄스를 출력하는 정극성 구동용 게이트 버스 라인 구동 회로와,
    상기 정극성 전압 인가용 데이터 버스 라인에 정극성의 데이터 전압을 출력 하는 정극성 구동용 데이터 버스 라인 구동 회로를 구비하고,
    상기 역극성 구동 회로계는,
    상기 역극성 전압 인가용 게이트 버스 라인에 상기 역극성 전압 인가용 게이트 펄스를 출력하는 역극성 구동용 게이트 버스 라인 구동 회로와,
    상기 역극성 전압 인가용 데이터 버스 라인에 역극성의 데이터 전압을 출력 하는 역극성 구동용 데이터 버스 라인 구동 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.
  6. 제 1항, 제 4 항, 또는 제 5 항 중 어느 한 항에 있어서,
    상기 정극성 전압 인가용 TFT를 오프 상태로 유지하기 위한 전위는 상기 역극성 전압 인가용 TFT를 오프 상태로 유지하기 위한 전위와 상이하고, 상기 정극성 전압 인가용 TFT를 온 상태로 유지하기 위한 전위와 상기 오프 상태로 유지하기 위한 전위의 전위차는 상기 역극성 전압 인가용 TFT를 온 상태로 유지하기 위한 전위와 상기 오프 상태로 유지하기 위한 전위의 전위차와 상이한 것을 특징으로 하는 액정 표시 장치.
KR1020020074582A 2002-02-05 2002-11-28 액정 표시 장치 KR100712024B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00027590 2002-02-05
JP2002027590A JP3906090B2 (ja) 2002-02-05 2002-02-05 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20030066304A KR20030066304A (ko) 2003-08-09
KR100712024B1 true KR100712024B1 (ko) 2007-05-02

Family

ID=27606478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074582A KR100712024B1 (ko) 2002-02-05 2002-11-28 액정 표시 장치

Country Status (6)

Country Link
US (1) US7375712B2 (ko)
EP (1) EP1335343B1 (ko)
JP (1) JP3906090B2 (ko)
KR (1) KR100712024B1 (ko)
CN (2) CN1437061A (ko)
TW (1) TWI251194B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091652A (ja) * 2003-09-17 2005-04-07 Hitachi Ltd 表示装置
KR100723478B1 (ko) * 2004-11-24 2007-05-30 삼성전자주식회사 액정 표시 장치의 무반전 출력 특성을 구현하는 소스드라이버와 게이트 드라이버
JP5121118B2 (ja) * 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
KR101100891B1 (ko) 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
JP4592582B2 (ja) * 2005-07-14 2010-12-01 ルネサスエレクトロニクス株式会社 データ線ドライバ
KR101230301B1 (ko) * 2005-07-19 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101293571B1 (ko) * 2005-10-28 2013-08-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
JP2007121767A (ja) * 2005-10-28 2007-05-17 Nec Lcd Technologies Ltd 液晶表示装置
JP2007179017A (ja) * 2005-12-01 2007-07-12 Seiko Instruments Inc 画像表示装置、及び画像表示方法
KR101189277B1 (ko) * 2005-12-06 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치
KR101281979B1 (ko) * 2006-06-28 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR101252854B1 (ko) * 2006-06-29 2013-04-09 엘지디스플레이 주식회사 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
KR101296641B1 (ko) * 2006-12-13 2013-08-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
TWI359462B (en) * 2006-12-15 2012-03-01 Chimei Innolux Corp Method of reducing leakage current of thin film tr
TWI383352B (zh) 2007-10-18 2013-01-21 Chunghwa Picture Tubes Ltd 影像顯示裝置的低功率驅動方法與驅動信號產生方法
KR101375664B1 (ko) * 2007-10-29 2014-03-20 삼성전자주식회사 영상의 디퓨전 특성을 이용한 영상 부호화/복호화 방법 및장치
CN101726890B (zh) * 2008-10-28 2012-05-02 瀚宇彩晶股份有限公司 内嵌电容式感应输入显示装置
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
CN102096252B (zh) * 2009-12-09 2012-05-09 上海天马微电子有限公司 薄膜晶体管液晶显示器
TWI413087B (zh) * 2009-12-21 2013-10-21 Innolux Corp 液晶顯示裝置
KR20110081637A (ko) 2010-01-08 2011-07-14 삼성전자주식회사 능동형 표시 장치의 스위칭 소자 및 그 구동 방법
CN102222477B (zh) * 2010-04-16 2013-06-19 北京京东方光电科技有限公司 栅极驱动方法、栅极驱动电路及像素结构
JP2011233019A (ja) * 2010-04-28 2011-11-17 Sony Corp タッチ検出機能付き表示装置、駆動回路、駆動方式、および電子機器
US20110298785A1 (en) * 2010-06-02 2011-12-08 Apple Inc. Gate shielding for liquid crystal displays
CN102929455A (zh) * 2011-08-11 2013-02-13 微创高科有限公司 一种应用于液晶显示模组的触控电容检测电路及方法
CN102254538A (zh) * 2011-09-01 2011-11-23 南京中电熊猫液晶显示科技有限公司 降低液晶正负电压不平衡的方法
JP5337856B2 (ja) * 2011-10-17 2013-11-06 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶表示装置およびその制御方法
CN102654980B (zh) * 2012-01-09 2015-01-14 京东方科技集团股份有限公司 电子纸显示器件及驱动方法
CN104272231A (zh) * 2012-09-13 2015-01-07 松下知识产权经营株式会社 输入装置及液晶显示装置
KR102106863B1 (ko) * 2013-07-25 2020-05-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN103926776B (zh) 2013-12-24 2017-03-15 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的驱动方法
IL248845B (en) * 2016-11-08 2018-03-29 Elbit Systems Ltd Fault-tolerant display
US11830407B2 (en) * 2017-02-10 2023-11-28 L3 Technologies, Inc. Fault-tolerant LCD display with dual transistor pixel cells
CN106990574B (zh) * 2017-06-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
US11189241B2 (en) * 2020-03-27 2021-11-30 Tcl China Star Optoelectronics Technology Co., Ltd Method for charging pixels and display panel
CN112614470A (zh) * 2020-12-31 2021-04-06 绵阳惠科光电科技有限公司 一种显示装置及其驱动方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395420A (ja) * 1986-10-11 1988-04-26 Fujitsu Ltd アクテイブマトリクス型液晶表示装置の駆動方法
JPS63175889A (ja) * 1987-01-17 1988-07-20 富士通株式会社 アクテイブマトリクス型液晶パネルの駆動方法
JPH05249499A (ja) * 1992-06-08 1993-09-28 Fujitsu Ltd 液晶表示パネルの駆動方法
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
JPH06266315A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 液晶表示装置
JPH07199866A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH11101967A (ja) * 1997-07-31 1999-04-13 Toshiba Corp 液晶表示装置
JPH11143433A (ja) * 1997-11-07 1999-05-28 Canon Inc 液晶表示装置と投写型液晶表示装置
JP2000020033A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 液晶表示装置
US20010050664A1 (en) * 1990-11-13 2001-12-13 Shunpei Yamazaki Electro-optical device and driving method for the same
JP2002023709A (ja) * 2000-07-11 2002-01-25 Seiko Epson Corp 電気光学装置、およびその駆動方法並びにそれを用いた電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53144297A (en) 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
DE3581498D1 (de) * 1984-11-16 1991-02-28 Matsushita Electric Ind Co Ltd Aktive matrixschaltung fuer fluessigkristallanzeigen.
JPS6396636A (ja) 1986-10-13 1988-04-27 Seiko Epson Corp アクテイブマトリクスパネル
GB2227349A (en) * 1989-01-18 1990-07-25 Philips Electronic Associated Display devices
JP2503266B2 (ja) 1989-02-15 1996-06-05 富士通株式会社 薄膜トランジスタマトリクス
JP2516462B2 (ja) 1990-08-22 1996-07-24 富士通株式会社 アクティブマトリクス型液晶表示装置
DE69112698T2 (de) * 1990-05-07 1996-02-15 Fujitsu Ltd Anzeigeeinrichtung von höher Qualität mit aktiver Matrix.
JP2597034B2 (ja) 1990-05-07 1997-04-02 富士通株式会社 アクティブマトリクス型表示装置及びその制御方法
JP2637835B2 (ja) 1990-05-07 1997-08-06 富士通株式会社 アクティブマトリクス型表示装置及びその制御方法
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JP3589137B2 (ja) 2000-01-31 2004-11-17 株式会社日立製作所 高周波通信装置およびその製造方法
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6395420A (ja) * 1986-10-11 1988-04-26 Fujitsu Ltd アクテイブマトリクス型液晶表示装置の駆動方法
JPS63175889A (ja) * 1987-01-17 1988-07-20 富士通株式会社 アクテイブマトリクス型液晶パネルの駆動方法
US20010050664A1 (en) * 1990-11-13 2001-12-13 Shunpei Yamazaki Electro-optical device and driving method for the same
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
JPH05249499A (ja) * 1992-06-08 1993-09-28 Fujitsu Ltd 液晶表示パネルの駆動方法
JPH06266315A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 液晶表示装置
JPH07199866A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 液晶表示装置
JPH11101967A (ja) * 1997-07-31 1999-04-13 Toshiba Corp 液晶表示装置
JPH11143433A (ja) * 1997-11-07 1999-05-28 Canon Inc 液晶表示装置と投写型液晶表示装置
JP2000020033A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002023709A (ja) * 2000-07-11 2002-01-25 Seiko Epson Corp 電気光学装置、およびその駆動方法並びにそれを用いた電子機器

Also Published As

Publication number Publication date
TW200302936A (en) 2003-08-16
EP1335343B1 (en) 2012-07-25
US20030146890A1 (en) 2003-08-07
CN101276075A (zh) 2008-10-01
TWI251194B (en) 2006-03-11
US7375712B2 (en) 2008-05-20
EP1335343A3 (en) 2004-06-16
JP2003228342A (ja) 2003-08-15
KR20030066304A (ko) 2003-08-09
CN1437061A (zh) 2003-08-20
EP1335343A2 (en) 2003-08-13
JP3906090B2 (ja) 2007-04-18

Similar Documents

Publication Publication Date Title
KR100712024B1 (ko) 액정 표시 장치
KR100248360B1 (ko) 액정표시장치
US8456400B2 (en) Liquid crystal device and electronic apparatus
US20070097052A1 (en) Liquid crystal display device
US8139012B2 (en) Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
JP2004505303A (ja) アクティブマトリクス表示装置
US10665194B1 (en) Liquid crystal display device and driving method thereof
US10453411B2 (en) Display driving method, display panel and display device
WO2016138681A1 (zh) 电压转换电路、显示面板及其驱动方法
US20030011555A1 (en) Liquid crystal display drive method and liquid crystal display
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
US8217873B2 (en) Liquid crystal display device for improving color washout effect
JP4269542B2 (ja) トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
US20080252804A1 (en) Liquid crystal display device
US20130147783A1 (en) Pixel circuit and display device
US8264444B2 (en) Low-flickering display device
KR100464206B1 (ko) 2-도트인버젼방식 액정표시소자
KR100488453B1 (ko) 액정표시장치 및 그 구동방법
US9666150B2 (en) Display device
US20040178982A1 (en) Method of driving active matrix liquid crystal display for restraining image sticking
US20070171178A1 (en) Active matrix display device
US7414604B2 (en) Method and circuit for driving liquid crystal display
JP3568506B2 (ja) 液晶表示装置の駆動方法および液晶表示装置
JP2005091646A (ja) アクティブマトリクス基板、表示装置および電子機器
JP2006091288A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee