CN106990574B - 阵列基板及其制作方法、显示装置及其驱动方法 - Google Patents

阵列基板及其制作方法、显示装置及其驱动方法 Download PDF

Info

Publication number
CN106990574B
CN106990574B CN201710407555.1A CN201710407555A CN106990574B CN 106990574 B CN106990574 B CN 106990574B CN 201710407555 A CN201710407555 A CN 201710407555A CN 106990574 B CN106990574 B CN 106990574B
Authority
CN
China
Prior art keywords
electrode
thin film
gate
film transistor
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710407555.1A
Other languages
English (en)
Other versions
CN106990574A (zh
Inventor
绪浩舒
宫奎
崔显西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710407555.1A priority Critical patent/CN106990574B/zh
Publication of CN106990574A publication Critical patent/CN106990574A/zh
Priority to US16/322,718 priority patent/US10802363B2/en
Priority to PCT/CN2018/084243 priority patent/WO2018219067A1/zh
Application granted granted Critical
Publication of CN106990574B publication Critical patent/CN106990574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供一种阵列基板及其制作方法、显示装置及其驱动方法。该阵列基板包括：包括：第一薄膜晶体管，第二薄膜晶体管和像素电极，像素电极与所述第一薄膜晶体管和所述第二薄膜晶体管电连接，所述第一薄膜晶体管和所述第二薄膜晶体管之一为N型薄膜晶体管，另一个为P型薄膜晶体管。该阵列基板及其制作方法、显示装置及其驱动方法可以降低关断电流对像素的影响，从而避免相关不良的发生。

Description

阵列基板及其制作方法、显示装置及其驱动方法
技术领域
本公开至少一实施例涉及一种阵列基板及其制作方法、显示装置及其驱动方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)是目前市面上最主流的显示器，已经得到了充分的普及，应用于我们生活的方方面面。
发明内容
本公开的至少一实施例涉及一种阵列基板及其制作方法、显示装置及其驱动方法，以降低关断电流对像素的影响，从而避免相关不良的发生。
本公开的至少一实施例提供一种阵列基板，包括：
第一薄膜晶体管，
第二薄膜晶体管，
像素电极，与所述第一薄膜晶体管和所述第二薄膜晶体管电连接，所述第一薄膜晶体管和所述第二薄膜晶体管之一为N型薄膜晶体管，另一个为P型薄膜晶体管。
本公开的至少一实施例还提供一种阵列基板的制作方法，包括：
形成第一薄膜晶体管，
形成第二薄膜晶体管，
形成像素电极，所述像素电极与所述第一薄膜晶体管和所述第二薄膜晶体管电连接，所述第一薄膜晶体管和所述第二薄膜晶体管之一为N型薄膜晶体管，另一个为P型薄膜晶体管。
本公开的至少一实施例还提供一种显示装置，包括本公开的至少一实施例还提供的任一阵列基板。
本公开的至少一实施例还提供一种显示装置的驱动方法，包括：
在对所述第一薄膜晶体管施加栅关闭信号的至少一部分时间内，对所述第二薄膜晶体管施加栅开启信号。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种液晶显示装置的示意图；
图2为一种液晶显示装置或其驱动方法示意图；
图3A为本公开一实施例提供的一种液晶显示装置或其驱动方法示意图；
图3B为本公开另一实施例提供的一种液晶显示装置或其驱动方法示意图；
图4为本公开一实施例提供的一种液晶显示装置给像素充电的示意图；
图5为本公开一实施例提供的一种液晶显示装置关断电流流出的示意图；
图6为本公开另一实施例提供的一种液晶显示装置或其驱动方法示意图；
图7A为本公开一实施例提供的一种阵列基板的剖视示意图；
图7B为本公开另一实施例提供的一种阵列基板的剖视示意图；
图7C为本公开另一实施例提供的一种阵列基板的剖视示意图；
图8为本公开一实施例提供的一种阵列基板的制作方法的示意图；
图9为本公开一实施例提供的一种显示装置的驱动方法的示意图；
图10为本公开另一实施例提供的一种显示装置的驱动方法的示意图。
附图标记：
30-第一TFT；31-第二TFT；40-像素电极；50-公共电极；45-像素电容；101-第一衬底基板；102-栅极层；1021-第一栅极；1022-第二栅极；103-栅极绝缘层；104-第一有源层；105-源漏极层；1051-第一电极；1052-第二电极；1053-第三电极；1054-第四电极；106-第二有源层；107-钝化层；108-第一绝缘层；109-绝缘层；20-栅极线；21-第一栅极线；22-第二栅极线；111-阵列基板；222-对置基板；333-液晶层；3330-液晶分子；201-第二衬底基板；202-彩膜层；444-封框胶；131-第一过孔；132-第二过孔；133-第三过孔；501-参考电压线；55-参考电压端。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如图1所示，以高级超维场转换技术(Advanced Super Dimension Switching，ADS)模式的TFT-LCD为例进行说明。TFT-LCD包括阵列基板111、对置基板222和设置在两者之间的液晶层333。阵列基板111和对置基板222可通过封框胶444将液晶分子3330密封在液晶盒内。阵列基板111包括第一衬底基板101，第一衬底基板101上设置薄膜晶体管(ThinFilm Transistor，TFT，图中未示出)，对置基板222包括第二衬底基板201，第二衬底基板201上设置彩膜层202，通过TFT上的电信号改变来控制液晶分子3330的转动，从而达到控制每个像素偏振光出射与否而达到显示彩色画面的目的。第一衬底基板101和/或第二衬底基板201可为玻璃基板。
如图1所示，像素电极40和公共电极50都设置在第一衬底基板101上，像素电极40和公共电极50彼此绝缘(像素电极40和公共电极50之间可设置绝缘层109)，并被配置来形成电场以驱动液晶分子3330旋转以实现显示。狭缝状的像素电极40可位于面状的公共电极50之上，像素电极40和公共电极50可形成多维电场。例如，可在第二衬底基板201上设置彩膜层211，从而实现彩色显示，但彩膜层的设置位置不限于此。每个像素可包括像素电极40，像素电极40可与作为开关元件的TFT相连以控制该像素的开启和关闭。图1中未示出与像素电极40电连接的TFT。阵列基板可被称作TFT基板。
图2示出了一种阵列基板的驱动结构。数据线10被配置为在第一TFT30打开时给像素12提供数据电压。栅极线20通过改变高低电位来控制第一TFT30的开与关。数据线10和栅极线20彼此绝缘。数据线10与第一TFT30的第一电极1051(例如为源极)电连接，栅极线20与第一TFT30的第一栅极1021电连接，像素电极40与第一TFT30的第二电极1052(例如为漏极)电连接。像素电极40公共电极50之间可形成像素电容45，第一TFT30开启时，可由数据线10通过第一TFT30给像素电极40输入像素电压。
关断电流是指TFT处于关闭状态时的沟道电流，受TFT器件材料和工艺水平限制，产品会出现关断电流过大，从而导致串扰(Crosstalk)和闪烁(Flicker)等TFT-LCD的常见的顽固性不良。
TFT可包括N型TFT(N-TFT)和P型TFT(P-TFT)。
以N型TFT为例进行说明。N-TFT的有源层一般为a-Si，p-Si，金属氧化物等半导体类材料，一般在栅极高电位时打开，低电位时关闭。N-TFT在栅极电压为低电位时关断，但仍会有较小的关断电流(Ioff)，关断电流会影响像素电压，造成串扰和闪烁等不良。对于N-TFT来说，关断电流是指栅极电压处于低电平时的TFT的沟道电流，受TFT器件材料和工艺水平限制。相应的，P-TFT的关断电流是指栅极电压处于高电平时的TFT的沟道电流，在此不再赘述。
本公开至少一实施例提供一种阵列基板，如图3A所示，包括：
第一TFT30，
第二TFT31，
像素电极40，与第一TFT30和第二TFT31电连接，第一TFT30和第二TFT31之一为N型TFT(N-TFT)，另一个为P型TFT(P-TFT)。
本公开至少一实施例提供的阵列基板，第一TFT30和第二TFT31之一可被配置来开启像素，另一个可被配置来在关断时导走关断电流和/或感应电流，降低关断电流和/或感应电流对像素的影响，从而避免相关不良的发生。
根据本公开一实施例提供的阵列基板，请继续参考图3A，第一电极1051与数据线10电连接，数据线10被配置为给第一TFT30提供数据电压，第四电极1054连接至参考电压端55。第二TFT31可与像素电极40和参考电压端55分别相连。例如，参考电压端可输出重置电压。例如，重置电压可为公共电压。例如，如图3B所示，可通过将第二TFT31与公共电极50电连接来实现第四电极1054连接至公共电压，但不限于此。
以第一TFT30为N-TFT，第二TFT31为P-TFT，参考电压端55输出公共电压为例进行说明。着重说明其减小关断电流的驱动原理。
如图4所示，这里以N-TFT和P-TFT阈值电压近似的情况为例进行说明，即Vth-N≈Vth-P，当栅信号为高电位时，即VGS>Vth-N时，N-TFT打开，数据信号通过数据线经过源漏极流进像素电容，像素被点亮，此时，VGS>Vth-P，P-TFT关闭，其关断电流会轻微降低像素的充电速度，但因为充电开始前P-TFT已将A点电位拉至公共电压(Vcom)，充电速度会有一定程度的提升。下一帧，栅信号切换为低电位，即VGS<Vth-N时，N-TFT关闭，此时N-TFT的关断电流可以通过打开的P-TFT导走(如图5所示)，并且当像素关闭时，A点的电位被拉至公共电压使像素两端压差为零，可以更好地降低L0(零灰阶)的亮度，提高对比度。
根据本公开一实施例提供的阵列基板，请继续参考图3A，第一TFT30包括第一电极1051和第二电极1052，第二TFT31包括第三电极1053和第四电极1054，第二电极1052和第三电极1053电连接。第一电极1051和第二电极1052之一为源极，另一个为漏极，第三电极1053和第四电极1054之一为源极，另一个为漏极。第二电极1052和第三电极1053也可以不直接电连接，而是通过像素电极40电连接在一起。第二电极1052和第三电极1053直接连接的方式，可快速导走漏电流和/或感应电流。
本公开的实施例中，N-TFT中，源极为低电平，漏极为高电平，正的栅压(栅源压差大于0)可打开N-TFT。P-TFT中，源极为高电平，漏极为低电平，负的栅压(栅源压差小于0)可打开P-TFT。
当第一TFT30为N-TFT，第二TFT31为P-TFT时，第一电极1051可为源极，第二电极1052可为漏极，第三电极1053可为源极，第四电极1054可为漏极，第一TFT30的漏极与第二TFT31的源极电连接。例如，第一电极1051、第二电极1052、第三电极1053和第四电极1054可采用同一构图工艺形成。
根据本公开一实施例提供的阵列基板，请继续参考图3A，第一TFT30还包括第一栅极1021，第二TFT31还包括第二栅极1022，第一栅极1021和第二栅极1022电连接。例如，第一栅极1021和第二栅极1022可连接至同一条栅极线20。从而，可在第一TFT30开启时，第二TTF31关闭，在第一TFT30关闭时，第二TTF31开启。
当然，第一栅极1021和第二栅极1022也可不电连接，如图6所示，第一TFT30的第一栅极1021与第一栅极线21电连接，第二TFT31的第二栅极1022与第二栅极线22电连接，从而，第一TFT30和第二TFT31可被彼此独立的施加电信号。
根据本公开一实施例提供的阵列基板，如图7A所示，第一TFT30还包括第一有源层104，第二TFT31还包括第二有源层106，第一栅极1021与第一有源层104正对，第二栅极1022与第二有源层106正对。第一电极1051和第二电极1052彼此间隔并分别与第一有源层104接触，第三电极1053和第四电极1054彼此间隔并分别与第二有源层106接触，第一电极1051和第二电极1052位于第一有源层104之上(第一电极1051和第二电极1052比第一有源层104更远离第一衬底基板101)，第二有源层106位于第三电极1053和第四电极1054之上(第二有源层106比第三电极1053和第四电极1054更远离第一衬底基板101)。从而，第一TFT30可形成顶接触，第二TFT31可形成底接触。N-TFT的有源层可为a-Si，p-Si，金属氧化物等半导体类材料。P-TFT的有源层可为三苯基胺，并五苯，酞菁，寡聚噻吩等有机材料。
如图7A所示，阵列基板111中，还可包括栅极绝缘层103和钝化层107，栅极绝缘层103和钝化层107可起绝缘保护作用。第一有源层104和第一栅极1021之间、以及第二有源层106和第二栅极1022之间设置有栅极绝缘层103。栅极绝缘层103和/或钝化层107可采用SiOx、SiNy或SiOxNy中的至少一种。钝化层107也可以采用有机材料。像素电极40可通过贯穿钝化层107的第一过孔131与第二电极1052和第三电极1053电连接。图7A只示出了像素电极40与第一TFT30和第二TFT31电连接的部分，像素电极40可根据需要制作成各种形状。当第二电极1052和第三电极1053彼此不接触时，像素电极40还可以通过不同的过孔分别与第二电极1052和第三电极1053电连接。
如图7B所示，阵列基板111还包括公共电极50，第四电极1054通过贯穿栅极绝缘层103和第一绝缘层108的第二过孔132与公共电极50电连接。
如图7C所示，阵列基板111还包括参考电压线501，第四电极1054可通过贯穿栅极绝缘层103的第三过孔133与参考电压线501电连接。参考电压线501可与第一栅极1021和第二栅极1022同层形成，并与第一栅极1021和第二栅极1022绝缘。
本公开的实施例以形成底栅结构的第一TFT30、顶栅结构的第二TFT31为例进行说明，但并不限于此，TFT可根据需要设置成顶栅结构或底栅结构。并且，第一TFT30也可设计成底接触模式，第二TFT31也可设计成顶接触模式。
本公开至少一实施例提供一种阵列基板的制作方法，如图3A、6、7A、7B、7C和8所示，包括：
形成第一TFT30，
形成第二TFT31，
形成像素电极40，像素电极40与第一TFT30和第二TFT31电连接，第一TFT30和第二TFT31之一为N-TFT，另一个为P-TFT。
根据本公开一实施例提供的阵列基板的制作方法，如图7A所示，第一TFT30包括第一电极1051和第二电极1052，第二TFT31包括第三电极1053和第四电极1054，第二电极1052和第三电极1053电连接。
根据本公开一实施例提供的阵列基板的制作方法，如图3A所示，第一电极1051与数据线10电连接，数据线10被配置为给第一TFT30提供数据电压，第四电极1054连接至参考电压端。例如，如图3B所示，参考电压端可输出公共电压。
根据本公开一实施例提供的阵列基板的制作方法，如图3A和7A所示，第一TFT30还包括第一栅极1021，第二TFT31还包括第二栅极1022，第一栅极1021和第二栅极1022可电连接。当然，第一栅极1021和第二栅极1022也可不电连接。
根据本公开一实施例提供的阵列基板的制作方法，如图7A-7C所示，第一TFT30还包括第一有源层104，第二TFT31还包括第二有源层106，第一电极1051和第二电极1052彼此间隔并分别与第一有源层104接触，第三电极1053和第四电极1054彼此间隔并分别与第二有源层106接触，第一电极1051和第二电极1052位于第一有源层104之上，第二有源层106位于第三电极1053和第四电极1054之上。
根据本公开一实施例提供的阵列基板的制作方法，如图7A所示，包括如下步骤。
S1：在第一衬底基板101上形成有栅极层102。例如，栅极层可采用金属材料制作。例如，栅极层可由金属铝、钼、铜等材料中的一种或几种构成，成膜方法一般为磁控溅射(Sputter)，本公开的实施例对栅极层的材料和成膜方法不做限制。
S2：在形成有栅极层102的第一衬底基板101上形成栅极绝缘层103。例如，栅极绝缘层103可采用化学气相沉积(PECVD)成膜。
S3：在栅极绝缘层103上形成第一TFT30的第一有源层104。
S4：形成源漏极层105；源漏极层105包括第一TFT30的第一电极1051、第二电极1052，以及第二TFT31的第三电极1053、第四电极1054。例如，源漏极层105可采用金属材料制作。第一电极1051、第二电极1052、第三电极1053和第四电极1054可采用同一构图工艺形成。
S5：在源漏极层上形成第二TFT31的第二有源层106。
S6：在第二有源层106上形成钝化层107。
S7：在钝化层107中形成第一过孔131。
S8：在钝化层107中形成第一过孔131后形成像素电极40，像素电极40可通过第一过孔131与第一TFT30和第二TFT31电连接。
例如，如图7B所示，在形成栅极层102之前，还可以形成公共电极50和第一绝缘层108，第一绝缘层108形成在公共电极50和栅极层102之间，在形成源漏极层105之前，可形成过孔贯穿第一绝缘层108和栅极绝缘层103的第二过孔132，以使得第四电极1054与公共电极50电连接。
图7B中的公共电极50也可为参考电压线，以便于第四电极1054连接至参考电压端。且如图7C所示，参考电压线501也可与第一栅极1021、第二栅极1022同层形成，参考电压线501与第一栅极1021、第二栅极1022彼此绝缘，第四电极1054通过贯穿栅极绝缘层103的第三过孔133与参考电压线501电连接，但不限于此。
例如，第一TFT30可为N-TFT，第一有源层104采用N-沟道，沟道材料可以为a-Si，p-Si，金属氧化物等无机材料，N-TFT器件在栅极高电位时打开，低电位时关闭。第二TFT31可为P-TFT，第二有源层106可为P-沟道，沟道材料可以为三苯基胺，并五苯，酞菁，寡聚噻吩等有机材料，P-TFT在栅极低电位时打开，高电位时关闭。
各膜层可通过构图工艺形成。构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本发明的实施例中所形成的结构选择相应的构图工艺。
在本公开的实施例中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
本公开至少一实施例提供一种显示装置，包括本公开实施例提供的任一阵列基板。
例如，显示装置包括液晶显示装置，但不限于此。
本公开至少一实施例提供一种显示装置的驱动方法，包括：
在对第一TFT30施加栅关闭信号的至少一部分时间内，对第二TFT31施加栅开启信号。例如，可对显示装置进行逐行扫描(对栅极线逐行扫描)以进行显示一帧画面。例如，可在一行像素开启时，为该行像素输入对应的数据信号(数据电压)。例如，可在第N行像素关闭后再开启N+1行像素，但不限于此。例如，也可以在第N行像素未关闭时，即开启N+1行像素。
如图9所示，可在对第一TFT30施加栅关闭信号的全部时间内，对第二TFT31施加栅开启信号。
如图10所示，可在对第一TFT30施加栅关闭信号的部分时间内，对第二TFT31施加栅开启信号。
以下以第一TFT30为N-TFT，第二TFT31为P-TFT为例进行说明。
例如，显示装置的第一TFT30和第二TFT31的栅极线共用(可如图3A所示)，可被施加相同的栅信号，对第一TFT30和第二TFT31施加的栅信号以及为像素提供的数据信号可如图9所示。
图9为本公开一实施例提供的一种像素驱动结构的驱动电压示意图，栅极线20为第一TFT30(N-TFT)和第二TFT31(P-TFT)提供栅信号。t1为像素充电和电压保持阶段，在此阶段栅信号为高电位，N-TFT打开，像素充电并保持，像素被点亮，相对应的，数据(Data)信号为像素提供充电电压，P-TFT关闭。t2为N-TFT的关断阶段，例如，关断过程中，可分两段或多段进行降压，可以减少电荷累积，降低发生闪烁(Flicker)不良的风险，当然，关断过程也可不分段进行，对此不作限定。t3为像素关闭阶段，此阶段栅信号为低电位，N-TFT关闭，P-TFT打开，漏电流和/或感应电流可通过P-TFT被导走。本实施例提供的驱动方法，可同时施加栅信号给第一TFT30和第二TFT31，可采用同一条栅线，简化制作工艺。因栅开启时间长，功耗可能有所提升。
例如，第一TFT30和第二TFT31可分别具有各自的栅极线(可如图6所示)，第一TFT30和第二TFT31可被独立的施加信号，例如，第一栅极线21为第一TFT30(N-TFT)提供栅信号，第二栅极线22为第二TFT31(P-TFT)提供栅信号。对第一TFT30和第二TFT31施加的栅信号以及为像素提供的数据信号可如图10所示。
图10为本公开一实施例提供的另一种像素驱动结构的驱动电压示意图。t1为像素充电阶段，在此阶段N-TFT的栅信号为高电位(N-TFT的栅开启阶段，P-TFT的栅关闭阶段)，N-TFT打开，像素充电，相对应的，Data信号为像素提供充电电压，P-TFT关闭。t2为像素保持阶段(N-TFT的栅关闭阶段，P-TFT的栅关闭阶段)，N-TFT的栅信号为低电位，N-TFT关闭，P-TFT的栅信号为高电位，P-TFT关闭，像素电压保持，即，在N-TFT打开和像素电压保持阶段，P-TFT关闭。t3为像素关闭阶段(N-TFT的栅关闭阶段，P-TFT的栅开启阶段)，此阶段N-TFT的栅信号为低电位，N-TFT关闭，P-TFT的栅信号为低电位，P-TFT打开，漏电流和/或感应电流被导走。本实施例提供的驱动方法，可对第一TFT30和第二TFT31施加不同的栅信号，在对第一TFT30施加栅关闭信号的部分时间内，对第二TFT31施加栅开启信号，兼顾了像素保持以及漏电流和/或感应电流的导出。虽然增加了另一条栅线的制作，但栅开启时间无需延长，不增加功耗。
以上以第一TFT30为N-TFT，第二TFT31为P-TFT为例进行说明，但并不限于此，也可以第一TFT30为P-TFT，第二TFT31为N-TFT，对应的栅信号以及数据电压施加的信号及其示意图在此不再赘述。
本公开的实施例中，阵列基板及其制作方法、显示装置及其驱动方法中，相同或相似之处可相互参见。
有以下几点需要说明：
(1)除非另作定义，本公开实施例以及附图中，同一附图标记代表同一含义。
(2)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(4)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括：
第一薄膜晶体管，
第二薄膜晶体管，
像素电极，与所述第一薄膜晶体管和所述第二薄膜晶体管电连接，所述第一薄膜晶体管和所述第二薄膜晶体管之一为N型薄膜晶体管，另一个为P型薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管之一被配置为开启像素，所述第一薄膜晶体管和所述第二薄膜晶体管中另一被配置为在关断时导走关断电流，其中
所述第一薄膜晶体管包括第一电极和第二电极，所述第二薄膜晶体管包括第三电极和第四电极，所述第二电极和所述第三电极电连接，所述第二电极与所述像素电极电连接，并且所述第三电极与所述像素电极电连接，
所述第一电极与数据线电连接，所述数据线被配置为给所述第一薄膜晶体管提供数据电压，所述第四电极连接至参考电压端，
所述第一薄膜晶体管还包括第一栅极，所述第二薄膜晶体管还包括第二栅极，其中，
所述第一栅极和所述第二栅极连接至同一条栅极线，或者，
所述第一栅极与第一栅极线电连接，所述第二栅极与第二栅极线电连接。
2.根据权利要求1所述的阵列基板，其中，所述参考电压端输出公共电压。
3.根据权利要求1所述的阵列基板，其中，所述第一薄膜晶体管还包括第一有源层，所述第二薄膜晶体管还包括第二有源层，所述第一电极和所述第二电极彼此间隔并分别与所述第一有源层接触，所述第三电极和所述第四电极彼此间隔并分别与所述第二有源层接触，所述第一电极和所述第二电极位于所述第一有源层之上，所述第二有源层位于所述第三电极和所述第四电极之上，所述第一栅极和所述第一有源层正对，所述第二栅极和所述第二有源层正对，所述第一有源层和所述第一栅极之间、以及所述第二有源层和所述第二栅极之间设置有栅极绝缘层。
4.根据权利要求3所述的阵列基板，所述第一有源层和所述第二有源层之一的材料包括a-Si、p-Si或金属氧化物，另一个的材料包括三苯基胺、并五苯、酞菁或寡聚噻吩。
5.一种阵列基板的制作方法，包括：
形成第一薄膜晶体管，
形成第二薄膜晶体管，
形成像素电极，所述像素电极与所述第一薄膜晶体管和所述第二薄膜晶体管电连接，所述第一薄膜晶体管和所述第二薄膜晶体管之一为N型薄膜晶体管，另一个为P型薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管之一被配置为开启像素，所述第一薄膜晶体管和所述第二薄膜晶体管中另一被配置为在关断时导走关断电流，其中
所述第一薄膜晶体管包括第一电极和第二电极，所述第二薄膜晶体管包括第三电极和第四电极，所述第二电极和所述第三电极电连接，所述第二电极与所述像素电极电连接，并且所述第三电极与所述像素电极电连接，
所述第一电极与数据线电连接，所述数据线被配置为给第一薄膜晶体管提供数据电压，所述第四电极连接至参考电压端，
所述第一薄膜晶体管还包括第一栅极，所述第二薄膜晶体管还包括第二栅极，
其中，
所述第一栅极和所述第二栅极连接至同一条栅极线，或者，
所述第一栅极与第一栅极线电连接，所述第二栅极与第二栅极线电连接。
6.一种显示装置，包括权利要求1-4任一项所述的阵列基板。
7.根据权利要求6所述的显示装置，显示装置包括液晶显示装置。
8.一种应用于权利要求6所述的显示装置的驱动方法，包括：
在对所述第一薄膜晶体管施加栅关闭信号的至少一部分时间内，对所述第二薄膜晶体管施加栅开启信号。
9.根据权利要求8所述的驱动方法，其中，当所述第一栅极和所述第二栅极连接至同一条栅极线时，
所述第一栅极和所述第二栅极电连接，
所述第一薄膜晶体管和所述第二薄膜晶体管被施加同一栅信号，在对所述第一薄膜晶体管施加栅关闭信号的时间内，对所述第二薄膜晶体管施加栅开启信号。
10.根据权利要求8所述的驱动方法，其中，当所述第一栅极与第一栅极线电连接、所述第二栅极与第二栅极线电连接时，
所述第一薄膜晶体管和所述第二薄膜晶体管被施加不同的栅信号，在对所述第一薄膜晶体管施加栅关闭信号的一部分时间内，对所述第二薄膜晶体管施加栅开启信号。
CN201710407555.1A 2017-06-02 2017-06-02 阵列基板及其制作方法、显示装置及其驱动方法 Active CN106990574B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710407555.1A CN106990574B (zh) 2017-06-02 2017-06-02 阵列基板及其制作方法、显示装置及其驱动方法
US16/322,718 US10802363B2 (en) 2017-06-02 2018-04-24 Array substrate and manufacturing method therefor, display device and driving method therefor
PCT/CN2018/084243 WO2018219067A1 (zh) 2017-06-02 2018-04-24 阵列基板及其制作方法、显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710407555.1A CN106990574B (zh) 2017-06-02 2017-06-02 阵列基板及其制作方法、显示装置及其驱动方法

Publications (2)

Publication Number Publication Date
CN106990574A CN106990574A (zh) 2017-07-28
CN106990574B true CN106990574B (zh) 2021-02-02

Family

ID=59421461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710407555.1A Active CN106990574B (zh) 2017-06-02 2017-06-02 阵列基板及其制作方法、显示装置及其驱动方法

Country Status (3)

Country Link
US (1) US10802363B2 (zh)
CN (1) CN106990574B (zh)
WO (1) WO2018219067A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106990574B (zh) * 2017-06-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
CN111063703B (zh) * 2019-12-10 2022-11-01 Tcl华星光电技术有限公司 阵列基板及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
FR2669759A1 (fr) * 1990-11-23 1992-05-29 Thomson Lcd Ecran plat a matrice active.
US7154147B1 (en) * 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
JP2873632B2 (ja) * 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
JP2833289B2 (ja) 1991-10-01 1998-12-09 日本電気株式会社 アナログスイッチ
CN1146056C (zh) 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器
JP3906090B2 (ja) 2002-02-05 2007-04-18 シャープ株式会社 液晶表示装置
CN101206355A (zh) * 2006-12-20 2008-06-25 群康科技(深圳)有限公司 减小薄膜晶体管漏电流的方法
CN102033372B (zh) 2009-09-24 2013-08-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造、检测和驱动方法
KR20110056621A (ko) * 2009-11-23 2011-05-31 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
JP5855888B2 (ja) 2011-09-30 2016-02-09 株式会社ジャパンディスプレイ 液晶表示装置
CN102937766B (zh) * 2012-10-24 2015-02-04 京东方科技集团股份有限公司 阵列基板、液晶显示装置及其驱动方法
CN103018987B (zh) 2012-12-06 2015-05-13 京东方科技集团股份有限公司 阵列基板及显示装置
CN103186001B (zh) * 2013-03-27 2015-12-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
US9406702B2 (en) 2013-03-27 2016-08-02 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating the same and display device
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104635396B (zh) 2015-03-13 2018-01-23 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板及像素驱动方法
CN105137685B (zh) * 2015-09-09 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106128365B (zh) * 2016-09-19 2018-09-18 成都京东方光电科技有限公司 像素驱动电路及其驱动方法和显示装置
CN106526996B (zh) * 2016-11-29 2019-06-28 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106990574B (zh) 2017-06-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法

Also Published As

Publication number Publication date
CN106990574A (zh) 2017-07-28
WO2018219067A1 (zh) 2018-12-06
US20190187504A1 (en) 2019-06-20
US10802363B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
KR100418536B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US20210408081A1 (en) Array substrate and manufacturing method thereof, display panel and electronic device
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
US9891489B2 (en) Array substrate and liquid crystal display
US20050179040A1 (en) Display device and method of manufacturing the same
JP5234333B2 (ja) ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置
JP2010003910A (ja) 表示素子
WO2017012165A1 (zh) 用于窄边框lcd的goa电路结构
GB2530223B (en) Method for manufacturing thin-film transistor array substrate
WO2020164438A1 (zh) 触控显示面板和显示装置
US20180240393A1 (en) Array substrate, method for partitioned driving thereof, display circuit and display device
CN106990574B (zh) 阵列基板及其制作方法、显示装置及其驱动方法
US7123230B2 (en) System and method for reducing off-current in thin film transistor of liquid crystal display device
JP2001188256A (ja) 液晶表示装置とその製造方法（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙａｎｄＦａｂｒｉｃａｔｉｏｎＭｅｔｈｏｄＴｈｅｒｅｏｆ）
US8853701B2 (en) Semiconductor device, display device, and production method for semiconductor device and display device
US20220157268A1 (en) Array substrate, display device and driving method thereof
US9673334B2 (en) Low temperature poly silicon thin film transistors (LTPS TFTs) and TFT substrates
CN210245031U (zh) 一种像素显示结构及面板
JP2001318623A (ja) アクティブマトリクス基板とその製造方法、電気光学装置とその製造方法及び電子機器
Chu et al. P‐40: Design of Analog Pixel Memory Circuit with Low Temperature Polycrystalline Silicon TFTs for Low Power Application
KR100430086B1 (ko) 액정패널 및 그 제조방법
JP2004340981A (ja) 液晶表示装置
WO2022246631A1 (zh) 像素电路及其驱动方法、显示装置
KR20070026993A (ko) 액정 표시 패널 및 그 제조 방법
WO2019114114A1 (zh) 液晶显示面板及显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant