CN103186001B - 一种阵列基板及其制造方法、显示装置 - Google Patents

一种阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103186001B
CN103186001B CN201310100762.4A CN201310100762A CN103186001B CN 103186001 B CN103186001 B CN 103186001B CN 201310100762 A CN201310100762 A CN 201310100762A CN 103186001 B CN103186001 B CN 103186001B
Authority
CN
China
Prior art keywords
tft
grid
array base
electrically connected
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310100762.4A
Other languages
English (en)
Other versions
CN103186001A (zh
Inventor
王智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310100762.4A priority Critical patent/CN103186001B/zh
Priority to US14/348,735 priority patent/US9406702B2/en
Priority to PCT/CN2013/077028 priority patent/WO2014153846A1/zh
Publication of CN103186001A publication Critical patent/CN103186001A/zh
Application granted granted Critical
Publication of CN103186001B publication Critical patent/CN103186001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种阵列基板及其制造方法、显示装置，涉及显示技术领域，可以克服TFT栅源极之间电容不固定的缺陷，避免屏幕的闪烁，提高显示装置的显示效果。阵列基板包括：以阵列形式排列的多个像素单元、与各所述像素单元对应的横纵交叉排列的栅线和数据线，每个所述像素单元包括薄膜晶体管TFT区域以及像素电极，所述TFT区域包括至少两个TFT；每个所述TFT的源极均与所述数据线电连接，每个所述TFT的栅极均与所述栅线电连接，每个所述TFT的漏极均与所述像素电极电连接。

Description

一种阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
在TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜场效应晶体管液晶显示器)中，TFT开关中的栅极和源极之间通常存在电容。当TFT关闭时，栅极电压由高电平变换至低电平，由于栅源极电容的存在，像素电极上的电压也将由于电容耦合效应被拉低，从而偏离系统预先设定的电压，如图1所示，当栅极电压VG为正电压驱动TFT时，像素电压Vp小于设定值，而当栅极电压VG为负电压驱动TFT时，像素电压Vp大于设定值。具体的，像素电压Vp相对设定值的偏移量为：
ΔVp＝(VGH-VGL)*CGS/(CLC+CST+CGS)式1
其等效电路结构可以如图2所示，由式1可知，栅极电压变化对于像素电压的影响主要由栅极开启和关闭电压的压差(VGH，VGL)，栅源极电容(CGS)，液晶电容(CLC)和存储电容(CST)决定。
为了克服由于像素电压偏移而造成的显示不良，现有的液晶显示装置通常采用公共电压对像素电压的偏移量进行补偿。如图1所示，可以令公共电压Vcom＝-ΔVp，这样即可消除像素电压偏移所造成的影响。但其不足之处在于，在现有的液晶显示装置中，TFT的栅源极之间的电容CGS通常并不固定，这将导致像素电压Vp相对设定值的偏移量ΔVp产生差异，从而难以使用单一公共电压对像素电压偏移进行补偿，进而影响液晶的偏转方向，使得液晶分子在正电压驱动和负电压驱动时的透过率变得不同。这样一来，由于液晶分子发生不必要的偏转，人眼将会感受到屏幕明显的闪烁，显示屏幕长时间的闪烁还将引起人眼的不适，严重影响用户的使用感受。
发明内容
本发明的实施例提供一种阵列基板及其制造方法、显示装置，可以克服TFT栅源极之间电容不固定的缺陷，避免屏幕的闪烁，提高显示装置的显示效果。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板，包括：以阵列形式排列的多个像素单元、与各所述像素单元对应的横纵交叉排列的栅线和数据线，每个所述像素单元包括薄膜晶体管TFT区域以及像素电极区域，所述TFT区域包括至少两个TFT；
每个所述TFT的源极均与所述数据线电连接，每个所述TFT的栅极均与所述栅线电连接，每个所述TFT的漏极均与所述像素电极电连接。
本发明实施例的另一方面，提供一种显示装置，所述显示装置包括如上所述的阵列基板。
本发明实施例的又一方面，提供一种阵列基板制造方法，包括：
在透明基板上形成栅线以及栅极层，所述栅极层对应每个TFT区域内包括至少两个TFT的栅极，每个所述TFT的栅极均与所述栅线电连接；
在每个所述TFT的栅极的表面依次形成半导体有源层以及栅极保护层；
在形成有上述结构的基板上形成数据线、像素电极以及源漏极层，所述源漏极层包括至少两个TFT的源极和漏极，每个所述TFT的源极均与所述数据线电连接，每个所述TFT的漏极均与所述像素电极电连接。
本发明实施例提供的阵列基板及其制造方法、显示装置，阵列基板包括以阵列形式排列的多个像素单元、与各像素单元对应的横纵交叉排列的栅线和数据线，每个像素单元又包括一个薄膜晶体管TFT区域，该TFT区域又包括至少两个TFT，每个TFT的源极均与数据线电连接，每个TFT的栅极均与栅线电连接，每个TFT的漏极均与像素电极电连接。采用这样一种多TFT结构，各TFT的栅源极电容之间相互并联，总的栅源极电容将保持不变，从而克服了现有技术中TFT栅源极之间电容不固定的缺陷，这样一来，使用单一公共电压即可以对像素电压偏移进行有效补偿，从而避免了屏幕的闪烁，大大提高显示装置的显示效果。
附图说明
图1为现有技术中阵列基板驱动信号的波形示意图；
图2为现有技术中一种阵列基板中像素单元的电路等效结构示意图；
图3a为本发明实施例提供的一种阵列基板的结构示意图；
图3b为图3a所示的阵列基板的中的一个像素单元的结构示意图；
图4为本发明实施例提供的一种阵列基板中像素单元的电路等效结构示意图；
图5为本发明实施例提供的一种阵列基板制造方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供的阵列基板，如图3a所示，包括：以阵列形式排列的多个像素单元31、与各像素单元31对应的横纵交叉排列的栅线32和数据线33，每个像素单元31包括薄膜晶体管TFT区域311以及像素电极312，其中，TFT区域311的结构可以如图3b所示，该TFT区域311包括至少两个TFT。
其中，每个TFT的源极均与数据线电连接，每个TFT的栅极均与栅线电连接，每个TFT的漏极均与像素电极电连接。
本发明实施例提供的阵列基板，包括以阵列形式排列的多个像素单元、与各像素单元对应的横纵交叉排列的栅线和数据线，每个像素单元又包括一个薄膜晶体管TFT区域，该TFT区域又包括至少两个TFT，每个TFT的源极均与数据线电连接，每个TFT的栅极均与栅线电连接，每个TFT的漏极均与像素电极电连接。采用这样一种多TFT结构，各TFT的栅源极电容之间相互并联，总的栅源极电容将保持不变，从而克服了现有技术中TFT栅源极之间电容不固定的缺陷，这样一来，使用单一公共电压即可以对像素电压偏移进行有效补偿，从而避免了屏幕的闪烁，大大提高显示装置的显示效果。
需要说明的是，在如图3b所示的阵列基板中，是以TFT区域311包括相对设置的第一TFT34和第二TFT35为例进行的说明。具体的，当TFT区域311的面积不变时，每个TFT的尺寸随着TFT数量的增加而减小，当TFT数量较多时，为保证每个TFT的尺寸精度，要求掩膜曝光的精度也将随之上升，这不仅会提高掩膜板制作的难度，同时对生产工艺的要求也将更高，采用两个TFT的结构可以避免由于TFT尺寸过小而造成的生产难度上升。应当理解，TFT区域311包括两个TFT也仅是举例说明，而并非对本发明实施例所做的限制。
其中，该第一TFT34与第二TFT35的源极(341、351)均与数据线33电连接，该第一TFT34与第二TFT35的栅极(342、352)均与栅线32电连接，该第一TFT34与第二TFT35的漏极(343、353)均与像素电极312电连接。
进一步地，在如图3b所示的阵列基板中，第一TFT34的尺寸可以与第二TFT的尺寸相等。例如，在本发明实施例中，第一TFT34的尺寸与第二TFT35的尺寸均可以等于TFT区域311面积的一半。尺寸相同的两个TFT具有相同的电学特性，采用这样一种尺寸相同的双TFT设计可以提高两个TFT之间的均一性。
在本发明实施例中，每一个像素单元内均采用双TFT设计，在TFT尺寸不变的情况下，这样一种并联的双TFT设计可以使得输入像素电极的开电流加倍。因此在保证开电流不变的情况下，可以相应的减小TFT的尺寸，与现有技术相比，在不扩大TFT区域面积的基础上同样可以实现对像素电极的有效供电。这样一来，在提高显示装置的显示效果的同时，有效保证了阵列基板的开口率。
进一步地，如图3b所示，第一TFT34的源极341与第二TFT35的源极351可以为一体结构，第一TFT34的漏极343与第二TFT35的漏极353同样可以为一体结构。
在阵列基板的制作过程中，第一TFT34的源极与第二TFT35的源极、第一TFT34的漏极与第二TFT35的漏极均可以是同层金属材料通过一次构图工艺形成的图案。这样一来，大大降低了相应图案掩膜板的制造难度，进而简化了显示装置产品的生产。
其中，第一TFT34的栅极342不与第二TFT35的栅极352直接相连。从而避免了第一TFT34与第二TFT35之间发生不必要的干扰，保证了TFT的质量。
需要说明的是，在本发明实施例中，每个TFT均可以为“一”字型TFT结构或者是“U”字型TFT结构，本发明对此并不做限制。
具体的，在如图3b所示的阵列基板中，第一TFT34与第二TFT35均采用“U”字型TFT结构，其中，第一TFT34的源极341与第二TFT35的源极351为相对设置的“U”字型结构，第一TFT34的漏极343与第二TFT35的漏极353分别位于其源极的U型沟道内。与“一”字型TFT结构相比，“U”字型TFT结构在保证TFT宽长比的基础上具有更小的栅源极电容，且当栅极层与源漏极层发生纵向对位偏差时TFT的栅源极电容也不会发生改变，其中，栅极层与源漏极层发生纵向对位偏差具体是指TFT的源漏极层相对栅极层发生沿数据线方向的移动。这样一来，进一步克服了现有技术中TFT栅源极之间电容不固定的缺陷。
在实际应用的过程中，TFT的栅极层与源漏极层之间通常还存在着半导体层和栅极保护层，这样将在TFT的栅源极之间形成电容，正是由于该电容的存在，像素电极上的电压也将由于电容的耦合效应相对设定值发生偏移。其中，TFT的栅源极之间的电容容量可以用平行板电容容量公式表示为：
C＝εS/d式2
根据式2可知，当电容之间的介质层厚度d和介质材料ε不变时，TFT栅源极之间的电容值与栅极层和源漏极层之间的交叠面积S成正比。
“U”字型TFT结构在保证TFT宽长比的情况下具有很小的栅源极电容，且当栅极层与源漏极层之间发生纵向对位偏差时该栅源极电容也不会改变。当栅极层与源漏极层之间发生横向对位偏差时，采用本发明实施例提供的这样一种多TFT结构的栅源极电容同样不会发生改变，其中，栅极层与源漏极层发生横向对位偏差具体是指TFT的源漏极层相对栅极层发生沿栅线方向的移动。
具体的，本发明实施例提供的阵列基板中每一个像素单元内的电路等效结构可以如图4所示，同样是以TFT区域包括相对设置“U”字型的第一TFT34以及第二TFT35为例进行的说明。其中，第一TFT34栅源极之间的电容为CGS1，第二TFT35栅源极之间的电容为CGS2，液晶电容为CLC，和存储电容为CST，当栅线32控制TFT处于开启状态时，数据线33通过如图所示的双TFT结构向像素电极312供电。
可以看到，第一TFT34栅源极之间的电容CGS1与第二TFT35栅源极之间的电容CGS2二者相互并联，互为补偿。在阵列基板的制作过程中，由于制作工艺的限制，TFT的栅极层与源漏极层之间极易发生纵向或者横向的对位偏差，采用本发明实施例所提供的双TFT结构的阵列基板可以有效避免由于栅极层与源漏极层之间存在纵向或者横向的对位偏差所造成的栅源极电容值的变化。例如，当TFT的源漏极层相对栅极层向远离第一TFT34的方向发生横向错位时，第一TFT34栅源极之间的电容CGS1会因为上下基板交叠面积的减小而减小，同时第二TFT35栅源极之间的电容CGS2会因为上下基板交叠面积的增大而增大，由于电容CGS1与CGS2并联，由并联电容公式可知总的电容CGS＝CGS1+CGS2大小将保持不变。
采用这样一种多TFT结构，各TFT的栅源极电容之间相互并联，总的栅源极电容将保持不变，从而克服了现有技术中TFT栅源极之间电容不固定的缺陷，这样一来，如图4所示，通过使用单一公共电压Vcom即可以对像素电压偏移进行有效补偿，从而避免了屏幕的闪烁，大大提高显示装置的显示效果。
本发明实施例还提供一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、照相机、摄像机、数码相框、导航仪等任何具有显示功能的产品或部件。
其中，阵列基板的结构在前述实施例中已做了详细的描述，故此处不再赘述。
本发明实施例提供的显示装置，包括阵列基板，该阵列基板包括以阵列形式排列的多个像素单元、与各像素单元对应的横纵交叉排列的栅线和数据线，每个像素单元又包括一个薄膜晶体管TFT区域，该TFT区域又包括至少两个TFT，每个TFT的源极均与数据线电连接，每个TFT的栅极均与栅线电连接，每个TFT的漏极均与像素电极电连接。采用这样一种多TFT结构，各TFT的栅源极电容之间相互并联，总的栅源极电容将保持不变，从而克服了现有技术中TFT栅源极之间电容不固定的缺陷，这样一来，使用单一公共电压即可以对像素电压偏移进行有效补偿，从而避免了屏幕的闪烁，大大提高显示装置的显示效果。
本发明实施例还提供了一种阵列基板制造方法，如图5所示，包括：
S501、通过构图工艺在透明基板上形成栅线以及栅极层，该栅极层对应每个TFT区域内包括至少两个TFT的栅极，每个TFT的栅极均与栅线电连接。
S502、通过构图工艺在每个TFT的栅极的表面依次形成半导体有源层以及栅极保护层。
S503、通过构图工艺在形成有上述结构的基板上形成数据线、像素电极以及源漏极层，该源漏极层包括至少两个TFT的源极和漏极，每个TFT的源极均与数据线电连接，每个TFT的漏极均与像素电极电连接。
本发明实施例提供的阵列基板制造方法，该阵列基板包括以阵列形式排列的多个像素单元、与各像素单元对应的横纵交叉排列的栅线和数据线，每个像素单元又包括一个薄膜晶体管TFT区域，该TFT区域又包括至少两个TFT，每个TFT的源极均与数据线电连接，每个TFT的栅极均与栅线电连接，每个TFT的漏极均与像素电极电连接。采用这样一种多TFT结构，各TFT的栅源极电容之间相互并联，总的栅源极电容将保持不变，从而克服了现有技术中TFT栅源极之间电容不固定的缺陷，这样一来，使用单一公共电压即可以对像素电压偏移进行有效补偿，从而避免了屏幕的闪烁，大大提高显示装置的显示效果。
具体的，阵列基板可以包括相对设置的第一TFT和第二TFT。
其中，第一TFT与第二TFT的源极均可以与数据线电连接，第一TFT与第二TFT的栅极均可以与栅线电连接，第一TFT与第二TFT的漏极均可以与像素电极电连接。
这样，当TFT区域的面积不变时，每个TFT的尺寸随着TFT数量的增加而增加，采用两个TFT的结构可以避免由于TFT尺寸过小而造成的生产难度上升。应当理解，TFT区域包括两个TFT也仅是举例说明，而并非对本发明实施例所做的限制。
进一步地，第一TFT的尺寸与第二TFT的尺寸可以相等。例如，在本发明实施例中，第一TFT的尺寸与第二TFT的尺寸均可以等于TFT区域面积的一半。尺寸相同的两个TFT具有相同的电学特性，采用这样一种尺寸相同的双TFT设计可以提高两个TFT之间的均一性。
在本发明实施例中，每一个像素单元内均采用双TFT设计，在TFT尺寸不变的情况下，这样一种并联的双TFT设计可以使得输入像素电极的开电流加倍。因此在保证开电流不变的情况下，可以相应的减小TFT的尺寸，与现有技术相比，在不扩大TFT区域面积的基础上同样可以实现对像素电极的有效供电。这样一来，在提高显示装置的显示效果的同时，有效保证了阵列基板的开口率。
进一步地，第一TFT的源极与第二TFT的源极可以为一体结构，第一TFT的漏极与第二TFT的漏极同样可以为一体结构。
在阵列基板的制作过程中，第一TFT的源极与第二TFT的源极、第一TFT的漏极与第二TFT的漏极均可以是同层金属材料通过一次构图工艺形成的图案。这样一来，大大降低了相应图案掩膜板的制造难度，进而简化了显示装置产品的生产。
其中，第一TFT的栅极不与第二TFT的栅极直接相连。从而避免了第一TFT与第二TFT之间发生不必要的干扰，保证了TFT的质量。
需要说明的是，在本发明实施例中，每个TFT均可以为“一”字型TFT结构或者是“U”字型TFT结构，本发明对此并不做限制。
具体的，在如图3b所示的阵列基板中，第一TFT34与第二TFT35均采用“U”字型TFT结构，其中，第一TFT34的源极341与第二TFT35的源极351为相对设置的“U”字型结构，第一TFT34的漏极343与第二TFT35的漏极353分别位于其源极的U型沟道内。与“一”字型TFT结构相比，“U”字型TFT结构在保证TFT宽长比的基础上具有更小的栅源极电容，且当栅极层与源漏极层发生纵向对位偏差时TFT的栅源极电容也不会发生改变，其中，栅极层与源漏极层发生纵向对位偏差具体是指TFT的源漏极层相对栅极层发生沿数据线方向的移动。这样一来，进一步克服了现有技术中TFT栅源极之间电容不固定的缺陷。
以上实施例所采用的构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括：以阵列形式排列的多个像素单元、与各所述像素单元对应的横纵交叉排列的栅线和数据线，每个所述像素单元包括薄膜晶体管TFT区域以及像素电极区域，其特征在于，所述TFT区域包括至少两个TFT；
在同一个所述像素单元中，每个所述TFT的源极均与同一条所述数据线电连接，每个所述TFT的栅极均与同一条所述栅线电连接，每个所述TFT的漏极均与该像素单元中的所述像素电极电连接；
在同一个所述像素单元中，每个TFT位于与其相连的数据线的同一侧，且该数据线与该像素单元中的像素电极无重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述TFT区域包括：
相对设置的第一TFT和第二TFT；
所述第一TFT与所述第二TFT的源极均与所述数据线电连接，所述第一TFT与所述第二TFT的栅极均与所述栅线电连接，所述第一TFT与所述第二TFT的漏极均与所述像素电极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一TFT的尺寸与所述第二TFT的尺寸相等。
4.根据权利要求1-3任一所述的阵列基板，其特征在于，每个所述TFT的源极为一体结构，每个所述TFT的漏极均为一体结构。
5.根据权利要求1-3任一所述的阵列基板，其特征在于，每个所述TFT均为U字型TFT结构。
6.一种显示装置，其特征在于，所述显示装置包括如权利要求1-5任一所述阵列基板。
7.一种阵列基板制造方法，其特征在于，包括：
在透明基板上形成栅线以及栅极层，所述栅极层对应每个像素单元的TFT区域内包括至少两个TFT的栅极，且同一个所述像素单元中的每个所述TFT的栅极均与同一条所述栅线电连接；
在每个所述TFT的栅极的表面依次形成半导体有源层以及栅极保护层；
在形成有所述栅极保护层和所述半导体有源层的基板上形成数据线、像素电极以及源漏极层，所述源漏极层包括至少两个TFT的源极和漏极，在同一个所述像素单元中，每个所述TFT的源极均与同一条所述数据线电连接，每个所述TFT的漏极均与该像素单元中的所述像素电极电连接；在同一个所述像素单元中，每个TFT位于与其相连的数据线的同一侧，且该数据线与该像素单元中的像素电极无重叠。
8.根据权利要求7所述的阵列基板制造方法，其特征在于，所述阵列基板包括：
相对设置的第一TFT和第二TFT；
所述第一TFT与所述第二TFT的源极均与所述数据线电连接，所述第一TFT与所述第二TFT的栅极均与所述栅线电连接，所述第一TFT与所述第二TFT的漏极均与所述像素电极电连接。
9.根据权利要求8所述的阵列基板制造方法，其特征在于，所述第一TFT的尺寸与所述第二TFT的尺寸相等。
10.根据权利要求8-9任一所述的阵列基板制造方法，其特征在于，所述第一TFT的源极与所述第二TFT的源极为一体结构，所述第一TFT的漏极与所述第二TFT的漏极为一体结构；
所述第一TFT的栅极不与所述第二TFT的栅极直接相连。
11.根据权利要求8-9任一所述的阵列基板制造方法，其特征在于，所述第一TFT与所述第二TFT均为U字型TFT结构。
CN201310100762.4A 2013-03-27 2013-03-27 一种阵列基板及其制造方法、显示装置 Active CN103186001B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310100762.4A CN103186001B (zh) 2013-03-27 2013-03-27 一种阵列基板及其制造方法、显示装置
US14/348,735 US9406702B2 (en) 2013-03-27 2013-06-09 Array substrate, method for fabricating the same and display device
PCT/CN2013/077028 WO2014153846A1 (zh) 2013-03-27 2013-06-09 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310100762.4A CN103186001B (zh) 2013-03-27 2013-03-27 一种阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN103186001A CN103186001A (zh) 2013-07-03
CN103186001B true CN103186001B (zh) 2015-12-02

Family

ID=48677253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310100762.4A Active CN103186001B (zh) 2013-03-27 2013-03-27 一种阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
CN (1) CN103186001B (zh)
WO (1) WO2014153846A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632437A (zh) 2016-01-08 2016-06-01 京东方科技集团股份有限公司 一种显示驱动方法、显示面板及显示装置
CN106169483B (zh) * 2016-07-01 2019-03-15 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106886112B (zh) * 2017-04-27 2020-07-24 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN106990574B (zh) 2017-06-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
CN113192981B (zh) * 2018-03-21 2023-07-25 福建华佳彩有限公司 一种tft基板、显示装置及tft基板的制备方法
US11626520B2 (en) 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
CN113848658B (zh) * 2021-09-16 2023-11-14 信利(仁寿)高端显示科技有限公司 一种栅与源漏设备联动的自动排产系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644863A (zh) * 2008-08-06 2010-02-10 北京京东方光电科技有限公司 Tft-lcd像素结构及其制造方法
CN101750809A (zh) * 2008-12-03 2010-06-23 上海天马微电子有限公司 液晶显示面板
CN201845777U (zh) * 2010-10-15 2011-05-25 京东方科技集团股份有限公司 阵列基板和液晶面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202196246U (zh) * 2011-09-20 2012-04-18 北京京东方光电科技有限公司 一种tft阵列基板及液晶显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644863A (zh) * 2008-08-06 2010-02-10 北京京东方光电科技有限公司 Tft-lcd像素结构及其制造方法
CN101750809A (zh) * 2008-12-03 2010-06-23 上海天马微电子有限公司 液晶显示面板
CN201845777U (zh) * 2010-10-15 2011-05-25 京东方科技集团股份有限公司 阵列基板和液晶面板

Also Published As

Publication number Publication date
WO2014153846A1 (zh) 2014-10-02
CN103186001A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
CN103186001B (zh) 一种阵列基板及其制造方法、显示装置
US9406702B2 (en) Array substrate, method for fabricating the same and display device
CN203444218U (zh) 一种阵列基板及显示装置
WO2014180091A1 (zh) 像素结构及其驱动方法、显示装置
CN104749806B (zh) 一种阵列基板、显示面板及显示装置
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN103033262A (zh) 光传感器件、显示装置及亮度检测方法
CN107817631B (zh) 一种液晶面板
CN106773378B (zh) 阵列基板及其制作方法、显示面板和显示装置
US7724234B2 (en) Panel for display device, and display device
KR101764553B1 (ko) 어레이 기판 및 액정 디스플레이 패널
CN108415200B (zh) 低色偏像素单元及其设计方法
CN102866543B (zh) 像素单元、阵列基板以及液晶显示装置
CN103676360A (zh) 一种液晶显示面板及显示装置
CN102231030B (zh) 薄膜晶体管液晶显示器的像素结构
US20140160102A1 (en) Array substrate, driving method thereof and display device
CN109920383A (zh) 一种共电极电压补偿装置及方法
EP3306384A1 (en) Array substrate and display device
CN103336397B (zh) 一种阵列基板、显示面板和显示装置
CN201392443Y (zh) 液晶显示装置
CN105759515A (zh) 液晶显示装置及其驱动方法
CN104769491B (zh) 嵌入有电容接触式传感器的薄膜液晶显示器
CN103268041B (zh) 液晶显示面板及其驱动方法
US10802363B2 (en) Array substrate and manufacturing method therefor, display device and driving method therefor
CN105742295A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant