CN105742295A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105742295A
CN105742295A CN201610169955.9A CN201610169955A CN105742295A CN 105742295 A CN105742295 A CN 105742295A CN 201610169955 A CN201610169955 A CN 201610169955A CN 105742295 A CN105742295 A CN 105742295A
Authority
CN
China
Prior art keywords
grid line
pixel electrode
electrode
public electrode
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610169955.9A
Other languages
English (en)
Other versions
CN105742295B (zh
Inventor
张慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610169955.9A priority Critical patent/CN105742295B/zh
Publication of CN105742295A publication Critical patent/CN105742295A/zh
Application granted granted Critical
Publication of CN105742295B publication Critical patent/CN105742295B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种阵列基板及其制作方法、显示装置，该阵列基板包括基底，还包括形成在基底上的公共电极、多行栅线和多个像素电极，各个像素电极与公共电极设置在不同层，每一像素电极与公共电极存在垂直交叠部分；连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与公共电极的垂直交叠部分的面积。本发明中，距离栅线第一端较远的像素电极的跳变电压相对于距离栅线第一端较近的像素电极的跳变电压得到较多的补偿，使两个像素电极的跳变电压之间的差距减小，从而减少残像的发生，而且相对于现有技术中增加栅源电容的方式，可以减小阵列基板的功耗。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其是涉及一种阵列基板及其制作方法、显示装置。
背景技术
薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
现有技术的TFT-LCD中，在对像素电极充电结束的瞬间，像素电极上产生一个跳变电压△Vp。由于在一行栅线上不同位置处，栅极驱动信号的延时是不同的，造成一行栅线上不同位置处所连接的像素电极上产生的跳变电压△Vp是不同的，距离栅线的栅极驱动信号接入端越远的像素电极，其跳变电压△Vp越小。由于一行栅线上不同位置处所连接的像素电极上产生的跳变电压△Vp不同，因此会引起残像的发生。
目前，现有的解决方法是增加距离栅线的栅极驱动信号接入端较远处的像素电极的栅源电容，以此对距离栅线的栅极驱动信号接入端较远处的像素电极的跳变电压△Vp进行补偿，但是这种方法无疑会增加阵列基板的功耗。
发明内容
针对以上缺陷，本发明提供一种阵列基板及其制作方法、显示装置，可以在不增加功耗的基础上对一行栅线上不同位置处像素电极的跳变电压进行补偿，以减少残像的发生。
第一方面，本发明提供的阵列基板包括基底，还包括形成在所述基底上的公共电极、多行栅线和多个像素电极，各个像素电极与所述公共电极设置在不同层，每一像素电极与所述公共电极存在垂直交叠部分；连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，所述第一端为栅线接入栅极驱动信号的一端。
可选的，连接到同一行栅线的各个像素电极与所述公共电极的垂直交叠部分的面积从所述栅线第一端至栅线另一端逐渐减小。
可选的，与所述两个像素电极中每一个电极对应位置处的公共电极上均开设有镂空部分，且距离栅线第一端较远的像素电极对应位置处的公共电极上的镂空部分的面积大于距离栅线第一端较近的像素电极对应位置处的公共电极上的镂空部分的面积，以使距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积。
可选的，连接到同一行栅线的两个像素电极与所述公共电极的垂直交叠部分的面积之差与所述两个像素电极的跳变电压的倒数之差成正比；所述跳变电压为在栅线上的电压从栅线高电压降至栅线低电压时像素电极上产生的压降。
可选的，所述两个像素电极与所述公共电极的垂直交叠部分的面积之差与所述两个像素电极的跳变电压的倒数之差之间的比值为Cgs*(Vgh-Vgl)*d/ε；其中，Cgs为栅源电容，Vgh为所述栅线高电压，Vgl为所述栅线低电压，d为像素电极和公共电极之间的间距，ε为像素电极和公共电极之间的介电系数。
可选的，位于同一列的各个像素电极与所述公共电极的垂直交叠部分的面积均相等。
第二方面，本发明提供的阵列基板的制作方法包括：
在基底上制作公共电极、多行栅线及多个像素电极；其中，各个像素电极与所述公共电极设置在不同层，每一像素电极与所述公共电极存在垂直交叠部分，且连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，所述第一端为栅线接入栅极驱动信号的一端。
可选的，所述在阵列基板的基底上制作公共电极，包括：
在与所述两个像素电极中每一个电极对应位置处的公共电极上均开设镂空部分，且在距离栅线第一端较远的像素电极对应位置处的公共电极上开设的镂空部分的面积大于在距离栅线第一端较近的像素电极对应位置处的公共电极上开设的镂空部分的面积，以使距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离所述离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积。
可选的，连接到同一行栅线的两个像素电极与所述公共电极的垂直交叠部分的面积之差与所述两个像素电极的跳变电压的倒数之差成正比；所述跳变电压为在栅线上的电压从栅线高电压降至栅线低电压时像素电极上产生的压降。
第三方面，本发明提供的显示装置包括上述任一阵列基板。
根据以上技术方案，由于连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，因此距离栅线第一端较远的像素电极与所述公共电极之间的存储电容小于距离栅线第一端较近的像素电极与所述公共电极之间的存储电容，进而使距离栅线第一端较远的像素电极的跳变电压相对于距离栅线第一端较近的像素电极的跳变电压得到较多的补偿，使两个像素电极的跳变电压之间的差距减小，从而减少残像的发生。同时，本发明是通过减小存储电容的方式对跳变电压进行补偿，相对于现有技术中增加栅源电容的方式，可以减小阵列基板的功耗。
附图说明
通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明阵列基板一实施例沿栅线方向的剖视图；
附图标记说明：
1-基底；2-公共电极；21-镂空部分；3-绝缘层；4-像素电极。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
第一方面，本发明提供一种阵列基板，该阵列基板包括基底，还包括形成在所述基底上的公共电极、多行栅线和多个像素电极，各个像素电极与所述公共电极设置在不同层，每一像素电极与所述公共电极存在垂直交叠部分；连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，所述第一端为栅线接入栅极驱动信号的一端。
本发明提供的阵列基板中，由于连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，因此距离栅线第一端较远的像素电极与所述公共电极之间的存储电容小于距离栅线第一端较近的像素电极与所述公共电极之间的存储电容，进而使距离栅线第一端较远的像素电极的跳变电压相对于距离栅线第一端较近的像素电极的跳变电压得到较多的补偿，使两个像素电极的跳变电压之间的差距减小，从而减少残像的发生。同时，本发明是通过减小存储电容的方式对跳变电压进行补偿，相对于现有技术中增加栅源电容的方式，可以减小阵列基板的功耗。可见，本发明可以实现不增加功耗的基础上对一行栅线上不同位置处像素电极的跳变电压进行补偿，以减少残像发生的基本目的。另外，在现有技术中，还存在距离栅线第一端的距离越远的像素电极，通常越不易满足其充电条件的缺陷，而本发明对距离栅线第一端较远的像素电极的跳变电压进行补偿后，还可以改善距离栅线第一端较远的像素电极的充电情况。
第二方面，本发明还提供一种阵列基板的制作方法，该方法包括：
在基底上制作公共电极、多行栅线及多个像素电极；其中，各个像素电极与所述公共电极设置在不同层，每一像素电极与所述公共电极存在垂直交叠部分，且连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，所述第一端为栅线接入栅极驱动信号的一端。
根据本发明第二方面中的制作方法，可以得到本发明第一方面中的阵列基板，因此本发明第二方面提供的制作方法具有与本发明第一方面提供的阵列基板相同的有益效果，这里不再赘述。
在具体实施时，上述的阵列基板的具体结构可能表现为多种不同的形式，其相应的制作方法也可能不完全相同，下面结合附图对其中的一些具体实施方式进行说明。
参见图1，本发明一实施例提供的阵列基板包括：基底1、公共电极2、绝缘层3、多个像素电极4和多条栅线(图中未示出)，各个像素电极4与公共电极2设置在不同层，各个像素电极4和公共电极2之间通过绝缘层3绝缘，每一像素电极4与公共电极2存在垂直交叠部分；同一行栅线上连接的各个像素电极4对应的公共电极2上均开设有镂空部分21，且同一栅线连接的各个像素电极4对应位置处的公共电极2的镂空部分21的面积从栅线第一端至另一端逐渐增大，以使同一栅线连接的各个像素电极4与公共电极2的垂直重叠部分的面积从栅线第一端至另一端逐渐减小；连接到同一行栅线的任意两个像素电极4与公共电极2的垂直交叠部分的面积之差与该任意两个像素电极4的跳变电压的倒数之差成正比，且该任意两个像素电极4与公共电极2的垂直交叠部分的面积之差与该任意两个像素电极4的跳变电压的倒数之差之间的比值为Cgs*(Vgh-Vgl)*d/ε，d为像素电极4和公共电极2之间的间距，ε为像素电极4和公共电极2之间的介电系数；另外，位于同一列的各个像素电极4与公共电极2的垂直交叠部分的面积均相等。
可以理解的是，像素电极4与公共电极2存在垂直交叠部分，是指像素电极4在公共电极2所在面上的正投影与公共电极2存在交叠部分。
在本实施例中，由于同一栅线连接的各个像素电极4与公共电极2的垂直重叠部分的面积从栅线第一端至另一端逐渐减小，因此该条栅线上连接的各个像素电极4与公共电极2之间的存储电容从栅线第一端至另一端逐渐减小。由于存储电容越小，像素电极4的跳变电压增加的越多，因此各个像素电极4的跳变电压从栅线第一端至栅线另一端得到越来越多的补偿，达到进一步减小残像的目的。
当然在实际应用中，在一些可替代的实施例中，一行栅线上的各个像素电极与公共电极的垂直交叠部分的面积并不必须要满足从栅线第一端至另一端呈逐渐减小的趋势，例如各个像素电极与公共电极的垂直交叠部分的面积还可以满足从栅线第一端至另一端呈阶梯减小的趋势，只要在连接到同一行栅线的各个像素电极中存在两个像素电极满足：距离栅线第一端较远的像素电极与公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与公共电极的垂直交叠部分的面积，就能达到在不增加功耗的同时减少残像发生的基本目的，相应的技术方案就应落入本发明的保护范围内。
本实施例通过在同一条栅线连接的各个像素电极4对应的公共电极2上开设面积不等的镂空部分21的方式，使同一条栅线连接的各个像素电极4与公共电极2之间的垂直交叠部分的面积不等，具有制作简单、方便、镂空部分的面积易于控制的优点。
当然在实际应用中，不管是同一条栅线连接的所有像素电极与公共电极之间的垂直交叠部分的面积呈逐渐减小的趋势，还是同一条栅线连接的所有像素电极与公共电极之间的垂直交叠部分的面积呈阶梯减小的趋势，还是仅有部分像素电极与公共电极之间的垂直交叠部分的面积呈减小趋势，都可以采用开设镂空部分的方式实现像素电极与公共电极之间垂直交叠部分的面积的不等。当然，还应当理解的是，在一些可替代的实施例中，并不必须要通过在公共电极上开设镂空部分的方式实现各像素电极与公共电极的垂直交叠部分的面积不同，相应的技术方案就应落入本发明的保护范围内。
可以理解的是，距离栅线第一端越远的像素电极4，需要对其跳变电压补偿的程度越高，而本实施例则通过使连接到同一行栅线的任意两个像素电极4与公共电极2的垂直交叠部分的面积之差与该任意两个像素电极4的跳变电压的倒数之差成正比的方式，对不同像素电极跳变电压的补偿程度进行控制，以提高补偿效果。
下面对按照上述正比关系的设置原理进行说明：
在实际中，跳变电压ΔVp与存储电容Cst之间满足以下关系：
ΔVp＝Cgs*(Vgh-Vgl)/(Cgs+Cst+Clc)(1)
其中，Cgs为栅源电容，Vgh为栅线高电压，Vgl为栅线低电压，Clc为液晶电容。
对上述公式(1)进行转换，得到：
Cst＝Cgs*(Vgh-Vgl)/ΔVp-Cgs-Clc(2)
根据上述公式(2)，对于连接到同一行栅线的两个像素电极4，其存储电容之差为：
Cst1-Cst2＝Cgs*(Vgh-Vgl)/ΔVp1-Cgs*(Vgh-Vgl)/ΔVp2≈a(1/ΔVp1-1/ΔVp2)
可见，在忽略同一栅线上不同位置处的Vgh之间差异的前提下，其存储电容之差与跳变电压的倒数之差几乎是成正比的。由于存储电容的大小与像素电极4和公共电极2之间垂直交叠部分的面积成正比，因此如果按照同一行栅线的任意两个像素电极4与所述公共电极2的垂直交叠部分的面积之差与该两个像素电极4的跳变电压的倒数之差成正比的方式设置公共电极2和像素电极4，便于对跳变电压的补偿程度进行控制，提高补偿效果。
本实施例中，由于任意两个像素电极4与公共电极2的垂直交叠部分的面积之差与该任意两个像素电极4的跳变电压的倒数之差之间的比值为Cgs*(Vgh-Vgl)*d/ε，因此可以进一步提高补偿效果，实现较为精准的补偿。其原因是采用该比值设置像素电极4和公共电极2，即几乎实现了按照公式(1)对像素电极4的跳变电压进行补偿，使同一行栅线上的不同像素电极4的跳变电压补偿到几乎相同的水平，即实现较为精准、合理的补偿。
当然在实际应用中，在一些可替代的实施例中，并不必须要同一栅线连接的任意两个像素电极满足上述正比关系，例如仅有部分的像素电极满足上述关系。而且，也并不必须满足上述正比关系，还可以是其他函数关系。另外，即便满足上述正比关系，其比值也未必是上述比值。只要其技术方案能够达到其基本目的，就应落入本发明的保护范围之内。
本实施例中，由于位于同一列的各个像素电极4与公共电极2的垂直交叠部分的面积均相等，因此同一列像素电极4的跳变电压相同。在本实施例中由于同一行栅线上的各个像素电极4的跳变电压被补偿至几乎相同的水平，而每一列的像素电极4的跳变电压相同，因此整个阵列基板上各个像素电极4的跳变电压均一分布，使整个阵列基板上由于跳变电压不等造成的残像降至最低。当然在实际应用中，在一些可替代的实施例中，并不必须要使同一列的各个像素电极与公共电极的垂直交叠部分的面积均相等，其技术方案仍能够达到其基本目的，就应落入本发明的保护范围之内。
相应地，本实施例提供的阵列基板的制作方法中制作公共电极2的过程包括：在同一栅线连接的各个像素电极4对应的公共电极2上开设镂空部分21，且同一栅线连接的各个像素电极4对应的公共电极2的镂空部分21的面积从栅线第一端至另一端逐渐增大，以使同一栅线连接的各个像素电极4与公共电极2的垂直重叠部分的面积从栅线第一端至另一端逐渐减小。
当然，本实施例提供的阵列基板的制作方法还包括：连接到同一行栅线的两个像素电极4与所述公共电极2的垂直交叠部分的面积之差与所述两个像素电极4的跳变电压的倒数之差成正比；所述跳变电压为在栅线上的电压从栅线高电压降至栅线低电压时像素电极4上产生的压降。
当然在实际应用中，在本实施例的替换实施例中，阵列基板的结构不同，其相应的制作方法也会发生变化。例如，在一替代实施例中，仅有部分像素电极4与公共电极2的垂直交叠部分从栅线第一端至另一端满足减小的趋势，则该替代实施例提供的阵列基板的制作方法中制作公共电极2的过程包括：在与该部分像素电极的两个像素电极中每一个电极对应位置处的公共电极2上均开设镂空部分21，且在距离栅线第一端较远的像素电极4对应位置处的公共电极2上开设的镂空部分21的面积大于在距离栅线第一端较近的像素电极4对应位置处的公共电极2上开设的镂空部分21的面积。由于本发明提供的阵列基板的具体结构不同，其制作方法会相应的不同，而本发明提供的阵列基板有多种实施方式，对于每一制作方法不再一一赘述。
第三方面，本发明还提供一种显示装置，该显示装置包括以上任一阵列基板。
在具体实施时，这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括基底，还包括形成在所述基底上的公共电极、多行栅线和多个像素电极，各个像素电极与所述公共电极设置在不同层，每一像素电极与所述公共电极存在垂直交叠部分；连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，所述第一端为栅线接入栅极驱动信号的一端。
2.根据权利要求1所述的阵列基板，其特征在于，连接到同一行栅线的各个像素电极与所述公共电极的垂直交叠部分的面积从所述栅线第一端至栅线另一端逐渐减小。
3.根据权利要求1所述的阵列基板，其特征在于，与所述两个像素电极中每一个电极对应位置处的公共电极上均开设有镂空部分，且距离栅线第一端较远的像素电极对应位置处的公共电极上的镂空部分的面积大于距离栅线第一端较近的像素电极对应位置处的公共电极上的镂空部分的面积，以使距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积。
4.根据权利要求1所述的阵列基板，其特征在于，连接到同一行栅线的两个像素电极与所述公共电极的垂直交叠部分的面积之差与所述两个像素电极的跳变电压的倒数之差成正比；所述跳变电压为在栅线上的电压从栅线高电压降至栅线低电压时像素电极上产生的压降。
5.根据权利要求4所述的阵列基板，其特征在于，所述两个像素电极与所述公共电极的垂直交叠部分的面积之差与所述两个像素电极的跳变电压的倒数之差之间的比值为Cgs*(Vgh-Vgl)*d/ε；其中，Cgs为栅源电容，Vgh为所述栅线高电压，Vgl为所述栅线低电压，d为像素电极和公共电极之间的间距，ε为像素电极和公共电极之间的介电系数。
6.根据权利要求1所述的阵列基板，其特征在于，位于同一列的各个像素电极与所述公共电极的垂直交叠部分的面积均相等。
7.一种阵列基板的制作方法，其特征在于，包括：
在基底上制作公共电极、多行栅线及多个像素电极；其中，各个像素电极与所述公共电极设置在不同层，每一像素电极与所述公共电极存在垂直交叠部分，且连接到同一行栅线的两个像素电极中，距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积，所述第一端为栅线接入栅极驱动信号的一端。
8.根据权利要求7所述的方法，其特征在于，所述在基底上制作公共电极，包括：
在与所述两个像素电极中每一个电极对应位置处的公共电极上均开设镂空部分，且在距离栅线第一端较远的像素电极对应位置处的公共电极上开设的镂空部分的面积大于在距离栅线第一端较近的像素电极对应位置处的公共电极上开设的镂空部分的面积，以使距离栅线第一端较远的像素电极与所述公共电极的垂直交叠部分的面积小于距离所述离栅线第一端较近的像素电极与所述公共电极的垂直交叠部分的面积。
9.根据权利要求7所述的方法，其特征在于，连接到同一行栅线的两个像素电极与所述公共电极的垂直交叠部分的面积之差与所述两个像素电极的跳变电压的倒数之差成正比；所述跳变电压为在栅线上的电压从栅线高电压降至栅线低电压时像素电极上产生的压降。
10.一种显示装置，其特征在于，包括权利要求1-6任一所述的阵列基板。
CN201610169955.9A 2016-03-23 2016-03-23 阵列基板及其制作方法、显示装置 Expired - Fee Related CN105742295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610169955.9A CN105742295B (zh) 2016-03-23 2016-03-23 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610169955.9A CN105742295B (zh) 2016-03-23 2016-03-23 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN105742295A true CN105742295A (zh) 2016-07-06
CN105742295B CN105742295B (zh) 2019-04-30

Family

ID=56251296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610169955.9A Expired - Fee Related CN105742295B (zh) 2016-03-23 2016-03-23 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN105742295B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684102A (zh) * 2017-02-16 2017-05-17 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
WO2019056992A1 (zh) * 2017-09-22 2019-03-28 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
WO2020220596A1 (zh) * 2019-04-28 2020-11-05 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
CN101140396A (zh) * 2006-09-08 2008-03-12 三星电子株式会社 液晶显示器装置
CN104102058A (zh) * 2014-07-02 2014-10-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897908B2 (en) * 2001-11-23 2005-05-24 Chi Mei Optoelectronics Corporation Liquid crystal display panel having reduced flicker
CN101140396A (zh) * 2006-09-08 2008-03-12 三星电子株式会社 液晶显示器装置
CN104102058A (zh) * 2014-07-02 2014-10-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684102A (zh) * 2017-02-16 2017-05-17 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
WO2018149144A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
US20190094637A1 (en) * 2017-02-16 2019-03-28 Boe Technology Group Co., Ltd. Array substrate, display panel and display device
CN106684102B (zh) * 2017-02-16 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
US10649289B2 (en) 2017-02-16 2020-05-12 Boe Technology Group Co., Ltd. Array substrate, display panel and display device
WO2019056992A1 (zh) * 2017-09-22 2019-03-28 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
US10921655B2 (en) 2017-09-22 2021-02-16 Chongqing Boe Optoelectronics Technology Co., Ltd. Pixel structure having multiple strip electrodes
WO2020220596A1 (zh) * 2019-04-28 2020-11-05 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN105742295B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104483792B (zh) 阵列基板及显示装置
CN103472647B (zh) 一种阵列基板、液晶显示面板及显示装置
CN204243040U (zh) 薄膜晶体管基板
CN101109881A (zh) 一种液晶显示面板及其制造方法
CN104297970B (zh) Goa 单元、阵列基板、显示装置及制作方法
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN103323995B (zh) 液晶阵列基板及电子装置
CN106449652B (zh) 阵列基板及其制造方法、显示面板和显示设备
US20130093984A1 (en) LCD Panel
CN108831302A (zh) 显示面板及显示装置
CN102368499B (zh) Tft阵列基板及液晶面板
CN104730792A (zh) 一种阵列基板和显示装置
CN103616785B (zh) 像素阵列
CN103676373A (zh) 一种阵列基板及其制备方法、显示装置
CN103185997A (zh) 像素结构及薄膜晶体管阵列基板
CN105742295A (zh) 阵列基板及其制作方法、显示装置
EP2741333A1 (en) Array substrate, driving method thereof and display device
CN204315573U (zh) 一种阵列基板、显示面板和显示装置
CN108873552A (zh) 一种电子纸显示基板、显示面板及显示装置
US20120112193A1 (en) Transistor array substrate
CN108983512B (zh) 薄膜晶体管阵列基板及液晶显示面板
CN110061062A (zh) Esd防护薄膜晶体管及esd防护结构
CN103268041B (zh) 液晶显示面板及其驱动方法
CN108899329A (zh) 像素阵列及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190430

CF01 Termination of patent right due to non-payment of annual fee