CN104155818A - 一种阵列基板及显示面板 - Google Patents

一种阵列基板及显示面板 Download PDF

Info

Publication number
CN104155818A
CN104155818A CN201410350526.2A CN201410350526A CN104155818A CN 104155818 A CN104155818 A CN 104155818A CN 201410350526 A CN201410350526 A CN 201410350526A CN 104155818 A CN104155818 A CN 104155818A
Authority
CN
China
Prior art keywords
insulation course
lead
wire
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410350526.2A
Other languages
English (en)
Inventor
马禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410350526.2A priority Critical patent/CN104155818A/zh
Publication of CN104155818A publication Critical patent/CN104155818A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种阵列基板及显示面板，属于液晶显示领域，本发明提供的阵列基板包括交叉设置的第一引线和第二引线，第一引线和第二引线分别位于不同层，且二者之间设有绝缘层，绝缘层包括位于第一引线和第二引线交叠的区域的第一绝缘层和位于交叠区域外的第二绝缘层，第一绝缘层用于减小第一引线和第二引线在二者交叠区域的耦合电容。上述阵列基板的第一绝缘层可以减小第一引线和第二引线之间的耦合电容，使第一引线和第二引线之间的信号干扰减小，从而有助于提高显示画面的品质。

Description

一种阵列基板及显示面板
技术领域
本发明涉及液晶显示技术领域，具体地，涉及一种阵列基板及显
示面板。
背景技术
在薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，以下简称为TFT-LCD)中，阵列基板上设有多行栅极线和多列数据线。多行栅极线和多列数据线分别沿阵列基板的横向和纵向依次设置。在相邻的两行栅极线和相邻的两列数据线之间的区域形成有像素电极和薄膜晶体管；其中，薄膜晶体管的栅极与栅极线连接，源极与数据线连接，漏极与像素电极连接。此外，在阵列基板上还设有公共电极线，用于向公共电极输出电压信号(Vcom信号)；具体地，公共电极线一般与栅极线平行设置。
在上述阵列基板中，在公共电极线与数据线，以及栅极线与数据线的交叠区域，会产生耦合电容；以公共电极线为例，该耦合电容会将Vcom信号拉偏，从而使Vcom信号不稳定且不均匀，导致公共电极上的电压不稳定，使TFT-LCD会出现闪烁、残像等不良，影响TFT-LCD的画面显示效果。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及显示面板，其可以减小交叉设置的第一引线和第二引线在其二者的交叠区域处产生的耦合电容，从而减小第一引线和第二引线之间的信号干扰，有助于提高显示画面的品质。
为实现本发明的目的而提供一种阵列基板，包括交叉设置的第一引线和第二引线，所述第一引线和第二引线分别位于不同层，且二者之间设有绝缘层，所述绝缘层包括位于所述第一引线和第二引线交叠的区域的第一绝缘层和位于上述交叠区域外的第二绝缘层，所述第一绝缘层用于减小所述第一引线和第二引线在二者交叠区域的耦合电容。
其中，所述第一绝缘层包括第一介质层，所述第一介质层的介电常数小于所述第二绝缘层的介电常数。
其中，所述第一介质层的厚度等于或大于所述第二绝缘层的厚度。
其中，所述第一绝缘层还包括第二介质层，所述第二介质层的材料与所述第二绝缘层的材料相同。
其中，所述第一介质层和第二介质层的厚度之和等于或大于所述第二绝缘层的厚度。
其中，所述第二介质层的厚度等于或大于所述第二绝缘层的厚度。
其中，所述第二绝缘层的材料为SiNx1。
其中，所述第一介质层的材料为SiO2；或者，所述第一介质层的材料为SiNx2，且x2＞x1。
其中，所述第一绝缘层的材料和第二绝缘层的材料相同，且所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
其中，所述第一引线为数据线，所述第二引线为公共电极线和/或栅极线。
作为另一个技术方案，本发明还提供一种显示面板，包括阵列基板，所述阵列基板采用本发明提供的上述阵列基板。
本发明具有以下有益效果：
本发明提供的阵列基板，与现有技术相比，其第一绝缘层可以减小第一引线和第二引线在二者交叠区域的耦合电容，从而减小第一引线和第二引线之间的信号干扰，进而有助于提高显示画面的品质。
本发明提供的显示面板，其采用本发明提供的上述阵列基板，可以减小第一引线和第二引线之间的耦合电容，从而减小二者之间的信号干扰，进而有助于提高显示面板显示画面的品质。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明第一实施例提供的阵列基板的示意图；
图2为图1所示阵列基板的绝缘层的示意图；
图3为图1所示阵列基板的另一种绝缘层的示意图；
图4为本发明第二实施例提供的阵列基板的示意图；
图5为第一介质层和第二介质层的厚度之和大于第二绝缘层的示意图；
图6为第二介质层的厚度等于第二绝缘层的厚度的示意图；
图7为本发明第三实施例提供的阵列基板的示意图；
图8为本发明第三实施例中制备绝缘层的示意图；
图9为本发明第四实施例提供的阵列基板的示意图。
附图标记说明
10：阵列基板；11：第一引线；12：第二引线；13：绝缘层；14：第一绝缘层；15：第二绝缘层；16：半色调掩模板；17：半透膜；18：玻璃基板；140：第一介质层；141：第二介质层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
请参看图1和图2，图1为本发明第一实施例提供的阵列基板的示意图；图2为图1所示阵列基板的绝缘层的示意图。阵列基板10包括玻璃基板18，以及在玻璃基板18上交叉设置的第一引线11和第二引线12，第一引线11和第二引线12分别位于不同层，且二者之间设有绝缘层13，绝缘层13包括位于第一引线11和第二引线12交叠的区域的第一绝缘层14和位于上述交叠区域外的第二绝缘层15，第一绝缘层14用于减小第一引线11和第二引线12在二者交叠区域的耦合电容。具体地，在本实施例中，第一引线11可以为数据线，第二引线12可以为公共电极线或栅极线。
具体地，第一绝缘层14包括第一介质层140，第一介质层140的介电常数小于第二绝缘层15的介电常数；并且，如图2所示，第一介质层140的厚度与第二绝缘层15的厚度相等。在本实施例中，优选地，第二绝缘层的材料为SiNx1，第一介质层140的材料为SiO2。
由于第一介质层140的材料和第二绝缘层15的材料为介电常数不同的材料，因此，在制备阵列基板10的构图工艺中，采用两次光刻(Mask)工艺来分别制备出第一介质层140和第二绝缘层15。并且，本实施例不对上述两次Mask工艺的顺序作任何限制。
在上述阵列基板10中，第一介质层140的介电常数小于第二绝缘层15的介电常数，与现有技术相比，可以减小第一引线11和第二引线12在二者的交叠区域的耦合电容，从而减小第一引线11和第二引线12之间的信号干扰，有助于提高显示画面的品质。具体地，以第一引线11为数据线，第二引线12为公共电极线为例，在二者之间的耦合电容降低时，可以提高Vcom信号的稳定性和均匀性，从而保证公共电极上电压的稳定性，进而可以提高显示画面的品质。
在本实施例中，第一介质层140的厚度等于第二绝缘层15的厚度，这样可以使绝缘层13在第一引线11和第二引线12的交叠区域具有平坦的表面，有助于进行构图工艺；但需要说明的是，在实际应用中，本发明并不限于此，在实际应用中，如图3所示，第一介质层140的厚度还可以大于第二绝缘层15的厚度；这样在第一介质层140的介电常数小于第二绝缘层15的介电常数的基础上，还增大了第一引线11和第二引线12在二者交叠区域处的距离(相比第一引线11和第二引线12在二者交叠区域外的距离)，而第一引线11和第二引线12之间的耦合电容的大小与二者之间的距离成反比，因而，这样可以进一步减小第一引线11和第二引线12在二者交叠区域处的耦合电容。
还需要说明的是，在本实施例中，第二绝缘层15的材料为SiNx1，第一介质层140的材料为SiO2，但本发明并不限于此，在实际应用中，若第二绝缘层15的材料为SiNx1，则第一介质层140的材料可以为介电常数小于SiNx1的介电常数，且绝缘的任何材料；例如，第一介质层140的材料为SiNx2，且其中氮的含量相比SiNx1中氮的含量更大，即：且x2＞x1。
图4为本发明第二实施例提供的阵列基板的示意图。如图4所示，本实施例提供的阵列基板10与上述第一实施例相比，同样包括第一引线11、第二引线12和绝缘层13，由于上述第一引线11、第二引线12和绝缘层13的结构和功能在上述第一实施例中已有了详细描述，在此不再赘述。
下面仅就本实施例提供的阵列基板10与上述第一实施例的不同之处进行描述。请参看图4，在本实施例中，第一绝缘层14除包括第一介质层140外，还包括第二介质层141，第二介质层141的材料与第二绝缘层15的材料相同。具体地，在制备阵列基板10的构图工艺中，通过一次Mask工艺，在玻璃基板上同时制备出第二介质层141与第二绝缘层15。
在本实施例中，如图4和图5所示，第一绝缘层14的厚度，即第一介质层140与第二介质层141的厚度之和可以等于或大于第二绝缘层15的厚度。在第一介质层140和第二介质层141的厚度之和与第二绝缘层15的厚度相等时，如图4所示，可以使绝缘层13在第一引线11和第二引线12的交叠区域具有平坦的表面；在第一介质层140和第二介质层141的厚度之和大于第二绝缘层15的厚度时，如图5所示，可以增大第一引线11和第二引线12在二者交叠区域处的距离，进一步减小第一引线11和第二引线12之间的耦合电容。
优选地，在本实施例中，如图6所示，第二介质层141的厚度与第二绝缘层的厚度相等。
在本实施例中，第一绝缘层14包括第一介质层140和第二介质层141，其中，第一介质层140的介电常数小于第二绝缘层15的介电常数，第二介质层141的介电常数与第二绝缘层15的介电常数相等，因此，与现有技术相比，这样可以减小第一引线11和第二引线12在二者交叠区域的耦合电容，减小第一引线11和第二引线12之间的信号干扰，从而有助于提高画面的显示品质。
图7为本发明第三实施例提供的阵列基板的示意图。如图7所示，本实施例提供的阵列基板10与上述第一、第二实施例相比，同样包括第一引线11、第二引线12和绝缘层13，由于上述第一引线11、第二引线12和绝缘层13的结构和功能在上述第一实施例中已有了详细描述，在此不再赘述。
下面仅就本实施例提供的阵列基板10与上述第一、第二实施例的不同之处进行详细描述。请参看图7，在本实施例中，第一绝缘层14的材料和第二绝缘层15的材料相同，且第一绝缘层14的厚度大于第二绝缘层15的厚度。由于第一引线11和第二引线12之间的耦合电容与二者之间的距离成反比，因此，与现有技术相比，这样设置可以减小第一引线11和第二引线12在二者交叠区域的耦合电容，从而可以减小第一引线11和第二引线12之间的信号干扰，有助于提高画面的显示品质。
在制备阵列基板10的构图工艺中，通过一次Mask工艺在玻璃基板上制备出第一绝缘层14和第二绝缘层15。具体地，如图8所示，在该Mask工艺中，使用半色调掩模板(Half tone mask，简称为HTM)16，并使HTM16上的半透膜17处于与第一引线11和第二引线12交叠的区域，使该交叠区域在曝光过程中不完全曝光，从而，经过后续的刻蚀步骤，可以在第一引线11和第二引线12的交叠区域处，获得厚度大于第二绝缘层15的第一绝缘层14。
图9为本发明第四实施例提供的阵列基板的示意图。如图9所示，本实施例提供的阵列基板10与上述第一、第二和第三实施例相比，同样包括第一引线11、第二引线12和绝缘层13，由于上述第一引线11、第二引线12和绝缘层13的结构和功能在上述第一实施例中已有了详细描述，在此不再赘述。
下面仅就本实施例提供的阵列基板10与上述第一、第二和第三实施例的不同之处进行详细描述。请参看图9，在本实施例中，第一绝缘层14包括第一介质层140和第二介质层141；其中，第一介质层140的介电常数小于第二绝缘层15的介电常数；第二介质层141的材料与第二绝缘层15的材料相同，并且，第二介质层141的厚度大于第二绝缘层15的厚度。
上述阵列基板10中，第一介质层140的介电常数小于第二绝缘层15的介电常数，可以减小第一引线11和第二引线12在二者的交叠区域的耦合电容；第二介质层141的材料与第二绝缘层15的材料相同，且第二介质层141的厚度大于第二绝缘层15的厚度，使在第一引线11和第二引线12的交叠区域，二者之间的距离增大，从而可以进一步减小第一引线11和第二引线12在二者的交叠区域的耦合电容。
在本实施例中，通过一次Mask工艺在玻璃基板上制备出第二绝缘层15和第二介质层141，该Mask工艺为与本发明第三实施例相同的Mask工艺，经过该Mask工艺，在第一引线11和第二引线12的交叠区域制备出厚度大于第二绝缘层15的第二介质层141。通过另一次Mask工艺，在玻璃基板上制备出第一介质层140。并且，本实施例不对上述两次Mask工艺的顺序作任何限制。
综上所述，本发明上述实施例提供的阵列基板10，与现有技术相比，其第一绝缘层14可以减小第一引线11和第二引线12在二者交叠区域的耦合电容，从而减小第一引线11和第二引线12之间的信号干扰，进而有助于提高显示画面的品质。
作为另一个技术方案，本发明实施例还提供一种显示面板，包括阵列基板，该阵列基板采用本发明上述实施例提供的阵列基板。
本发明实施例提供的显示面板，其采用本发明上述实施例提供的阵列基板，可以减小第一引线和第二引线之间的耦合电容，从而减小二者之间的信号干扰，进而有助于提高显示面板显示画面的品质。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种阵列基板，包括交叉设置的第一引线和第二引线，所述第一引线和第二引线分别位于不同层，且二者之间设有绝缘层，其特征在于，所述绝缘层包括位于所述第一引线和第二引线交叠的区域的第一绝缘层和位于上述交叠区域外的第二绝缘层，所述第一绝缘层用于减小所述第一引线和第二引线在二者交叠区域的耦合电容。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层包括第一介质层，所述第一介质层的介电常数小于所述第二绝缘层的介电常数。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一介质层的厚度等于或大于所述第二绝缘层的厚度。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一绝缘层还包括第二介质层，所述第二介质层的材料与所述第二绝缘层的材料相同。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一介质层和第二介质层的厚度之和等于或大于所述第二绝缘层的厚度。
6.根据权利要求4或5所述的阵列基板，其特征在于，所述第二介质层的厚度等于或大于所述第二绝缘层的厚度。
7.根据权利要求2所述的阵列基板，其特征在于，所述第二绝缘层的材料为SiNx1。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一介质层的材料为SiO2；或者
所述第一介质层的材料为SiNx2，且x2＞x1。
9.根据权利要求1所述的阵列基板，其特征在于，所述第一绝缘层的材料和第二绝缘层的材料相同，且所述第一绝缘层的厚度大于所述第二绝缘层的厚度。
10.根据权利要求1所述的阵列基板，其特征在于，所述第一引线为数据线，所述第二引线为公共电极线和/或栅极线。
11.一种显示面板，包括阵列基板，其特征在于，所述阵列基板采用权利要求1-10中任意一项所述的阵列基板。
CN201410350526.2A 2014-07-22 2014-07-22 一种阵列基板及显示面板 Pending CN104155818A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410350526.2A CN104155818A (zh) 2014-07-22 2014-07-22 一种阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410350526.2A CN104155818A (zh) 2014-07-22 2014-07-22 一种阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN104155818A true CN104155818A (zh) 2014-11-19

Family

ID=51881357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410350526.2A Pending CN104155818A (zh) 2014-07-22 2014-07-22 一种阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN104155818A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104571720A (zh) * 2015-02-06 2015-04-29 京东方科技集团股份有限公司 一种阵列基板、内嵌式触摸面板和显示装置
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN107085335A (zh) * 2017-04-20 2017-08-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN107490913A (zh) * 2015-04-01 2017-12-19 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN109817691A (zh) * 2019-02-28 2019-05-28 上海天马微电子有限公司 显示面板及显示装置
WO2020155411A1 (zh) * 2019-01-29 2020-08-06 深圳市华星光电技术有限公司 阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945413A (zh) * 2005-09-15 2007-04-11 三星电子株式会社 液晶显示器
CN101101892A (zh) * 2007-07-05 2008-01-09 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN101354507A (zh) * 2007-07-26 2009-01-28 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN101764091A (zh) * 2008-12-25 2010-06-30 株式会社半导体能源研究所 半导体设备及其制造方法
US20120229747A1 (en) * 2011-03-11 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102854678A (zh) * 2012-09-11 2013-01-02 友达光电股份有限公司 一种可提高画面解析度的立体显示设备及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945413A (zh) * 2005-09-15 2007-04-11 三星电子株式会社 液晶显示器
CN101101892A (zh) * 2007-07-05 2008-01-09 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN101354507A (zh) * 2007-07-26 2009-01-28 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN101764091A (zh) * 2008-12-25 2010-06-30 株式会社半导体能源研究所 半导体设备及其制造方法
US20120229747A1 (en) * 2011-03-11 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102854678A (zh) * 2012-09-11 2013-01-02 友达光电股份有限公司 一种可提高画面解析度的立体显示设备及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104571720A (zh) * 2015-02-06 2015-04-29 京东方科技集团股份有限公司 一种阵列基板、内嵌式触摸面板和显示装置
WO2016123964A1 (zh) * 2015-02-06 2016-08-11 京东方科技集团股份有限公司 阵列基板、内嵌式触摸面板和显示装置
CN104571720B (zh) * 2015-02-06 2017-07-07 京东方科技集团股份有限公司 一种阵列基板、内嵌式触摸面板和显示装置
US10198119B2 (en) 2015-02-06 2019-02-05 Boe Technology Group Co., Ltd. Array substrate having a gate insulation layer, in-cell touch panel and display device
CN107490913A (zh) * 2015-04-01 2017-12-19 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN107490913B (zh) * 2015-04-01 2020-11-13 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN107085335A (zh) * 2017-04-20 2017-08-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法
WO2020155411A1 (zh) * 2019-01-29 2020-08-06 深圳市华星光电技术有限公司 阵列基板
CN109817691A (zh) * 2019-02-28 2019-05-28 上海天马微电子有限公司 显示面板及显示装置
CN109817691B (zh) * 2019-02-28 2021-04-30 上海天马微电子有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
CN104155818A (zh) 一种阵列基板及显示面板
CN104881170A (zh) 一种阵列基板、显示面板、显示装置及制作方法
CN102253548B (zh) 影像显示系统
CN103777418A (zh) 一种阵列基板、液晶显示面板及显示装置
GB2532621A (en) Array substrate and liquid crystal display device
CN204945586U (zh) 一种阵列基板、内嵌式触摸屏及显示装置
CN102544110B (zh) 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器
CN108415200B (zh) 低色偏像素单元及其设计方法
WO2016065798A1 (zh) 阵列基板及其制造方法、显示装置
CN103792749A (zh) 阵列基板及显示装置
JP2018506739A (ja) 液晶表示パネル及び装置
US9356053B2 (en) Thin film transistor array substrate and driving method therefor as well as liquid crystal display
CN103336396A (zh) 阵列基板及其制造方法和显示装置
CN205657056U (zh) 阵列基板与显示装置
CN104978939A (zh) 液晶显示装置及其公共电压补偿方法
CN102621756A (zh) 液晶显示装置及其显示面板
CN104900201A (zh) 液晶显示装置及其公共电压补偿方法
CN108490666B (zh) 显示装置及其阵列基板
CN103941453A (zh) 一种阵列基板、显示面板和显示装置
CN204406009U (zh) 阵列基板和显示装置
US9082669B2 (en) Array substrate and preparation method thereof, display panel and display device
CN105097898A (zh) 一种薄膜晶体管、阵列基板及显示装置
CN103995387B (zh) 阵列基板及显示装置
US9971211B2 (en) Array substrate and display device
CN105742295A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141119

RJ01 Rejection of invention patent application after publication