CN201392443Y - 液晶显示装置 - Google Patents

Abstract

本实用新型公开一种液晶显示装置，该液晶显示装置包括：上基板；下基板，与上基板呈面向设置，在下基板上设置多条栅极线、数据线及共用线，所述多条栅极线与所述多条数据线彼此垂直并定义若干像素区域，每个像素区域进一步包括：像素电极；共用电极，与像素电极交错排列；第一薄膜晶体管，用以控制像素电极并输入信号；第二薄膜晶体管，用以控制共用电极并输入信号；液晶层，夹持于上基板与下基板之间；其中，当所述第一薄膜晶体管关断时，所述第二薄膜晶体管也同时关断。通过该结构设计，可以不需要再通过共用线提供的电位来调节一整行栅极线上的馈通电位降，故而不会产生直流残留的现象，即从根本上解决了残影的问题。

Description

液晶显示装置

所属技术领域

本实用新型涉及一种液晶显示装置，尤其涉及一种可以减少馈通电位降的液晶显示装置。

背景技术

IPS(In-plane switch)液晶显示模式是一种广视角的液晶显示模式。由于其视角特性优异，所以在液晶显示产品，尤其是在大尺寸液晶显示产品中得到了广泛的应用。IPS技术是一种通过液晶分子依侧向电场在面内翻转以造成不同的光程差，从而实现光的透过率各异的液晶显示模式。最初的IPS液晶显示模式的设计是将条状的共用电极和像素电极布置在同一平面上。

FFS(Fringe field switch)模式的液晶显示装置采用像素电极与共用电极夹持绝缘层分离重叠排列而成。FFS模式主要解决IPS模式固有的开口率低造成透光少的问题，并降低了功耗。这两者在显示原理上基本相同，都是采用侧向电场实现液晶分子的旋转达到显示的效果。相比于IPS模式，在制造过程中FFS模式具有更高的良率，同时产品具有更好的显示效果。

现有IPS模式与FFS模式存在的最大问题是残影问题。随着显示装置工作时间的增加，部分被极化而产生的电荷由于像素中电流直流分量的存在而钉扎在介质层表面，具体而言，主要是针扎在取向膜上，从而使像素内部无法实现电中性。产生直流残留后，显示的图象会发生变化，即产生残影。

现以FFS模式的液晶显示装置为例分析其残影形成的原因。

如图1所示，并参阅图2，FFS模式的第三液晶显示装置3包括第三上基板300，与第三上基板300呈面向设置的第三下基板310，及夹持于第三上基板300和第三下基板310之间的第三液晶层320。FFS模式的第三液晶显示装置3的第三下基板310包括若干第三像素区域330。在第三下基板310的任一第三像素区域330上成型梳状的第三像素电极331。在所述第三像素电极331的下侧，即背向第三上基板300的一侧成型第三共用电极332。所述第三像素电极331与所述第三共用电极332用第三绝缘层333间隔。在加电时，第三像素电极331与第三共用电极332之间形成第三侧向电场340。第三液晶层320的液晶分子在所述第三侧向电场340的作用下，在面内旋转，而实现图像显示。

如图3所示，并结合参阅图1，其中，图3为第三液晶显示装置3的等效电路原理示意图。在现有的第三液晶显示装置3的驱动电路中，由于控制第三像素电极331并为其充电的第三薄膜晶体管350在导通和关闭时的电位差异很大，即Vgon与Vgoff之间的差异很大，则在第三薄膜晶体管350从导通状态到关闭状态的过程中，电性连接于第三栅极线360的第三薄膜晶体管350的栅极电位将发生变化。定义第三薄膜晶体管350的栅极与第三薄膜晶体管350的源极(s)之间形成第三寄生电容370。则第三寄生电容370电势差也将随第三薄膜晶体管350的栅极电位的变化而相应变化。其中，所述第三薄膜晶体管350的源极(s)与所述第三像素电极331的电位相等。在第三像素区域330中第三寄生电容370与第三存储电容380以及第三液晶电容390是并联的，则第三寄生电容370上电压的变化势必会带来第三液晶电容390上电位的变化，从而对显示的灰阶信息产生影响。

请继续参阅图3，为了避免由于第三薄膜晶体管350的关闭而导致的像素显示灰阶电压的变化对显示效果影响，通常的做法是采用调整为第三共用电极332提供电位信号的第三共用线334的电位进行补偿，从而不对灰阶信号产生影响。但这种补偿方式也将带来新的问题：由于第三共用电极332在第三下基板310内是保持一致的，则只能采取第三共用电极332电位行频反转的模式，对每行第三像素电极331的电位进行整体补偿。而由于第三液晶层320的液晶分子的各向异性，在对第三像素区域330加电与不加电的情况下第三液晶层320的液晶的介电常数ε是不同的，且界于ε//与ε⊥之间。则采用同一第三共用线334提供的电位对一行内的第三像素电极331的电位进行补偿时，只能针对一个特定的ε值进行精确的补正，而其他ε值的像素的显示灰阶特性只是较补正前得到改善。在改善显示的灰阶特性的同时，由于前述的第三共用线334提供的电位只能补正某些ε值的第三像素电极331，对于其他ε值的第三像素电极331而言，该第三像素区域330上将受到一个长时间的直流电压分量。虽然第三共用线334提供的电位是正负极性反转的，但是由于第三栅极线360的电位差引起的馈通电位降始终是同方向的，则第三用线334提供的电位信号在正、负电位时都要向负电位方向移动以补正馈通电位降对第三像素电极331电位造成的影响，第三像素区域330上的直流电压分量由此产生。

请参阅图4(a)和图4(b)，并结合参阅图1，随着FFS模式的第三液晶显示装置3工作时间的增加，部分被极化而产生的电荷由于第三上基板300与第三下基板310之间电流直流分量的存在而钉扎在介质层表面，具体而言，主要钉扎在第三上基板300的取向膜(未图示)上，从而使FFS模式的第三液晶显示装置3内部无法实现电中性。产生直流残留后，显示的图象会发生变化，即产生残影。

请继续参阅图4(a)与图4(b)，残影出现的具体原因以常白型显示为例可分析为：在存在直流残留的情况下，由于白色部分410不需要施加电压而黑色图案部分420则需施加电压。经过一段时间以后，施加电压的黑色图案部分420离子已经钉扎在介质表面上，而未施加电压的白色部分410离子未向介质表面移动。此时施加相同的电压后原本期望会显示出灰阶相同的全灰色画面430，但黑色图案部分420由于直流残留的内部电场而改变了施加电压的效果，在灰色画面430中可以看出之前的白色部分410和黑色图案部分420，也可以说是前一画面留下了残影。

针对现有技术所存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本实用新型液晶显示装置的产生。

发明内容

本实用新型的目的是针对现有技术存在的缺陷提供一种可以减少馈通电位降的液晶显示装置。

所述液晶显示装置包括：上基板；下基板，与上基板呈面向设置，在下基板上设置多条栅极线、数据线及共用线，所述多条栅极线与所述多条数据线彼此垂直并定义若干像素区域，每个像素区域进一步包括：像素电极；共用电极，与像素电极交错排列；第一薄膜晶体管，用以控制像素电极并输入信号；第二薄膜晶体管，用以控制共用电极并输入信号；液晶层，夹持于上基板与下基板之间；其中，当所述第一薄膜晶体管关断时，所述第二薄膜晶体管也同时关断。

如上所述，通过该液晶显示装置的结构设计，在同时关闭第一薄膜晶体管和第二薄膜晶体管时，即栅极线的电位从Vgon变化到Vgoff时，由第一薄膜晶体管产生的馈通电位降和第二薄膜晶体管产生的馈通电位降的大小相等，即像素区域内的像素电极的电位与共用电极的电位下降相同的大小，进而不需要再通过共用线提供的电位来调节一整行栅极线上的馈通电位降，故而不会产生直流残留的现象，即从根本上解决了残影的问题，并且可以实现针对每个像素进行补偿，避免了现有补偿方法只能对整行像素进行补偿而带来的补偿不精准的问题。

附图说明

图1为现有FFS模式液晶显示装置的剖面示意图。

图2为现有FFS模式液晶显示装置的下基板上一个像素的立体结构示意图。

图3为现有FFS模式液晶显示装置的等效电路原理示意图。

图4(a)与图4(b)为现有FFS模式液晶显示装置在长时间工作后产生残影的示意图。

图5为本实用新型FFS模式液晶显示装置的剖面示意图。

图6为本实用新型FFS模式液晶显示装置的下基板的立体结构示意图。

图7为本实用新型FFS模式液晶显示装置的下基板上一个像素区域内的电极结构示意图。

图8为本实用新型FFS模式液晶显示装置的下基板的侧视图。

图9为本实用新型FFS模式液晶显示装置的等效电路原理图。

图10为本实用新型IPS模式液晶显示装置的下基板上一个像素区域内的电极结构示意图。

图11为本实用新型IPS模式液晶显示装置的立体结构示意图。

图中各组件的附图标记说明如下：

【现有技术】

第三液晶显示装置    3

第三上基板          300    第三下基板      310

第三液晶层          320    第三像素区域    330

第三像素电极        331    第三共用电极    332

第三绝缘层        333    第三共用线        334

第三侧向电场      340    第三薄膜晶体管    350

第三栅极线        360    第三寄生电容      370

第三存储电容      380    第三液晶电容      390

白色部分          410    黑色图案部分      420

灰色部分          430

【本实用新型】

第一液晶显示装置  1

上基板            100    下基板            110

数据线            111    栅极线            112

像素区域          113    第一像素电极      114

第一共用电极      115    第一绝缘层        116

液晶层            120    第一薄膜晶体管    130

第一寄生电容      131    第二薄膜晶体管    140

第二寄生电容      141    共用线            150

液晶电容          160    存储电容          170

第二液晶显示装置  2

第二像素电极      214    第二共用电极      215

具体实施方式

为详细说明本实用新型的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合图式予以详细说明。

第一实施例

请参阅图5，并结合参阅图6，FFS(Fringe field switch)模式的第一液晶显示装置1包括上基板100，与上基板100呈面向设置的下基板110，及夹持于所述上基板100与所述下基板110之间的液晶层120。在第一液晶显示装置1的下基板110上布置着若干相互垂直的数据线111和栅极线112。所述数据线111和所述栅极线112定义若干像素区域113。

请参阅图7，并结合参阅图5与图9，其中，图9为FFS模式的第一液晶显示装置1的等效电路原理图。在下基板110的每个像素区域113内成型梳状第一像素电极114。梳状第一像素电极114与第一薄膜晶体管130电性连接。定义第一薄膜晶体管130的栅极与第一薄膜晶体管130的源极(s)之间形成的电容为第一寄生电容131。在加电后，第一薄膜晶体管130用以为梳状第一像素电极114充电。在梳状第一像素电极114的下侧，即第一像素电极114的背向液晶层120的一侧，对应于每个像素区域113间隔形成若干第一共用电极115。第一共用电极115与第一像素电极114之间用第一绝缘层116间隔。第一共用电极115与第二薄膜晶体管140电性连接。定义第二薄膜晶体管140的栅极与第二薄膜晶体管140的源极(s)之间形成的电容为第二寄生电容141。所述第二薄膜晶体管140的第二寄生电容141的大小与所述第一薄膜晶体管130的第一寄生电容131的大小相等。加电后，在每个像素区域113内，第二薄膜晶体管140为第一共用电极113充电。同时，所述间隔形成的第一共用电极115与用以为第一共用电极113提供电位信号的共用线150电性连接。

请继续参阅图7，并结合参阅图8，其中，图7示出了下基板110的其中一个像素区域113内的电极结构示意图。在下基板110的每个像素区域113内成型梳状第一像素电极114。梳状第一像素电极114与第一薄膜晶体管130电性连接。其中，第一薄膜晶体管130的栅极与栅极线112电性连接。第一薄膜晶体管130的源极(s)与第一像素电极114电性连接。第一薄膜晶体管140的漏极(d)与数据线111电性连接。在加电后，第一薄膜晶体管130用以为梳状第一像素电极114充电。在梳状第一像素电极114的下侧，即第一像素电极114的背向液晶层120的一侧，对应于每个像素区域113间隔形成若干第一共用电极115。第一共用电极115与第一像素电极114之间用第一绝缘层116间隔。第一共用电极115与第二薄膜晶体管140电性连接。其中，第二薄膜晶体管140的栅极与栅极线112电性连接。第二薄膜晶体管140的源极(s)与第一共用电极115电性连接。第二薄膜晶体管140的漏极(d)与共用线150电性连接。在加电后，第二薄膜晶体管140用以为第一共用电极115充电。

请参阅图9，图9为FFS(Fringe field switch)模式的第一液晶显示装置1的等效电路原理示意图。其中，第一液晶显示装置1包含液晶电容160与存储电容170。液晶电容160、存储电容170、第一寄生电容131及第二寄生电容141为并联方式连接。其中第一寄生电容131与第二寄生电容141大小相等。

通过上述设计，当第一薄膜晶体管130从导通状态到关闭状态时，即栅极线112上的电位从Vgon变化到Vgoff时，同时相应的控制第二薄膜晶体管140，具体而言，即同时将第二薄膜晶体管140也从导通状态变化为关闭状态，则因第一薄膜晶体管130的第一寄生电容131产生的馈通电位降与第二薄膜晶体管140的第二寄生电容141产生的馈通电位降大小相等。解决了因利用共用线150提供的电位对液晶电容160的电位下降的大小进行补正所带来的直流残影问题，并且可以实现针对每个像素进行补偿，避免了现有补偿方法只能对整行像素进行补偿而带来的补偿不精准的问题。

在第一液晶显示装置1的驱动电路中，用以为第一像素电极114充电的第一薄膜晶体管130与数据线111电性连接。用以为第一共用电极115充电的第二薄膜晶体管140与共用线150电性连接。且所述共用线150的电位与数据线111的电位大小不同，因而对于每个像素区域113而言，所产生的馈通电位降大小也不尽相同。具体而言，在现有的驱动方式中，连接第一共用电极115的共用线150所提供的共用电压与连接第一像素电极114的数据线111的灰阶电压均采用行频反转，共用电压与灰阶电压变化的区间范围相同。在此情况下，所述FFS模式第一液晶显示装置1工作一段相当长的时间后，则共用线150的电位的平均值与数据线111的电位的平均值保持相同。例如，灰阶电压的范围为0V～5V，共用电压也按照0V～5V～0V～5V的方式变化，此时，其电位的平均值均为2.5V。则对于直流残影这种由于长时间在直流残留下进行工作所导致的现象而言，像素区域113内的第一共用电极115与第一像素电极114的馈通电位降保持一致。在有馈通电位降产生时，液晶电容160与存储电容170中的电势差将不发生变化。即当第一薄膜晶体管130和第二薄膜晶体管140同时从导通状态到关闭的状态时，第一薄膜晶体管120的第一寄生电容121发生变化，第二薄膜晶体管140的第二寄生电容141也发生变化，且其变化保持一致。从而可以单独的补偿每个像素区域113内的馈通电位降。在每个像素区域113内，每个像素区域113内的馈通电位降得到单独的补偿后，不再需要通过共用线150提供的电位调节一整行栅极线112上的馈通电位降，故而不会产生直流残留的现象，即从根本上解决了残影的问题。

第二实施例

下面参照图9、图10及图11说明本实用新型的第二实施例。第二实施例与第一实施例的不同在于第二实施例的液晶显示装置为IPS模式的液晶显示装置。与第一实施例中相同的部分使用相同的附图标记，并在此不再赘述。

请参阅图10，并结合参阅图11，IPS(In Plane Switching)模式的第二液晶显示装置2包括上基板100，与上基板100呈面向设置的下基板110，及夹持于所述上基板100与所述下基板110之间的液晶层120。在液晶显示装置2的下基板110上布置着若干相互垂直的数据线111和栅极线112。所述数据线111和所述栅极线112定义若干像素区域113。

请继续参阅图10，在下基板110的每个像素区域113的共平面内间隔的成型梳状第二像素电极214与第二共用电极215。其中，梳状第二像素电极214与第一薄膜晶体管130电性连接。定义第一薄膜晶体管130的栅极与第一薄膜晶体管130的源极(s)之间形成的电容为第一寄生电容131。在加电后，第一薄膜晶体管130用以为梳状第二像素电极214充电。与梳状第二像素电极214共面且间隔形成的若干第二共用电极215与第二薄膜晶体管140电性连接。定义第二薄膜晶体管140的栅极与第二薄膜晶体管140的源极(s)之间形成的电容为第二寄生电容141。所述第二薄膜晶体管140的第二寄生电容141的大小与所述第一薄膜晶体管130的第一寄生电容131的大小相同。加电后，在每个像素区域113内，第二薄膜晶体管140均为第二共用电极215充电。同时，所述间隔形成的第二共用电极215与用以为第二共用电极215提供电位信号的共用线150电性连接。

请继续参阅图10，在下基板110的每个像素区域113内成型梳状第二像素电极214。梳状第二像素电极214与第一薄膜晶体管130电性连接。其中，第一薄膜晶体管130的栅极与栅极线112电性连接。第一薄膜晶体管130的源极(s)与第二像素电极214电性连接。第一薄膜晶体管140的漏极(d)与数据线111电性连接。在加电后，第一薄膜晶体管130用以为梳状第二像素电极214充电。与梳状第二像素电极214共面且间隔形成的若干第二共用电极215与第二薄膜晶体管140电性连接。其中，第二薄膜晶体管140的栅极与栅极线112电性连接。第二薄膜晶体管140的源极(s)与第二共用电极215电性连接。第二薄膜晶体管140的漏极(d)与共用线150电性连接。在加电后，第二薄膜晶体管150用以为第二共用电极215充电。

请参阅图9，图9亦为IPS(In Plane Switching)模式的第二液晶显示装置2的等效电路原理示意图。其中，第二液晶显示装置2包含液晶电容160与存储电容170。液晶电容160、存储电容170、第一寄生电容130及第二寄生电容141为并联方式连接。其中第一寄生电容131与第二寄生电容141大小相等。

通过上述设计，当第一薄膜晶体管130从导通状态到关闭状态时，即栅极线112上的电位从Vgon变化到Vgoff时，同时相应的控制第二薄膜晶体管140，具体而言，即同时将第二薄膜晶体管140亦从导通状态变化为关闭状态，则因第一薄膜晶体管130的第一寄生电容131产生的馈通电位降与第二薄膜晶体管140的第二寄生电容141产生的馈通电位降大小相等。解决了因利用共用线150进行补正时所带来的直流残影问题。

综上所述，通过该液晶显示装置的结构设计，在同时关闭第一薄膜晶体管和第二薄膜晶体管时，即栅极线的电位从Vgon变化到Vgoff时，由第一薄膜晶体管产生的馈通电位降和第二薄膜晶体管产生的馈通电位降的大小相等，即像素区域内的像素电极的电位与共用电极的电位下降相同的大小，进而不需要再通过共用线提供的电位来调节一整行栅极线上的馈通电位降，故而不会产生直流残留的现象，即从根本上解决了残影的问题。同时，由于针对每个像素进行补偿，可以更精准的进行补偿。

本领域技术人员均应了解，在不脱离本实用新型的精神或范围的情况下，可以对本实用新型进行各种修改和变型。因而，如果任何修改和变型落入所附权利要求书以及等同物的保护范围内时，认为本实用新型涵盖这些修改和变型。

Claims (10)

1.一种液晶显示装置，包括：

上基板；

下基板，与上基板呈面向设置，在下基板上设置多条栅极线、数据线及共用线，所述多条栅极线与所述多条数据线彼此垂直并定义若干像素区域，每个像素区域进一步包括：

像素电极；

共用电极，与像素电极交错排列；

第一薄膜晶体管，控制像素电极，以为像素电极输入信号；

第二薄膜晶体管，控制共用电极，以为共用电极输入信号；

液晶层，夹持于上基板与下基板之间；

其特征在于，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极均与所述栅极线相连。

2.根据权利要求1所述的液晶显示装置，其中，液晶层的液晶分子的介电各向异性为正。

3.根据权利要求1所述的液晶显示装置，其中，在未加电时，液晶分子平行于上基板与下基板排列。

4.根据权利要求1所述的液晶显示装置，其中，第一薄膜晶体管的栅极与第二薄膜晶体管的栅极均与栅极线相连。

5.根据权利要求1所述的液晶显示装置，其中，所述共用电极与所述像素电极形成在不同层，并且在像素电极与共用电极之间设置绝缘层。

6.根据权利要求1所述的液晶显示装置，其中，分别为所述共用电极与所述像素电极形成在相同层，并且在像素电极与共用电极之间设置绝缘层。

7.根据权利要求5或权利要求6所述的液晶显示装置，其中，所述共用电极与所述像素电极施加不同信号，以在上基板与下基板之间形成侧向电场。

8.根据权利要求1所述的液晶显示装置，其中，所述第一薄膜晶体管的漏极与数据线连接，并且第一薄膜晶体管的源极与像素电极连接。

9.根据权利要求1所述的液晶显示装置，其中，所述第二薄膜晶体管的漏极与共用线连接，并且第二薄膜晶体管的源极与共用电极电性连接。

10.根据权利要求1所述的液晶显示装置，其中，当关断第一薄膜晶体管和第二薄膜晶体管时，在第一薄膜晶体管侧产生的寄生电容与第二薄膜晶体管侧产生的寄生电容相等。

Images