KR101278003B1

KR101278003B1 - 액정표시패널과 그 구동방법

Info

Publication number: KR101278003B1
Application number: KR1020060026093A
Authority: KR
Inventors: 문수환; 김도헌; 채지은
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-03-22
Filing date: 2006-03-22
Publication date: 2013-06-27
Also published as: KR20070095639A

Abstract

본 발명은 데이터 라인 수를 절감함과 아울러 개구율을 향상시킬 수 있는 액정표시패널과 그 구동방법에 관한 것이다.

본 발명에 따른 액정표시패널은 데이터 라인과; 상기 데이터 라인과 교차되고 각각 제1 게이트 라인과 제2 게이트 라인을 포함하는 게이트 라인쌍과; 상기 데이터 라인의 일측에 배치되고 제1 화소 전극을 가지는 제1 화소 영역과; 상기 데이터 라인의 타측에 배치되고 제2 화소 전극을 가지는 제2 화소 영역과; 상기 제1 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제1 화소 전극에 데이터 전압을 공급하기 위한 제1 박막 트랜지스터와; 상기 제2 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제2 화소 전극에 데이터 전압을 공급하기 위한 제2 박막 트랜지스터와; 상기 제1 화소 전극과 상기 제2 게이트 라인 사이에 형성되는 제1 스토리지 캐패시터와; 상기 제2 화소 전극과 상기 제1 게이트 라인 사이에 형성되는 제2 스토리지 캐패시터를 구비한다.

Description

액정표시패널과 그 구동방법{LIQUID CRYSTAL DISPLAY PANNEL AND DRIVING METHOD THEREOF}

도 1은 종래의 액정표시장치를 간략하게 나타낸 도면.

도 2는 종래 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 평면도.

도 3은 도 2의 "Ⅰ-Ⅰ'"선을 따라 절취하여 도시한 단면도.

도 4는 본 발명의 실시 예에 따른 액정표시장치를 간락하게 나타낸 도면.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 평면도.

도 6은 도 5의 "Ⅱ-Ⅱ'"선을 따라 절취하여 도시한 단면도.

도 7은 본 발명의 실시 예에 따른 액정표시장치의 제1 구동방법을 나타내는 파형도.

도 8은 본 발명의 실시 예에 따른 액정표시장치의 제2 구동방법을 나타내는 파형도.

<도면의 주요 부분에 대한 부호의 설명>

1, 101 : 데이터 구동회로 2, 102 : 게이트 라인

3, 103 : 게이트 구동회로 4, 104 : 데이터 라인

5, 105 : 액정표시패널 6, 106 : 박막 트랜지스터

8, 108 : 게이트 전극 10, 110 : 소스 전극

12, 112 : 드레인 전극 13, 113 : 드레인 접촉홀

14, 114 : 화소 전극 20, 120 : 스토리지 캐패시터

21 : 스토리지 접촉홀 22 : 스토리지 전극

45, 145 : 하부 기판 46, 146 : 게이트 절연막

48, 148 : 활성층 50, 150 : 오믹 접촉층

52, 152 : 보호막

본 발명은 액정표시패널과 그 구동방법에 관한 것으로, 특히 데이터 라인 수를 절감함과 아울러 개구율을 향상시킬 수 있는 액정표시패널과 그 구동방법에 관한 것이다.

일반적으로, 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 따라 사무자동화기기, 오디오/비디오 기기 등에 이용되고 있다.

이러한 액정표시장치는 액정표시패널에 매트릭스 형태로 배열되어진 다수의 제어용 스위치들에 인가되는 신호에 따라 광빔의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.

이를 위하여, 액정표시장치는 도 1에 도시된 바와 같이 액정셀(Clc)들이 매트릭스 형태로 배열되어진 액정표시패널(5)과, 액정표시패널(5)을 구동하기 위한 구동회로(1, 3)를 구비한다.

액정표시패널(5)은 서로 대향하는 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과, 두 기판 사이에 매트릭스 형태로 배열되는 액정셀(Clc)들을 구비한다.

박막 트랜지스터 어레이 기판은 교차되게 배열되는 데이터 라인들(D1 내지 Dm) 및 게이트 라인들(G1 내지 Gn)과, 그 교차부마다 스위칭 소자로 형성된 박막 트랜지스터(TFT)와, 액정셀(Clc) 단위로 형성되어 박막 트랜지스터(TFT)에 접속된 화소 전극(Vpxl), 스토리지 캐패시터(Cst) 등으로 구성된다.

데이터 라인들(D1 내지 Dm) 및 게이트 라인들(G1 내지 Gn)은 각각의 패드부를 통해 각각의 구동회로(1, 3)들로부터 신호를 공급받는다.

박막 트랜지스터(TFT)는 게이트 라인(G1 내지 Gn)에 공급되는 스캔 펄스에 응답하여, 데이터 라인(D1 내지 Dm)에 공급되어 화소 전극(Vpxl)에 인가될 데이터 전압을 스위칭한다.

스토리지 캐패시터(Cst)는 액정셀(Clc)에 충전된 데이터 전압을 일정하게 유지시킨다.

컬러 필터 어레이 기판은 액정셀(Clc) 단위로 형성된 컬러 필터들과, 컬러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀(Clc)들에 공통적으로 기준 전압을 공급하는 공통 전극(Vcom) 등으로 구성된다.

박막 트랜지스터 어레이 기판의 화소 전극(Vpxl)들과 컬러 필터 어레이 기판의 공통 전극(Vcom)들은 액정셀(Clc)들 각각에 전계를 인가하게 된다.

박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 각각에는 액정을 일정한 방향으로 배열시키기 위한 배향막이 도포된다.

액정표시패널(5)은 이러한 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판을 합착하여 액정을 주입하고 봉입함으로써 완성된다.

도 2는 종래의 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 어레이 기판을 "Ⅰ-Ⅰ'"선을 따라 절취하여 도시한 단면도이다.

도 2 및 도 3에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(45) 위에 게이트 절연막(46)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소 영역(5)에 형성된 화소 전극(14)과, 게이트 라인(2)과 스토리지 전극(22)의 중첩부에 형성된 스토리지 캐패시터(20) 등을 구비한다.

스캔 펄스를 공급하는 게이트 라인(2)과 데이터 전압을 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역(5)을 정의한다.

박막 트랜지스터(6)는 게이트 라인(2)의 스캔 펄스에 응답하여 데이터 라인 (4)의 데이터 전압이 화소 전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(14)에 접속된 드레인 전극(12)을 구비한다. 또한, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(46)을 사이에 두고 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(48)을 더 구비한다.

그리고, 활성층(48)은 데이터 라인(4), 스토리지 전극(22) 등과도 중첩되게 형성된다. 이러한 활성층(48) 위에는 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 그리고 스토리지 전극(22)과의 오믹 접촉을 위한 오믹 접촉층(50)이 더 형성된다.

화소 전극(14)은 보호막(52)을 관통하는 드레인 접촉홀(13)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속되어 화소 영역(5)에 형성된다.

이에 따라, 박막 트랜지스터(6)를 통해 데이터 전압이 공급된 화소 전극(14)과 기준 전압이 공급된 공통 전극 사이에는 전계가 형성된다. 이러한 전계로 인해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

스토리지 캐패시터(20)는 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(46), 활성층(48), 그리고 오믹 접촉층(50)을 사이에 두고 중첩되는 스토리지 전극(22)과, 그 스토리지 전극(22)과 보호막(52)에 형성된 스토리지 접촉홀(21)을 통해 접속된 화소 전극(14)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(14)에 충전된 데이터 전압을 다음 데이터 전압이 충전될 때까지 안정적으로 유지되게 한다.

이와 같은 종래의 액정표시패널을 구동하기 위해서는 액정셀의 가로 방향 개수만큼의 데이터 라인이 필요하다. 또한, 이 데이터 라인들 각각을 구동하기 위한 다수의 데이터 드라이버 집적회로가 포함되어야 한다. 이에 따라 공정 시간 및 제조 비용이 많이 소모되어야 하는 문제점이 있다.

뿐만 아니라 화소 전극과 접속되는 별도의 스토리지 전극을 구비하여 스토리지 캐패시터를 형성하기 때문에 스토리지 캐패시터가 형성된 부분의 게이트 라인과 화소 전극 사이에 생기는 공백으로 인하여 개구율이 감소되는 문제점이 있다.

따라서, 본 발명의 목적은 데이터 라인 수를 절감함과 아울러 개구율을 향상시킬 수 있는 액정표시패널과 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 데이터 라인과; 상기 데이터 라인과 교차되고 각각 제1 게이트 라인과 제2 게이트 라인을 포함하는 게이트 라인쌍과; 상기 데이터 라인의 일측에 배치되고 제1 화소 전극을 가지는 제1 화소 영역과; 상기 데이터 라인의 타측에 배치되고 제2 화소 전극을 가지는 제2 화소 영역과; 상기 제1 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제1 화소 전극에 데이터 전압을 공급하기 위한 제1 박막 트랜지스터와; 상기 제2 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제2 화소 전극에 데이터 전압을 공급하기 위한 제2 박막 트랜지스터와; 상기 제1 화소 전극과 상기 제2 게이트 라인 사이에 형성되는 제1 스토리지 캐패시터와; 상기 제2 화소 전극과 상기 제1 게이트 라인 사이에 형성되는 제2 스토리지 캐패시터를 구비한다.

본 발명에 따른 액정표시패널은 상기 화소 전극들과 종으로 대향하는 공통 전극과; 상기 화소 전극들과 상기 공통 전극 사이에 형성되는 액정층을 더 구비한다.

본 발명에 따른 액정표시패널은 상기 화소 전극들과 횡으로 대향하는 공통 전극과; 상기 화소 전극들과 상기 공통 전극 사이에 형성되는 액정층을 더 구비한다.

상기 제1 박막 트랜지스터는 상기 제1 화소 영역의 상측에 배치되고; 상기 제2 박막 트랜지스터는 상기 제2 화소 영역의 하측에 배치된다.

상기 제1 스토리지 캐패시터는 상기 제1 화소 영역의 하측에 배치되고; 상기 제2 스토리지 캐패시터는 상기 제2 화소 영역의 상측에 배치된다.

상기 제1 스토리지 캐패시터는 상기 제2 게이트 라인과 상기 제1 화소 전극 사이에 개재된 절연층만을 포함하고; 상기 제2 스토리지 캐패시터는 상기 제1 게이트 라인과 상기 제2 화소 전극 사이에 개재된 절연층만을 포함한다.

본 발명에 따른 액정표시패널의 구동방법은 제1 프레임의 제1 기간 동안 상 기 데이터 라인을 통해 상기 제1 화소 전극에 제1 극성의 제1 데이터 전압을 공급한 후, 제2 기간 동안 상기 데이터 라인을 통해 상기 제2 화소 전극에 제2 극성의 제2 데이터 전압을 공급하는 단계와; 제2 프레임의 제3 기간 동안 상기 데이터 라인을 통해 상기 제1 화소 전극에 상기 제2 극성의 제3 데이터 전압을 공급한 후, 제4 기간 동안 상기 데이터 라인을 통해 상기 제2 화소 전극에 상기 제1 극성의 제4 데이터 전압을 공급하는 단계를 포함한다.

상기 데이터 라인과 상기 게이트 라인쌍은 다수의 상기 화소 영역이 매트릭스로 배치되도록 각각 다수 개로 구성되고; 상기 데이터 전압들의 극성은 수평 및 수직으로 이웃한 상기 화소 영역들 사이에서 서로 다르다.

상기 데이터 라인과 상기 게이트 라인쌍은 다수의 상기 화소 영역이 매트릭스로 배치되도록 각각 다수 개로 구성되고; 상기 데이터 전압들의 극성은 상기 데이터 라인들 각각의 일측에 배치된 상기 제1 화소 영역들에서 동일하고, 상기 데이터 라인들 각각의 타측에 배치된 상기 제2 화소 영역들에서 동일하며, 상기 제1 화소 영역들과 상기 제2 화소 영역들 사이에서 서로 다르다.

상기 액정표시패널은 상기 화소 전극들과 대향하고 공통 전압이 공급되는 공통 전극을 더 구비하고; 상기 공통 전극은 교류로 공급되고, 상기 공통 전극의 전압 변동에 따라 상기 스캔 펄스의 저전위 전압이 변동된다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 8을 참조하여 상세하게 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 액정표시장치를 간략하게 나타낸 도면이다.

도 4를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 서로 대항하는 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판, 두 기판 사이에 매트릭스 형태로 배열되는 액정셀(Clc)을 포함하는 액정표시패널(105)과, 액정표시패널(105)을 구동하기 위한 구동회로(103, 105)를 구비한다.

액정표시패널(105)의 박막 트랜지스터 어레이 기판은 교차되게 배열되는 데이터 라인들(D1 내지 Dm/2) 및 게이트 라인들(G1 내지 G2n)과, 그 교차부마다 스위칭 소자로 형성된 박막 트랜지스터(TFT)와, 데이터 라인들(D1 내지 Dm/2) 및 게이트 라인들(G1 내지 G2n)의 교차 구조로 마련된 화소 영역에 액정셀(Clc) 단위로 형성되어 박막 트랜지스터(TFT)에 접속된 화소 전극(Vpxl), 스토리지 캐패시터(Cst) 등으로 구성된다.

데이터 라인들(D1 내지 Dm/2) 및 게이트 라인들(G1 내지 G2n)은 각각의 패드부를 통해 각각의 구동회로(101, 103)들로부터 신호를 공급받는다.

데이터 라인들(D1 내지 Dm/2) 중 임의의 데이터 라인 일측에 위치한 화소 영역을 제1 화소 영역군이라 하고, 타측에 위치한 화소 영역을 제2 화소 영역군이라 한다.

박막 트랜지스터(TFT)는 게이트 라인(G1 내지 G2n)에 공급되는 스캔 펄스에 응답하여, 데이터 라인(D1 내지 Dm/2)에 공급되어 화소 전극(Vpxl)에 인가될 데이 터 전압을 스위칭한다.

제1 화소 영역군에서 2N-1(N은 n 이하의 임의의 자연수)번째 게이트 라인(G2N-1)에 게이트 전극이 접속된 박막 트랜지스터(TFT)를 제1 박막 트랜지스터(TFT)라 한다. 또한, 제2 화소 영역군에서 2N번째 게이트 라인(G2N)에 게이트 전극이 접속된 박막 트랜지스터(TFT)를 제2 박막 트랜지스터(TFT)라 한다.

공통 전극(Vcom)은 상술한 바와 같이 컬러 필터 어레이 기판에 형성되어 화소 전극(Vpxl)과 수직 전계를 형성하거나, 박막 트랜지스터 어레이 기판에 형성되어 화소 전극(Vpx)과 수평 전계를 형성한다.

액정표시패널(105)은 이러한 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판을 합착하여 액정을 주입하고 봉입함으로써 완성된다.

이와 같이, 도 4에 도시된 본 발명의 실시 예에 따른 액정표시장치는 하나의 데이터 라인을 사이에 두고 좌우측에 형성되는 화소 영역의 화소 전극들에 동일한 데이터 라인을 통해 데이터 전압을 공급한다. 따라서, 본 발명의 실시 예에 따른 액정표시장치는 도 1에 도시된 종래의 액정표시장치에 비하여 데이터 라인의 개수가 절반으로 줄어들게 된다.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 6은 도 5에 도시된 박막 트랜지스터 어레이 기판을 "Ⅱ-Ⅱ'"선을 따라 절취하여 도시한 단면도이다.

도 5 및 도 6에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(145) 위에 게이트 절연막(146)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역(105)에 형성된 화소 전극(114)과, 게이트 라인(102)과 화소 전극(114)의 중첩부에 형성된 스토리지 캐패시터(120) 등을 구비한다.

스캔 펄스를 공급하는 게이트 라인(102)과 데이터 전압을 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역(105)을 정의한다.

박막 트랜지스터(106)는 게이트 라인(102)의 스캔 펄스에 응답하여 데이터 라인(104)의 데이터 전압이 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(114)에 접속된 드레인 전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트 전극(108)과 게이트 절연막(146)을 사이에 두고 중첩되면서 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(148)을 더 구비한다. 활성층(148) 위에는 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 그리고 스토리지 전극(122)과 오믹 접촉을 위한 오믹 접촉층(150)이 더 형성된다.

화소 전극(114)은 보호막(152)을 관통하는 드레인 접촉홀(113)을 통해 박막 트랜지스터(106)의 드레인 전극(112)과 접속되어 화소 영역(105)에 형성된다.

이에 따라, 박막 트랜지스터(106)를 통해 데이터 전압이 공급된 화소 전극(114)과 기준 전압이 공급된 공통 전극 사이에는 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(105)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

스토리지 캐패시터(120)는 종래의 스토리지 캐패시터에서 스토리지 전극이 제거되고 게이트 절연막(146)과 보호막(152)을 사이에 두고 중첩되는 게이트 라인(102)과 화소 전극(114)만으로 구성되어, 게이트 라인(102)과 화소 전극(114) 사이에 캡이 형성되게 된다. 이러한 스토리지 캐패시터(120)는 화소 전극(114)에 충전된 데이터 전압을 다음 데이터 전압이 충전될 때까지 안정적으로 유지되게 한다. 본 발명의 실시 예에 따른 액정표시패널은 종래의 액정표시패널에 비해 데이터 라인(D1 내지 Dm/2)수가 감소함으로써 그 감소량만큼 화소 영역(105)의 가로 면적이 넓어지게 된다.

하지만, 각 화소 영역(105)의 박막 트랜지스터(106)에 스캔 펄스를 공급하기 위해서 게이트 라인(G1 내지 G2n)의 개수가 2배로 증가하게 됨에 따라 화소 영역 (105)의 세로 면적이 종래에 비해 줄어든다.

이를 해결하기 위하여 도면에 도시된 바와 같이 화소 전극(114)의 전체 폭이 게이트 라인(102)에 중첩되도록 형성함으로써, 게이트 라인(G1 내지 G2n) 개수의 증가로 인한 개구율 감소를 보상할 수 있다.

도 7은 본 발명의 실시 예에 따른 액정표시패널의 제1 구동방법을 나타내는 파형도이다.

도 7을 참조하면, 제1 구동방법은 도트 인버전 방식(Dot Inversion System)으로써, 액정셀들에 계속해서 직류 전압이 인가되어 액정이 열화되는 현상을 방지하고 표시 품질을 향상시키기 위해 아날로그 데이터 전압(Vdata)의 극성을 각 액정셀 단위, 즉 도트 단위로 반전시켜 공급하는 방식이다.

스캔 펄스(Vgate)가 공급된 2N-1번째 게이트 라인(G2N-1)에 접속된 박막 트랜지스터(TFT)들 중 기수번째 박막 트랜지스터(TFT)들에 정극성(+)의 데이터 전압(Vdata)이 공급되면, 2N-1번째 게이트 라인(G2N-1)에 접속된 박막 트랜지스터(TFT)들 중 우수번째 박막 트랜지스터(TFT)들과 2N번째 게이트 라인(G2N)에 접속된 기수번째 박막 트랜지스터(TFT)에 부극성(-)의 데이터 전압(Vdata)이 공급된다. 이때, 2N번째 게이트 라인(G2N)에 접속된 우수번째 박막 트랜지스터(TFT)들에는 정극성(+)의 데이터 전압(Vdata)이 공급되고, 이후 프레임에서는 이전 프레임과는 반대 극성의 데이터 전압(Vdata)이 각 박막 트랜지스터(TFT)들에 공급된다.

이와 같이 정극성(+)과 부극성(-)으로 스윙되며 공급되는 데이터 전압(Vdata)과 직류 전압의 공통 전압(Vcom)이 공급됨으로써 데이터 전압(Vdata)과 공 통 전압(Vcom) 사이에 형성된 전계에 의해 액정셀이 구동되고, 스토리지 캐패시터에 충전된 전압을 통해 홀딩(Holding) 상태를 유지하게 된다.

도 8은 본 발명의 실시 예에 따른 액정표시패널의 제2 구동방법을 나타내는 파형도이다.

도 8을 참조하면, 제2 구동방법은 라인 인버전 방식(Line Inversion System)으로써, 액정셀들에 계속해서 직류 전압이 인가되어 액정이 열화되는 현상을 방지하고 표시 품질을 향상시키기 위해 아날로그 데이터 전압(Vdata)의 극성과 공통 전압(Vcom)의 극성을 각 게이트 라인 단위, 즉 수평 라인 단위로 반전시켜 공급하는 방식이다.

2N-1번째 게이트 라인(G2N-1)에 접속된 박막 트랜지스터(TFT)들에 정극성(+)의 데이터 전압(Vdata)이 공급되면, 2N번째 게이트 라인(G2N)에 접속된 박막 트랜지스터(TFT)들에는 부극성(-)의 데이터 전압(Vdata)이 공급되고, 이후 프레임에서는 이전 프레임과는 반대 극성의 데이터 전압(Vdata)이 각 박막 트랜지스터(TFT)들에 공급된다.

공통 전압(Vcom)은 데이터 전압(Vdata)과의 전계 형성을 위하여 데이터 전압(Vdata)의 극성과 반대되는 극성으로 공급된다. 이에 따라, 라인 인버전 방식은 도트 인버전 방식에 비해 데이터 전압(Vdata)의 스윙폭을 크게 하지 않더라도 전계 형성이 가능하다.

스캔 펄스(Vgate)의 저전위 전압은 처음에 액정셀에 인가되는 전계와 동일한 크기의 전계가 스토리지 캐패시터를 통해 형성되도록 하기 위해 공통 전압(Vcom)의 극성과 동일하게 스윙된다.

이와 같이 정극성(+)과 부극성(-)으로 스윙되는 데이터 전압(Vdata)과 이 데이터 전압(Vdata)의 극성과 반대 극성을 갖도록 스윙되는 공통 전압(Vcom)이 공급됨으로써 데이터 전압(Vdata)과 공통 전압(Vcom) 사이에 형성된 전계에 의해 액정셀이 구동되고, 스토리지 캐패시터에 충전된 전압을 통해 홀딩 상태를 유지하게 된다.

상술한 바와 같이 본 발명의 실시 예에 따른 액정표시패널은 두 개의 화소 영역이 하나의 데이터 라인을 공유하여 사용함으로써 데이터 라인 수를 절감시킬 수 있을 뿐만 아니라 화소 전극과 이웃하는 게이트 라인을 중첩시켜 스토리지 캐패시터를 형성함으로써 개구율을 향상시킬 수 있다. 또한 본 발명의 실시 예에 따른 액정표시패널은 라인 인버전 방식과 도트 인버전 방식을 적용하여 구동함으로써 액정이 열화되는 현상을 방지하고 표시 품질을 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

데이터 라인과;

상기 데이터 라인과 교차되고 각각 제1 게이트 라인과 제2 게이트 라인을 포함하는 게이트 라인쌍과;

상기 데이터 라인의 일측에 배치되고 제1 화소 전극을 가지는 제1 화소 영역과;

상기 데이터 라인의 타측에 배치되고 제2 화소 전극을 가지는 제2 화소 영역과;

상기 제1 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제1 화소 전극에 데이터 전압을 공급하기 위한 제1 박막 트랜지스터와;

상기 제2 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제2 화소 전극에 데이터 전압을 공급하기 위한 제2 박막 트랜지스터와;

상기 제1 화소 전극과 상기 제2 게이트 라인 사이에 형성되는 제1 스토리지 캐패시터와;

상기 제2 화소 전극과 상기 제1 게이트 라인 사이에 형성되는 제2 스토리지 캐패시터를 구비하고,

상기 제1 스토리지 캐패시터는 상기 제2 게이트 라인과 상기 제1 화소 전극 사이에 개재된 제1 절연층과 제1 보호층을 포함하며, 상기 제2 스토리지 캐패시터는 상기 제1 게이트 라인과 상기 제2 화소 전극 사이에 개재된 제2 절연층과 제2 보호층을 포함하고,

상기 제1 화소 전극 및 제2 화소 전극은 제1 절연층 및 제2 절연층과 비접촉되며, 제1 화소 전극과 제2 화소 전극의 전체 폭은 제2 게이트 라인과 제1 게이트 라인에 중첩되도록 형성되고,

상기 제2 게이트 라인과 중첩되는 제1 화소 전극의 중첩 영역은 장방형으로 형성되며, 제2 게이트 라인과 중첩되는 제1 화소 전극의 폭 길이는 제2 게이트 라인과 중첩되지 않는 제1 화소 전극의 폭 길이와 동일한 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 화소 전극들과 종으로 대향하는 공통 전극과;

상기 화소 전극들과 상기 공통 전극 사이에 형성되는 액정층을 더 구비하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 화소 전극들과 횡으로 대향하는 공통 전극과;

상기 화소 전극들과 상기 공통 전극 사이에 형성되는 액정층을 더 구비하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 제1 박막 트랜지스터는 상기 제1 화소 영역의 상측에 배치되고;

상기 제2 박막 트랜지스터는 상기 제2 화소 영역의 하측에 배치되는 것을 특징으로 하는 액정표시패널.
제 4 항에 있어서,

상기 제1 스토리지 캐패시터는 상기 제1 화소 영역의 하측에 배치되고;

상기 제2 스토리지 캐패시터는 상기 제2 화소 영역의 상측에 배치되는 것을 특징으로 하는 액정표시패널.
삭제
데이터 라인, 상기 데이터 라인과 교차되고 각각 제1 게이트 라인과 제2 게이트 라인을 포함하는 게이트 라인쌍, 상기 데이터 라인의 일측에 배치되고 제1 화소 전극을 가지는 제1 화소 영역, 상기 데이터 라인의 타측에 배치되고 제2 화소 전극을 가지는 제2 화소 영역, 상기 제1 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제1 화소 전극에 데이터를 공급하기 위한 제1 박막 트랜지스터, 상기 제2 게이트 라인으로부터의 스캔 펄스에 응답하여 상기 제2 화소 전극에 데이터를 공급하기 위한 제2 박막 트랜지스터, 상기 제1 화소 전극과 상기 제2 게이트 라인 사이에 형성되는 제1 스토리지 캐패시터, 및 상기 제2 화소 전극과 상기 제1 게이트 라인 사이에 형성되는 제2 스토리지 캐패시터를 구비하고,

상기 제1 스토리지 캐패시터는 상기 제2 게이트 라인과 상기 제1 화소 전극 사이에 개재된 제1 절연층과 제1 보호층을 포함하며, 상기 제2 스토리지 캐패시터는 상기 제1 게이트 라인과 상기 제2 화소 전극 사이에 개재된 제2 절연층과 제2 보호층을 포함하고,

상기 제1 화소 전극 및 제2 화소 전극은 제1 절연층 및 제2 절연층과 비접촉되며, 제1 화소 전극과 제2 화소 전극의 전체 폭은 제2 게이트 라인과 제1 게이트 라인에 중첩되도록 형성되고,

상기 제2 게이트 라인과 중첩되는 제1 화소 전극의 중첩 영역은 장방형으로 형성되며, 제2 게이트 라인과 중첩되는 제1 화소 전극의 폭 길이는 제2 게이트 라인과 중첩되지 않는 제1 화소 전극의 폭 길이와 동일한 액정표시패널의 구동방법에 있어서,

제1 프레임의 제1 기간 동안 상기 데이터 라인을 통해 상기 제1 화소 전극에 제1 극성의 제1 데이터 전압을 공급한 후, 제2 기간 동안 상기 데이터 라인을 통해 상기 제2 화소 전극에 제2 극성의 제2 데이터 전압을 공급하는 단계와;

제2 프레임의 제3 기간 동안 상기 데이터 라인을 통해 상기 제1 화소 전극에 상기 제2 극성의 제3 데이터 전압을 공급한 후, 제4 기간 동안 상기 데이터 라인을 통해 상기 제2 화소 전극에 상기 제1 극성의 제4 데이터 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 데이터 라인과 상기 게이트 라인쌍은 다수의 상기 화소 영역이 매트릭스로 배치되도록 각각 다수 개로 구성되고;

상기 데이터 전압들의 극성은 수평 및 수직으로 이웃한 상기 화소 영역들 사이에서 서로 다른 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 데이터 라인과 상기 게이트 라인쌍은 다수의 상기 화소 영역이 매트릭스로 배치되도록 각각 다수 개로 구성되고;

상기 데이터 전압들의 극성은 상기 데이터 라인들 각각의 일측에 배치된 상기 제1 화소 영역들에서 동일하고, 상기 데이터 라인들 각각의 타측에 배치된 상기 제2 화소 영역들에서 동일하며, 상기 제1 화소 영역들과 상기 제2 화소 영역들 사이에서 서로 다른 것을 특징으로 하는 액정표시패널의 구동방법.
제 9 항에 있어서,

상기 액정표시패널은 상기 화소 전극들과 대향하고 공통 전압이 공급되는 공통 전극을 더 구비하고;

상기 공통 전극은 교류로 공급되고,

상기 공통 전극의 전압 변동에 따라 상기 스캔 펄스의 저전위 전압이 변동되는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 액정표시패널은,

상기 화소 전극들과 종으로 대향하는 공통 전극과;

상기 화소 전극들과 상기 공통 전극 사이에 형성되는 액정층을 더 구비하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 액정표시패널은

상기 화소 전극들과 횡으로 대향하는 공통 전극과;

상기 화소 전극들과 상기 공통 전극 사이에 형성되는 액정층을 더 구비하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 제1 박막 트랜지스터는 상기 제1 화소 영역의 상측에 배치되고;

상기 제2 박막 트랜지스터는 상기 제2 화소 영역의 하측에 배치되는 것을 특징으로 하는 액정표시패널의 구동방법.
제 13 항에 있어서,

상기 제1 스토리지 캐패시터는 상기 제1 화소 영역의 하측에 배치되고;

상기 제2 스토리지 캐패시터는 상기 제2 화소 영역의 상측에 배치되는 것을 특징으로 하는 액정표시패널의 구동방법.
삭제