CN103885261A - 像素结构、阵列基板、显示装置及像素结构的制造方法 - Google Patents

Abstract

本发明公开了一种像素结构，包括：第一薄膜晶体管、第二薄膜晶体管、栅线、数据线、公共线、像素电极和公共电极；其中，所述第一薄膜晶体管的栅极连接栅线，漏极连接像素电极，源极连接数据线；所述第二薄膜晶体管的栅极连接栅线，漏极连接公共电极，源极连接公共线。本发明还相应地公开了一种阵列基板、显示装置及像素制造方法。通过本发明，能够使像素电极和公共电极都产生完全相同的跳变电压，以保持液晶上的电压差不发生变化，从而完全消除了耦合电容导致的跳变电压对液晶显示的影响，避免画面闪烁及画面显示不均匀的情况，提高画面品质。

Description

像素结构、阵列基板、显示装置及像素结构的制造方法

技术领域

本发明涉及显示领域，尤其涉及一种像素结构、阵列基板、显示装置及像素结构的制造方法。

背景技术

薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，TFT-LCD）具有体积小、功耗低、无辐射等特点，在当前平板显示器市场中占据了主导地位。TFT-LCD主要由对盒的阵列基板和彩膜基板构成，其中阵列基板上形成有栅线（Gate线）、数据线（Data线）、像素电极和薄膜晶体管，每个像素电极由薄膜晶体管控制。当薄膜晶体管导通时，像素电极在导通时间内充电，薄膜晶体管截止后，像素电极电压将维持到下一次扫描时重新充电。

目前，各大厂商正逐渐将显示效果更优良的各种广视角技术应用于移动性产品中，比如IPS（In-Plane Switching，共面转换）、AD-SDS（Advanced-SuperDimensional Switching，高级超维场开关，简称为ADS）等广视角技术。在IPS模式下，通过同一平面内像素电极和公共电极形成水平电场；在ADS模式下，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与不同层的板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。图1为现有技术中IPS像素结构的俯视图，图2为沿图1中A-A’线的截面图，图3为现有技术中ADS像素结构的俯视图，图4为沿图3中B-B’线的截面图，可以看出，现有技术普遍采用单栅结构，即一个像素中仅有一个薄膜晶体管，用于连接像素电极，由于薄膜晶体管中漏电极与栅电极之间存在重叠，导致薄膜晶体管存在耦合电容Cgd。在薄膜晶体管截止的瞬间，该耦合电容Cgd上存储的电荷Qgd发生改变，引起像素电极上的电荷分布发生变化，从而使加载在像素电极上的电压发生变化，导致像素电极产生跳变电压ΔVp，而驱动液晶偏转的电压是像素电极和公共电极的压差，由于公共电极的电压恒定，因此液晶两端的压差实际产生了跳变电压ΔVp，从而会引起画面闪烁。

另外，在实际生产中，由于工艺和设备的不稳定，使同一母板不同位置处漏电极与栅电极之间的重叠面积大小不均，引起耦合电容Cgd大小不等，造成每个像素电极产生的跳变电压ΔVp不同，进而造成像素电极电压的不规则分布，使画面显示不均匀，严重影响画面品质。

发明内容

有鉴于此，本发明的主要目的在于提供一种像素结构、阵列基板、显示装置及像素结构的制造方法，能够避免画面闪烁及画面显示不均匀的情况，提高画面品质。

为达到上述目的，本发明的技术方案是这样实现的：

一种像素结构，包括：第一薄膜晶体管、第二薄膜晶体管、栅线、数据线、公共线、像素电极和公共电极；其中，

所述第一薄膜晶体管的栅极连接栅线，漏极连接像素电极，源极连接数据线，栅线控制所述第一薄膜晶体管导通后，像素电极在所述第一薄膜晶体管导通时间内充电，所述第一薄膜晶体管截止时，像素电极上产生第一跳变电压；

所述第二薄膜晶体管的栅极连接栅线，漏极连接公共电极，源极连接公共线，栅线控制所述第二薄膜晶体管导通后，公共电极在所述第二薄膜晶体管导通时间内充电，所述第二薄膜晶体管截止时，公共电极上产生第二跳变电压；

所述第二跳变电压与所述第一跳变电压的幅值和方向相同。

所述像素结构的像素电极和公共电极同层设置，像素电极和公共电极分别通过钝化层上的过孔与第一薄膜晶体管的第一漏极、第二薄膜晶体管的第二漏极连接。

所述像素结构的像素电极和公共电极设置于不同层，所述像素电极直接与第一薄膜晶体管的第一漏极连接，公共电极通过钝化层上的过孔与第二薄膜晶体管的第二漏极连接。

一种阵列基板，包括上述的像素结构。

一种显示装置，包括上述的阵列基板。

一种像素结构的制造方法，包括：

在基板上形成包括第一栅极和第二栅极的图形；

在完成前述步骤的基板上形成栅极绝缘层的图形；

在完成前述步骤的基板上形成有源层，包括第一有源单元和第二有源单元；

在完成前述步骤的基板上形成包括第一源极、第一漏极、第二源极和第二漏极的图形；

在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连。

所述在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连，包括：

先制作像素电极，使像素电极与第一漏极相连；

在完成像素电极后，形成钝化层，并通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于第二漏极的所在位置；

在钝化层的基板上形成透明导电薄膜，通过构图工艺形成包括公共电极的图形，所述公共电极通过钝化层过孔与第二漏极连接。

所述在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连，包括：

形成钝化层，并通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔分别位于第一漏极和第二漏极的所在位置；

在完成前述步骤的基板上形成透明导电薄膜，通过构图工艺形成包括公共电极和像素电极图形，所述像素电极通过钝化层过孔与第一漏极连接，所述公共电极通过钝化层过孔与第二漏极相连。

本发明像素结构、阵列基板、显示装置及像素结构的制造方法，像素结构包括：第一薄膜晶体管、第二薄膜晶体管、栅线、数据线、公共线、像素电极和公共电极；其中，所述第一薄膜晶体管的栅极连接栅线，漏极连接像素电极，源极连接数据线；所述第二薄膜晶体管的栅极连接栅线，漏极连接公共电极，源极连接公共线。通过本发明，能够使像素电极和公共电极都产生完全相同的跳变电压，以保持液晶上的电压差不发生变化，从而完全消除了耦合电容导致的跳变电压对液晶显示的影响，避免画面闪烁及画面显示不均匀的情况，提高画面品质。

附图说明

图1为现有技术中IPS像素结构的俯视图；

图2为沿图1中A-A’线的截面图；

图3为现有技术中ADS像素结构的俯视图；

图4为沿图3中B-B’线的截面图；

图5为本发明实施例一种IPS像素结构示意图；

图6为本发明实施例多个IPS像素的俯视图；

图7为沿图5中C-C’线的截面图；

图8为本发明实施例一种ADS像素结构示意图；

图9为本发明实施例多个ADS像素的俯视图；

图10为沿图8中D-D’线的截面图；

图11为本发明实施例一种像素结构的制造方法流程示意图；

图12为本发明实施例一种形成像素电极和公共电极的方法流程示意图；

图13为本发明实施例另一种形成像素电极和公共电极的方法流程示意图。

附图标记说明：

11、栅线；12、数据线；13、公共线；14、像素电极；15、公共电极；

21、基板；22、栅线；23、栅极绝缘层；24、源极；25、漏极；26、有源层；27、PVX层；28、像素电极；29、公共电极；

31、栅线；32、数据线；33、公共线；34、像素电极；35、公共电极；

41、基板；42、栅线；43、栅极绝缘层；44、源极；45、漏极；46、有源层；47、PVX层；48、像素电极；49、公共电极；

51、第一薄膜晶体管；52、第二薄膜晶体管；53、栅线；54、数据线；55、公共线；56、像素电极；57、公共电极；

701、基板；702、栅线；703、栅绝缘层；704、第一源极；705、第一漏极；706、第二源极；707、第二漏极；708a、第一有源单元；708b、第二有源单元；709、PVX层；710、像素电极；711、公共电极；

81、第一薄膜晶体管；82、第二薄膜晶体管；83、栅线；84、数据线；85、公共线；86、像素电极；87、公共电极；

1001、基板；1002、栅线；1003、栅绝缘层；1004、第一源极；1005、第一漏极；1006、第二源极；1007、第二漏极；1008a、第一有源单元；1008b、第二有源单元；1009、PVX层；1010、像素电极；1011、公共电极；

具体实施方式

本发明的基本思想是：像素结构包括：第一薄膜晶体管、第二薄膜晶体管、栅线、数据线、公共线、像素电极和公共电极；其中，所述第一薄膜晶体管的栅极连接栅线，漏极连接像素电极，源极连接数据线；所述第二薄膜晶体管的栅极连接栅线，漏极连接公共电极，源极连接公共线。

图5为本发明实施例一种IPS像素结构示意图，如图5所示，该像素结构包括：第一薄膜晶体管51、第二薄膜晶体管52、栅线53、数据线54、公共线55、像素电极56和公共电极57；其中，

第一薄膜晶体管51的栅极连接栅线53，漏极连接像素电极56，源极连接数据线54，栅线53控制第一薄膜晶体管51导通后，像素电极56在第一薄膜晶体管导通时间内充电，第一薄膜晶体管51截止时，像素电极56上产生第一跳变电压；

第二薄膜晶体管52的栅极连接栅线53，漏极连接公共电极57，源极连接公共线55，栅线53控制第二薄膜晶体管52导通后，公共电极57在第二薄膜晶体管导通时间内充电，第二薄膜晶体管52截止时，公共电极57上产生第二跳变电压，所述第二跳变电压与所述第一跳变电压的幅值和方向相同。

多个IPS像素的俯视图如图6所示，沿图5中C-C’线的截面图如图7所示，该截面图中，像素结构包括：基板701、栅线702、栅绝缘层703、第一源极704、第一漏极705、第二源极706、第二漏极707、有源层708、钝化层（PVX）709、像素电极710和公共电极711，其中，像素电极710和公共电极711同层设置，像素电极710和公共电极711分别通过PVX层709上的过孔与第一漏极705、第二漏极707连接。具体一个示例为，栅线702位于所述基板701上，栅绝缘层703位于栅线702上，有源层708位于栅绝缘层703上，有源层包括第一有源单元708a和第二有源单元708b，源/漏极层包括彼此间隔的第一源极704和第一漏极705，以及包括彼此间隔的第二源极706和第二漏极707，且所述有源层708分别在对应于所述源极和所述漏极之间间隔的部分形成沟道区域，钝化层709（PVX）位于源/漏极层上，像素电极710和公共电极711同层设置，像素电极710和公共电极711分别通过PVX层与第一漏极705、第二漏极707连接。

根据上述的像素结构，每个像素的像素电极和公共电极都需通过薄膜晶体管进行充电，像素电极施加灰阶电压，公共电极施加Com电压，控制液晶进行显示。其中第一薄膜晶体管51和第二薄膜晶体管52采用完全相同的设计，由于耦合电容（Cgd）和栅极开关电压（Vgh/Vgl）完全相同，因此在像素电极和公共电极上引起的跳变电压也是完全相同的，从而可以使加在液晶两端的电压保持不变。

需要说明的是，本发明所述的方案同样适用于ADS像素结构，图8为本发明实施例一种ADS像素结构示意图，该ADS像素结构消除耦合电容导致的跳变电压对液晶显示的影响的原理与上述IPS像素结构相同。

多个ADS像素的俯视图如图9所示，沿图8中D-D’线的截面图如图10所示，该截面图中，像素结构包括：基板1001、栅线1002、栅绝缘层1003、第一源极1004、第一漏极1005、第二源极1006、第二漏极1007、有源层1008、PVX层1009、像素电极1010和公共电极1011，其中，像素电极1010和公共电极1011设置于不同层，像素电极1010直接与第一漏极1005连接，公共电极1011通过PVX层1009上的过孔与第二漏极1007连接。具体一个示例为，栅线1002位于所述基板1001上，栅绝缘层1003位于栅线1002上，有源层位于栅绝缘层1003上，有源层包括第一有源单元1008a和第二有源单元1008b，源/漏极层包括彼此间隔的第一源极1004和第一漏极1005，以及包括彼此间隔的第二源极1006和第二漏极1007，且所述有源层1008a,分别在对应于所述源极和所述漏极之间间隔的部分形成沟道区域，钝化层1009（PVX）位于源/漏极层上，像素电极1010和公共电极1011设置于不同层，像素电极1010位于钝化层1009下，公共电极1011位于钝化层1009上，像素电极1010直接与第一漏极1005连接，公共电极1011通过PVX层1009上的过孔与第二漏极1007连接。

本发明还相应地提出了一种阵列基板，该阵列基板包括上述的像素结构。

本发明还相应地提出了一种显示装置，该显示装置包括上述的阵列基板。

本发明还提出了一种像素结构的制造方法，如图11所示，该方法包括：

步骤111：在基板上形成包括第一栅极和第二栅极的图形；

在基板上形成栅极层薄膜并图形化，形成包括第一栅极和第二栅极的图形。这里，可采用湿法刻蚀工艺形成栅极，该步骤可以采用现有构图工艺，包括制作图形的掩膜、曝光、显影、光刻，刻蚀等过程，举例来说，采用构图工艺在基板上形成栅电极，具体为：首先在基板上沉积栅电极层，然后涂布光刻胶，利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案，接着利用该光刻胶图案作为蚀刻掩模，通过刻蚀等工艺去除相应的电极层，并且去除剩余的光刻胶，最终在基板上形成栅电极图形。在制作栅极时，还可以包括形成与栅极连接的栅线。

由于本实施例需要两个薄膜晶体管，因此该步骤中需要制作两个薄膜晶体管的栅极，一种情况是两个TFT共用一个栅极，该栅极连接一条栅线；另一种是形成两个间隔的相互独立的两个栅极，两个栅极分别连接同一条栅线。本发明实施例中第一栅极和第二栅极与栅线可以是一体形成的，为方便描述，第一栅极和第二栅极可以简称为栅线。

步骤112：在完成前述步骤的基板上形成栅极绝缘层的图形；

步骤113：在完成前述步骤的基板上形成有源层，包括第一有源单元和第二有源单元。

步骤114：在完成前述步骤的基板上形成包括第一源极、第一漏极、第二源极和第二漏极的图形；

在形成有有源层的基板上形成源漏金属层薄膜并进行构图工艺，形成第一源极、第一漏极、第二源极和第二漏极的图形，源漏金属层包括彼此间隔的第一源极和第一漏极，彼此间隔的第二源极和第二漏极，且所述有源层在对应于各自的源极和所述漏极之间间隔的部分形成沟道区域；该步骤中还可以包括形成薄膜晶体管的源漏极所需连接的数据线。

步骤115：在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连。

具体的，当像素电极和公共电极可以位于不同层时（如ADS），如图12所示，步骤115包括：

步骤1151：先制作像素电极，使像素电极与第一漏极相连；当然也可以先公共电极，使其与第一漏极相连；

步骤1152：在完成上述步骤后，形成钝化层，并通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于第二漏极的所在位置；

步骤1153：在完成前述步骤的基板上形成透明导电薄膜，通过构图工艺形成包括公共电极的图形，所述公共电极通过钝化层过孔与第二漏极连接；当然也可以是像素电极，使其与第二漏极相连。

具体的，当像素电极和公共电极位于同层时（如IPS），如图13所示，步骤115包括：

步骤1151’：在完成上述步骤后，形成钝化层，并通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔分别位于第一漏极和第二漏极的所在位置；

步骤1152’：在完成前述步骤的基板上形成透明导电薄膜，通过构图工艺形成包括公共电极和像素电极图形，所述像素电极通过钝化层过孔与第一漏极连接，所述公共电极通过钝化层过孔与第二漏极相连。

需要说明的是，本发明中，根据需要可选用不同材质的基板，如玻璃基板或石英基板等。本发明实施例同一像素结构中的像素电极和公共电极的位置和名称是相对的，即像素电极在施加所需的灰阶电压时可以称为像素电极，而如果施加Com电压时可以称为公共电极。

通常的TFT-LCD公共电极为直流恒定电压，当像素电极充电完成后，由于耦合电容Cgd的作用，栅电压由Vgh变为Vgl时，耦合电容Cgd会影响到像素电极上的电荷分布，导致像素电极上产生跳变电压ΔVp。通过本发明所述的采用双栅极同时对像素电极和公共电极进行充电的技术方案，在栅极关闭时，像素电极和公共电极都产生完全相同的跳变电压（幅值和方向相同的跳变电压），从而保持液晶上的电压差没有变化，即液晶的驱动电压不变，从而可以完全消除耦合电容导致的跳变电压对显示画面的影响。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种像素结构，其特征在于，该像素结构包括：第一薄膜晶体管、第二薄膜晶体管、栅线、数据线、公共线、像素电极和公共电极；其中，

所述第一薄膜晶体管的栅极连接栅线，漏极连接像素电极，源极连接数据线，栅线控制所述第一薄膜晶体管导通后，像素电极在所述第一薄膜晶体管导通时间内充电，所述第一薄膜晶体管截止时，像素电极上产生第一跳变电压；

所述第二薄膜晶体管的栅极连接栅线，漏极连接公共电极，源极连接公共线，栅线控制所述第二薄膜晶体管导通后，公共电极在所述第二薄膜晶体管导通时间内充电，所述第二薄膜晶体管截止时，公共电极上产生第二跳变电压；

所述第二跳变电压与所述第一跳变电压的幅值和方向相同。

2.根据权利要求1所述的像素结构，其特征在于，所述像素结构的像素电极和公共电极同层设置，像素电极和公共电极分别通过钝化层上的过孔与第一薄膜晶体管的第一漏极、第二薄膜晶体管的第二漏极连接。

3.根据权利要求1所述的像素结构，其特征在于，所述像素结构的像素电极和公共电极设置于不同层，所述像素电极直接与第一薄膜晶体管的第一漏极连接，公共电极通过钝化层上的过孔与第二薄膜晶体管的第二漏极连接。

4.一种阵列基板，其特征在于，该阵列基板包括权利要求1至3任一项所述的像素结构。

5.一种显示装置，其特征在于，该显示装置包括权利要求4所述的阵列基板。

6.一种像素结构的制造方法，其特征在于，该方法包括：

在基板上形成包括第一栅极和第二栅极的图形；

在完成前述步骤的基板上形成栅极绝缘层的图形；

在完成前述步骤的基板上形成有源层，包括第一有源单元和第二有源单元；

在完成前述步骤的基板上形成包括第一源极、第一漏极、第二源极和第二漏极的图形；

在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连。

7.根据权利要求6所述的方法，其特征在于，所述在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连，包括：

先制作像素电极，使像素电极与第一漏极相连；

在完成像素电极后，形成钝化层，并通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于第二漏极的所在位置；

在钝化层的基板上形成透明导电薄膜，通过构图工艺形成包括公共电极的图形，所述公共电极通过钝化层过孔与第二漏极连接。

8.根据权利要求6所述的方法，其特征在于，所述在完成前述步骤的基板上形成包括像素电极和公共电极的图形，所述像素电极与第一漏极相连，所述公共电极与第二漏极相连，包括：

形成钝化层，并通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔分别位于第一漏极和第二漏极的所在位置；

在完成前述步骤的基板上形成透明导电薄膜，通过构图工艺形成包括公共电极和像素电极图形，所述像素电极通过钝化层过孔与第一漏极连接，所述公共电极通过钝化层过孔与第二漏极相连。

Images