CN101963723A - Tft-lcd阵列基板及其制造方法 - Google Patents

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括形成在基板上并限定了像素区域的第一栅线、第二栅线和数据线，像素区域内形成有像素电极、具有相同寄生电容的第一薄膜晶体管和第二薄膜晶体管，在第一栅线向第一薄膜晶体管提供开启电压时，第二栅线向第二薄膜晶体管提供第一电压，在第一栅线向第一薄膜晶体管提供关断电压时，第二栅线向第二薄膜晶体管提供第二电压，开启电压-关断电压＝第二电压-第一电压。本发明通过采用双栅线和双薄膜晶体管结构，且两个薄膜晶体管的寄生电容相同，使充电完成时两个寄生电容存储电荷的变化量大小相等，符号相反，从而像素电极上的电荷变化量为0，有效消除了像素电极的跳变电压。

Description

TFT-LCD阵列基板及其制造方法

技术领域

本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Disp1ay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场中占据了主导地位。TFT-LCD主要由对盒的阵列基板和彩膜基板构成，其中阵列基板上形成有栅线、数据线、像素电极和薄膜晶体管，每个像素电极由薄膜晶体管控制。当薄膜晶体管打开时，像素电极在打开时间内充电，薄膜晶体管关断后，像素电极电压将维持到下一次扫描时重新充电。

对于现有技术普遍采用的单栅结构，由于薄膜晶体管中漏电极与栅电极之间存在重叠，导致薄膜晶体管存在寄生电容Cgd。在薄膜晶体管关断的瞬间，该寄生电容Cgd上存储的电荷Qgd发生改变，引起像素电极上的电荷分布发生变化，从而使加载在像素电极上的电压发生变化，导致像素电极产生跳变电压ΔVp，引起画面闪烁。在实际生产中，由于工艺和设备的不稳定，使同一母板不同位置处漏电极与栅电极之间的重叠面积大小不均，引起寄生电容Cgd大小不等，造成每个像素电极产生的跳变电压ΔVp不同，进而造成像素电极电压的不规则分布，使画面显示不均匀，严重地影响了画面品质。

发明内容

本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效解决现有技术中寄生电容导致跳变电压的技术缺陷。

为实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括形成在基板上并限定了像素区域的第一栅线、第二栅线和数据线，所述像素区域内形成有像素电极、具有相同寄生电容的第一薄膜晶体管和第二薄膜晶体管，在所述第一栅线向第一薄膜晶体管提供开启电压时，所述第二栅线向第二薄膜晶体管提供第一电压，在所述第一栅线向第一薄膜晶体管提供关断电压时，所述第二栅线向第二薄膜晶体管提供第二电压，开启电压-关断电压＝第二电压-第一电压。

所述第二电压为关断电压，所述第一电压为开启电压。

所述第一薄膜晶体管包括第一栅电极、第一有源层、第一源电极、第一漏电极和TFT沟道区域，所述第一漏电极与第一栅电极具有第一重叠面积，所述第二薄膜晶体管包括第二栅电极、第二有源层和第二漏电极，所述第二漏电极与第二栅电极具有第二重叠面积，所述第一重叠面积与第二重叠面积相等。

所述第一栅电极形成在基板上并与所述第一栅线连接，其上覆盖有栅绝缘层；所述第一有源层包括半导体层和掺杂半导体层，形成在所述栅绝缘层上并位于第一栅电极的上方；所述第一源电极的一端位于所述第一栅电极的上方，另一端与所述数据线连接；所述第一漏电极的一端位于所述第一栅电极的上方，另一端与所述像素电极连接；所述TFT沟道区域形成在第一源电极与第一漏电极之间，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来，所述第一源电极、第一漏电极和TFT沟道区域上覆盖有钝化层，所述钝化层位于第一漏电极所在位置开设有使第一漏电极与像素电极连接的钝化层第一过孔。

所述第二栅电极形成在基板上并与所述第二栅线连接，其上覆盖栅绝缘层；所述第二有源层包括半导体层和掺杂半导体层，形成在所述栅绝缘层上并位于所述第二栅电极的上方；所述第二漏电极的一端位于所述第二栅电极的上方，另一端与所述像素电极连接，所述第二漏电极上覆盖有钝化层，所述钝化层位于第二漏电极所在位置开设有使第二漏电极与像素电极连接的钝化层第二过孔。

为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括第一栅线、第二栅线、第一栅电极和第二栅电极的图形，所述第一栅电极与第一栅线连接，所述第二栅电极与第二栅线连接；

步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、数据线、第一源电极、第一漏电极和第二漏电极的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积；

步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层第一过孔与第一漏电极连接，通过钝化层第二过孔与第二漏电极连接。

所述步骤2可以包括：

采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

在所述源漏金属薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域；光刻胶完全保留区域对应于数据线、第一源电极、第一漏电极和第二漏电极的图形所在区域，光刻胶部分保留区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括数据线和第二漏电极的图形；

通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极和TFT沟道区域的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积；

剥离剩余的光刻胶。

所述步骤2也可以包括：

采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形；

采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

采用普通掩模板通过构图工艺形成包括数据线、第一源电极、第一漏电极、TFT沟道区域和第二漏电极的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积。

在上述技术方案基础上，所述步骤1中还同时形成有公共电极线图形。

本发明提供了一种TFT-LCD阵列基板及其制造方法，通过采用双栅线和双薄膜晶体管的结构，且两个薄膜晶体管的寄生电容相同，使像素电极充电完成时电荷的总量恒定，有效消除了像素电极的跳变电压。本发明技术方案不仅具有结构简单、收效显著等优点，而且便于实施，不会增加生产工艺和制造成本，尤其适用于在大尺寸液晶显示器中应用，具有广泛的应用前景。

附图说明

图1为本发明TFT-LCD阵列基板第一实施例的平面图；

图2为图1中A1-A1向的剖面图；

图3为图1中B1-B1向的剖面图；

图4为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；

图5为图4中A2-A2向的剖面图；

图6为图4中B2-B2向的剖面图；

图7为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图；

图8为图7中A3-A3向的剖面图；

图9为图7中B3-B3向的剖面图；

图10为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图；

图11为图10中A4-A4向的剖面图；

图12为图10中B4-B4向的剖面图；

图13为本发明TFT-LCD阵列基板第二实施例的平面图；

图14为图13中C1-C1向的剖面图；

图15为图13中D1-D1向的剖面图；

图16为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图；

图17为图16中C3-C3向的剖面图；

图18为图16中D3-D3向的剖面图；

图19为本发明TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图；

图20为图19中C4-C4向的剖面图；

图21为图19中D4-D4向的剖面图；

图22为本发明TFT-LCD阵列基板第二实施例第四次构图工艺后的平面图；

图23为图22中C5-C5向的剖面图；

图24为图22中D5-D5向的剖面图；

图25为本发明TFT-LCD阵列基板制造方法的流程图；

图26为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；

图27为本发明TFT-LCD阵列基板制造方法第二实施例的流程图。

附图标记说明：

1-基板；              2a-第一栅电极； 2b-第二栅电极；

3-栅绝缘层；          4-半导体层；    5-掺杂半导体层；

6a-第一源电极；       7a-第一漏电极； 7b-第二漏电极；

8-钝化层；            9-像素电极；    10a-钝化层第一过孔；

10b-钝化层第二过孔；  11a-第一栅线；  11b-第二栅线；

12-数据线；           13-公共电极线。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1为本发明TFT-LCD阵列基板第一实施例的平面图，所反映的是一个像素单元的结构，图2为图1中A1-A1向的剖面图，图3为图1中B1-B1向的剖面图。如图1～图3所示，本实施例TFT-LCD阵列基板是一种采用四次构图工艺形成的结构，主体结构包括形成在基板1上的第一栅线11a、第二栅线11b、数据线12、像素电极9、第一薄膜晶体管和第二薄膜晶体管，平行设置的第一栅线11a和第二栅线11b与两条相邻的数据线12定义了像素区域，第一薄膜晶体管、第二薄膜晶体管和像素电极9形成在像素区域内，数据线12用于向像素电极9提供数据信号，第一栅线11a作为工作栅线，用于向第一薄膜晶体管提供包括开启电压和关断电压的第一信号，使作为工作薄膜晶体管的第一薄膜晶体管控制像素电极接收数据信号，第二栅线11b作为补偿栅线，用于向作为补偿薄膜晶体管的第二薄膜晶体管提供包括第一电压和第二电压的第二信号，且开启电压-关断电压＝第二电压-第一电压，有效消除像素电极在第一栅线11a提供关断电压信号时产生的跳变电压。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的第一栅电极2a、第二栅电极2b、第一栅线11a和第二栅线11b，第一栅电极2a与第一栅线11a连接，第二栅电极2b与第二栅线11b连接；栅绝缘层3形成在第一栅电极2a、第二栅电极2b、第一栅线11a和第二栅线11b上并覆盖整个基板1；第一有源层和第二有源层(每个有源层均包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上，第一有源层位于第一栅电极2a的上方，第二有源层位于第二栅电极2b的上方；第一源电极6a和第一漏电极7a形成在第一有源层上，第一源电极6a的一端位于第一栅电极2a的上方，另一端与数据线12连接，第一漏电极7a的一端位于第一栅电极2a的上方，另一端与像素电极9连接，第一漏电极7a与第一栅电极2a具有第一重叠面积，第一源电极6a与第一漏电极7a之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来；第二漏电极7b形成在第二有源层上，一端位于第二栅电极2b的上方，另一端与像素电极9连接，第二漏电极7b与第二栅电极2b具有第二重叠面积，且第二重叠面积与第一重叠面积相等；钝化层8形成在上述结构图形上并覆盖整个基板1，在第一漏电极7a位置开设有使第一漏电极7a与像素电极9连接的钝化层第一过孔10a，在第二漏电极7b位置开设有使第二漏电极7b与像素电极9连接的钝化层第二过孔10b；像素电极9形成在钝化层8上，像素电极9通过钝化层第一过孔10a与第一漏电极7a连接，通过钝化层第二过孔10b与第二漏电极7b连接。

实际应用中，可以设置第二电压为关断电压，第一电压为开启电压，即在第一栅线向第一薄膜晶体管提供开启电压时，第二栅线向第二薄膜晶体管提供关断电压，在第一栅线向第一薄膜晶体管提供关断电压时，第二栅线向第二薄膜晶体管提供开启电压。这种第二信号与第一信号完全相反的设计可以简化控制方式，便于实现。

在本实施例技术方案中，存储电容结构采用存储电容在公共电极线上(Cson Common)的结构形式(如图1所示的本实施例)，基板上形成公共电极线13，使像素电极9与公共电极线13一起构成存储电容。像素电极产生跳变电压ΔVp的根源在于薄膜晶体管中栅电极与漏电极之间存在重叠导致寄生电容Cgd存在。在栅线提供关断电压信号时，该寄生电容上存储的电荷Qgd发生改变，由于此时像素电容和与之相连的寄生电容存储的电荷之和守恒，寄生电容上存储电荷Qgd的改变引起整个像素电极上的电荷分布发生变化，从而使加载在像素电极上的电压发生变化，使像素电极产生跳变电压ΔVp。研究表明，寄生电容存储电荷的变化量ΔQgd＝Cgd(ΔVp+Vgh-Vgl)，其中，Vgh为栅电极的开启电压，Vgl为栅电极的关断电压，Cgd为寄生电容，ΔVp为像素电极产生的跳变电压。

在对像素电极产生跳变电压的机理进行分析和研究的基础上，本发明提出了一种采用双栅线和双薄膜晶体管的技术方案，且第一栅线与第二栅线上加载的信号差相反，即在第一栅线向第一薄膜晶体管提供开启电压时，第二栅线向第二薄膜晶体管提供第一电压，在第一栅线向第一薄膜晶体管提供关断电压时，第二栅线向第二薄膜晶体管提供第二电压，开启电压-关断电压＝第二电压-第一电压。优选地在第一栅线向第一栅电极加载开启电压信号时，第二栅线向第二栅电极加载关断电压信号，在第一栅线向第一栅电极加载关断电压信号时，第二栅线向第二栅电极加载开启电压信号。下面以二个薄膜晶体管均加载开启电压和关断电压为例，具体说明本发明的工作原理。

在第一栅线向第一栅电极加载关断电压时，第一薄膜晶体管关闭前其寄生电容上存储的电荷量QAgd(关闭前)为：QAgd(关闭前)＝CAgd(VAp-Vgh)，第一薄膜晶体管关闭后其寄生电容上存储的电荷量QAgd(关闭后)为：QAgd(关闭后)＝CAgd(VBp-Vgl)，第一薄膜晶体管关闭前后寄生电容上存储电荷的变化量ΔQAgd为：ΔQAgd＝QAgd(关闭后)-QAgd(关闭前)＝CAgd[(VBp-Vgl)-(VAp-Vgh)]＝CAgd(ΔVp+Vgh-Vgl)。其中，CAgd为第一薄膜晶体管的寄生电容，VAp为第一薄膜晶体管关闭前的像素电极电压，VBp为第一薄膜晶体管关闭后的像素电极电压，且ΔVp＝VBp-VAp。

在第二栅线向第二栅电极加载开启电压时，第二薄膜晶体管打开前其寄生电容上存储的电荷量QBgd(打开前)为：QBgd(打开前)＝CBgd(VAp-Vgl)，第二薄膜晶体管打开后其寄生电容上存储的电荷量QBgd(打开后)为：QBgd(打开后)＝CBgd(VBp-Vgh)，第二薄膜晶体管打开前后寄生电容上存储电荷的变化量ΔQBgd为：ΔQBgd＝QBgd(打开后)-QBgd(打开前)＝CBgd[(VBp-Vgh)-(VAp-Vgl)]＝CBgd(ΔVp+Vgl-Vgh)。其中CBgd为第二薄膜晶体管的寄生电容。

由于本发明中第一漏电极与第一栅电极的第一重叠面积等于第二漏电极与第二栅电极的第二重叠面积，使第一薄膜晶体管的寄生电容的电容值CAgd与第二薄膜晶体管的寄生电容的电容值CBgd相等，即CAgd＝CBgd，由于此时像素电容和与之相连的寄生电容存储的电荷之和守恒，因此有ΔQAgd+ΔQBgd+ΔQC＝0，其中ΔQC是存储电容和液晶电容在第一栅极关断前后的电荷变化量，ΔQC＝(Clc+Cs)(VBp-VAp)，Clc为液晶电容，Cs为存储电容。由于液晶电容Clc和存储电容Cs为恒定值，从上式可以推出VBp＝VAp，因此ΔVp＝VBp-VAp＝0，即像素电压在第一栅极关断前后不发生变化。其实质是第一薄膜晶体管关闭前后其寄生电容上存储电荷的变化量ΔQAgd与第二薄膜晶体管打开前后其寄生电容上存储电荷的变化量ΔQBgd大小相等，但变化方向相反，使两个寄生电容上存储电荷的总变化量为0，两个寄生电容上存储电荷的变化互相抵消，所以像素电极上电荷分布不变，变化量为0，因此像素电极的跳变电压为0。从上述说明可以看出，每个薄膜晶体管寄生电容上存储电荷的变化量与二次施加电压信号的电压差有关，而与每个电压信号的电压值无关。因此对于第二薄膜晶体管，当第二栅线向第二栅电极分别加载第一电压和第二电压时，如果预先设定第一电压与第二电压的电压差等于(Vgl-Vgh)，同样可以使两个寄生电容上存储电荷的总变化量为0。

需要说明的是，虽然同一母板不同位置处的寄生电容大小不均，但由于本发明的两个薄膜晶体管设置在一个像素区域内，因此实际生产中可以保证两个薄膜晶体管的寄生电容完全相同。另外，从本实施例技术方案中可以看出，设置第二薄膜晶体管的作用是提供补偿的寄生电容，因此不是通常意义的开关结构，只是结构形式与通常的薄膜晶体管结构类似。

图4～图12为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例。

图4为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，所反映的是一个像素单元的结构，图5为图4中A2-A2向的剖面图，图6为图4中B2-B2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，然后采用普通掩模板通过构图工艺形成包括第一栅线11a、第二栅线11b、第一栅电极2a和第二栅电极2b的图形，其中第一栅电极2a与第一栅线11a连接，第二栅电极2b与第二栅线11b连接，如图4～图6所示。实际应用中，本次构图工艺中还可以同时形成公共电极线13的图形。

图7为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图8为图7中A3-A3向的剖面图，图9为图7中B3-B3向的剖面图。在完成上述图4所示结构图形的基板上，采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，接着采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜。采用半色调或灰色调掩模板通过构图工艺形成包括数据线12、第一源电极6a、第一漏电极7a和第二漏电极7b的图形，如图7～图9所示。其中，第一有源层包括半导体层4和掺杂半导体层5，形成在栅绝缘层3上并位于第一栅电极2a的上方，第一源电极6a和第一漏电极7a形成在第一有源层上，第一源电极6a的一端位于第一栅电极2a的上方，另一端与数据线12连接，第一漏电极7a的一端位于第一栅电极2a的上方，与第一栅电极2a具有第一重叠面积，第一源电极6a与第一漏电极7a之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来。第二有源层包括半导体层4和掺杂半导体层5，形成在栅绝缘层3上并位于第二栅电极2b的上方，第二漏电极7b形成在第二有源层上，第二漏电极7b的一端位于第二栅电极2b的上方，与第二栅电极2b具有第二重叠面积，且第二重叠面积与第一重叠面积相等。

本次构图工艺是一种多步刻蚀工艺，具体为：首先依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，接着沉积源漏金属薄膜。在源漏金属薄膜上涂覆一层光刻胶。采用半色调或灰色调掩模板曝光，使光刻胶形成完全曝光区域、未曝光区域和部分曝光区域；未曝光区域对应于数据线、第一源电极、第一漏电极和第二漏电极图形所在区域，部分曝光区域对应于TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，部分曝光曝光区域的光刻胶厚度减少，形成光刻胶部分保留区域。通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括数据线和第二漏电极的图形。通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极和TFT沟道区域的图形。最后，剥离剩余的光刻胶，完成本次构图工艺。

图10为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图11为图10中A4-A4向的剖面图，图12为图10中B4-B4向的剖面图。在完成上述图7所示结构图形的基板上，采用PECVD方法沉积一层钝化层8，采用普通掩模板通过构图工艺形成包括钝化层第一过孔10a和钝化层第二过孔10b的图形，钝化层第一过孔10a位于第一漏电极7a所在位置，钝化层第一过孔10a内暴露出第一漏电极7a的表面，钝化层第二过孔10b位于第二漏电极7b所在位置，钝化层第二过孔10b内暴露出第二漏电极7b的表面，如图10～图12所示。本次构图工艺中，还同时在栅线接口区域(栅线PAD)形成有第一栅线接口过孔和第二栅线接口过孔的图形，在数据线接口区域(数据线PAD)形成有数据线接口过孔的图形。通过构图工艺形成接口过孔图形的工艺和结构已广泛应用于目前的构图工艺中，不再赘述。

最后，在完成图10所示结构图形的基板上，采用磁控溅射或热蒸发的方法沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括像素电极9的图形，像素电极9位于像素区域内，一方面通过钝化层第一过孔10a与第一漏电极7a连接，另一方面通过钝化层第二过孔10b与第二漏电极7b连接，如图1～图3所示。

图13为本发明TFT-LCD阵列基板第二实施例的平面图，所反映的是一个像素单元的结构，图14为图13中C1-C1向的剖面图，图15为图13中D1-D1向的剖面图。如图13～图15所示，本实施例TFT-LCD阵列基板是一种采用五次构图工艺形成的结构，第一栅线11a、第二栅线11b、数据线12、公共电极线13和像素电极9等主体结构与前述第一实施例相同，所不同的是第一薄膜晶体管和第二薄膜晶体管的结构。具体地，本实施例TFT-LCD阵列基板包括形成在基板1上的第一栅电极2a、第二栅电极2b、第一栅线11a和第二栅线11b，第一栅电极2a与第一栅线11a连接，第二栅电极2b与第二栅线11b连接；栅绝缘层3形成在第一栅电极2a、第二栅电极2b、第一栅线11a和第二栅线11b上并覆盖整个基板1；第一有源层和第二有源层(每个有源层均包括半导体层4和掺杂半导体层5)形成在栅绝缘层3上，第一有源层位于第一栅电极2a的上方，第二有源层位于第二栅电极2b的上方；第一源电极6a的一端位于第一有源层上，另一端与数据线12连接，第一漏电极7a的一端位于第一有源层上，另一端与像素电极9连接，第一漏电极7a与第一栅电极2a具有第一重叠面积，第一源电极6a与第一漏电极7a之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来；第二漏电极7b的一端位于第二有源层上，另一端与像素电极9连接，第二漏电极7b与第二栅电极2b具有第二重叠面积，且第二重叠面积与第一重叠面积相等；钝化层8形成在上述结构图形上并覆盖整个基板1，在第一漏电极7a位置开设有使第一漏电极7a与像素电极9连接的钝化层第一过孔10a，在第二漏电极7b位置开设有使第二漏电极7b与像素电极9连接的钝化层第二过孔10b；像素电极9形成在钝化层8上，像素电极9通过钝化层第一过孔10a与第一漏电极7a连接，通过钝化层第二过孔10b与第二漏电极7b连接。

图16～图24为本发明TFT-LCD阵列基板第二实施例制造过程的示意图，可进一步说明本实施例的技术方案。本实施例第一次构图工艺用于形成包括第一栅线11a、第二栅线11b、第一栅电极2a和第二栅电极2b的图形，其过程以及所形成的结构与前述第一实施例相同，参见图4～图6所示。

图16为本发明TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图17为图16中C3-C3向的剖面图，图18为图16中D3-D3向的剖面图。在形成第一栅线、第二栅线、第一栅电极和第二栅电极图形的基板上，采用PECVD方法依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形，如图16～图18所示。其中，第一有源层包括半导体层4和掺杂半导体层5，形成在栅绝缘层3上并位于第一栅电极2a的上方，第二有源层包括半导体层4和掺杂半导体层5，形成在栅绝缘层3上并位于第二栅电极2b的上方。本实施例中，第二有源层可以仅仅形成在即将形成第二漏电极的位置，即第二有源层位于第二栅电极上方靠近像素电极的一侧。

图19为本发明TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图20为图19中C4-C4向的剖面图，图21为图19中D4-D4向的剖面图。在完成上述图16所示结构图形的基板上，采用磁控溅射或热蒸发的方法沉积源漏金属薄膜，采用普通掩模板通过构图工艺形成包括数据线12、第一源电极6a、第一漏电极7a和第二漏电极7b的图形，如图19～图21所示。其中，第一源电极6a的一端位于第一有源层上，另一端与数据线12连接，第一漏电极7a的一端位于第一有源层上，与第一栅电极2a具有第一重叠面积，第一源电极6a与第一漏电极7a之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来；第二漏电极7b的一端位于第二有源层上，与第二栅电极2b具有第二重叠面积，且第二重叠面积与第一重叠面积相等。

图22为本发明TFT-LCD阵列基板第二实施例第四次构图工艺后的平面图，所反映的是一个像素单元的结构，图23为图22中C5-C5向的剖面图，图24为图22中D5-D5向的剖面图。在完成上述图19所示结构图形的基板上，采用PECVD方法沉积一层钝化层8，采用普通掩模板通过构图工艺形成包括钝化层第一过孔10a和钝化层第二过孔10b的图形，钝化层第一过孔10a位于第一漏电极7a所在位置，钝化层第一过孔10a内暴露出第一漏电极7a的表面，钝化层第二过孔10b位于第二漏电极7b所在位置，钝化层第二过孔10b内暴露出第二漏电极7b的表面，如图22～图24所示。本次构图工艺中，还同时在栅线接口区域和数据线接口区域形成接口过孔的图形。

最后，在完成图22所示结构图形的基板上，采用磁控溅射或热蒸发的方法沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括像素电极9的图形，像素电极9位于像素区域内，一方面通过钝化层第一过孔10a与第一漏电极7a连接，另一方面通过钝化层第二过孔10b与第二漏电极7b连接，如图13～图15所示。

可见，本实施例是将前述第一实施例中采用半色调或灰色调掩模板的第二次构图工艺分成二个采用普通掩模板的构图工艺，即通过一次采用普通掩模板的构图工艺形成包括第一有源层和第二有源层的图形，通过另一次采用普通掩模板的构图工艺形成包括数据线、第一源电极、第一漏电极和第二漏电极的图形。

通过上述实施例可以看出，本发明TFT-LCD阵列基板通过采用双栅线和双薄膜晶体管的结构，且两个薄膜晶体管的寄生电容相同，使像素电极充电完成时电荷的总量恒定，有效消除了像素电极的跳变电压。本发明技术方案不仅具有结构简单、收效显著等优点，而且便于实施，不会增加生产工艺和制造成本，尤其适用于在大尺寸液晶显示器中应用，具有广泛的应用前景。

图25为本发明TFT-LCD阵列基板制造方法的流程图，包括：

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括第一栅线、第二栅线、第一栅电极和第二栅电极的图形，所述第一栅电极与第一栅线连接，所述第二栅电极与第二栅线连接；

步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、数据线、第一源电极、第一漏电极和第二漏电极的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积；

步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述第一钝化层过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层第一过孔与第一漏电极连接，通过钝化层第二过孔与第二漏电极连接。

本发明提供了一种TFT-LCD阵列基板制造方法，通过采用双栅线和双薄膜晶体管的结构，且两个薄膜晶体管的寄生电容相同使像素电极充电完成时电荷的总量恒定，有效消除了像素电极的跳变电压。本发明技术方案不仅具有结构简单、收效显著等优点，而且便于实施，不会增加生产工艺和制造成本，尤其适用于在大尺寸液晶显示器中应用，具有广泛的应用前景。

下面通过具体实施例进一步说明本发明TFT-LCD阵列基板制造方法的技术方案。

图26为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括：

步骤11、采用磁控溅射或热蒸发的方法，在基板上沉积栅金属薄膜，通过构图工艺形成包括第一栅线、第二栅线、第一栅电极和第二栅电极的图形，所述第一栅电极与第一栅线连接，所述第二栅电极与第二栅线连接；

步骤12、采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

步骤13、在所述源漏金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域；光刻胶完全保留区域对应于数据线、第一源电极、第一漏电极和第二漏电极的图形所在区域，光刻胶部分保留区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度减少；

步骤14、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括数据线和第二漏电极的图形；

步骤15、通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；

步骤16、通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极和TFT沟道区域的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积，剥离剩余的光刻胶；

步骤17、采用等离子体增强化学气相沉积方法，沉积钝化层，采用普通掩模板通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤18、采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层第一过孔与第一漏电极连接，通过钝化层第二过孔与第二漏电极连接。

本实施例是一种通过四次构图工艺制备TFT-LCD阵列基板的技术方案，其制备过程已在前述图4～图12所示技术方案中详细介绍。

图27为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括：

步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括第一栅线、第二栅线、第一栅电极和第二栅电极的图形，所述第一栅电极与第一栅线连接，所述第二栅电极与第二栅线连接；

步骤22、采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

步骤23、采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形；

步骤24、采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

步骤25、采用普通掩模板通过构图工艺形成包括数据线、第一源电极、第一漏电极、TFT沟道区域和第二漏电极的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积；

步骤26、采用等离子体增强化学气相沉积方法，沉积钝化层，采用普通掩模板通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤27、采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层第一过孔与第一漏电极连接，通过钝化层第二过孔与第二漏电极连接。

本实施例是一种通过五次构图工艺制备TFT-LCD阵列基板的技术方案，其制备过程已在前述图16～图24所示技术方案中详细介绍。

在前述技术方案基础上，还可以通过设置公共电极线形成新的技术方案，此时，步骤1具体为：采用磁控溅射或热蒸发的方法，在基板上沉积栅金属薄膜，采用普通掩模板通过构图工艺形成包括第一栅线、第二栅线、第一栅电极、第二栅电极和公共电极线的图形，所述第一栅电极与第一栅线连接，所述第二栅电极与第二栅线连接。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种TFT-LCD阵列基板，其特征在于，包括形成在基板上并限定了像素区域的第一栅线、第二栅线和数据线，所述像素区域内形成有像素电极、具有相同寄生电容的第一薄膜晶体管和第二薄膜晶体管，在所述第一栅线向第一薄膜晶体管提供开启电压时，所述第二栅线向第二薄膜晶体管提供第一电压，在所述第一栅线向第一薄膜晶体管提供关断电压时，所述第二栅线向第二薄膜晶体管提供第二电压，开启电压-关断电压＝第二电压-第一电压。

2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述第二电压为关断电压，所述第一电压为开启电压。

3.根据权利要求1或2所述的TFT-LCD阵列基板，其特征在于，所述第一薄膜晶体管包括第一栅电极、第一有源层、第一源电极、第一漏电极和TFT沟道区域，所述第一漏电极与第一栅电极具有第一重叠面积，所述第二薄膜晶体管包括第二栅电极、第二有源层和第二漏电极，所述第二漏电极与第二栅电极具有第二重叠面积，所述第一重叠面积与第二重叠面积相等。

4.根据权利要求3所述的TFT-LCD阵列基板，其特征在于，所述第一栅电极形成在基板上并与所述第一栅线连接，其上覆盖有栅绝缘层；所述第一有源层包括半导体层和掺杂半导体层，形成在所述栅绝缘层上并位于第一栅电极的上方；所述第一源电极的一端位于所述第一栅电极的上方，另一端与所述数据线连接；所述第一漏电极的一端位于所述第一栅电极的上方，另一端与所述像素电极连接；所述TFT沟道区域形成在第一源电极与第一漏电极之间，所述TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来，所述第一源电极、第一漏电极和TFT沟道区域上覆盖有钝化层，所述钝化层位于第一漏电极所在位置开设有使第一漏电极与像素电极连接的钝化层第一过孔。

5.根据权利要求3所述的TFT-LCD阵列基板，其特征在于，所述第二栅电极形成在基板上并与所述第二栅线连接，其上覆盖栅绝缘层；所述第二有源层包括半导体层和掺杂半导体层，形成在所述栅绝缘层上并位于所述第二栅电极的上方；所述第二漏电极的一端位于所述第二栅电极的上方，另一端与所述像素电极连接，所述第二漏电极上覆盖有钝化层，所述钝化层位于第二漏电极所在位置开设有使第二漏电极与像素电极连接的钝化层第二过孔。

6.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，包括形成在所述基板上的公共电极线。

7.一种TFT-LCD阵列基板制造方法，其特征在于，包括：

步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括第一栅线、第二栅线、第一栅电极和第二栅电极的图形，所述第一栅电极与第一栅线连接，所述第二栅电极与第二栅线连接；

步骤2、在完成步骤1的基板上通过沉积结构层和构图工艺形成包括第一有源层、第二有源层、数据线、第一源电极、第一漏电极和第二漏电极的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积；

步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括钝化层第一过孔和钝化层第二过孔的图形，所述钝化层第一过孔位于第一漏电极的所在位置，所述钝化层第二过孔位于第二漏电极的所在位置；

步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过钝化层第一过孔与第一漏电极连接，通过钝化层第二过孔与第二漏电极连接。

8.根据权利要求7所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：

采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

在所述源漏金属薄膜上涂覆一层光刻胶；

采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全去除区域、光刻胶完全保留区域和光刻胶部分保留区域；光刻胶完全保留区域对应于数据线、第一源电极、第一漏电极和第二漏电极的图形所在区域，光刻胶部分保留区域对应于TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶部分保留区域的光刻胶厚度减少；

通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括数据线和第二漏电极的图形；

通过灰化工艺去除光刻胶部分保留区域的光刻胶，暴露出该区域的源漏金属薄膜；

通过第二次刻蚀工艺完全刻蚀掉光刻胶部分保留区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，形成包括第一源电极、第一漏电极和TFT沟道区域的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积；

剥离剩余的光刻胶。

9.根据权利要求7所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：

采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；

采用普通掩模板通过构图工艺形成包括第一有源层和第二有源层的图形；

采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜；

采用普通掩模板通过构图工艺形成包括数据线、第一源电极、第一漏电极、TFT沟道区域和第二漏电极的图形，所述第一漏电极与第一栅电极的重叠面积等于所述第二漏电极与第二栅电极的重叠面积。

10.根据权利要求7、8或9所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1中还同时形成有公共电极线图形。

Images