CN102290413B - 阵列基板及其制造方法和液晶显示器 - Google Patents

Abstract

本发明提供一种阵列基板及其制造方法和液晶显示器，其中，阵列基板包括衬底基板，以及形成在衬底基板上的栅线、数据线和遮光层，栅线和数据线围设成像素区域，像素区域内形成有透明像素电极和薄膜晶体管，薄膜晶体管包括栅电极、源电极和漏电极，源电极连接数据线，漏电极连接透明像素电极；栅电极形成在所述遮光层的上方，并通过过孔与栅线连接；栅电极与透明像素电极同层且为同材料。本发明可以大幅度地减弱因曝光工艺引起的栅漏寄生电容的变化，从而降低由栅漏寄生电容引起的ΔVp变化，也改善了同一玻璃基板上的不同位置处ΔVp的差异，方便驱动电路对ΔVp的调节，减弱了显示画面产生闪烁，提高了产品性能。

Description

阵列基板及其制造方法和液晶显示器

技术领域

本发明涉及液晶显示技术，特别涉及一种阵列基板及其制造方法和液晶显示器。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。

现有技术的TFT-LCD中，每个像素都有一个TFT控制。由于工艺的限制，背沟道刻蚀方式制造TFT时，漏电极与栅电极会有部分重叠，从而形成了栅漏寄生电容。在对像素充电结束的瞬间，栅漏寄生电容会使得像素电极电压产生一个跳变电压ΔVp。上述由于栅漏寄生电容而产生的ΔVp会使得显示画面产生闪烁(flicker)，严重地影响了显示质量。

一般可以由驱动电路对ΔVp进行调节，但是在调节时可能会出现如下困难：栅电极一般比较厚，在

湿法刻蚀工艺制作栅电极时，栅电极的坡度角一般很难控制在一个精确的小范围之内，在曝光工艺中由于层与层之间对位差异，在同一张玻璃上不同的位置处栅电极的坡度角相差很大，尤其是高代TFT-LCD生产线玻璃基板的尺寸更大，同一玻璃基板不同位置处栅电极的坡度角相差更大，坡度角的变化直接影响着漏电极和栅电极的重叠面积，漏电极与栅电极形成的重叠面积不同，即栅漏寄生电容不同；同时，在用掩模版进行构图工艺时，掩模版相对于基板会有对位偏移，且基板的各个位置偏移不同，有的部分偏左，有的部分偏右；以上原因导致了同一玻璃基板上的不同像素的寄生电容栅漏寄生电容是不同的，进而使得不同像素的ΔVp不同，驱动电路很难对同一玻璃基板的ΔVp进行统一调节，严重地影响了显示质量。

发明内容

本发明的目的是提供一种阵列基板及其制造方法和液晶显示器，以实现方便ΔVp的调节，改善闪烁现象。

本发明实施例提供一种阵列基板，包括衬底基板，以及形成在所述衬底基板上的栅线、数据线和遮光层，所述遮光层与所述栅线分开设置，所述栅线和数据线围设成像素区域，所述像素区域内沉积有透明像素电极和薄膜晶体管；所述薄膜晶体管包括栅电极、源电极和漏电极，所述源电极连接数据线，所述漏电极连接透明像素电极；所述栅电极形成在所述遮光层的上方，并通过过孔与所述栅线连接；所述栅电极与所述透明像素电极同层且为同材料。

本发明实施例提供一种阵列基板制造方法，包括：

在衬底基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和遮光层的图案，所述遮光层与所述栅线分开设置；

在形成上述图案的衬底基板上，沉积一栅绝缘层；在所述栅绝缘层之上沉积透明金属薄膜，通过构图工艺形成栅电极和透明像素电极，所述栅电极与所述栅线部分交叠；

沉积氧化物半导体层，采用双色调掩模板通过构图工艺形成半导体层图案、第一接触过孔和第二接触过孔；

沉积源漏金属层，通过构图工艺形成数据线、源电极和漏电极；同时，所述栅电极通过所述第一接触过孔与所述栅线连接，所述漏电极通过所述第二接触过孔与所述透明像素电极连接。

本发明实施例提供一种液晶显示器，包括对盒的阵列基板和彩膜基板，所述阵列基板和彩膜基板间填充有液晶；所述阵列基板采用上述的阵列基板。

本发明实施例的阵列基板及其制造方法和液晶显示器，通过采用透明像素电极材料制作栅电极，且同时形成补偿电极，可以大幅度地减弱因曝光工艺引起的栅漏寄生电容的变化，从而降低由栅漏寄生电容引起的ΔVp变化，也改善了同一玻璃基板上的不同位置处ΔVp的差异，方便驱动电路对ΔVp的调节，减弱了显示画面产生闪烁(flicker)，提高了产品性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1A为本发明阵列基板实施例的局部俯视结构示意图；

图1B为图1A中沿A-B线的侧视剖切结构示意图；

图2为本发明阵列基板制造方法实施例的第一次构图工艺后的平面图；

图3为本发明阵列基板制造方法实施例的第一次构图工艺后的截面图；

图4为本发明阵列基板制造方法实施例的第二次构图工艺后的平面图；

图5为本发明阵列基板制造方法实施例的第二次构图工艺后的截面图；

图6为本发明阵列基板制造方法实施例的第三次构图工艺后的平面图；

图7为本发明阵列基板制造方法实施例的第三次构图工艺后的截面图；

图8为本发明阵列基板制造方法实施例的第四次构图工艺后的平面图；

图9为本发明阵列基板制造方法实施例的第四次构图工艺后的截面图。

附图标记说明：

1-衬底基板；       2-栅电极；        3-栅绝缘层；

4-透明像素电极；   5-第二栅绝缘层；  6-氧化物半导体层；

8-源电极；         10-栅线；         11-数据线；

12-第一接触过孔；  13-第二接触过孔； 15-漏电极；

16-遮光层；        17-补偿电极。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的主要技术方案为，采用制作像素电极的透明金属薄膜制作栅电极，并且与像素电极同步形成，由于像素电极材料较薄，刻蚀栅电极形成的坡度角引起的ΔVp的变化可以忽略，从而使得同一玻璃基板上不同位置处的ΔVp基本是一致的，驱动电路可以方便的对ΔVp进行统一调节。

实施例一

图1A为本发明阵列基板实施例的局部俯视结构示意图，图1B为图1A中沿A-B线的侧视剖切结构示意图。下面结合图1A和图1B所示说明本实施例阵列基板的结构。

本实施例的阵列基板包括衬底基板1、形成在衬底基板1上的横纵交叉的栅线10。数据线11和遮光层16，遮光层16与栅线10为分开设置。栅线10和数据线11围设形成矩阵形式排列的像素区域，该像素区域内形成有透明像素电极4和薄膜晶体管(TFT)。

具体的，栅线10和遮光层16形成在所述衬底基板上且为分开设置，即栅线10和遮光层16不相连接。

栅线10和遮光层16的上方形成有栅绝缘层3。

栅绝缘层3的上方形成有栅电极2，栅电极2形成在阵列基板上的遮光层的上方，且延伸出该遮光层，与栅线10形成部分重叠区域，并通过过孔与栅线10连接。

本实施例的阵列基板中，与上述的栅电极2同层同材料设置有透明像素电极4。即栅电极2采用透明像素电极材料例如ITO(Indium Tin Oxides，铟锡金属氧化物)、IZO(Indium Zinc Oxide，铟锌氧化物)形成，其厚度大约为

具体的，栅电极2与栅线的连接方式可以为，在与栅线的重叠区域形成有一第一接触过孔，栅线上还形成有另一个第一接触过孔12，两个第一接触过孔12可以通过源漏金属层的金属进行连接，实现栅电极2与栅线10的连接。

通过透明像素电极材料形成栅电极可以忽略坡度角因素的影响，减少栅漏寄生电容的波动，从而可以有效地减少同一玻璃基板上ΔVp的变化，忽略由坡度角不同带来的同一玻璃基板上的跳变电压的差异，可以使得驱动电路方便的对跳变电压进行统一调节。

形成有栅电极2的衬底基板上形成有第二栅绝缘层5。

第二栅绝缘层5之上设置有氧化物半导体层6，其中，氧化物半导体层6可以由a-IGZO(非晶In-Ga-Zn-O，非晶铟镓锌氧化物)形成，也可以由其他的氧化物半导体层形成。具体的，氧化物半导体层6的形状对应栅极的形状设置。

源电极、漏电极和数据线，形成于所述氧化物半导体层之上，所述源电极、漏电极和所述氧化物半导体层搭接，且所述源电极、漏电极和所述栅电极有部分重叠。其中源电极8和数据线11连接，漏电极15可以通过第二接触过孔13与透明像素电极4连接。具体地，所述源电极、漏电极和所述氧化物半导体层搭接，且所述源电极、漏电极和所述栅电极有部分重叠。

第一接触过孔12穿过栅绝缘层将栅电极与栅线进行连接，源漏金属层也两个第一接触过孔12连接起来；连接两个第一接触过孔12之间的源漏金属层经刻蚀后被保留，形成与数据线、源极、漏极断开的连接图形，实现栅电极2与栅线10的连接。栅线10可以将栅电压提供至栅电极2，当栅电压达到TFT的开启电压时，TFT开启，源电极和漏电极通过半导体层中形成的沟道，使得数据线11的信号可以传输至透明像素电极4。

进一步的，在上述结构的基础上，为降低栅漏寄生电容的变化，使得ΔVp变化降低，本实施例还设置有用于对栅漏寄生电容的变化进行补偿的补偿电极。可参见图1A和图1B所示，该补偿电极17可以与栅线10为同时同层形成的一体结构，其与栅电极2处于同一水平线设置。漏电极15的一端与部分栅电极2重叠；其另一端与补偿电极17的部分重叠，形成补偿寄生电容。当曝光工艺中发生漏电极相对于栅电极的水平偏移时，无论是左偏还是右偏，漏电极与栅电极和补偿电极的交叠面积的总和是不变的，由此造成的栅漏寄生电容的变化可以由补偿寄生电容进行补偿，从而降低栅漏寄生电容引起的ΔVp的变化，显著改善了显示时的闪烁现象。

本实施例的阵列基板，通过采用透明像素电极材料制作栅电极，且同时形成补偿电极，可以大幅度地减弱因曝光工艺引起的栅漏寄生电容的变化，从而降低由栅漏寄生电容引起的ΔVp变化，也改善了同一玻璃基板上的不同位置处ΔVp的差异，方便驱动电路对ΔVp的调节，减弱了显示画面产生闪烁(flicker)，提高了产品性能。

实施例二

本实施例还提供了一种阵列基板制造方法，可以适用于制作实施例一所述的阵列基板。下面结合图2-图9，以一种四次构图工艺为例，提供一种TFT-LCD阵列基板制造方法。具体的工艺流程包括如下步骤：

步骤101、沉积栅金属薄膜，通过构图工艺形成栅线和遮光层；

参见图2和图3，图2为本发明阵列基板制造方法实施例的第一次构图工艺后的平面图，图3为本发明阵列基板制造方法实施例的第一次构图工艺后的截面图。首先，在衬底基板即透明玻璃基板或者石英1上，可以采用溅射或热蒸发的方法依次沉积上厚度为

的栅金属薄膜。该栅金属薄膜可以选用Cr、W、Ti、Ta、Mo等金属或合金，由多层金属组成的栅金属层也能满足需要。通过构图工艺可以形成栅线10和遮光层16，所述遮光层16与所述栅线10分开设置。构图工艺具体包括光刻胶涂覆、显影、刻蚀、剥离等工艺。

进一步的，为补偿栅漏寄生电容的变化，可以在形成栅线10和遮光层16的同时形成补偿电极。从工艺简化的角度考虑，本实施例可以将补偿电极与栅线同时形成为一体结构，可参见图3中所示的补偿电极17。通过设置该补偿电极17，可以对曝光偏移引起的栅漏寄生电容的变化进行补偿，保持栅漏寄生电容的稳定性，从而大大降低ΔVp的变化，改善闪烁现象。

步骤102、沉积栅绝缘层和其上方的透明金属薄膜，通过构图工艺形成栅电极和透明像素电极；

参见图4和图5，图4为本发明阵列基板制造方法实施例的第二次构图工艺后的平面图，图5为本发明阵列基板制造方法实施例的第二次构图工艺后的截面图。在完成步骤101的基板上，可以通过PECVD方法连续沉积厚度为的栅绝缘层3，栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH₄，NH₃，N₂或SiH₂Cl₂，NH₃，N₂。接着，可以通过溅射或热蒸发的方法沉积厚度约为

的透明金属薄膜，一般为ITO或者IZO，也可以是其它的金属或者金属化合物。然后可以通过构图工艺形成栅电极2以及透明像素电极4。其中，栅电极2延伸出阵列基板上的遮光层16，与栅线10有部分交叠。此外，栅电极2可以与步骤101中形成的补偿电极17位于同一水平线。

在该步骤中，通过采用透明像素电极的材料制作栅电极，可以使得栅电极较薄，不用考虑坡度角对跳变电压的影响；且栅电极和透明像素电极同时形成，可以简化工艺步骤。

步骤103、沉积氧化物半导体层，采用双色调掩模板通过构图工艺形成半导体层图案、第一接触过孔和第二接触过孔；

参见图6和图7，图6为本发明阵列基板制造方法实施例的第三次构图工艺后的平面图，图7为本发明阵列基板制造方法实施例的第三次构图工艺后的截面图。在完成步骤102的基板上，可以通过PECVD方法连续沉积厚度为

的第二栅绝缘层5，该第二栅绝缘层5可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH₄，NH₃，N₂或SiH₂Cl₂，NH₃，N₂。接着，可以通过溅射沉积一层厚度为

的氧化物半导体层6，氧化物半导体层6可以是a-IGZO(非晶In-Ga-Zn-O，非晶铟镓锌氧化物)，也可以是其他的氧化物半导体层。

然后，可以采用双色调掩模板进行曝光显影，该双色调掩模板可以为半色调掩模板或灰色调掩模板。在曝光显影之后，形成未曝光区域、部分曝光区域和完全曝光区域。其中，所述完全曝光区域对应于过孔区域，该过孔区域可以包括栅电极与所述栅线的过孔区域即第一接触过孔，以及漏电极与透明像素电极连接的过孔区域即第二接触过孔；所述未曝光区域对应于所述半导体层图案区域，所述部分曝光区域对应于其他区域。接着，刻蚀掉完全曝光区域的氧化物半导体层和第二栅绝缘层，形成栅电极2与栅线10的第一接触过孔12，如图6所示，该第一接触过孔12的数量可以为两个，第一个第一接触过孔12位于栅电极与栅线的交叠区域，第二个第一接触过孔12位于栅线上，且可以位于第一个第一接触过孔12的一侧与其平行设置；此外，还形成有漏电极与透明像素电极4的第二接触过孔13。接着进行一次光刻胶的灰化工艺，除掉部分曝光区域的光刻胶，刻蚀掉部分曝光区域的氧化物半导体层，形成半导体层图案。剥离掉未曝光区域的光刻胶。

步骤104、沉积源漏金属层，通过构图工艺形成数据线和源漏电极；同时，所述栅电极通过所述第一接触过孔与所述栅线连接，所述漏电极通过所述第二接触过孔与所述透明像素电极连接。

参见图8和图9，图8为本发明阵列基板制造方法实施例的第四次构图工艺后的平面图，图9为本发明阵列基板制造方法实施例的第四次构图工艺后的截面图。在完成步骤103的基板上，可以通过溅射或热蒸发的方法沉积上厚厚度约为

源/漏金属层，源/漏金属可以选用Cr、W、Ti、Ta、Mo、等金属和合金，可以是单层也可以是多层。通过构图工艺可以形成数据线11、源电极8、漏电极15。同时，在该步骤中，两个第一接触过孔12也可以通过源漏金属层连接，实现了栅电极2与栅线10的连接，连接两个第一接触过孔12之间的源漏金属层经刻蚀后被保留，形成与数据线、源极、漏极断开的连接图形；漏电极15也通过第二接触过孔13与透明像素电极4实现连接。

此外，漏电极15还可以包括第一端和第二端，其第一端与部分栅电极重叠，第二端与部分补偿电极17重叠，且所述的第一端与第二端可以位于同一水平线上。上述结构可以使得当漏电极相对于栅电极发生曝光偏移时，无论是左偏还是右偏，漏电极与栅电极和补偿电极的交叠面积的总和是不变的，因此，该补偿电极17可以补偿漏电极与栅电极的寄生电容的变化，降低由寄生电容引起的ΔVp的变化。

本实施例的阵列基板制造方法，通过采用透明像素电极材料制作栅电极，且同时形成补偿电极，可以大幅度地减弱因曝光工艺引起的栅漏寄生电容的变化，从而降低由栅漏寄生电容引起的ΔVp变化，也改善了同一玻璃基板上的不同位置处ΔVp的差异，方便驱动电路对ΔVp的调节，减弱了显示画面产生闪烁(flicker)，提高了产品性能。

实施例三

本实施例提供了一种液晶显示器，该液晶显示器包括对盒的阵列基板和彩膜基板，所述阵列基板和彩膜基板间填充有液晶。

其中，阵列基板可以采用实施例一所述的阵列基板。通过采用该阵列基板，由于不存在坡度角因素的影响，本实施例的液晶显示器可以显著提高显示质量。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种阵列基板，包括衬底基板，以及形成在所述衬底基板上的栅线、数据线和遮光层，所述遮光层与所述栅线分开设置，所述栅线和数据线围设成像素区域，所述像素区域内形成有透明像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，所述源电极连接数据线，所述漏电极连接透明像素电极；其特征在于，

所述栅电极形成在所述遮光层的上方，并通过过孔与所述栅线连接；所述栅电极与所述透明像素电极同层且为同材料。

2.根据权利要求1所述的阵列基板，其特征在于，

所述栅线和遮光层，形成于所述衬底基板上；

栅绝缘层，形成于所述栅线和遮光层之上；

所述栅电极和所述透明像素电极，形成于所述栅绝缘层之上，所述栅电极与所述遮光层对应设置，且延伸出所述遮光层与栅线形成重叠区域；

第二栅绝缘层，形成于所述栅电极和所述透明像素电极之上；

氧化物半导体层，形成在所述第二栅绝缘层之上；

第一接触过孔，形成在所述重叠区域和所述栅线上方；第二接触过孔，形成在所述透明像素电极上方；

数据线、源电极、漏电极和连接图形，形成于所述氧化物半导体层之上，所述连接图形与数据线、源极、漏极断开且通过第一接触过孔连接栅极和栅电极，所述漏电极通过所述第二接触过孔连接所述透明像素电极。

3.根据权利要求1所述的阵列基板，其特征在于，所述栅线连接有补偿电极，所述漏电极的第一端与部分栅电极重叠，第二端与部分所述补偿电极重叠，所述第一端与第二端位于同一水平线上。

4.根据权利要求3所述的阵列基板，其特征在于，所述栅线与所述补偿电极为一体结构。

5.一种阵列基板制造方法，其特征在于，包括：

在衬底基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和遮光层的图案，所述遮光层与所述栅线分开设置；

在形成上述图案的衬底基板上，沉积一栅绝缘层；在所述栅绝缘层之上沉积透明金属薄膜，通过构图工艺形成栅电极和透明像素电极，所述栅电极与所述栅线部分交叠；

沉积氧化物半导体层，采用双色调掩模板通过构图工艺形成半导体层图案、第一接触过孔和第二接触过孔；

沉积源漏金属层，通过构图工艺形成数据线、源电极和漏电极；同时，所述栅电极通过所述第一接触过孔与所述栅线连接，所述漏电极通过所述第二接触过孔与所述透明像素电极连接。

6.根据权利要求5所述的阵列基板制造方法，其特征在于，所述采用双色调掩模板通过构图工艺形成半导体层图案、第一接触过孔和第二接触过孔，包括：

采用双色调掩模板进行曝光显影，形成未曝光区域、部分曝光区域和完全曝光区域；所述完全曝光区域对应于包括所述第一接触过孔和第二接触过孔的过孔区域；所述未曝光区域对应于所述半导体层图案区域，所述部分曝光区域对应于所述过孔区域和半导体层图案区域之外的其他区域；

刻蚀掉所述完全曝光区域的氧化物半导体层，形成所述第一接触过孔和第二接触过孔；通过灰化工艺除掉所述部分曝光区域的光刻胶，形成半导体层图案；剥离掉所述未曝光区域的光刻胶，形成所述过孔区域和半导体层图案区域之外的其他区域。

7.根据权利要求5或6所述的阵列基板制造方法，其特征在于，在所述通过构图工艺形成栅线时，还包括：同时形成补偿电极，所述补偿电极与所述栅电极处于同一水平线；所述漏电极的第一端与部分栅电极重叠，第二端与部分所述补偿电极重叠，所述第一端与第二端位于同一水平线上。

8.根据权利要求7所述的阵列基板制造方法，其特征在于，所述补偿电极与所述栅线为一体结构。

9.一种液晶显示器，包括对盒的阵列基板和彩膜基板，所述阵列基板和彩膜基板间填充有液晶；其特征在于，所述阵列基板采用权利要求1～4任一所述的阵列基板。

Images