CN104635396B - 一种像素结构、阵列基板、显示面板及像素驱动方法 - Google Patents

一种像素结构、阵列基板、显示面板及像素驱动方法 Download PDF

Info

Publication number
CN104635396B
CN104635396B CN201510112684.9A CN201510112684A CN104635396B CN 104635396 B CN104635396 B CN 104635396B CN 201510112684 A CN201510112684 A CN 201510112684A CN 104635396 B CN104635396 B CN 104635396B
Authority
CN
China
Prior art keywords
film transistor
tft
electrode
thin film
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510112684.9A
Other languages
English (en)
Other versions
CN104635396A (zh
Inventor
董殿正
刘磊
宋嘉嘉
金炯旲
陈维涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510112684.9A priority Critical patent/CN104635396B/zh
Publication of CN104635396A publication Critical patent/CN104635396A/zh
Application granted granted Critical
Publication of CN104635396B publication Critical patent/CN104635396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

本发明公开了一种像素结构、阵列基板、液晶面板及像素驱动方法，以解决现有技术的像素结构中，由于漏电流较大所导致的液晶面板在显示时闪烁、残像等问题。所述像素结构，包括数据线和像素电极，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。

Description

一种像素结构、阵列基板、显示面板及像素驱动方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种像素结构、阵列基板、显示面板及像素驱动方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)由于重量轻、厚度薄、功耗低、辐射低和画面柔和等特点而得到了快速发展。TFT-LCD显示器的液晶面板上的每一液晶像素点都是由集成在其后的薄膜晶体管来驱动，从而可以做到高速度、高亮度、高对比度地显示。
现有技术TFT-LCD显示器的液晶面板中，每个像素结构均包括数据线、栅线和像素电极，所述数据线和所述栅线的交叉部分处形成有薄膜晶体管，薄膜晶体管的栅极连接所述栅线，薄膜晶体管的源极连接所述数据线，薄膜晶体管的漏极连接所述像素电极。
现有技术的像素结构和公共电极所构成的结构的等效电路如图1所示，像素电极包括栅线gate和数据线data，将公共电极视为地GND，薄膜晶体管M1所连接的像素电极和公共电极之间形成存储电容Cls，同时还存在液晶电容Cs，当薄膜晶体管M1反向偏置的时候，由于自由电子的存在，自由电子附着在薄膜晶体管M1的有源层上，从而导致薄膜晶体管M1的漏极和薄膜晶体管M1的源极会流过微小的漏电流(即关态电流Ioff)。在像素结构设计时漏电流过大会引起一些问题，例如如果漏电流过大，对像素电压的保持特性带来一定的影响，当薄膜晶体管M1的栅极关闭的时候保持电压损失过快，超过2个灰阶的时候，会引起液晶面板中像素闪烁的现象；另一方面，如果漏电流过大，导致像素放电时残留的直流分量增加而引起电荷残留，从而导致液晶面板在显示时产生残像。
发明内容
本发明的目的是提供一种像素结构、阵列基板和显示面板，以解决现有技术的像素结构中，由于漏电流较大所导致的液晶面板在显示时闪烁、残像等问题。
本发明的目的是通过以下技术方案实现的：
本发明实施例提供一种像素结构，包括数据线和像素电极，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。本实施例中，所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。
优选的，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极均与同一条所述栅线电性连接。本实施例中，由同一条所述栅线同时控制各个所述薄膜晶体管的栅极打开或关断，控制方式容易实现。
优选的，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极分别与不同的所述栅线一一对应的电性连接。本实施例中，由不同的所述栅线分别控制所述第一薄膜晶体管和所述第二薄膜晶体管，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。
优选的，所述连接电极与所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线位于同一层。本发明实施例中，所述连接电极可以设置于源漏极金属层，不需要单独增加制备工艺。
优选的，所述第一薄膜晶体管和第二薄膜晶体管的沟道宽长比相等。
优选的，所述第一薄膜晶体管和所述第二薄膜晶体管均为N型薄膜晶体管或均为P型薄膜晶体管。所述第一薄膜晶体管和所述第二薄膜晶体管为同类型的薄膜晶体管，有利于节省制备工艺。
本发明实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。
本发明实施例提供一种阵列基板，包括如上实施例提供的所述像素结构。
本发明实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。
本发明实施例提供一种显示面板，包括如上实施例提供的所述阵列基板。
本发明实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。
本发明实施例提供一种像素驱动方法，所述像素的采用如上实施例提供的像素结构，且第一薄膜晶体管和第二薄膜晶体管的栅极分别与不同的栅线连接；方法包括：
由第一薄膜晶体管的栅极连接的栅线提供第一栅极驱动信号，由第二薄膜晶体管的栅极连接的栅线提供第二栅极驱动信号；其中，所述第一栅极驱动信号落后于所述第二栅极驱动信号。
本实施例中，由不同的所述栅线分别控制所述第一薄膜晶体管和所述第二薄膜晶体管，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。
优选的，所述第一栅极驱动信号和所述第二栅极驱动信号的相位差为90度。
本发明实施例有益效果如下：所述像素结构中串联的所述第一薄膜晶体管、所述连接电极和所述第二薄膜晶体管能够减小漏电流，且所述连接电极和所述公共电极之间形成一过渡电容，能有效减少所述像素电极和所述连接电极之间的压差，即减少所述像素电极与所述第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持所述像素电极的电压。
附图说明
图1现有技术像素结构中薄膜晶体管连接电路等效电路图；
图2为本发明实施例提供的第一种像素结构的示意图；
图3为图2所示像素结构中薄膜晶体管连接电路等效电路图；
图4为本发明实施例提供的第二种像素结构的示意图；
图5为图4所示像素结构中薄膜晶体管连接电路等效电路图；
图6为驱动采用图4所示像素结构的像素的信号时序图。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
现有技术的像素结构中，由于漏电流较大会导致的液晶面板在显示时闪烁、残像等问题，本发明旨在提供一种像素结构，从而减小漏电流以解决该问题。基于此种目的，本发明实施例提供一种像素结构，包括数据线和像素电极，像素结构还包括串联于像素电极与数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；连接电极的上方或下方设置有公共电极，第一薄膜晶体管和第二薄膜晶体管的栅极和栅线电性连接。本实施例中，像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
实施例一
如图2所示，本发明实施例提供的第一种像素结构的示意图。该像素结构，包括像素电极1和数据线2，串联于像素电极1与数据线2之间的第一薄膜晶体管3、连接电极4和第二薄膜晶体管5；连接电极4的上方或下方设置有公共电极6，第一薄膜晶体管3和第二薄膜晶体管5的栅极均与栅线7电性连接。串联的第一薄膜晶体管3、连接电极4和第二薄膜晶体管5能够减小漏电流，且连接电极4和公共电极6之间形成一过渡电容C1(如图3所示)，能有效减少像素电极1和连接电极4之间的压差，即减少像素电极1与第二薄膜晶体管5之间的压差，在减小漏电流的基础上能够保持像素电极1的电压，从而减少显示面板的在显示时闪烁、残像等问题。
具体连接方式可以参考如下说明：第一薄膜晶体管3的源极和第二薄膜晶体管5的漏极均与连接电极4电性连接，第二薄膜晶体管5的源极与数据线2电性连接，第一薄膜晶体管3的漏极与像素电极1电性连接。本实施例中，像素电极1与第二薄膜晶体管5的漏极之间的压差小，能有效减小漏电流和保持像素电极1的电压。
在本实施例中，第一薄膜晶体管3和第二薄膜晶体管5的栅极均与同一条栅线7电性连接。本实施例中，由栅线7同时控制第一薄膜晶体管3和第二薄膜晶体管5的栅极进行打开或关断，控制方式容易实现。
本实施例提供的像素结构中薄膜晶体管连接电路等效示意图如图3所示，包括串联的薄膜晶体管M1(即图2所示的第一薄膜晶体管3)和薄膜晶体管M2(即图2所示的第二薄膜晶体管5)，薄膜晶体管M1和薄膜晶体管M2均由栅线gate1(即图2所示的栅线7)控制。连接电极4和公共电极6形成过渡过电容C1，该过渡电容C1能够有效减少像素电极1和连接电极4之间的压差，即减少像素电极1与晶体管M2之间的压差，在减小漏电流的基础上能够保持像素电极1的电压。其不足之处在于，由于薄膜晶体管M1和薄膜晶体管M2均由栅线gate1控制，薄膜晶体管M1和薄膜晶体管M2同时开启，其充电过程如下：数据线gate向过渡电容C1充电，过渡电容C1向存储电容Cls充电，且电流须经过薄膜晶体管M1和薄膜晶体管M2的有源层才能到达存储电容Cls，因此充电效率有所下降。
优选的，连接电极4与第一薄膜晶体管3的漏极和源极、第二薄膜晶体管5的漏极和源极、数据线2位于同一层。本发明实施例中，连接电极4可以设置于源漏极金属层，不需要单独增加制备工艺。
优选的，第一薄膜晶体管3和第二薄膜晶体管5的沟道宽长比相等。相同沟道宽长比的第一薄膜晶体管3和第二薄膜晶体5管的控制更容易调整。
需要说明的是，本实施例中的第一薄膜晶体管3和第二薄膜晶体管5可以均为N型薄膜晶体管，也可以均为P型薄膜晶体管，或者其一为N型薄膜晶体管，另一为P型薄膜晶体管。从简化制备工艺方面考量，优选第一薄膜晶体管3和第二薄膜晶体管5均为N型薄膜晶体管或者均为P型薄膜晶体管。
本发明实施例有益效果如下：像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
实施例二
如图4所示，本发明实施例提供的第一种像素结构的示意图。该像素结构，包括像素电极1和数据线2，串联于像素电极1与数据线2之间的第一薄膜晶体管3、连接电极4和第二薄膜晶体管5；连接电极4的上方或下方设置有公共电极6，第一薄膜晶体管3的栅极与栅线7电性连接，和第二薄膜晶体管5的栅极均与栅线8电性连接。串联的第一薄膜晶体管3、连接电极4和第二薄膜晶体管5能够减小漏电流，且连接电极4和公共电极6之间形成一过渡电容，能有效减少像素电极1和连接电极4之间的压差，即减少像素电极1与第二薄膜晶体管5之间的压差，在减小漏电流的基础上能够保持像素电极1的电压，从而减少显示面板的在显示时闪烁、残像等问题。
具体连接方式可以参考如下说明：第一薄膜晶体管3的源极和第二薄膜晶体管5的漏极均与连接电极4电性连接，第二薄膜晶体管5的源极与数据线2电性连接，第一薄膜晶体管3的漏极与像素电极1电性连接。本实施例中，像素电极1与第二薄膜晶体管5的漏极之间的压差小，能有效减小漏电流和保持像素电极1的电压。
在本实施例中，第一薄膜晶体管3和第二薄膜晶体管5的栅极分别与不同的栅线一一对应的电性连接(例如第一薄膜晶体管3的栅极与栅线7电性连接，第二薄膜晶体管的栅极与栅线8电性连接)。本实施例中，由不同的栅线分别控制第一薄膜晶体管3和第二薄膜晶体管5，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。
本实施例提供的像素结构中薄膜晶体管连接电路等效示意图如图5所示，包括串联的薄膜晶体管M1(即图4所示的第一薄膜晶体管3)和薄膜晶体管M2(即图4所示的第二薄膜晶体管5)，薄膜晶体管M1由栅线gae1(即图4所示的栅线7)控制，薄膜晶体管M2由栅线gate2(即图4所示的栅线8)控制。连接电极4和公共电极6形成过渡过电容C1，该过渡电容C1能够有效减少像素电极1和连接电极4之间的压差，即减少像素电极1与晶体管M2之间的压差，在减小漏电流的基础上能够保持像素电极1的电压。相比于图2所示的像素结构，由不同栅线分别控制薄膜晶体管M1和薄膜晶体管M2，可以使薄膜晶体管M2先打开，数线线data先给过渡电容C1充电，而后再打开薄膜晶体管M1，过渡电容C1向存储电容Cls充电，能够提高充电效率。
优选的，连接电极4与第一薄膜晶体管3的漏极和源极、第二薄膜晶体管5的漏极和源极、数据线2位于同一层。本发明实施例中，连接电极4可以设置于源漏极金属层，不需要单独增加制备工艺。
优选的，第一薄膜晶体管3和第二薄膜晶体管5的沟道宽长比相等。相同沟道宽长比的第一薄膜晶体管3和第二薄膜晶体管的控制更容易调整。
需要说明的是，本实施例中的第一薄膜晶体管3和第二薄膜晶体管5可以均为N型薄膜晶体管，也可以均为P型薄膜晶体管，或者其一为N型薄膜晶体管，另一为P型薄膜晶体管。从简化制备工艺方面考量，优选第一薄膜晶体管3和第二薄膜晶体管5均为N型薄膜晶体管或者均为P型薄膜晶体管。
本发明实施例有益效果如下：像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
此外，对于实施例一和实施例二提供的像素结构，其示意图仅是为了说明，具体的薄膜晶体管的栅极、源极和漏极的图形或尺寸可以在此基础上变型，其仍在本发明保护范围内。图3和图5中的液晶电容Cs对漏电流的影响非常小，在实施例中不再进行说明。
实施例三
本发明实施例提供一种阵列基板，包括如上实施例提供的像素结构。
本发明实施例有益效果如下：像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
实施例四
本发明实施例提供一种显示面板，包括如上实施例提供的阵列基板。
本发明实施例有益效果如下：像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
实施例五
对于实施例一提供的像素结构，由于第一薄膜晶体管3和第二薄膜晶体管5均由栅线7控制，因此控制方法简单，在此不再赘述。对于实施例二提供的像素结构，可以由栅线7和栅线8提供相同的信号，此时的控制方法与实施例一相同。
实施例二提供的像素结构也可以由栅线7和栅线8提供不同的信号，基于该种情况，提供像素驱动方法如下，包括：
由第一薄膜晶体管的栅极连接的栅线提供第一栅极驱动信号，由第二薄膜晶体管的栅极连接的栅线提供第二栅极驱动信号；其中，第一栅极驱动信号落后于第二栅极驱动信号。
本实施例中，由不同的栅线分别控制第一薄膜晶体管和第二薄膜晶体管，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。
优选的，第一栅极驱动信号和第二栅极驱动信号的相位差为90度。
参见图6所示的信号时序图，结合图5所示等效电路说明如下：
第一时刻t1，第一栅极驱动信号gate1为低电平信号，薄膜晶体管M1关闭；第二栅极驱动信号gate2为高电平信号，薄膜晶体管M2打开；数据线data为过渡电容C1充电。
第二时刻t2，第一栅极驱动信号gate1为高电平信号，薄膜晶体管M1打开；第二栅极驱动信号gate2为高电平信号，薄膜晶体管M2打开；数据线data为过渡电容C1充电，过渡电容C1为存储电容Cls充电。
第三时刻t3，第一栅极驱动信号gate1为高电平信号，薄膜晶体管M1打开；第二栅极驱动信号gate2为低电平信号，薄膜晶体管M2关闭；过渡电容C1为存储电容Cls充电。
第四时刻t4，第一栅极驱动信号gate1为低电平信号，薄膜晶体管M1关闭；第二栅极驱动信号gate2为低电平信号，薄膜晶体管M2关闭；过渡电容C1向数据线data缓慢漏电，同时由于过渡电容的存在，存储电容Cls向过渡电容C1缓慢漏电，不会造成漏电流过大并能够较好的保持像素电极的电压。
本发明实施例有益效果如下：像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种像素结构，包括数据线和像素电极，其特征在于，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述连接电极和所述公共电极之间形成一过渡电容，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接；所述第一薄膜晶体管和所述第二薄膜晶体管的栅极分别与不同的所述栅线一一对应的电性连接。
2.如权利要求1所述的像素结构，其特征在于，所述连接电极与所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线位于同一层。
3.如权利要求1或2所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的沟道宽长比相等。
4.如权利要求3所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管均为N型薄膜晶体管或均为P型薄膜晶体管。
5.一种阵列基板，其特征在于，包括如权利要求1至4任一项所述的像素结构。
6.一种显示面板，其特征在于，包括如权利要求5所述的阵列基板。
7.一种像素驱动方法，所述像素采用如权利要求1所述的像素结构，其特征在于，包括：
由第一薄膜晶体管的栅极连接的栅线提供第一栅极驱动信号，由第二薄膜晶体管的栅极连接的栅线提供第二栅极驱动信号；其中，所述第一栅极驱动信号落后于所述第二栅极驱动信号。
8.如权利要求7所述的方法，其特征在于，所述第一栅极驱动信号和所述第二栅极驱动信号的相位差为90度。
CN201510112684.9A 2015-03-13 2015-03-13 一种像素结构、阵列基板、显示面板及像素驱动方法 Active CN104635396B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510112684.9A CN104635396B (zh) 2015-03-13 2015-03-13 一种像素结构、阵列基板、显示面板及像素驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510112684.9A CN104635396B (zh) 2015-03-13 2015-03-13 一种像素结构、阵列基板、显示面板及像素驱动方法

Publications (2)

Publication Number Publication Date
CN104635396A CN104635396A (zh) 2015-05-20
CN104635396B true CN104635396B (zh) 2018-01-23

Family

ID=53214316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510112684.9A Active CN104635396B (zh) 2015-03-13 2015-03-13 一种像素结构、阵列基板、显示面板及像素驱动方法

Country Status (1)

Country Link
CN (1) CN104635396B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204255B (zh) * 2015-10-22 2019-01-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、制作方法和显示装置
CN106526996B (zh) * 2016-11-29 2019-06-28 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106990574B (zh) 2017-06-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
CN107505791A (zh) * 2017-09-22 2017-12-22 惠科股份有限公司 阵列基板和显示面板
CN107450247A (zh) * 2017-09-22 2017-12-08 惠科股份有限公司 像素结构和阵列基板
CN110738974B (zh) * 2019-10-28 2022-05-20 京东方科技集团股份有限公司 液晶像素电路、其驱动方法、显示面板及显示装置
CN110794631B (zh) 2019-11-21 2022-09-30 京东方科技集团股份有限公司 子像素结构、液晶面板及反射式液晶显示设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506598A (en) * 1992-01-21 1996-04-09 Sharp Kabushiki Kaisha Active matrix substrate and a method for driving the same
US5517150A (en) * 1991-10-01 1996-05-14 Nec Corporation Analog switch formed of thin film transistor and having reduced leakage current
CN1266996A (zh) * 1994-06-02 2000-09-20 株式会社半导体能源研究所 有源矩阵显示器和电光元件
CN1372242A (zh) * 2001-02-27 2002-10-02 夏普株式会社 有源点阵装置和显示器
CN1550859A (zh) * 1995-02-15 2004-12-01 株式会社半导体能源研究所 液晶显示器件
CN102456314A (zh) * 2010-10-25 2012-05-16 群康科技(深圳)有限公司 显示装置及具有显示装置的电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517150A (en) * 1991-10-01 1996-05-14 Nec Corporation Analog switch formed of thin film transistor and having reduced leakage current
US5506598A (en) * 1992-01-21 1996-04-09 Sharp Kabushiki Kaisha Active matrix substrate and a method for driving the same
CN1266996A (zh) * 1994-06-02 2000-09-20 株式会社半导体能源研究所 有源矩阵显示器和电光元件
CN1550859A (zh) * 1995-02-15 2004-12-01 株式会社半导体能源研究所 液晶显示器件
CN1372242A (zh) * 2001-02-27 2002-10-02 夏普株式会社 有源点阵装置和显示器
CN102456314A (zh) * 2010-10-25 2012-05-16 群康科技(深圳)有限公司 显示装置及具有显示装置的电子设备

Also Published As

Publication number Publication date
CN104635396A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
CN104635396B (zh) 一种像素结构、阵列基板、显示面板及像素驱动方法
CN104933993B (zh) 像素驱动电路及其驱动方法、显示装置
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
CN104850270B (zh) 触控模组的驱动方法、驱动电路、触控模组、面板和装置
CN103440840B (zh) 一种显示装置及其像素电路
CN104318886B (zh) 一种goa单元及驱动方法，goa电路和显示装置
CN108281123A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN206021875U (zh) 像素驱动电路、阵列基板以及显示装置
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN106023936B (zh) 扫描驱动电路及具有该电路的平面显示装置
CN108281124A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104821146B (zh) 栅极驱动电路及其单元和一种显示装置
CN106098002B (zh) 扫描驱动电路及具有该电路的平面显示装置
CN109872686A (zh) 一种驱动电路、显示面板及显示面板的制作方法
CN106920498B (zh) Gip电路及其驱动方法和平板显示装置
CN109243371A (zh) 一种驱动电路单元、驱动电路和显示装置
CN103137077B (zh) 电泳显示装置和控制电泳显示装置的稳定时段的方法
CN104376825B (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN106782365B (zh) 一种栅极驱动电路及驱动方法、显示装置
WO2020147689A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109285504A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN107610666A (zh) 消除关机残影的电路及方法
CN108288454A (zh) 像素补偿电路及其老化方法
CN110349540A (zh) 像素驱动电路、显示装置及像素驱动电路的控制方法
CN109523953A (zh) 有源矩阵有机发光二极管像素驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant