CN105204255B - 阵列基板及其驱动方法、制作方法和显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其驱动方法、制作方法和显示装置，该阵列基板中，设置并联开关以及用于控制并联开关的控制线。所述控制线可以通过控制并联开关将数据线和公共电极图形相连，因为数据线和公共电极图形中的公共电极同向设置，这样可以在完成数据电压写入之后，通过将数据线与公共电极图形并联降低公共电压的传输电阻。与现有技术中将与公共电极图形中的公共电极垂直的栅极金属层与公共电极图形并联的方式相比，能够更好的降低公共电压的传输电阻。

Description

阵列基板及其驱动方法、制作方法和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、制作方法和显示装置。

背景技术

在液晶显示技术中，高级超维场转换技术(ADvanced Super Dimension Switch，AD-SDS，简称ADS)模式以透过率高、宽视角、响应速度快和功耗低的优点逐渐取代TN(Twisted Nematic)液晶模式，成为液晶显示领域的重要技术之一。

参见图1，为现有技术中的一种ADS显示装置中，为了提高公共电极上的公共电压的均一性，在阵列基板的基底上制作有与栅极Gn(在图1中，n为1、2或3)同层的栅极层金属Cn，该栅极层金属Cn通过过孔与公共电极Com并联连接，能够一定程度上降低公共电压的传输电阻。但是栅极层金属Cn位于行方向上，而公共电极Com(一般为条状)位于列方向上，则栅极层金属Cn能够与条状公共电极Com并联的长度较短(仅交叠区域并联)，因此这样的连接对电阻的降低幅度有限。

发明内容

本发明的一个目的在于提供一种显示装置，以更好的降低公共电压的传输电阻，提高公共电压的均一性。

第一方面，本发明提供了一种阵列基板，包括：基底以及形成在所述基底上的像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；

还包括：形成在所述基底上的至少一条并联开关以及至少一条控制线；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形和数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连。

进一步的，所述并联开关的数量为多个，且均匀设置。

进一步的，多个并联开关分为多行，每一行的各个并联开关对应连接一条控制线。

进一步的，所述像素电极图形包括多行像素电极；

所述控制线形成在相邻两行像素电极之间的非显示区域。

进一步的，在相邻两行像素电极之间的非显示区域内，所述控制线位于所述栅线图形中的栅线的第一侧，并与位于该栅线的第一侧的公共电极相连。

进一步的，所述控制线与所述栅线图形同层设置。

进一步的，所述并联开关与所述像素开关阵列中的像素开关通过同一工艺形成。

第二方面，本发明提供了一种用于驱动上述任一项所述的阵列基板的驱动方法，包括充电过程和稳压过程；其中，

所述充电过程包括：依次在栅线图形中的每一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应的数据电压信号；

所述稳压过程包括：在每一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在连接所述各个并联开关的数据线上施加公共电压。

进一步的，

所述充电过程对应于多个子充电过程，在每一个子充电过程中，在一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应施加对应的数据电压信号；

所述稳压过程对应于多个子稳压过程，在每一个子稳压过程，在每一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在数据线图形中的连接各个并联开关的数据线上对应施加各个像素对应的数据电压信号；所述多个子稳压过程分散在所述多个子充电过程之间。

第二方面，本发明还提供了一种制作阵列基板的方法，包括通过图案化工艺在基底上形成像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；并形成至少一个并联开关以及至少一条控制线；其中，所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形和数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连。

第三方面，本发明提供了一种显示装置，包括上述任一项所述的阵列基板。

本发明提供的阵列基板中，设置并联开关以及用于控制并联开关的控制线。控制线可以通过控制并联开关将数据线和公共电极图形相连，因为数据线与公共电极图形中的公共电极同向设置，公共电压在公共电极上的传输方向一致，这样可以在完成数据电压写入之后，通过将数据线与公共电极图形并联降低公共电压的传输电阻。与现有技术中将与公共电极图形中的公共电极垂直的栅极金属层与公共电极图形并联的方式相比，能够更好的降低公共电压的传输电阻。

附图说明

图1为现有技术中的一种阵列基板的结构示意图；

图2为本发明实施例一提供的一种阵列基板的结构示意图；

图3为本发明提供的一种阵列基板的驱动方法中关键信号的时序图；

图4为本发明实施例二提供的一种阵列基板的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

第一方面，本发明提供了一种阵列基板，该基板包括：基底以及形成在所述基底上的像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；

还包括：形成在所述基底上的至少一条并联开关以及至少一条控制线；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形和数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连。

本发明提供的阵列基板中，设置并联开关以及用于控制并联开关的控制线。控制线可以通过控制并联开关将数据线和公共电极图形相连，由于数据线与公共电极图形中的公共电极同向设置，与公共电压在公共电极上的传输方向一致，这样可以在完成数据电压写入之后，通过将数据线与公共电极图形并联降低公共电压的传输电阻。与现有技术中将与公共电极图形中的公共电极垂直的栅极金属层与公共电极并联的方式相比，能够更好的降低公共电压的传输电阻。

第二方面，本发明还提供了一种阵列基板的驱动方法，可以用于驱动第一方面所述的阵列基板，该方法可以包括：充电过程和稳压过程；其中，

所述充电过程包括：依次在栅线图形中的每一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应施加各个像素对应的数据电压信号；

所述稳压过程包括：在每一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在连接所述各个并联开关的数据线上施加公共电压。

第三方面，本发明还提供了一种阵列基板的驱动方法，可以用以制作第一方面所述的阵列基板，该方法可以包括：

通过图案化工艺在基底上形成像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；并形成至少一条控制线以及至少一个并联开关；其中，所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形和数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连。

在具体实施时，上述的阵列基板的具体结构可能具有多种不同的形式，对应的具体驱动方法和制作方法也可能略有不同，下面结合附图进行详细说明。

实施例一

在具体实施时，参见图2，为本发明实施例一提供的阵列基板的俯视图，包括多个像素开关T1组成的像素开关阵列，由多条栅线G1、G2和G3组成的栅极图形，由多条数据线D1、D2、D3、D4、D5组成的数据线图形，由多个像素电极块P组成的像素电极图形和位于像素电极图形上方的公共电极图形，该公共电极图形由多个条状的公共电极组成；另外还包括多个并联开关T2以及多条位于行方向上的控制线C1、C2和C3，该控制线C1、C2和C3与各条栅线G1、G2和G3采用相同的材料制作并同层设置，每一个像素开关T1的栅极连接一条栅线、源极连接一条数据线，漏极连接一个像素电极块P，根据所连接的栅线的控制导通，将施加到所连接的数据线上的数据电压写入到所连接的像素电极块P上；各个并联开关T2呈周期性排列，每三个像素中有且仅有一个并联开关T2；每一个并联开关T2连接的栅极连接一条控制线，源极连接一条数据线，漏极连接公共电极Com；各个控制线C1、C2和C3除一端连接各个对应的各个并联开关T2的栅极之外，另一端延伸到该阵列基板的边缘(图中未示出)。对图2中的阵列基板可以采用如下方法驱动，参见图3，该方法可以包括多个子充电过程t1和多个多个子稳压过程t2；

其中，在每一个子充电过程t1中，在一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应施加该条栅线所连接的各个像素对应的数据电压信号(图中表示为Vdata和-Vdata)；

在每一个子稳压过程t2，在一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在数据线图形中的各条数据线上施加公共电压(图中表示为Vcom)；所述多个子稳压过程分散在所述多个子充电过程之间。

具体来说，在第一个子充电过程t1中，可以在第一行的像素电极块P所连接的栅线G1上施加高电平(假设各个像素开关T1以及各个并联开关T2均在高电平时导通)使第一行的像素开关T1导通，并在各条数据电压线D1、D2、D3、D4、D5上施加位于第一行的像素电极块P应被写入的数据电压，完成对第一行像素电极块P的像素电压的写入，且在该阶段在各条控制线C1、C2和C3上均施加低电平使并联开关T2关断；之后紧接着进行第一个子稳压过程t2，在该过程，可以在栅线G1上施加低电平(假设各个像素开关T1以及各个并联开关T2均在高电平时导通)，在控制线C1、C2和C3上均施加高电平，使各行的各个并联开关T2均导通，并在各条数据电压线D1、D2、D3、D4、D5上施加公共电压Vcom，使公共电压Vcom通过并联开关T2写入到公共电极Com。在第二个子充电过程t1、第三个子充电过程t1中按照在第一个子充电过程t1对第一行的像素电极块P的充电过程分别对第二行的像素电极块P、第三行的像素电极块P完成充电，第二个子稳压过程t2、第三个子稳压过程t2中则可以按照上述的第一个子稳压过程t2的方式将各个并联开关T2均导通，并在各个并联开关T2处通过T2向公共电极Com写入公共电压Vcom。

不难理解的是，由于数据线D1、D2、D3、D4、D5与条状的公共电极Com的延伸方向相同，这样通过数据线D1、D2、D3、D4、D5向公共电极Com提供公共电压Vcom的过程中，在公共电压Vcom传输的方向上，数据线D1、D2、D3、D4、D5与条状公共电极Com并联的长度较长，相比于图1中的设置方式，能够更为有效降低公共电压Vcom的传输电阻。实际上，经过仿真模拟发现，在对本发明提供的阵列基板进行驱动时，所需的驱动电流与驱动图1中的阵列基板的所需的电流相比，能够降低30％，也就是说，本发明提供的阵列基板与图1中的阵列基板相比，公共电压的传输电阻降低30％左右。

不难理解是，虽然在图3中示出的是在稳压过程中，在各条数据线上均施加公共电压Vcom的情况，但是在实际应用中，仅需在各个并联开关所连接的数据线D2和D5上施加公共电压Vcom即可。

另外为了降低相邻像素之间的串扰，该方法中，写入到奇数行的像素电极块P上施加的数据电压与写入到偶数行的像素电极块P的数据电压的极性相反(图中分别表示为Vdata和-Vdata)。

不难理解的是，虽然在图3中在D1-D5上施加电压使用相同的波形表示，但是在实际应用中，施加在各条数据线上的数据电压施加上并不一定相同，图3中仅是各条数据线上施加的电压的波形的示意图，并不应理解为对本发明保护范围的限定。

在图2所示的实施例中，包括多个并联开关，多个并联开关分为多行，每一行的各个并联开关对应连接一条控制线，这种将并联开关分散的设置在显示区域中的方式能够使得数据线在多处与公共电极并联，从而进一步提高公共电压Vcom的均一性。当然在实际应用中，上述的并联开关并不仅限于上述的方式，只要能够分散在显示区域，都能够取得类似的效果。另外，在具体实施时，即使上述的并联开关的个数仅为1个，相比于现有技术的方案也能够一定程度上提高公共电压的均一性，相应的技术方案也应该落入本发明的保护范围。

在图2中所示的实施例中，各条控制线C1、C2和C3设置在相邻两行像素电极之间的非显示区域。这样设置的好处是，能够使得相应的显示装置具有较高的开口率，避免影响显示。当然在实际应用中，如何设计这里的控制线并不会影响本发明的保护范围。

在图2中所示的实施例中，各条控制线C1、C2和C3与栅线图形中的各条栅线G1、G2和G3同层设置，这样能够在制作时，通过同一工艺完成控制线和栅线图形的制作，能够降低制作难度。另外，在具体实施时，上述的各个并联开关与像素开关阵列中的像素开关也可以通过同一工艺形成。这样也可以降低制作难度。同样的，这样的设置方式也不应理解为对本发明的保护范围的限定。

不难理解的是，在图3中是以各个子充电过程t1与各个子稳压过程t2交替排列的情形，这样做能够密集的对公共电极Com写入公共电压Vcom，从而更好的提高公共电极Com上的公共电压Vcom的均一性，并使得公共电极Com上的公共电压Vcom在时间上稳定。但是在实际应用中，并不需要在每一个子充电过程t1之后执行一个子稳压过程t2，比如可以在每几个(多于1个)子充电过程t1之后，执行一个子稳压过程t2，只要使各个子稳压过程t2分散到各个子充电过程t1中，都有助于更好的提高公共电极Com上的公共电压Vcom的均一性，并使得公共电极Com上的公共电压Vcom在时间上保持稳定，相应的技术方案也应该落入本发明的保护范围。另外，即使在一帧内，仅执行一个连续的稳压过程，也能够使得相应的公共电极Com上的公共电压Vcom与现有技术中的阵列基板中的公共电极Com上的公共电压Vcom相比，具有更好的均一性，相应的技术方案也同样应落入本发明的保护范围。

在具体实施时，在制作上述的阵列基板时，通过图案化工艺在基底上形成像素开关阵列以及形成至少一个并联开关的过程可以为：在同一图案化工艺中形成像素开关阵列和所述至少一个并联开关。另外，通过图案化工艺在基底上形成栅线图形和通过图案化工艺在基底上形成控制线可以具体包括：在同一图案化工艺中形成栅线图形和所述至少一条控制线。这样的方式可以降低制作难度。当然仅就为了制作上述的阵列基板而言，并不必然的需要按照这里所述的方式制作。

实施例二

本发明实施例二提供的阵列基板的俯视图可以参见图4，与图2不同的是，在图4中，各个并联开关T2连接其下方的公共电极Com。这样除了能够达到本发明的基本目的之外，与图2中的方案相比，由于没有将并联开关T2的漏极制作在对应的栅线的上方，可以避免并联开关T2的漏极与栅线之间形成交叠电容，从而避免影响扫描信号在栅线上的传输。不难理解的是，当上述的控制线C1、C2和C3对应设置在各条栅线G1、G2和G3的上方时，可以与对应的栅线的上方的公共电极Com相连，这样同样能够避免并联开关T2的漏极与栅线之间形成交叠电容。

在具体实施时，对实施例二提供的阵列基板的驱动方法可以与对实施例一提供的阵列基板的驱动方法一致，具体过程同样可以参见图3，在此不再详细说明。在制作实施例二提供的阵列基板时，相应的制作方法也可以与制作实施例一提供的阵列基板的方法一致，在此也不再详细说明。

第四方面，本发明还提供了一种显示装置，该显示装置包括上述第一方面所述的阵列基板。

在具体实施时，在上述的显示装置中，还一般包括数据驱动电路和栅极驱动电路，另外本发明提供的显示装置还应该包括一个用于驱动各条控制线C1、C2和C3的驱动电路，该驱动电路可以通过柔性电路板(Flexible Printed Circuit，FPC)与上述的阵列基板中的控制线C1、C2和C3相连。

在具体实施时，这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种阵列基板，其特征在于，包括：

基底以及形成在所述基底上的像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；

还包括：形成在所述基底上的至少一条并联开关以及至少一条控制线；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形连接设置，所述并联开关与所述数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连；

所述像素电极图形包括多行像素电极；

所述控制线形成在相邻两行像素电极之间的非显示区域；

在相邻两行像素电极之间的非显示区域内，所述控制线位于所述栅线图形中的栅线的第一侧，并与位于该栅线的第一侧的公共电极相连；

其中，所述第一侧是指远离所述栅线所驱动的像素的一侧。

2.如权利要求1所述的阵列基板，其特征在于，所述并联开关的数量为多个，且均匀设置。

3.如权利要求1所述的阵列基板，其特征在于，多个并联开关分为多行，每一行的各个并联开关对应连接一条控制线。

4.如权利要求1所述的阵列基板，其特征在于，所述控制线与所述栅线图形同层设置。

5.如权利要求1所述的阵列基板，其特征在于，所述并联开关与所述像素开关阵列中的像素开关通过同一工艺形成。

6.一种用于驱动如权利要求1-5任一项所述的阵列基板的驱动方法，其特征在于，包括充电过程和稳压过程；其中，

所述充电过程包括：依次在栅线图形中的每一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应的数据电压信号；

所述稳压过程包括：在每一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在连接所述各个并联开关的数据线上施加公共电压。

7.如权利要求6所述的方法，其特征在于，

所述充电过程对应于多个子充电过程，在每一个子充电过程中，在一条栅线上施加栅极扫描信号使该栅线所连接的各个像素开关导通，并在数据线图形中的各条数据线上对应施加对应的数据电压信号；

所述稳压过程对应于多个子稳压过程，在每一个子稳压过程，在每一条控制线施加控制信号使该控制线所连接的各个并联开关导通，并在数据线图形中的连接各个并联开关的数据线上对应施加各个像素对应的数据电压信号；所述多个子稳压过程分散在所述多个子充电过程之间。

8.一种制作阵列基板的方法，其特征在于，包括通过图案化工艺在基底上形成像素开关阵列、数据线图形、栅线图形、像素电极图形、公共电极图形；并形成至少一个并联开关以及至少一条控制线；其中，所述公共电极图形包括多个条状的公共电极，各个条状公共电极与所述数据线图形中的数据线同向设置；所述控制线的连接所述并联开关，并延伸到所述阵列基板的边缘；所述并联开关与所述公共电极图形连接设置，所述并联开关与所述数据线图形中的数据线连接设置，适于在所述控制线的控制下导通，将所述数据线和所述公共电极图形电性相连；

所述像素电极图形包括多行像素电极；

所述控制线形成在相邻两行像素电极之间的非显示区域；

在相邻两行像素电极之间的非显示区域内，所述控制线位于所述栅线图形中的栅线的第一侧，并与位于该栅线的第一侧的公共电极相连；

其中，所述第一侧是指远离所述栅线所驱动的像素的一侧。

9.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。