CN104317122B - 像素结构、阵列基板、显示面板和显示装置及其驱动方法 - Google Patents
像素结构、阵列基板、显示面板和显示装置及其驱动方法 Download PDFInfo
- Publication number
- CN104317122B CN104317122B CN201410531219.4A CN201410531219A CN104317122B CN 104317122 B CN104317122 B CN 104317122B CN 201410531219 A CN201410531219 A CN 201410531219A CN 104317122 B CN104317122 B CN 104317122B
- Authority
- CN
- China
- Prior art keywords
- pixel cell
- pixel
- tft
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
本发明公开了一种像素结构、阵列基板、显示面板和显示装置及其驱动方法,其中,像素结构包括:多条数据线和多条扫描线,以及相互交叉形成的多个像素单元;位于像素单元中的像素电极和薄膜晶体管;对于任意相邻的两列像素单元,一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接。本发明的技术方案可以通过行反转来实现点反转,以保证极性反转具有较小的功耗;并且,可以避免因公共电极对奇数行和偶数行像素电极的电压无法完全补偿而出现的横纹问题或者闪烁不良,从而可以改善像素结构的显示效果。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素结构、阵列基板、显示面板和显示装置及其驱动方法。
背景技术
随着显示技术的发展,液晶显示装置的应用越来越广泛,且显示效果不断地得到改善。
一般而言,在液晶显示装置中,施加在液晶分子上的电压差的极性必须每隔一段时间进行反转,用以避免液晶材料由于产生极化而造成永久性的破坏,也用以避免图像残存效应。通常的一些极性反转方法包括:帧反转(FrameInversion)、点反转(DotInversion)、行反转(Column Inversion)、列反转(Row Inversion)、两列反转和两点反转等。在上述反转方法中,帧反转的功耗最小,但容易出现闪烁现象;点反转的功耗最大,但是显示效果最好;而行反转、列反转、两列反转以及两点反转的功耗都介于点反转和帧反转的功耗之间。
基于上述各反转方法的特点,现有技术中,通常会采用行反转或者列反转来实现点反转,以降低极性反转的功耗。图1是现有技术的像素结构的结构示意图。如图1所示,可以通过列反转来实现点反转的像素结构包括:多条数据线11和多条扫描线12,以及多条数据线11和多条扫描线12交叉形成的多个像素单元13;位于像素单元13中的薄膜晶体管14和像素电极15,且每个薄膜晶体管14的栅极与其下方的扫描线12电连接,漏极与其所在的像素单元中的像素电极15电连接;对于任意相邻两行像素单元13,一行像素单元13中的薄膜晶体管14的源极与其左侧的数据线11电连接,另一行像素单元13中的薄膜晶体管14的源极与其右侧的数据线11电连接,也就是说,像素结构中,奇数行和偶数行的像素单元13中的薄膜晶体管14与不同侧的数据线11电连接。
然而,对于上述的像素结构,如果在制作薄膜晶体管14的过程中,其源极和漏极与栅极的对位发生问题,例如薄膜晶体管14的源极和漏极与正常对位相比向左偏或者向右偏,会出现奇数行的薄膜晶体管14的漏极与栅极的交叠面积与偶数行的薄膜晶体管14的漏极与栅极的交叠面积不相等,使得奇数行的薄膜晶体管14的漏极与栅极形成的电容与偶数行的薄膜晶体管14的漏极与栅极形成的电容不相等,当扫描线施加的扫描信号被拉低时,会使得奇数行和偶数行中像素电极15的电压被拉低的幅度大小不同,相应地,奇数行和偶数行中像素电极15所需的公共电极的补偿电压不同,由于公共电极呈面状,即位于不同像素电极上方的公共电极所施加的公共电压相同,因此,导致公共电极不能对奇数行或者偶数行像素电极的电压进行完全地补偿,从而会使像素结构出现横纹或者闪烁不良。
发明内容
有鉴于此,本发明实施例提供一种像素结构、阵列基板、显示面板和显示装置及其驱动方法,以解决现有技术中通过列反转来实现点反转的像素结构,在薄膜晶体管对位发生问题时,会出现横纹或者闪烁不良的技术问题。
第一方面,本发明实施例提供一种像素结构,包括:
多条数据线和多条扫描线;
所述多条数据线和所述多条扫描线交叉形成的多个像素单元,其中,所述像素单元与一条数据线和一条扫描线对应;
位于所述像素单元中的像素电极和薄膜晶体管;
对于任意相邻的两列像素单元,一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接。
第二方面,本发明实施例还提供一种阵列基板,包括上述第一方面所述的像素结构。
第三方面,本发明实施例还提供一种显示面板,包括上述第二方面所述的显示面板。
第四方面,本发明实施例还提供一种显示装置,包括上述第三方面所述的显示装置。
第五方面,本发明实施例还提供一种显示装置的驱动方法,所述驱动方法由上述第四方面所述的显示装置来执行,包括:
一帧画面显示时,通过第一行扫描线导通所述第一行扫描线控制的像素单元,并通过所述数据线向导通的像素单元施加第一数据信号;
关闭所述第一行扫描线控制的像素单元,再通过第二行扫描线导通所述第二行扫描线控制的像素单元,并通过所述数据线向导通的像素单元施加第二数据信号,其中,第二数据信号的极性与第一数据信号的极性相反;
通过剩余各行扫描线依次导通所述剩余各行扫描线控制的像素单元,并通过所述数据线向导通的像素单元按行交替施加所述第一数据信号和所述第二数据信号以完成一帧画面的显示;
其中,所述像素单元包括像素电极和薄膜晶体管,且在任意相邻的两列像素单元中,一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接。
本发明实施例提供的像素结构、阵列基板、显示面板和显示装置及其驱动方法,通过将任意相邻的两列像素单元设置为一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,而另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接,这样对于每一行像素单元来说,与其相邻的两行扫描线控制的像素单元会间隔排列,从而可以通过行反转来实现点反转,并保证极性反转具有较小的功耗;并且,对于上述的像素结构,即使在制作薄膜晶体管的过程中对位发生问题,当扫描线施加的扫描信号被拉低时,奇数行和偶数行像素单元中的像素电极的电压被拉低的幅度大小仍然是相同,相应地,奇数行和偶数行像素电极所需的公共电极的补偿电压也相同,即公共电极对奇数行和偶数行像素电极的电压能够进行完全补偿,因此,可以避免因公共电极对奇数行和偶数行像素电极的电压无法完全补偿而出现的横纹问题或者闪烁不良,从而可以改善像素结构的显示效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是现有技术的像素结构的结构示意图;
图2a是本发明实施例提供的一种像素结构的结构示意图;
图2b是与图2a对应的一种采用行反转实现点反转的像素结构的简化示意图;
图2c是本发明实施例提供的另一种像素结构的结构示意图;
图3a是本发明实施例提供的又一种像素结构的结构示意图;
图3b是本发明实施例提供的再一种像素结构的结构示意图;
图4a是本发明实施例提供的再一种像素结构的结构示意图;
图4b是本发明实施例提供的再一种像素结构的结构示意图;
图5是本发明实施例提供的一种阵列基板的结构示意图;
图6是本发明实施例提供的一种显示面板的结构示意图;
图7是本发明实施例提供的一种显示装置的结构示意图;
图8是本发明实施例提供的一种显示装置的驱动方法的流程示意图;
图9a-图9c是本发明实施例提供的一种由行反转实现点反转的步骤对应的极性反转的示意图;
图10a和图10b是本发明实施例提供的一种显示装置的极性反转的示意图;
图11a-图11d是本发明实施例提供的另一种显示装置的极性反转的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种像素结构。图2a是本发明实施例提供的一种像素结构的结构示意图。如图2a所示,所述像素结构包括:多条数据线21和多条扫描线22;所述多条数据线21和所述多条扫描线22交叉形成的多个像素单元23,其中,所述像素单元23与一条数据线21和一条扫描线22对应;位于所述像素单元23中的像素电极25和薄膜晶体管24;对于任意相邻的两列像素单元23,一列(在图中为奇数列)像素单元23中的像素电极25和与其位于同一像素单元23中的薄膜晶体管24电连接,另一列(在图中为偶数列)像素单元23中的像素电极25和与其位于同一列的且位于其相邻一行(在图中为相邻上一行)的像素单元23中的薄膜晶体管24电连接。
需要说明的是,像素单元进行显示是由位于像素单元中的像素电极和与该像素电极电连接的且控制该像素电极的薄膜晶体管来实现的,在薄膜晶体管对像素电极进行控制的同时,也就实现了薄膜晶体管对所述像素电极所在的像素单元的控制。与薄膜晶体管的栅极电连接的扫描线可以控制薄膜晶体管的开启或者关闭,与薄膜晶体管的源极电连接的数据线可以在薄膜晶体管开启时,为与其电连接的像素电极提供数据信号。基于此,上述的像素单元23与一条数据线21和一条扫描线22对应,可以理解为:与像素单元23对应的一条数据线21为控制该像素单元23的薄膜晶体管24所电连接的数据线21,与像素单元23对应的一条扫描线22为控制该像素单元23的薄膜晶体管24所电连接的扫描线22。
如果上述像素结构的极性反转采用行反转,参见图2b,则任意相邻两条扫描线22(对应相邻两行的像素单元)控制的像素单元23获得的数据信号的极性相反,其中,所述数据信号的极性由该数据信号的电压与公共电压的电压差决定,当该电压差大于0时,极性为正,在图中用“+”号表示;当该电压差小于0时,极性为负,在图中用“-”号表示。在图2b中,对于任意相邻的两列像素单元23,一列(在图中为奇数列)像素单元23中的像素电极25和与其位于同一像素单元23中的薄膜晶体管24电连接,以及另一列(在图中为偶数列)像素单元23中的像素电极25和与其位于同一列的且位于其相邻一行(在图中为上一行)的像素单元23中的薄膜晶体管24电连接,因此对于一行像素单元23来说,由其上方扫描线控制的像素单元和由其下方扫描线控制的像素单元在该行中交替排列,即在一行像素单元中,相邻两个像素单元获得的数据信号的极性相反,且对于相邻两行像素单元,位于同一列的两个像素单元获得的数据信号的极性也相反。如上所述,图2a所示的像素结构可以通过行反转实现点反转,因此,与现有技术一样,可以使极性反转的功耗较小。需要说明的是,上述的极性反转可以以两帧画面为一个极性反转驱动周期,也可以以四帧或者更多偶数帧画面为一个极性反转驱动周期,其中,优选为以两帧画面为一个极性反转驱动周期。
此外,由于所有薄膜晶体管24均与同一侧(在图中为左侧)的数据线电连接,如果在制作薄膜晶体管24的过程中,其源极和漏极与栅极的对位发生问题,则奇数行的薄膜晶体管24的漏极与栅极的交叠面积与偶数行的薄膜晶体管24的漏极与栅极的交叠面积相等,使得奇数行的薄膜晶体管24的漏极与栅极形成的电容与偶数行的薄膜晶体管24的漏极与栅极形成的电容相等,当扫描线22施加的扫描信号被拉低时,会使得奇数行和偶数行像素单元中的像素电极25的电压被拉低的幅度大小相同,相应地,奇数行和偶数行像素电极25所需的公共电极的补偿电压也相同,与现有技术相比,由于公共电极对奇数行和偶数行像素电极的电压均能够进行完全补偿,因此,可以避免因公共电极对奇数行和偶数行像素电极无法完全补偿而出现的横纹问题或者闪烁不良,从而可以改善像素结构的显示效果。
在图2a中,奇数列像素单元23中的像素电极25和与其位于同一像素单元23中的薄膜晶体管24电连接,偶数列像素单元23中的像素电极25和与其位于同一列的且位于其相邻上一行的像素单元23中的薄膜晶体管24电连接,这仅是本发明实施例关于像素结构的一个具体示例,在另一个具体示例中,参见图2c,像素结构也可以为:偶数列像素单元23中的像素电极25和与其位于同一像素单元23中的薄膜晶体管24电连接,奇数列像素单元23中的像素电极25和与其位于同一列的且位于其相邻一行的像素单元23中的薄膜晶体管24电连接。
在本发明实施例中,所述薄膜晶体管24的源极和与其电连接的像素电极25所在的像素单元23对应的数据线21电连接;所述薄膜晶体管24的栅极和与其电连接的像素电极25所在的像素单元23对应的扫描线22电连接。具体地,参见图2a和图2c,各个薄膜晶体管24的栅极均与其所在的像素单元23下方的扫描线22电连接,各个薄膜晶体管24的源极均与其所在的像素单元23左侧的数据线21电连接,其中,在图2a中,奇数列的薄膜晶体管24与其所在的像素单元23中的像素电极25电连接,偶数列的薄膜晶体管24和与其位于同一列且位于其相邻下一行的像素单元23中的像素电极25电连接,而在图2c中,奇数列的薄膜晶体管24和与其位于同一列且位于其相邻下一行的像素单元23中的像素电极25电连接,偶数列的薄膜晶体管24与其所在的像素单元23中的像素电极25电连接。
在图2a和图2c中,像素单元23的排列方式采用了阵列排列。除此之外,像素单元23的排列方式也可以采用交错排列,请参见图3a和图3b,其中,在图3a中,奇数列像素单元23中的像素电极25和与其位于同一像素单元23中的薄膜晶体管24电连接,偶数列像素单元23中的像素电极25和与其位于同一列的且位于其相邻上一行的像素单元23中的薄膜晶体管24电连接;在图3b中,偶数列像素单元23中的像素电极25和与其位于同一像素单元23中的薄膜晶体管24电连接,奇数列像素单元23中的像素电极25和与其位于同一列的且位于其相邻上一行的像素单元23中的薄膜晶体管24电连接,关于图3a和图3b的详细描述,具体请参照关于图2a和图2c的相关描述,在此不再赘述。
进一步地,参见图2a、图2c、图3a和图3b,与位于同一列的且位于相邻上一行的像素单元23中的薄膜晶体管24电连接的像素电极25和所述薄膜晶体管24电连接的扫描线22部分交叠。
在本发明实施例中,在上述的像素结构的基础上,参见图4a,优选为像素结构还包括公共电极26,所述公共电极26位于所述像素电极25和与所述像素电极25电连接的薄膜晶体管24的源极242和漏极243所在的膜层之间且与两者通过第二绝缘层272电绝缘。此外,在图4a中,栅极241上覆盖第一绝缘层271,有源层244位于第一绝缘层271上,源极242和漏极243设置在有源层244两侧且分别与有源层244电连接,源极242、漏极243和有源层244通过第一绝缘层271与栅极241电绝缘,以及漏极243与像素电极25电连接;公共电极26与像素电极25通过第三绝缘层273电绝缘。
由于与位于同一列的且位于相邻上一行的像素单元23中的薄膜晶体管24电连接的像素电极25和所述薄膜晶体管24电连接的扫描线22部分交叠,在工作时,在交叠处可能会产生电信号的影响,因此,通过在薄膜晶体管24的源极242和漏极243与像素电极25之间设置公共电极26,可以对上述的像素电极25和扫描线22的交叠处起到电信号屏蔽的作用。
在上述像素结构的实施例中,像素电极采用了狭缝结构,而公共电极采用了整面结构,然而在像素结构的其他实施例中,也可以公共电极具有狭缝结构,而像素电极在像素单元内为整面结构。在此种情况下,参见图4b,公共电极26可以设置在像素电极25上,并通过第三绝缘层273实现电绝缘。
需要说明的是,在图4a和图4b中的薄膜晶体管24的栅极241设置在源极242和漏极243的下方,然而这仅是设置栅极241的具体示例,在其他示例中,栅极241也可以设置在源极242和漏极243的上方,在此不做限定。
本发明实施例还提供一种阵列基板。图5是本发明实施例提供的一种阵列基板的结构示意图。参见图5,所述阵列基板包括:玻璃基板31和像素结构32,所述像素结构32为上述各实施例所述的像素结构。
本发明实施例还提供一种显示面板。图6是本发明实施例提供的一种显示面板的结构示意图。参见图6,所述显示面板包括阵列基板41、与阵列基板41相对设置的彩膜基板42以及位于阵列基板41和彩膜基板42之间的液晶层43,其中,液晶层43由液晶分子431形成。本实施例中的阵列基板41为上述实施例中所述的阵列基板。
需要说明的是,上述显示面板可以具有触控功能,也可以不具有触控功能,在实际制作时,可以根据具体的需要进行选择和设计。其中,触控功能可以为电磁触控功能、电容触控功能或者电磁电容触控功能等。
本发明实施例还提供一种显示装置。图7是本发明实施例提供的一种显示装置的结构示意图。参见图7,显示装置包括显示面板51,还可以包括驱动电路和其他用于支持显示装置50正常工作的器件。其中,所述显示面板51为上述实施例中所述的显示面板。上述的显示装置50可以为手机、台式电脑、笔记本、平板电脑、电子纸中的一种。
本发明实施例还提供一种显示装置的驱动方法,所述驱动方法采用上述实施例所述的显示装置来执行。图8是本发明实施例提供的一种显示装置的驱动方法的流程示意图。参见图8,所述显示装置的驱动方法包括:
步骤601、一帧画面显示时,通过第一行扫描线导通所述第一行扫描线控制的像素单元,并通过所述数据线向导通的像素单元施加第一数据信号;
步骤602、关闭所述第一行扫描线控制的像素单元,再通过第二行扫描线导通所述第二行扫描线控制的像素单元,并通过所述数据线向导通的像素单元施加第二数据信号,其中,第二数据信号的极性与第一数据信号的极性相反;
需要说明的是,上述数据信号的极性由数据信号的电压与公共电压的电压差决定,当该电压差大于0时,极性为正,通常用“+”号表示;当该电压差小于0时,极性为负,通常用“-”号表示。因此,第二数据信号的极性与第一数据信号的极性相反可以理解为:当第一数据信号的极性为正时,第二数据信号的极性为负,或者当第一数据信号的极性为负时,第二数据信号的极性为正。
步骤603、通过剩余各行扫描线依次导通所述剩余各行扫描线控制的像素单元,并通过所述数据线向导通的像素单元按行交替施加所述第一数据信号和所述第二数据信号以完成一帧画面的显示。
其中,上述各步骤中的像素单元包括像素电极和薄膜晶体管,且在任意相邻的两列像素单元中,一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接。
由于执行本发明实施例的驱动方法的显示装置采用了上述实施例中的像素结构,因此,通过上述步骤601-步骤603对显示装置的驱动,可以在一帧画面内通过行反转来实现点反转。接下来,就对显示装置采用上述的驱动方法,以使其能够由行反转实现点反转的相关原理做进一步地说明。
下面以显示装置采用图2a所示的像素结构为例来进一步说明通过步骤601-步骤603的驱动使显示装置由行反转实现点反转,并且假定该像素结构包含7条数据线和7条扫描线。相关的驱动方法的具体步骤如下:
步骤6011、第一行扫描线导通该行扫描线控制的像素单元,并且通过各条数据线向导通的像素单元施加极性为“-”的第一数据信号。
参见图9a,第一行扫描线S1导通该行扫描线S1控制的像素单元,并且通过各条数据线(D1-D7)向导通的像素单元施加极性为“-”的第一数据信号。如图2a所示,由于像素单元中的薄膜晶体管与其下方的扫描线电连接,并且奇数列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,偶数列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接,因此,在图9a中,由第一行扫描线S1控制的偶数列的像素单元获得极性为“-”的第一数据信号,而由第一行扫描线S1控制的奇数列的像素单元可以看成是虚拟像素单元,因此,相应的像素单元获得第一数据信号的情况在图9a中未示出。
步骤6012、关闭第一行扫描线导通的像素单元,再经第二行扫描线导通该行扫描线控制的像素单元,并且通过各条数据线向导通的像素单元施加极性为为“+”的第二数据信号。
参见图9b,关闭第一行扫描线S1导通的像素单元,再经第二行扫描线S2导通该行扫描线控制的像素单元,并且通过各条数据线(D1-D7)向导通的像素单元施加极性为“+”的第二数据信号。如图2a所示,由于像素单元中的薄膜晶体管与其下方的扫描线电连接,并且奇数列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,偶数列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接,因此,在图9b中,由第二行扫描线S2控制的像素单元获得极性为“+”的第二数据信号。
步骤6013、关闭第二行扫描线导通的像素单元,再通过剩余各行扫描线依次导通剩余各行扫描线控制的像素单元,并通过数据线向导通的像素单元按行交替施加极性为“-”的第一数据信号和极性为“+”的第二数据信号以完成一帧画面的显示。
参见图9c,关闭第二行扫描线S2导通的像素单元,再通过剩余各行扫描线(S3-S7)依次导通剩余各行扫描线控制的像素单元,并通过各条数据线(D1-D7)向导通的像素单元按行交替施加极性为“-”的第一数据信号和极性为“+”的第二数据信号以完成一帧画面的显示。对于剩余的像素单元,由奇数行扫描线控制的像素单元获得的数据信号的极性与第一行扫描线S1控制的像素单元获得的数据信号的极性相同,请参考步骤6011的相关描述;偶数行扫描线控制的像素单元获得的数据信号的极性与第二行扫描线S2控制的像素单元获得的数据信号的极性相同,请参考步骤6012的相关描述。并且,图9c同时示出了在一帧画面内各像素单元所获得的数据信号的极性情况。通过图9c可以看出,对于采用图2a中的像素结构的显示装置,经步骤6011-步骤6013可以由行反转实现点反转。
在本发明实施例中,进一步地,所述第一数据信号的极性和所述第二数据信号的极性的幅值相等。例如,如果第一数据信号的电压为10伏,公共电压为6伏,那么第二数据信号的电压应为2伏,这样第一数据信号的电压与公共电压的电压差为4伏,第二数据信号的电压与公共电压的电压差为-4伏,因此,第一数据信号的极性与第二数据信号的极性相反,且两数据信号的极性的幅值相同。
在本发明实施例中,优选为所述显示装置的驱动方法以两帧画面为一个极性反转驱动周期。参见图10a,显示装置在第一帧画面时通过行反转实现点反转的数据信号的极性分布,参见图10b,显示装置在第二帧画面时数据信号的极性分布,通过图10a和图10b可以看出,第一帧画面与第二帧画面的每个点(与像素单元对应)的极性相反,即在第一帧画面的基础上,第二帧画面的数据信号的极性发生了反转,这表明显示装置的驱动方法以两帧画面为一个极性反转驱动周期。
显示装置的驱动方法除了以两帧画面为一个极性反转驱动周期外,也可以以四帧或者更多偶数帧画面为一个极性反转驱动周期。例如,图11a-图11d示出了显示装置的驱动方法以四帧画面为一个极性反转驱动周期。然而,通过图10a、图10b以及图11a-图11d可以看出,如果显示装置的驱动方法以两帧画面为一个极性反转驱动周期,则会增大极性反转的频率,这样会更好地降低液晶材料由于产生极化而造成永久性破坏的可能性,从而可以更好地对液晶材料起到保护的作用。
本发明实施例提供的像素结构、阵列基板、显示面板和显示装置及其驱动方法,通过将任意相邻的两列像素单元设置为一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,而另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接,这样对于每一行像素单元来说,与其相邻的两行扫描线控制的像素单元会间隔排列,从而可以通过行反转来实现点反转,并保证极性反转具有较小的功耗;并且,对于上述的像素结构,即使在制作薄膜晶体管的过程中对位发生问题,当扫描线施加的扫描信号被拉低时,奇数行和偶数行像素单元中的像素电极的电压被拉低的幅度大小仍然是相同,相应地,奇数行和偶数行像素电极所需的公共电极的补偿电压也相同,即公共电极对奇数行和偶数行像素电极的电压能够进行完全补偿,因此,可以避免因公共电极对奇数行和偶数行像素电极的电压无法完全补偿而出现的横纹问题或者闪烁不良,从而可以改善像素结构的显示效果。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种像素结构,其特征在于,包括:
多条数据线和多条扫描线;
所述多条数据线和所述多条扫描线交叉形成的多个像素单元,其中,所述像素单元与一条数据线和一条扫描线对应;
位于所述像素单元中的像素电极和薄膜晶体管;
对于任意相邻的两列像素单元,一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接;
所述像素结构的极性反转采用行反转,任意相邻两条扫描线控制的像素单元获得的数据信号的极性相反;
所述薄膜晶体管均与同一侧的所述数据线电连接;
任意相邻行的薄膜晶体管的漏极与栅极的交叠部分面积相等;
与位于同一列的且位于相邻一行的像素单元中的薄膜晶体管电连接的像素电极和所述薄膜晶体管电连接的扫描线部分交叠。
2.根据权利要求1所述的像素结构,其特征在于,奇数列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,偶数列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接。
3.根据权利要求1所述的像素结构,其特征在于,偶数列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,奇数列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接。
4.根据权利要求1所述的像素结构,其特征在于,所述薄膜晶体管的源极和与其电连接的像素电极所在的像素单元对应的数据线电连接;
所述薄膜晶体管的栅极和与其电连接的像素电极所在的像素单元对应的扫描线电连接。
5.根据权利要求1所述的像素结构,其特征在于,所述像素单元的排列方式为交错排列或者矩阵排列。
6.一种阵列基板,其特征在于,包括如权利要求1-5中任一项所述的像素结构。
7.一种显示面板,其特征在于,包括如权利要求6所述的阵列基板。
8.一种显示装置,其特征在于,包括如权利要求7所述的显示面板。
9.一种显示装置的驱动方法,所述驱动方法由权利要求8所述的显示装置来执行,其特征在于,包括:
一帧画面显示时,通过第一行扫描线导通所述第一行扫描线控制的像素单元,并通过所述数据线向导通的像素单元施加第一数据信号;
关闭所述第一行扫描线控制的像素单元,再通过第二行扫描线导通所述第二行扫描线控制的像素单元,并通过所述数据线向导通的像素单元施加第二数据信号,其中,第二数据信号的极性与第一数据信号的极性相反;
通过剩余各行扫描线依次导通所述剩余各行扫描线控制的像素单元,并通过所述数据线向导通的像素单元按行交替施加所述第一数据信号和所述第二数据信号以完成一帧画面的显示;
其中,所述像素单元包括像素电极和薄膜晶体管,且在任意相邻的两列像素单元中,一列像素单元中的像素电极和与其位于同一像素单元中的薄膜晶体管电连接,另一列像素单元中的像素电极和与其位于同一列的且位于其相邻一行的像素单元中的薄膜晶体管电连接;所述像素结构的极性反转采用行反转,任意相邻两条扫描线控制的像素单元获得的数据信号的极性相反;所述薄膜晶体管均与同一侧的所述数据线电连接;任意相邻行的薄膜晶体管的漏极与栅极的交叠部分面积相等;与位于同一列的且位于相邻一行的像素单元中的薄膜晶体管电连接的像素电极和所述薄膜晶体管电连接的扫描线部分交叠。
10.根据权利要求9所述的显示装置的驱动方法,其特征在于,所述第一数据信号的极性和所述第二数据信号的极性的幅值相等。
11.根据权利要求9所述的显示装置的驱动方法,其特征在于,所述显示装置的驱动方法以两帧画面为一个极性反转驱动周期。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410531219.4A CN104317122B (zh) | 2014-10-10 | 2014-10-10 | 像素结构、阵列基板、显示面板和显示装置及其驱动方法 |
US14/743,941 US9916801B2 (en) | 2014-10-10 | 2015-06-18 | Pixel structure and display device for dot inversion, and driving method of display device |
DE102015109890.3A DE102015109890B4 (de) | 2014-10-10 | 2015-06-19 | Pixelstruktur, Arraysubstrat, Anzeigetafel, Anzeigevorrichtung und Verfahren zum Antreiben der Anzeigevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410531219.4A CN104317122B (zh) | 2014-10-10 | 2014-10-10 | 像素结构、阵列基板、显示面板和显示装置及其驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104317122A CN104317122A (zh) | 2015-01-28 |
CN104317122B true CN104317122B (zh) | 2018-01-12 |
Family
ID=52372373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410531219.4A Active CN104317122B (zh) | 2014-10-10 | 2014-10-10 | 像素结构、阵列基板、显示面板和显示装置及其驱动方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9916801B2 (zh) |
CN (1) | CN104317122B (zh) |
DE (1) | DE102015109890B4 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016127332A1 (en) * | 2015-02-11 | 2016-08-18 | Shenzhen Yunyinggu Technology Co., Ltd. | Method and apparatus for signal polarity control in display driving |
CN105185230B (zh) * | 2015-08-28 | 2018-07-31 | 厦门天马微电子有限公司 | 显示装置及其显示方法 |
CN105093726B (zh) * | 2015-09-23 | 2018-10-30 | 京东方科技集团股份有限公司 | 一种像素结构、显示面板及显示装置 |
JP2017181839A (ja) * | 2016-03-31 | 2017-10-05 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
CN108074526A (zh) * | 2016-11-15 | 2018-05-25 | 昆山国显光电有限公司 | 平板显示装置及其驱动方法 |
CN106940505B (zh) * | 2017-05-08 | 2019-11-15 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
CN109189269B (zh) * | 2018-09-12 | 2020-08-04 | 南京中电熊猫平板显示科技有限公司 | 一种显示面板及其驱动方法 |
CN109285519A (zh) * | 2018-11-14 | 2019-01-29 | 惠科股份有限公司 | 一种显示装置及显示装置的驱动方法 |
CN110109305B (zh) * | 2019-04-12 | 2020-12-04 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
CN110189718A (zh) * | 2019-05-29 | 2019-08-30 | 深圳市华星光电技术有限公司 | 像素驱动电路及像素驱动方法 |
CN110208995B (zh) * | 2019-06-29 | 2022-03-25 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010011981A1 (en) | 1996-12-27 | 2001-08-09 | Tsunenori Yamamoto | Active matrix addressed liquid crystal display device |
KR101160839B1 (ko) * | 2005-11-02 | 2012-07-02 | 삼성전자주식회사 | 액정 표시 장치 |
KR101189277B1 (ko) * | 2005-12-06 | 2012-10-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20070061976A (ko) * | 2005-12-12 | 2007-06-15 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR101627724B1 (ko) | 2007-12-03 | 2016-06-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP5211972B2 (ja) * | 2008-09-17 | 2013-06-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
TWI384308B (zh) * | 2009-07-01 | 2013-02-01 | Au Optronics Corp | 顯示裝置及顯示驅動方法 |
CN102347327A (zh) * | 2010-08-04 | 2012-02-08 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法、液晶面板 |
JP6061265B2 (ja) * | 2012-10-15 | 2017-01-18 | Nltテクノロジー株式会社 | 横電界方式液晶表示装置及び液晶表示装置の製造方法 |
CN103064224A (zh) * | 2013-01-28 | 2013-04-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
KR102046848B1 (ko) * | 2013-12-20 | 2019-11-20 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN104035248A (zh) | 2014-06-30 | 2014-09-10 | 上海中航光电子有限公司 | 一种阵列基板及液晶显示装置 |
CN104090440B (zh) * | 2014-06-30 | 2017-01-18 | 上海天马微电子有限公司 | 一种像素结构、液晶显示阵列基板及液晶显示面板 |
-
2014
- 2014-10-10 CN CN201410531219.4A patent/CN104317122B/zh active Active
-
2015
- 2015-06-18 US US14/743,941 patent/US9916801B2/en active Active
- 2015-06-19 DE DE102015109890.3A patent/DE102015109890B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
US20160104447A1 (en) | 2016-04-14 |
US9916801B2 (en) | 2018-03-13 |
CN104317122A (zh) | 2015-01-28 |
DE102015109890B4 (de) | 2023-01-19 |
DE102015109890A1 (de) | 2016-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104317122B (zh) | 像素结构、阵列基板、显示面板和显示装置及其驱动方法 | |
CN104317121B (zh) | 像素结构、阵列基板、显示面板和显示装置及其驱动方法 | |
CN104461161B (zh) | 触控基板以及触控装置 | |
CN104882106B (zh) | 列翻转模式的液晶显示面板及其驱动方法 | |
CN108508666A (zh) | 阵列基板、液晶显示装置及视角切换方法 | |
CN104865757A (zh) | 一种显示面板、显示装置以及显示面板的视角控制方法 | |
CN104375305B (zh) | 一种显示基板和显示面板及其驱动方法 | |
CN104932767B (zh) | 一种阵列基板及制造方法、触控显示面板及触控显示装置 | |
TW201213945A (en) | Liquid crystal display | |
CN104297969A (zh) | 液晶显示面板及其放电方法和显示装置 | |
CN104483788B (zh) | 像素结构及其制造方法、阵列基板、显示面板和显示装置 | |
CN109521613A (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
CN102207656A (zh) | 边缘电场切换型液晶显示面板的像素阵列及其驱动方法 | |
CN105425490A (zh) | 阵列基板和显示装置 | |
CN104915081A (zh) | 一种阵列基板及其制备方法、触控显示面板 | |
CN105739768A (zh) | 一种触控显示面板和一种触控显示设备 | |
CN106647055A (zh) | 显示面板及显示装置 | |
CN106293212A (zh) | 阵列基板、显示面板及其驱动方法、显示装置 | |
CN107229163A (zh) | 宽窄视角可切换的液晶显示装置及驱动方法 | |
CN106959563A (zh) | 一种阵列基板及其驱动方法、显示面板、显示装置 | |
CN105609066B (zh) | 一种显示面板及其驱动方法和显示装置 | |
CN106842663A (zh) | 一种阵列基板及制造方法、触控显示面板和触控显示装置 | |
CN206892519U (zh) | 液晶显示面板及液晶显示装置 | |
CN106019730B (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
CN108196380A (zh) | 视角可切换的液晶显示装置及驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |