CN206021875U - 像素驱动电路、阵列基板以及显示装置 - Google Patents

Abstract

本实用新型提供了一种像素驱动电路。该像素驱动电路包括驱动控制模块、第一驱动模块以及第二驱动模块。驱动控制模块连接到数据线、第一扫描线、第二扫描线、第一电压信号端、第一驱动模块和第二驱动模块，并被配置为当第一扫描线输出有效电压信号时，控制第一驱动模块和第二驱动模块中的一者开启，以及当第二扫描线输出有效电压信号时，控制第一驱动模块和第二驱动模块中的另一者开启。第一驱动模块连接到驱动控制模块、第二电压信号端和发光模块，并被配置为在驱动控制模块的控制下驱动发光模块发光。第二驱动模块连接到驱动控制模块、第二电压信号端和发光模块，并被配置为在驱动控制模块的控制下驱动发光模块发光。本实用新型可减少驱动晶体管的阈值电压和迁移率随时间变化导致的显示不均匀现象。

Description

像素驱动电路、阵列基板以及显示装置

技术领域

本实用新型涉及显示技术领域，更具体地，涉及一种OLED像素驱动电路、阵列基板以及显示装置。

背景技术

随着显示技术的进步，相对于传统的液晶显示(Liquid Crystal Display，LCD)装置，新一代的有机发光二极管(Organic Light Emitting Diode，OLED)显示装置具有更低的制造成本，更快的反应速度，更高的对比度，更广的视角，更大的工作温度范围，不需要背光单元，色彩鲜艳及轻薄等优点，因此OLED显示技术成为当前发展最快的显示技术。

当前OLED的主流发展方向是通过改变直接驱动OLED发光的驱动晶体管的栅极电压，来控制驱动晶体管的源极与漏极之间电流的大小以实现发光亮度的变化，这就使得该驱动晶体管长时间处于工作状态，即其栅极一直维持正压或负压状态。因为现有的不同材料的薄膜晶体管(Thin Film Transistor，TFT)普遍具有在直流偏压下其阈值电压Vth、迁移率(Mobility)随时间推移而变化的特性(正压与负压的改变趋势相反)，所以OLED显示面板在工作一段时间后容易出现灰阶亮度变化、灰度不均(由于不同TFT的特性变化不同所导致)的现象。

实用新型内容

本文中描述的实施例提供了一种像素驱动电路及像素驱动方法、阵列基板以及显示装置，能够避免驱动晶体管始终在直流偏压下工作的情况，减少驱动晶体管的阈值电压Vth和迁移率随时间推移的变化，维持驱动晶体管的初始特性。

根据本实用新型的第一个方面，提供了一种像素驱动电路。该像素驱动电路包括驱动控制模块、第一驱动模块以及第二驱动模块。驱动控制模块连接到数据线、第一扫描线、第二扫描线、第一电压信号端，并经由第一节点连接到第一驱动模块，经由第二节点连接到第二驱动模块，并被配置为当第一扫描线输出有效电压信号时，控制第一驱动模块和第二驱动模块中的一者开启，以及当第二扫描线输出有效电压信号时，控制第一驱动模块和第二驱动模块中的另一者开启。第一驱动模块连接到驱动控制模块、第二电压信号端和发光模块，并被配置为在驱动控制模块的控制下驱动发光模块发光。第二驱动模块连接到驱动控制模块、第二电压信号端和所述发光模块，并被配置为在驱动控制模块的控制下驱动所述发光模块发光。

在本实用新型的实施例中，第一扫描线和第二扫描线交替地输出有效电压信号。

在本实用新型的实施例中，驱动控制模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容。第一晶体管的控制极耦接到第一扫描线，第一晶体管的第一极耦接到数据线，第一晶体管的第二极耦接到第一节点。第二晶体管的控制极耦接到第二扫描线，第二晶体管的第一极耦接到数据线，第二晶体管的第二极耦接到第二节点。第三晶体管的控制极耦接到第二扫描线，第三晶体管的第一极耦接到第一电压信号端，第三晶体管的第二极耦接到第一节点。第四晶体管的控制极耦接到第一扫描线，第四晶体管的第一极耦接到第一电压信号端，第四晶体管的第二极耦接到第二节点。第一电容的第一端耦接到第一节点，第一电容的第二端耦接到第二电容的第二端。第二电容的第一端耦接到第二节点，第二电容的第二端耦接到第一电容的第二端。

在本实用新型的实施例中，第一驱动模块包括第一驱动晶体管，第一驱动晶体管的栅极耦接到第一节点，第一驱动晶体管的第一极耦接到第二电压信号端，第一驱动晶体管的第二极耦接到发光模块。

在本实用新型的实施例中，第二驱动模块包括第二驱动晶体管，第二驱动晶体管的栅极耦接到第二节点，第二驱动晶体管的第一极耦接到第二电压信号端，第二驱动晶体管的第二极耦接到发光模块。

在本实用新型的实施例中，驱动控制模块中的晶体管都为N型晶体管。

在本实用新型的实施例中，驱动控制模块中的晶体管都为P型晶体管。

在本实用新型的实施例中，第一驱动模块和第二驱动模块中的晶体管都为N型晶体管或者都为P型晶体管。

根据本实用新型的第二个方面，提供了一种像素电路，其包括如上所述的像素驱动电路和发光模块，其中，像素驱动电路与发光模块连接，并被配置为驱动发光模块发光。

在本实用新型的实施例中，发光模块包括有机发光二极管。

根据本实用新型的第三个方面，提供了一种阵列基板，其包括如上所述的像素电路。

根据本实用新型的第四个方面，提供了一种显示装置，其包括如上所述的阵列基板。

根据本实用新型的第五个方面，提供了一种用于驱动如上所述的像素电路的驱动方法，在该驱动方法中，在第一阶段，向第一扫描线输入有效电压信号，向第二扫描线输入非有效电压信号，以使得驱动控制模块控制第一驱动模块和第二驱动模块中的一者开启。在第二阶段，向第一扫描线和第二扫描线输入非有效电压信号，并由驱动控制模块维持第一驱动模块和第二驱动模块中的一者开启，驱动发光模块发光。在第三阶段，向第二扫描线输入有效电压信号，向第一扫描线输入非有效电压信号，以使得驱动控制模块控制第一驱动模块和第二驱动模块中的另一者开启。在第四阶段，向第一扫描线和第二扫描线输入非有效电压信号，并由驱动控制模块维持第一驱动模块和第二驱动模块中的另一者开启，驱动发光模块发光。

在本实用新型的实施例中，驱动控制模块中的晶体管都为N型晶体管，有效电压信号为高电平信号，以及非有效电压信号为低电平信号。

在本实用新型的实施例中，驱动控制模块中的晶体管都为P型晶体管，有效电压信号为低电平信号，以及非有效电压信号为高电平信号。

根据本实用新型的实施例的像素驱动电路能够使第一驱动模块和第二驱动模块交替地驱动发光模块发光。因此可以减少第一驱动模块和第二驱动模块中的驱动晶体管的阈值电压和迁移率随时间推移的变化，维持驱动晶体管的初始特性，从而可以延长显示面板的使用寿命。所以包括根据本实用新型的实施例的像素驱动电路的像素电路、阵列基板以及显示面板都具有减少驱动晶体管的阈值电压和迁移率随时间推移的变化，维持驱动晶体管的初始特性，从而可以延长显示面板的使用寿命的优点。

附图说明

为了更清楚地说明本实用新型的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制，其中：

图1是根据本实用新型的实施例的像素电路的示意性框图；

图2是根据本实用新型的实施例的像素电路的示例电路图；

图3是如图2所示的像素电路的各信号的时序图；

图4是如图2所示的像素电路的在第一阶段的等效工作电路图；

图5是如图2所示的像素电路的在第二阶段的等效工作电路图；

图6是如图2所示的像素电路的在第三阶段的等效工作电路图；

图7是如图2所示的像素电路的在第四阶段的等效工作电路图；

图8是根据本实用新型的实施例的驱动如图1所示的像素电路的驱动方法的示意性流程图。

具体实施方式

为了使本实用新型的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本实用新型的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本实用新型保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本实用新型主题所属的领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指该部分直接结合到一起或通过一个或多个中间部件结合。

在本实用新型的所有实施例中，由于晶体管的源极和漏极(发射极和集电极)是对称的，并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反，因此在本实用新型的实施例中，统一将晶体管的受控中间端称为控制极，信号输入端称为第一极，信号输出端称为第二极。本实用新型的实施例中所采用的晶体管主要是开关晶体管和驱动晶体管。另外，本实用新型的实施例中所采用的电容器也可以由具有类似功能的储能元件来代替。

图1示出根据本实用新型的实施例的像素电路100的示意性框图。如图1所示，像素电路100可包括像素驱动电路110和发光模块120。像素驱动电路110可包括驱动控制模块111、第一驱动模块112以及第二驱动模块113。驱动控制模块111可连接到数据线Data、第一扫描线Gate1、第二扫描线Gate2、第一电压信号端VSS，并经由第一节点P1连接到第一驱动模块112，经由第二节点P2连接到第二驱动模块113。驱动控制模块111可在第一扫描线Gate1输出有效电压信号时控制第一驱动模块112开启，以及在第二扫描线Gate2输出有效电压信号时控制第二驱动模块113开启。

在本实施例的替代实施例中，驱动控制模块111可在第一扫描线Gate1输出有效电压信号时控制第二驱动模块113开启，以及在第二扫描线Gate2输出有效电压信号时控制第一驱动模块112开启。

在本实用新型的实施例中，有效电压是指使晶体管导通的电压。在有效电压的情况下，晶体管工作，其能够将该晶体管的第一极的电压输出到其第二极。相应地，非有效电压是指使晶体管截止的电压。在非有效电压的情况下，晶体管不工作，其不能将该晶体管的第一极的电压输出到其第二极。

在本实施例及其替代实施例中，第一扫描线Gate1和第二扫描线Gate2交替输出有效电压信号，使得第一驱动模块112和第二驱动模块113中的驱动晶体管交替地导通或截止，从而使得第一驱动模块112和第二驱动模块113交替地驱动发光模块120发光。换句话说，在第一驱动模块112驱动发光模块120发光期间，第二驱动模块113处于恢复状态，以及在第二驱动模块113驱动发光模块120发光期间，第一驱动模块112处于恢复状态。第一驱动模块112和第二驱动模块113中的驱动晶体管均可以在工作一段时间后进入恢复期，由此可以减少第一驱动模块112和第二驱动模块113中的驱动晶体管的阈值电压Vth和迁移率随时间推移的变化，维持驱动晶体管的初始特性，从而可以延长显示面板的使用寿命。

图2示出根据本实用新型的实施例的像素电路100的示例电路图。如图2所示，驱动控制模块111可包括第一晶体管T11、第二晶体管T21、第三晶体管T12、第四晶体管T22、第一电容C1、第二电容C2。第一晶体管T11的控制极耦接到第一扫描线Gate1，第一晶体管T11的第一极耦接到数据线Data，第一晶体管T11的第二极耦接到第一节点P1。第二晶体管T21的控制极耦接到第二扫描线Gate2，第二晶体管T21的第一极耦接到数据线Data，第二晶体管T21的第二极耦接到第二节点P2。第三晶体管T12的控制极耦接到第二扫描线Gate2，第三晶体管T12的第一极耦接到第一电压信号端VSS，第三晶体管T12的第二极耦接到第一节点P1。第四晶体管T22的控制极耦接到第一扫描线Gate1，第四晶体管T22的第一极耦接到第一电压信号端VSS，第四晶体管T22的第二极耦接到第二节点P2。第一电容C1的第一端耦接到第一节点P1，第一电容C1的第二端耦接到第二电容C2的第二端。第二电容C2的第一端耦接到第二节点P2，第二电容C2的第二端耦接到第一电容C1的第二端。

第一驱动模块112可包括第一驱动晶体管T13，第一驱动晶体管T13的栅极耦接到第一节点P1，第一驱动晶体管T13的第一极耦接到第二电压信号端VDD，第一驱动晶体管T13的第二极耦接到发光模块120。

第二驱动模块113可包括第二驱动晶体管T23，第二驱动晶体管T23的栅极耦接到第二节点P2，第二驱动晶体管T23的第一极耦接到第二电压信号端VDD，第二驱动晶体管T23的第二极耦接到发光模块120。

发光模块120可包括有机发光二极管。

如图2所示，在一个示例中，第一电容C1的第二端、第二电容C2的第二端、第一驱动晶体管T13的第二极和第二驱动晶体管T23的第二极可共同耦接到有机发光二极管的阳极，同时有机发光二极管的阴极接地。

图3示出如图2所示的像素电路100的各信号的时序图。下面结合图3所示的时序图，对如图2所示的像素电路100的工作过程进行详细描述。在以下的描述中，假定所有晶体管都是N型晶体管，第一电压信号端VSS输出低电平信号，第二电压信号端VDD输出高电平信号。

在第一阶段(等效工作电路如图4所示)，Gate1＝1，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入高电平信号，从而使第一晶体管T11和第四晶体管T22导通。向第二扫描线Gate2输入低电平信号，从而使第二晶体管T21和第三晶体管T12截止。

由于第一晶体管T11导通，从数据线Data输入的数据信号(高电平)通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12截止，从第一电压信号端VSS输出的低电平信号不会影响第一节点P1的电压，因此从数据线Data输入的数据信号可对第一电容C1的第一端充电。当第一电容C1的第一端的电压上升至第一驱动晶体管T13的阈值电压Vth时，第一驱动晶体管T13导通，来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第二晶体管T21截止，从数据线Data输入的数据信号(高电平)无法通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22导通，从第一电压信号端VSS输出的低电平信号使第二节点P2的电压降为低电平(即对第二电容C2的第一端放电)，因此，第二驱动晶体管T23截止，并处于恢复状态。

在第二阶段(等效工作电路如图5所示)，Gate1＝0，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入低电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第一节点P1的电压由第一电容C1的第一端保持高电平，从而保持第一驱动晶体管T13导通。来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第二节点P2的电压由第二电容C2的第一端保持低电平，因此，第二驱动晶体管T23截止，并处于恢复状态。

也就是说，在第一和第二阶段，有机发光二极管的驱动电流仅由第一驱动晶体管T13控制。

在第三阶段(等效工作电路如图6所示)，Gate1＝0，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入低电平信号，从而使第一晶体管T11和第四晶体管T22截止。向第二扫描线Gate2输入高电平信号，从而使第二晶体管T21和第三晶体管T12导通。

由于第二晶体管T21导通，从数据线Data输入的数据信号(高电平)通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22截止，从第一电压信号端VSS输出的低电平信号不会影响第二节点P2的电压，因此从数据线Data输入的数据信号可对第二电容C2的第一端充电。当第二电容C2的第一端的电压上升至第二驱动晶体管T23的阈值电压Vth时，第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第一晶体管T11截止，从数据线Data输入的数据信号(高电平)无法通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12导通，从第一电压信号端VSS输出的低电平信号使第一节点P1的电压降为低电平(即对第一电容C1的第一端放电)，因此，第一驱动晶体管T13截止，并处于恢复状态。

在第四阶段(等效工作电路如图7所示)，Gate1＝0，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入低电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第二节点P2的电压由第二电容C2的第一端保持高电平，从而保持第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第一节点P1的电压由第一电容C1的第一端保持低电平，因此，第一驱动晶体管T13截止，并处于恢复状态。

也就是说，在第三和第四阶段，有机发光二极管的驱动电流仅由第二驱动晶体管T23控制。

然后像素电路100重复上述四个阶段的工作状态。

为了保持有机发光二极管在各个阶段在相同的数据电压下的发光亮度相同，在电路结构设计上可以选择结构参数完全相同的第一电容C1和第二电容C2，并且选择结构参数完全相同的第一驱动晶体管T13和第二驱动晶体管T23。也就是说，使得第一电容C1和第二电容C2的电容值相同(从而使得它们的充放电时间也相同)，并且使得第一驱动晶体管T13和第二驱动晶体管T23的沟道参数(宽度和长度)相同。

此外，本领域的技术人员应当知道，在本实施例的一个替代实施例中，如图2所示的像素电路100中的晶体管也可以都是P型晶体管。以下是对这种情况下的像素电路100的工作过程的详细描述，其中，第一电压信号端VSS输出低电平信号，第二电压信号端VDD输出高电平信号。

在第一阶段，Gate1＝0，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入低电平信号，从而使第一晶体管T11和第四晶体管T22导通。向第二扫描线Gate2输入高电平信号，从而使第二晶体管T21和第三晶体管T12截止。

由于第二晶体管T21截止，从数据线Data输入的数据信号(高电平)无法通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22导通，从第一电压信号端VSS输出的低电平信号使第二节点P2的电压降为低电平(即对第二电容C2的第一端放电)，当第二电容C2的第一端的电压下降至第二驱动晶体管T23的阈值电压Vth时，第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第一晶体管T11导通，从数据线Data输入的数据信号(高电平)通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12截止，从第一电压信号端VSS输出的低电平信号不会影响第一节点P1的电压，因此从数据线Data输入的数据信号可对第一电容C1的第一端充电。因此，第一驱动晶体管T13截止，并处于恢复状态。

在第二阶段，Gate1＝1，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入高电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第二节点P2的电压由第二电容C2的第一端保持低电平，从而保持第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第一节点P1的电压由第一电容C1的第一端保持高电平，因此，第一驱动晶体管T13截止，并处于恢复状态。

也就是说，在第一和第二阶段，有机发光二极管的驱动电流仅由第二驱动晶体管T23控制。

在第三阶段，Gate1＝1，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入高电平信号，从而使第一晶体管T11和第四晶体管T22截止。向第二扫描线Gate2输入低电平信号，从而使第二晶体管T21和第三晶体管T12导通。

由于第一晶体管T11截止，从数据线Data输入的数据信号(高电平)无法通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12导通，从第一电压信号端VSS输出的低电平信号使第一节点P1的电压降为低电平(即对第一电容C1的第一端放电)，当第一电容C1的第一端的电压的下降至第一驱动晶体管T13的阈值电压Vth时，第一驱动晶体管T13导通，来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第二晶体管T21导通，从数据线Data输入的数据信号(高电平)通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22截止，从第一电压信号端VSS输出的低电平信号不会影响第二节点P2的电压，因此从数据线Data输入的数据信号可对第二电容C2的第一端充电。因此，第二驱动晶体管T23截止，并处于恢复状态。

在第四阶段，Gate1＝1，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入高电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第一节点P1的电压由第一电容C1的第一端保持低电平，从而保持第一驱动晶体管T13导通。来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第二节点P2的电压由第二电容C2的第一端保持高电平，因此，第二驱动晶体管T23截止，并处于恢复状态。

也就是说，在第三和第四阶段，有机发光二极管的驱动电流仅由第一驱动晶体管T13控制。

然后像素电路100重复上述四个阶段的工作状态。

或者在本实施例的又一替代实施例中，在如图2所示的像素电路100中，驱动控制模块111中的晶体管都为N型晶体管而第一驱动模块112和第二驱动模块113中的驱动晶体管都为P型晶体管。以下是结合图3所示的时序图对这种情况下的像素电路100的工作过程的详细描述，其中，第一电压信号端VSS输出低电平信号，第二电压信号端VDD输出高电平信号。

在第一阶段，Gate1＝1，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入高电平信号，从而使第一晶体管T11和第四晶体管T22导通。向第二扫描线Gate2输入低电平信号，从而使第二晶体管T21和第三晶体管T12截止。

由于第二晶体管T21截止，从数据线Data输入的数据信号(高电平)无法通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22导通，从第一电压信号端VSS输出的低电平信号使第二节点P2的电压降为低电平(即对第二电容C2的第一端放电)，当第二电容C2的第一端的电压下降至第二驱动晶体管T23的阈值电压Vth时，第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第一晶体管T11导通，从数据线Data输入的数据信号(高电平)通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12截止，从第一电压信号端VSS输出的低电平信号不会影响第一节点P1的电压，因此从数据线Data输入的数据信号可对第一电容C1的第一端充电。因此，第一驱动晶体管T13截止，并处于恢复状态。

在第二阶段，Gate1＝0，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入低电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第二节点P2的电压由第二电容C2的第一端保持低电平，从而保持第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第一节点P1的电压由第一电容C1的第一端保持高电平，因此，第一驱动晶体管T13截止，并处于恢复状态。

也就是说，在第一和第二阶段，有机发光二极管的驱动电流仅由第二驱动晶体管T23控制。

在第三阶段，Gate1＝0，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入低电平信号，从而使第一晶体管T11和第四晶体管T22截止。向第二扫描线Gate2输入高电平信号，从而使第二晶体管T21和第三晶体管T12导通。

由于第一晶体管T11截止，从数据线Data输入的数据信号(高电平)无法通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12导通，从第一电压信号端VSS输出的低电平信号使第一节点P1的电压降为低电平(即对第一电容C1的第一端放电)，当第一电容C1的第一端的电压的下降至第一驱动晶体管T13的阈值电压Vth时，第一驱动晶体管T13导通，来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第二晶体管T21导通，从数据线Data输入的数据信号(高电平)通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22截止，从第一电压信号端VSS输出的低电平信号不会影响第二节点P2的电压，因此从数据线Data输入的数据信号可对第二电容C2的第一端充电。因此，第二驱动晶体管T23截止，并处于恢复状态。

在第四阶段，Gate1＝0，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入低电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第一节点P1的电压由第一电容C1的第一端保持低电平，从而保持第一驱动晶体管T13导通。来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第二节点P2的电压由第二电容C2的第一端保持高电平，因此，第二驱动晶体管T23截止，并处于恢复状态。

也就是说，在第三和第四阶段，有机发光二极管的驱动电流仅由第一驱动晶体管T13控制。

然后像素电路100重复上述四个阶段的工作状态。

或者在本实施例的再一替代实施例中，在如图2所示的像素电路100中，驱动控制模块111中的晶体管都为P型晶体管而第一驱动模块112和第二驱动模块113中的驱动晶体管都为N型晶体管。以下是对这种情况下的像素电路100的工作过程的详细描述，其中，第一电压信号端VSS输出低电平信号，第二电压信号端VDD输出高电平信号。

在第一阶段，Gate1＝0，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入低电平信号，从而使第一晶体管T11和第四晶体管T22导通。向第二扫描线Gate2输入高电平信号，从而使第二晶体管T21和第三晶体管T12截止。

由于第一晶体管T11导通，从数据线Data输入的数据信号(高电平)通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12截止，从第一电压信号端VSS输出的低电平信号不会影响第一节点P1的电压，因此从数据线Data输入的数据信号可对第一电容C1的第一端充电。当第一电容C1的第一端的电压上升至第一驱动晶体管T13的阈值电压Vth时，第一驱动晶体管T13导通，来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第二晶体管T21截止，从数据线Data输入的数据信号(高电平)无法通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22导通，从第一电压信号端VSS输出的低电平信号使第二节点P2的电压降为低电平(即对第二电容C2的第一端放电)，因此，第二驱动晶体管T23截止，并处于恢复状态。

在第二阶段，Gate1＝1，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入高电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第一节点P1的电压由第一电容C1的第一端保持高电平，从而保持第一驱动晶体管T13导通。来自第二电压信号端VDD的高电平信号通过第一驱动晶体管T13输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第二节点P2的电压由第二电容C2的第一端保持低电平，因此，第二驱动晶体管T23截止，并处于恢复状态。

也就是说，在第一和第二阶段，有机发光二极管的驱动电流仅由第一驱动晶体管T13控制。

在第三阶段，Gate1＝1，Gate2＝0，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1输入高电平信号，从而使第一晶体管T11和第四晶体管T22截止。向第二扫描线Gate2输入低电平信号，从而使第二晶体管T21和第三晶体管T12导通。

由于第二晶体管T21导通，从数据线Data输入的数据信号(高电平)通过第二晶体管T21输出到第二节点P2，同时由于第四晶体管T22截止，从第一电压信号端VSS输出的低电平信号不会影响第二节点P2的电压，因此从数据线Data输入的数据信号可对第二电容C2的第一端充电。当第二电容C2的第一端的电压上升至第二驱动晶体管T23的阈值电压Vth时，第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，驱动有机发光二极管发光。

然而，由于第一晶体管T11截止，从数据线Data输入的数据信号(高电平)无法通过第一晶体管T11输出到第一节点P1，同时由于第三晶体管T12导通，从第一电压信号端VSS输出的低电平信号使第一节点P1的电压降为低电平(即对第一电容C1的第一端放电)，因此，第一驱动晶体管T13截止，并处于恢复状态。

在第四阶段，Gate1＝1，Gate2＝1，Data＝1，VDD＝1，VSS＝0。

向第一扫描线Gate1和第二扫描线Gate2输入高电平信号，第一至第四晶体管(T11、T21、T12、T22)都截止，第二节点P2的电压由第二电容C2的第一端保持高电平，从而保持第二驱动晶体管T23导通，来自第二电压信号端VDD的高电平信号通过第二驱动晶体管T23输出到有机发光二极管的阳极，保持驱动有机发光二极管发光。而第一节点P1的电压由第一电容C1的第一端保持低电平，因此，第一驱动晶体管T13截止，并处于恢复状态。

也就是说，在第三和第四阶段，有机发光二极管的驱动电流仅由第二驱动晶体管T23控制。

然后像素电路100重复上述四个阶段的工作状态。

图8是根据本实用新型的实施例的驱动如图1所示的像素电路100的驱动方法的示意性流程图。

在步骤S802，在第一阶段，向第一扫描线输入有效电压信号，向第二扫描线输入非有效电压信号，以使得驱动控制模块控制第一驱动模块和第二驱动模块中的一者开启。

接着，在步骤S804，在第二阶段，向第一扫描线和第二扫描线输入非有效电压信号，并维持第一驱动模块和第二驱动模块中的一者开启，驱动发光模块发光。

然后，在步骤S806，在第三阶段，向第二扫描线输入有效电压信号，向第一扫描线输入非有效电压信号，以使得驱动控制模块控制第一驱动模块和第二驱动模块中的另一者开启。

最后，在步骤S808，在第四阶段，向第一扫描线和第二扫描线输入非有效电压信号，并维持第一驱动模块和第二驱动模块中的另一者开启，驱动发光模块发光。

在本实施例的一个示例中，驱动控制模块中的晶体管都为N型晶体管，第一驱动模块和第二驱动模块中的晶体管都为N型晶体管，并且有效电压信号为高电平信号，非有效电压信号为低电平信号。可进一步对像素驱动方法进行如下详细描述。

在步骤S802，在第一阶段，向第一扫描线输入高电平信号，向第二扫描线输入低电平信号，以使得驱动控制模块控制仅第一驱动模块开启。

接着，在步骤S804，在第二阶段，向第一扫描线和第二扫描线输入低电平信号，并维持仅第一驱动模块开启，驱动发光模块发光。

然后，在步骤S806，在第三阶段，向第一扫描线输入低电平信号，向第二扫描线输入高电平信号，以使得驱动控制模块控制仅第二驱动模块开启。

最后，在步骤S808，在第四阶段，向第一扫描线和第二扫描线输入低电平信号，并维持仅第二驱动模块开启，驱动发光模块发光。

在本实施例的一个示例中，驱动控制模块中的晶体管都为P型晶体管，第一驱动模块和第二驱动模块中的晶体管都为P型晶体管，并且有效电压信号为低电平信号，非有效电压信号为高电平信号。可进一步对像素驱动方法进行如下详细描述。

在步骤S802，在第一阶段，向第一扫描线输入低电平信号，向第二扫描线输入高电平信号，以使得驱动控制模块控制仅第二驱动模块开启。

接着，在步骤S804，在第二阶段，向第一扫描线和第二扫描线输入高电平信号，并维持仅第二驱动模块开启，驱动发光模块发光。

然后，在步骤S806，在第三阶段，向第一扫描线输入高电平信号，向第二扫描线输入低电平信号，以使得驱动控制模块控制仅第一驱动模块开启。

最后，在步骤S808，在第四阶段，向第一扫描线和第二扫描线输入高电平信号，并维持仅第一驱动模块开启，驱动发光模块发光。

在本实施例的一个示例中，驱动控制模块中的晶体管都为N型晶体管，第一驱动模块和第二驱动模块中的晶体管都为P型晶体管，并且有效电压信号为高电平信号，以及非有效电压信号为低电平信号。可进一步对像素驱动方法进行如下详细描述。

在步骤S802，在第一阶段，向第一扫描线输入高电平信号，向第二扫描线输入低电平信号，以使得驱动控制模块控制仅第二驱动模块开启。

接着，在步骤S804，在第二阶段，向第一扫描线和第二扫描线输入低电平信号，并维持仅第二驱动模块开启，驱动发光模块发光。

然后，在步骤S806，在第三阶段，向第一扫描线输入低电平信号，向第二扫描线输入高电平信号，以使得驱动控制模块控制仅第一驱动模块开启。

最后，在步骤S808，在第四阶段，向第一扫描线和第二扫描线输入低电平信号，并维持仅第一驱动模块开启，驱动发光模块发光。

在本实施例的一个示例中，驱动控制模块中的晶体管都为P型晶体管，第一驱动模块和第二驱动模块中的晶体管都为N型晶体管，并且有效电压信号为低电平信号，非有效电压信号为高电平信号。可进一步对像素驱动方法进行如下详细描述。

在步骤S802，在第一阶段，向第一扫描线输入低电平信号，向第二扫描线输入高电平信号，以使得驱动控制模块控制仅第一驱动模块开启。

接着，在步骤S804，在第二阶段，向第一扫描线和第二扫描线输入高电平信号，并维持仅第一驱动模块开启，驱动发光模块发光。

然后，在步骤S806，在第三阶段，向第一扫描线输入高电平信号，向第二扫描线输入低电平信号，以使得驱动控制模块控制仅第二驱动模块开启。

最后，在步骤S808，在第四阶段，向第一扫描线和第二扫描线输入高电平信号，并维持仅第二驱动模块开启，驱动发光模块发光。

从以上描述可以看出，根据本实用新型实施例的像素电路及其驱动方法，阵列基板以及显示面板，通过利用第一扫描线Gate1和第二扫描线Gate2交替输出有效电压信号，使得第一驱动模块112和第二驱动模块113中的驱动晶体管交替地导通或截止，从而使得第一驱动模块112和第二驱动模块113交替地驱动发光模块120发光。换句话说，在第一驱动模块112驱动发光模块120发光期间，第二驱动模块113处于恢复状态，以及在第二驱动模块113驱动发光模块120发光期间，第一驱动模块112处于恢复状态。第一驱动模块112和第二驱动模块113中的驱动晶体管均可以在工作一段时间后进入恢复期，由此可以减少第一驱动模块112和第二驱动模块113中的驱动晶体管的阈值电压Vth和迁移率随时间推移的变化，维持驱动晶体管的初始特性，从而可以延长显示面板的使用寿命。

本实用新型实施例提供的显示装置可以应用于任何具有显示功能的产品，例如，电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框或导航仪等。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本实用新型的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本实用新型的精神和范围的情况下对本实用新型的实施例进行各种修改和变型。本实用新型的保护范围由所附的权利要求限定。

Claims (9)

1.一种像素驱动电路，包括驱动控制模块、第一驱动模块以及第二驱动模块，

其中，所述驱动控制模块连接到数据线、第一扫描线、第二扫描线、第一电压信号端，并经由第一节点连接到所述第一驱动模块，经由第二节点连接到所述第二驱动模块，并被配置为当所述第一扫描线输出有效电压信号时，控制所述第一驱动模块和所述第二驱动模块中的一者开启，以及当所述第二扫描线输出有效电压信号时，控制所述第一驱动模块和所述第二驱动模块中的另一者开启；

所述第一驱动模块连接到所述驱动控制模块、第二电压信号端和发光模块，并被配置为在所述驱动控制模块的控制下驱动所述发光模块发光；

所述第二驱动模块连接到所述驱动控制模块、所述第二电压信号端和所述发光模块，并被配置为在所述驱动控制模块的控制下驱动所述发光模块发光。

2.根据权利要求1所述的像素驱动电路，其中，所述第一扫描线和所述第二扫描线交替地输出有效电压信号。

3.根据权利要求1或2所述的像素驱动电路，其中，所述驱动控制模块包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容，

其中，所述第一晶体管的控制极耦接到所述第一扫描线，所述第一晶体管的第一极耦接到所述数据线，所述第一晶体管的第二极耦接到所述第一节点；

所述第二晶体管的控制极耦接到所述第二扫描线，所述第二晶体管的第一极耦接到所述数据线，所述第二晶体管的第二极耦接到所述第二节点；

所述第三晶体管的控制极耦接到所述第二扫描线，所述第三晶体管的第一极耦接到所述第一电压信号端，所述第三晶体管的第二极耦接到所述第一节点；

所述第四晶体管的控制极耦接到所述第一扫描线，所述第四晶体管的第一极耦接到所述第一电压信号端，所述第四晶体管的第二极耦接到所述第二节点；

所述第一电容的第一端耦接到所述第一节点，所述第一电容的第二端耦接到所述第二电容的第二端；

所述第二电容的第一端耦接到所述第二节点，所述第二电容的第二端耦接到所述第一电容的第二端。

4.根据权利要求1所述的像素驱动电路，其中，所述第一驱动模块包括第一驱动晶体管，所述第一驱动晶体管的栅极耦接到所述第一节点，所述第一驱动晶体管的第一极耦接到所述第二电压信号端，所述第一驱动晶体管的第二极耦接到所述发光模块。

5.根据权利要求1所述的像素驱动电路，其中，所述第二驱动模块包括第二驱动晶体管，所述第二驱动晶体管的栅极耦接到所述第二节点，所述第二驱动晶体管的第一极耦接到所述第二电压信号端，所述第二驱动晶体管的第二极耦接到所述发光模块。

6.一种像素电路，包括：如权利要求1至5中任一项所述的像素驱动电路和发光模块，其中，所述像素驱动电路与所述发光模块连接，并被配置为驱动所述发光模块发光。

7.根据权利要求6所述的像素电路，其中，所述发光模块包括有机发光二极管。

8.一种阵列基板，包括如权利要求6或7所述的像素电路。

9.一种显示装置，包括如权利要求8所述的阵列基板。