具体实施方式
本发明实施例提供的显示驱动方法、显示面板和显示装置,在显示面板上电后的预设时长内,控制像素补偿电路中用于点亮所述像素补偿电路驱动的有机发光二极管的晶体管关断,并控制所述像素补偿电路中的驱动晶体管导通,从而使得该驱动晶体管的源极与该驱动晶体管的漏极之间有电流流过,从而消除像素补偿电路中的驱动晶体管的迟滞效应,使得驱动晶体管的特性曲线恢复正常,因此,在显示面板上电后的预设时长结束后,显示面板可以正常显示画面;其中,预设时长不小于所述显示面板显示一帧画面的时间长度。
下面结合说明书附图,对本发明实施例提供的一种显示驱动方法、显示面板及显示装置的具体实施方式进行说明。
本发明实施例提供的一种显示驱动方法,如图2所示,应用于显示面板中,所述显示面板包括多个按行方向和列方向排布的有机发光二极管以及驱动有机发光二极管的像素补偿电路,包括:
S201、在显示面板上电后的预设时长内,控制像素补偿电路中用于点亮所述像素补偿电路驱动的有机发光二极管的晶体管关断;
S202、在显示面板上电后的预设时长内,控制所述像素补偿电路中的驱动晶体管导通,使得所述驱动晶体管的源极和所述驱动晶体管的漏极之间有电流流过;
S203、在所述显示面板上电后的预设时长后,控制所述像素补偿电路根据接收到的数据信号驱动所述有机发光二极管发光;
其中,所述预设时长不小于所述显示面板显示一帧画面的时间长度。
其中,S201和S202并无时间上的先后顺序,S201在显示面板上电后的预设时长内一直在执行,S202可以在显示面板上电后的预设时长内一直在执行,也可以仅在显示面板上电后的预设时长内的一个时间段内执行。
控制所述像素补偿电路中的驱动晶体管导通,以使得所述驱动晶体管的源极和所述驱动晶体管的漏极之间有电流流过,可以利用像素补偿电路连接的显示面板中的数据线上的信号来控制所述像素补偿电路中的驱动晶体管导通,也可以利用施加在像素补偿电路上的偏置电压来控制像素补偿电路中的驱动晶体管导通,还可以利用任何一个设定的电压信号来控制像素补偿电路中的驱动晶体管导通。
进一步地,如图3所示,S202具体包括:在显示面板上电后的预设时长内,控制所述像素补偿电路将第一驱动信号加载到所述像素补偿电路中的驱动晶体管的栅极;其中,所述第一驱动信号是与所述像素补偿电路中的驱动晶体管的阈值电压相关的信号。
根据像素补偿电路结构的不同,第一驱动信号可以是与像素补偿电路连接的数据线上的电压和像素补偿电路中的驱动晶体管的阈值电压相关的信号,还可以是与施加在像素补偿电路上的偏置电压和像素补偿电路中的驱动晶体管的阈值电压相关的信号。
例如,当像素补偿电路为图1所示的结构时,晶体管M3为驱动晶体管,晶体管M4为补偿晶体管;在数据输入和阈值侦测阶段,晶体管M2导通使得数据信号电压Vdata施加到节点N2,晶体管M4导通从而将晶体管M3连接成一个二极管进而侦测晶体管M3的阈值电压Vth,这样,在数据输入和阈值侦测阶段结束时,晶体管M3的栅极的电压,即第一驱动信号的电压为Vc+Vdata+Vth,其中Vc为通过电容Ca耦合到节点N1上的电压,Vdata是像素补偿电路连接的数据线上的电压,也就是数据信号电压;因此,当像素补偿电路采用图1所示的结构时,第一驱动信号是与像素补偿电路连接的数据线上的电压Vdata和像素补偿电路中的驱动晶体管的阈值电压Vth相关的信号。
在图1所示的像素补偿电路中,晶体管M1和晶体管M6为像素补偿电路中用于点亮所述像素补偿电路驱动的OLED的晶体管。因此,当显示面板中的像素补偿电路为图1所示的结构时,在显示面板上电后的预设时长内,晶体管M1和晶体管M6中至少有一个关断,以使得OLED不能被点亮。
当显示面板中的像素补偿电路为图1所示的结构时,在显示面板上电后的预设时长内,像素补偿电路仅执行初始化阶段(即将驱动晶体管的栅极的电压置为参考电压)、数据输入和阈值侦测阶段,不执行发光阶段,从而消除驱动晶体管的迟滞效应。而在显示面板上电后的预设时长之后,像素补偿电路在显示面板显示每一帧图像的过程中依次执行初始化阶段、数据输入和阈值侦测阶段和发光阶段。其中,执行发光阶段是指晶体管M1和晶体管M6均导通,不执行发光阶段是指晶体管M1和晶体管M6中至少有一个关断。
当像素补偿电路为图4所示的结构时,晶体管T5为驱动晶体管,晶体管T3为补偿晶体管;在阈值侦测阶段,晶体管T2和晶体管T3导通,电容C2一端的电压为Vref,电容C2的另一端的电压,即驱动晶体管栅极的信号的电压(第一驱动信号的电压)为Vdd+Vth,其中,Vdd为偏置信号PVDD的电压,即偏置电压;在数据输入阶段,晶体管T1导通,电容C2一端的电压由Vref变为Vdata,根据电容的耦合作用,电容C2的另一端的电压变为Vdd+Vth+Vdata-Vref。因此,当像素补偿电路采用图4所示的结构时,第一驱动信号是施加在像素补偿电路上的偏置电压和像素补偿电路中的驱动晶体管的阈值电压相关的信号。
在图4所示的像素补偿电路中,晶体管T4为像素补偿电路中用于点亮所述像素补偿电路驱动的OLED的晶体管。因此,当显示面板中的像素补偿电路为图4所示的结构时,在显示面板上电后的预设时长内,晶体管T4关断,以使得OLED不能被点亮。
当显示面板中的像素补偿电路为图4所示的结构时,在显示面板上电后的预设时长内,像素补偿电路可以仅执行阈值侦测阶段,也可以执行阈值侦测阶段和数据输入阶段,从而消除驱动晶体管的迟滞效应,但不执行发光阶段。而在显示面板上电后的预设时长之后,像素补偿电路在显示面板显示每一帧图像的过程中依次执行阈值侦测阶段、数据输入阶段和发光阶段。其中,执行发光阶段是指晶体管T4导通,不执行发光阶段是指晶体管T4关断。
进一步地,在所述显示面板上电后的预设时长内,在控制所述像素补偿电路将第一驱动信号加载到所述像素补偿电路中的驱动晶体管的栅极之前,本发明实施例提供的显示驱动方法,如图5所示,还包括:
S501、在显示面板上电后的预设时长内,控制所述像素补偿电路将所述像素补偿电路中的驱动晶体管的栅极的电压置为参考电压。
其中,S501是指像素补偿电路所执行的初始化阶段,这一过程是针对那些有初始化阶段的像素补偿电路而言的,例如,图1所示的像素补偿电路。S501可以在显示面板上电后的预设时长内的一个时间段内执行。一般来说,S501是在S202之前执行的。在显示面板上电后的预设时长内,S201一直在执行。
在显示面板上电后的预设时长之后,控制所述像素补偿电路根据接收到的数据信号驱动所述有机发光二极管发光,如图6所示,具体包括:
S601、在显示面板上电后的预设时长之后,在所述像素补偿电路连接的栅极线被选通时,控制所述像素补偿电路将第二驱动信号加载到所述像素补偿电路中的驱动晶体管的栅极;
S602、在显示面板上电后的预设时长之后,在所述像素补偿电路连接的栅极线未被选通时,控制所述像素补偿电路中用于点亮所述像素补偿电路连接的有机发光二极管的晶体管导通,使得所述有机发光二极管在所述像素补偿电路中的驱动晶体管的漏极电流的驱动下发光;
其中,所述第二驱动信号是与所述像素补偿电路连接的数据线上的电压和所述像素补偿电路中的驱动晶体管的阈值电压相关的信号;所述驱动晶体管的漏极电流由所述第二驱动信号的电压、所述驱动晶体管的源极的电压和所述驱动晶体管的阈值电压确定。
其中,S602也就是像素补偿电路的发光阶段,发光阶段可以在所述像素补偿电路连接的栅极线未被选通的时间段内一直执行,也可以在所述像素补偿电路连接的栅极线未被选通的时间段内的部分时间段中执行。
当像素补偿电路为图1所示的结构时,S601也就是数据输入和阈值侦测阶段,S602也就是发光阶段,其中,发光阶段是在所述像素补偿电路连接的栅极线未被选通的时间段内的部分时间段执行。此时,第一驱动信号与第二驱动信号相同,其电压均为Vc+Vdata+Vth。在图1所示的像素补偿电路中,阈值侦测和数据输入是同时进行的。图1所示的像素补偿电路的初始化阶段可以在像素补偿电路连接的栅极线的前一条栅极线被选通时执行。
当像素补偿电路为图4所示的结构时,S601也就是数据输入阶段,S602也就是发光阶段,其中,发光阶段是在所述像素补偿电路连接的栅极线未被选通的时间段内的部分时间段执行。此时,第一驱动信号与第二驱动信号不同,第一驱动信号的电压为Vdd+Vth,第二驱动信号的电压为Vdd+Vth+Vdata-Vref。在图4所示的像素补偿电路中,阈值侦测和数据输入是先后执行的,先执行了阈值侦测阶段,然后执行了数据输入阶段。图4所示的像素补偿电路的阈值侦测阶段可以在像素补偿电路连接的栅极线的前一条栅极线被选通时执行。
较佳地,预设时长为所述显示面板显示一帧画面的时间长度的k倍,k为非零自然数。
这样,显示面板中的每个像素补偿电路中的驱动晶体管的栅极与该驱动晶体管的源极的电压差就会切换k次,显示面板前一次断电时驱动晶体管的沟道中残留的电荷会被彻底释放掉,驱动晶体管的迟滞效应会被完全消除掉。
可选地,本发明实施例提供的显示驱动方法所应用的显示面板中的像素补偿电路中包括耦接在所述像素补偿电路中的驱动晶体管的栅极和所述驱动晶体管的漏极之间的补偿晶体管。
本发明实施例提供的显示面板,如图7所示,包括多个按行方向和列方向排布的有机发光二极管OLED以及驱动有机发光二极管的像素补偿电路71,所述显示面板还包括驱动电路72;
驱动电路72,用于在所述显示面板上电后的预设时长内,向像素补偿电路71发送第一发光信号和第一扫描信号;并在所述显示面板上电后的预设时长后,向像素补偿电路71发送控制信号;
像素补偿电路71,用于在接收到第一发光信号时,关断像素补偿电路71中用于点亮所述像素补偿电路驱动的OLED的晶体管;并在接收到第一扫描信号时,导通像素补偿电路71中的驱动晶体管,使得所述驱动晶体管的源极和所述驱动晶体管的漏极之间有电流流过;以及在接收到控制信号时,根据接收到的数据信号驱动OLED发光;
其中,所述预设时长不小于所述显示面板显示一帧画面的时间长度。
控制所述像素补偿电路中的驱动晶体管导通,以使得所述驱动晶体管的源极和所述驱动晶体管的漏极之间有电流流过,可以利用像素补偿电路连接的显示面板中的数据线上的信号来控制所述像素补偿电路中的驱动晶体管导通,也可以利用施加在像素补偿电路上的偏置电压来控制像素补偿电路中的驱动晶体管导通,还可以利用任何一个设定的电压信号来控制像素补偿电路中的驱动晶体管导通。
进一步地,像素补偿电路71具体用于:在接收到第一发光信号时,关断所述像素补偿电路71中用于点亮所述像素补偿电路71驱动的OLED的晶体管;并在接收到第一扫描信号时,将第一驱动信号加载到所述像素补偿电路71中的驱动晶体管的栅极;以及在接收到控制信号时,根据接收到的数据信号驱动所述有机发光二极管发光;
其中,所述第一驱动信号是与所述像素补偿电路中的驱动晶体管的阈值电压相关的信号。
当像素补偿电路的结构如图1所示时,第一发光信号为高电平的信号Emit,第一扫描信号为低电平的信号S2。
当像素补偿电路的结构如图4所示的时,第一发光信号为高电平的信号Emit,第一扫描信号为可以为低电平的信号Gn-1,也可以为低电平的Gn。
进一步地,本发明实施例提供的显示面板中的驱动电路72还用于在所述显示面板上电后的预设时长内,在向像素补偿电路71发送第一扫描信号之前,向所述像素补偿电路71发送第二扫描信号;
所述像素补偿电路71还用于:在接收到第二扫描信号时,将所述驱动晶体管的栅极的电压置为参考电压。
当像素补偿电路的结构如图1所示时,第二扫描信号为低电平的信号S1。
可选地,当控制信号包括第二发光信号和第三扫描信号时,本发明实施例提供的显示面板中的驱动电路72具体用于:在所述显示面板上电后的预设时长内,向像素补偿电路71发送第一发光信号和第一扫描信号;并在所述显示面板上电后的预设时长后,在所述像素补偿电路71连接的栅极线被选通时向所述像素补偿电路71发送第三扫描信号,以及在所述像素补偿电路71连接的栅极线未被选通时向所述像素补偿电路71发送第二发光信号;
本发明实施例提供的显示面板中的像素补偿电路71具体用于:在接收到第一发光信号时,关断所述像素补偿电路71中用于点亮所述像素补偿电路71驱动的有机发光二极管的晶体管;并在接收到第一扫描信号时,导通所述像素补偿电路71中的驱动晶体管,使得所述驱动晶体管的源极和所述驱动晶体管的漏极之间有电流流过;以及在接收到第三扫描信号时,将第二驱动信号加载到所述像素补偿电路71中的驱动晶体管的栅极;并在接收到第二发光信号时,导通所述像素补偿电路71中用于点亮所述像素补偿电路驱动的OLED的晶体管,使得所述OLED在所述像素补偿电路71中的驱动晶体管的漏极电流的驱动下发光;其中,所述第二驱动信号是与所述像素补偿电路71连接的数据线上的电压和所述像素补偿电路71中的驱动晶体管的阈值电压相关的信号;所述驱动晶体管的漏极电流由所述第二驱动信号的电压、所述驱动晶体管的源极的电压和所述驱动晶体管的阈值电压确定。
当像素补偿电路的结构如图1所示时,第二发光信号为低电平的信号Emit,第三扫描信号为低电平的信号S2。
当像素补偿电路的结构如图4所示时,第二发光信号为低电平的信号Emit,第三扫描信号可以为低电平的Gn。
在显示面板上电后的预设时长之后,驱动电路还可以向像素补偿电路发送第二扫描信号。
较佳地,驱动位于所述显示面板中的同一行的各个有机发光二极管的像素补偿电路共用驱动电路。
图1所示的像素补偿电路中的信号S1和信号S2均为扫描信号,这两个扫描信号可以分别由移位寄存器中的相邻的两级移位寄存单元来提供。图4所示的像素补偿电路中的信号Gn-1和信号Gn均为扫描信号,这两个扫描信号可以分别由移位寄存器中的相邻的两级移位寄存单元来提供。当像素补偿电路中仅有一个扫描信号时,该扫描信号可以由移位寄存器中的一级移位寄存单元提供。
因此,在实际中,驱动电路可以是移位寄存器中的一级移位寄存单元,也可以是相邻的两级移位寄存单元。当驱动电路为移位寄存器中的一级移位寄存单元时,驱动同一行OLED的像素补偿电路共用一个移位寄存单元提供的扫描信号。当驱动电路为移位寄存器中的相邻的两级移位寄存单元时,驱动同一行OLED的各个像素补偿电路均接收由相邻的两级移位寄存单元提供的两个扫描信号。
较佳地,预设时长为所述显示面板显示一帧画面的时间长度的k倍,k为非零自然数。
这样,显示面板中的每个像素补偿电路中的驱动晶体管的栅极与该驱动晶体管的源极的电压差就会切换k次,显示面板前一次断电时驱动晶体管的沟道中残留的电荷会被彻底释放掉,驱动晶体管的迟滞效应会被完全消除掉。
可选地,本发明实施例提供的显示驱动方法所应用的显示面板中的像素补偿电路71中包括耦接在所述像素补偿电路中的驱动晶体管的栅极和所述驱动晶体管的漏极之间的补偿晶体管。
当显示面板中的像素补偿电路为图1所示的结构时,显示面板中的驱动电路为移位寄存器中的相邻的两级移位寄存单元,这相邻的两级移位寄存单元中的一级移位寄存单元的结构可以采用图8所示的结构。
图8所示的移位寄存单元中包括:第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、三态反相器T_INV、第一电容C1和第一晶体管TFT1、第一传输门TG、第二晶体管TFT2、第五反相器INV5和第六反相器INV6;
第一反相器INV1的输入端接收第一时钟信号CLK1,第一反相器INV1的输出端连接三态反相器T_INV的低电平有效的控制端;
三态反相器T_INV的高电平有效的控制端接收第一时钟信号CLK1,三态反相器T_INV的输入端接收控制信号Ctrl,三态反相器T_INV的输出端分别连接第二反相器INV2的输入端和第一电容C1的一端,第一电容C1的另一端接收高电平信号VGH;
第二反相器INV2的输出端连接第三反相器INV3的输入端,第三反相器INV3的输出端连接第四反相器INV4的输入端;
像素补偿电路中用于点亮所述像素电路连接的有机发光二极管的晶体管的栅极,即图1中的晶体管M1的栅极和晶体管M6的栅极均接收第四反相器INV4输出的信号EMIT;
第一晶体管TFT1的第一极连接三态反相器T_INV的输出端,第一晶体管TFT1的栅极接收复位信号RST,第一晶体管TFT1的第二极接收低电平信号VGL;
第一传输门TG接收第二时钟信号CLK2,第一传输门TG的高电平有效的控制端连接第二反相器INV2的输出端,第一传输门TG的低电平有效的控制端连接第三反相器INV3的输出端,第一传输门TG的输出端分别连接第二晶体管TFT2的第一极和第五反相器INV5的输入端;
第二晶体管TFT2的栅极接连接第二反相器INV2的输出端,第二晶体管TFT2的第二极接收高电平信号VGH;
第五反相器INV5的输出端连接第六反相器INV6的输入端;
像素补偿电路中用于将数据信号加载到该像素补偿电路中的驱动晶体管的栅极的晶体管的栅极,如图1中的晶体管M2的栅极和晶体管M4的栅极均接收所述第六反相器INV6输出的信号SCAN。
其中,第一时钟信号CLK1在显示面板上电后的预设时长内为低电平,并在显示面板上电后的预设时长结束后为周期性信号;第二时钟信号CLK2在显示面板上电后的预设时长内为低电平,并在显示屏上电后的预设时长结束后为周期性信号;控制信号Ctrl在显示面板上电后的预设时长内为低电平,并在显示面板上电后的预设时长结束后为周期性信号;复位信号RST在显示面板上电后的第一时长内为高电平,并在显示面板上电后的第一时长结束后为低电平;第一时长不大于预设时长。这样,在显示面板上电后的第一时长内,移位寄存单元复位,从而使得移位寄存单元中的各点的电位确定,从而确保在显示面板上电后的预设时长内,移位寄存单元输出的信号SCAN为低电平,移位寄存单元输出的信号EMIT为高电平。
因此,在显示面板上电后的第一时长内,复位信号RST为高电平,第一时钟信号CLK1、第二时钟信号CLK2、控制信号Ctrl均为低电平,因此,第一电容C1存储低电平信号VGL,图8所示的移位寄存单元输出的信号EMIT为高电平,第一传输门TG1导通,由于此时第二时钟信号CLK2为低电平,因此,图8所示的移位寄存单元输出的信号SCAN为低电平。
在显示面板上电后的第一时长结束后,显示面板上电后的预设时长内,复位信号RST为低电平,第一时钟信号CLK1、第二时钟信号CLK2、控制信号Ctrl均为低电平,但是由于第一电容C1存储的低电平信号VGL,因此,图8所示的移位寄存单元输出的信号EMIT持续为高电平,图8所示的移位寄存单元输出的信号SCAN持续为低电平。
在显示面板上电后的预设时长后,复位信号RST为低电平,第一时钟信号CLK1、第二时钟信号CLK2、控制信号Ctrl均为周期性信号。在扫描时段(扫描时段为第一时钟信号CLK1的一个周期,在该周期中,控制信号Ctrl有为高电平的时间段),图8所示的移位寄存单元输出的信号EMIT为高电平,图8所示的移位寄存单元输出的信号SCAN为低电平;在发光时段(发光时段为在显示面板上电后的预设时长后,除扫描时段以外的时间段),图8所示的移位寄存单元输出的信号EMIT为低电平,图8所示的移位寄存单元输出的信号SCAN为高电平。
图8所示的移位寄存单元中的第二反相器INV2输出的信号还可以作为该移位寄存单元的下一级移位寄存单元的控制信号。
本发明实施例提供的显示装置包括本发明实施例提供的显示面板。
本领域技术人员可以理解附图只是一个优选实施例的示意图,附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中,也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块,也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。