CN101206355A - 减小薄膜晶体管漏电流的方法 - Google Patents
减小薄膜晶体管漏电流的方法 Download PDFInfo
- Publication number
- CN101206355A CN101206355A CNA2006101576926A CN200610157692A CN101206355A CN 101206355 A CN101206355 A CN 101206355A CN A2006101576926 A CNA2006101576926 A CN A2006101576926A CN 200610157692 A CN200610157692 A CN 200610157692A CN 101206355 A CN101206355 A CN 101206355A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin film
- tft
- thin
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种减小薄膜晶体管漏电流的方法，其步骤包括：提供一薄膜晶体管基板，其包括多个薄膜晶体管，分别与该多个薄膜晶体管的栅极连接的多条扫描线及分别与该多个薄膜晶体管的源极连接的多条数据线；施加一电压信号至该多条扫描线使该多个薄膜晶体管开启，同时，施加一直流电压信号至该多条数据线；施加一电压信号至该多条扫描线使该多个薄膜晶体管关闭，同时，持续施加该直流电压信号至该多条数据线用以消除该薄膜晶体管内部的缺陷。
Description
技术领域
本发明是关于一种减小薄膜晶体管漏电流的方法。
背景技术
薄膜晶体管(TFT，Thin Film Transistor)液晶显示装置因具有低辐射性、体积轻薄短小及耗电低等特点，且随着相关技术的成熟及创新，种类日益繁多，被广泛应用于各种领域。液晶显示装置的主要元件是液晶面板。
请一并参阅图1及图2，其分别是一种现有技术液晶面板的制造方法流程图及采用该制造方法制成的液晶面板局部剖面示意图。该制造方法包括如下步骤：S11，形成彩色滤光片基板10及薄膜晶体管基板100；S12，在该薄膜晶体管基板100外围涂覆框胶20；S13，散布间隙子30；S14，灌注液晶40；S15，压合该彩色滤光片基板10及该薄膜晶体管基板100；S16，切割液晶面板1。
请一并参阅图3，其是图2所示薄膜晶体管基板100的局部剖面放大示意图。该薄膜晶体管基板100包括一基底110及设置于该基底110一表面的一薄膜晶体管150。该薄膜晶体管150是P型低温多晶硅晶体管，其包括层叠设置的一多晶硅薄膜151、一绝缘层152及一栅极金属层153，且该栅极金属层153部份覆盖该绝缘层152。该绝缘层152是该薄膜晶体管150的栅极绝缘层。该多晶硅薄膜151两端通过掺杂受主杂质分别形成一源极154及一漏极155。另外，该栅极金属层153、源极154及漏极155分别通过导线(未标示)与外部引脚(未标示)电性连接。
该液晶面板1工作时，外加电压通过各导线施加于该薄膜晶体管150的栅极金属层153及源极154。该栅极金属层153的栅极电压能透过绝缘层152，在多晶硅薄膜151表面感应出一通道156，并通过该源极154及漏极155间的电位差，使通道156内产生电流。
然而，在形成该薄膜晶体管基板100的过程中，该薄膜晶体管150内部的晶粒界面处及该通道156与该源极154及该漏极155的界面处均易产生较多如断键、原子排列杂乱、空隙等缺陷。该薄膜晶体管150处于关闭状态时，该通道156与该漏极155和源极154的界面处的缺陷易协助该漏极155处的载流子通过缺陷辅助穿隧作用(Trap-Assisted Tunneling)流入该源极154而导致该源极154与漏极155间产生漏电流。该漏电流影响该薄膜晶体管150的工作特性，降低该薄膜晶体管基板100的可靠性，进而影响该液晶面板1的显示品质。
发明内容
为了解决现有技术薄膜电晶体漏电流较大的问题，有必要提供一种减小薄膜晶体管漏电流的方法。
一种减小薄膜晶体管漏电流的方法，其步骤包括：提供一薄膜晶体管基板，其包括多个薄膜晶体管，分别与该多个薄膜晶体管的栅极连接的多条扫描线及分别与该多个薄膜晶体管的源极连接的多条数据线；输出一电压信号至该多条扫描线使该多个薄膜晶体管开启，同时，施加一直流电压信号至该多条数据线；输出一电压信号至该多条扫描线使该多个薄膜晶体管关闭，同时，持续施加该直流电压信号至该多条数据线用以消除该薄膜晶体管内部的缺陷。
一种减小薄膜晶体管漏电流的方法，其步骤包括：提供一薄膜晶体管基板，其包括多个薄膜晶体管，分别与该多个薄膜晶体管的栅极连接的多条扫描线及分别与该多个薄膜晶体管的源极连接的多条数据线；持续施加一直流电压至该扫描线使该多个薄膜晶体管关闭用以消除该薄膜晶体管内部的缺陷。
与现有技术相比较，本发明采用静态偏压操作方法，使该多个薄膜晶体管在关闭状态维持一时间段，且在此时间段内其源极与漏极等电位；或者仅施加一使该多个薄膜晶体管关闭的直流电压至其栅极，并维持一时间段，该漏极与源极之间无电流通过，在该静态偏压作用下，该薄膜晶体管内部的缺陷迁移或复合从而使缺陷数目减小，进而使得该薄膜晶体管的漏电流较小。
附图说明
图1是一种现有技术液晶面板的制造方法流程图。
图2是采用现有技术制造方法制成的液晶面板局部剖面示意图。
图3是图2所示薄膜晶体管基板的局部剖面放大示意图。
图4是本发明减小薄膜晶体管漏电流方法第一实施方式的流程图。
图5是本发明步骤S21提供的薄膜晶体管基板结构示意图。
图6是本发明步骤S22提供的第一电源供应器及第二电源供应器的结构示意图。
图7是本发明步骤S23该薄膜晶体管基板与该第一电源供应器及该第二电源供应器连接关是图。
图8是本发明减小薄膜晶体管漏电流方法第二实施方式的流程图。
具体实施方式
请参阅图4，其是本发明减小薄膜晶体管漏电流方法第一实施方式的流程图。该减小薄膜晶体管漏电流方法包括如下步骤：
步骤S21，提供一薄膜晶体管基板。该薄膜晶体管基板200的结构如图5所示，其包括一基底210及设置于该基底210一表面的多条平行的扫描线220、与该扫描线220垂直并绝缘相交的多条数据线230、分别位于该扫描线220与该数据线230交叉处的多个薄膜晶体管250及多个显示电极260。该薄膜晶体管250是P型低温多晶硅晶体管，其包括一金属栅极251、通过掺杂受主杂质分别形成的一源极252及一漏极253。该源极252与该漏极253之间具有一通道(未标示)，如果该源极252及漏极253之间存在电位差，则该通道内产生电流。该多个薄膜晶体管250的栅极251分别与该多条扫描线220连接，其源极252分别与该多条数据线230连接，其漏极253分别与该多个显示电极260连接。
步骤S22，提供一第一电源供应器及一第二电源供应器。该第一电源供应器300及该第二电源供应器400的结构如图6所示，其分别包括多条平行的第一输出导线310及多条平行的第二输出导线410。该多条第一输出导线310的数目不小于该多条扫描线220的数目，该多条第二输出导线410的数目不小于该多条数据线230的数目。
步骤S23，连接该薄膜晶体管基板200与该第一电源供应器300及该第二电源供应器400。具体操作是将该第一电源供应器300的多条第一输出导线310分别连接至该薄膜晶体管基板200的多条扫描线220，将该第二电源供应器400的多条第二输出导线410分别连接至该薄膜晶体管基板200的多条数据线230。
步骤S24，开启该多个薄膜晶体管250，该第二电源供应器400施加一正电压至该多个薄膜晶体管250的源极252。由于该多个薄膜晶体管250为P型，使该第一电源供应器300输出一负直流电压，并经该多条扫描线220传输至该多个薄膜晶体管250的栅极251以使其处于导通状态。同时，使该第二电源供应器400持续输出一10V直流电压，并经该多条数据线230传输至该多个薄膜晶体管250的源极252。由于该源极252与该漏极253之间存在电位差，其间的通道内产生电流，持续一时间段后，该漏极253的电位也达到10V。
步骤S25，关闭该多个薄膜晶体管250并维持一时间段，该第二电源供应器400持续施加正电压至该多个薄膜晶体管250的源极252。具体操作是使该第一电源供应器300输出一20V直流电压，经该多条扫描线220传输至该多个薄膜晶体管250的栅极251以使其处于关闭状态，步骤S24中第二电源供应器400输出的10V直流电压不变，且该操作持续一时间段，如3600秒。该时间段内，由于该多个薄膜晶体管250的源极252与漏极253等电位，故其间的通道内无电流。
步骤S26，断开该第一电源供应器300及该第二电源供应器400与该薄膜晶体管基板200的连接。
该第一实施方式步骤S25中该第一电源供应器300的输出电压也可以为0V。
本发明采用静态偏压操作方法，使该多个薄膜晶体管250在关闭状态下维持一时间段，且在此时间段内施加一正直流电压至其源极252，且使该多个薄膜晶体管250的源极252与漏极253等电位，其间无电流通过，在该静态偏压作用下，该薄膜晶体管250内部晶粒界面处及该通道254与该源极252及漏极253的界面处的缺陷迁移或复合从而使缺陷数目减小，进而使得该多个薄膜晶体管250的漏电流较小。
请参阅图8，是本发明减小薄膜晶体管漏电流方法第二实施方式的流程图。该第二实施方式的方法与第一实施方式的方法相似，其区别在于：该方法仅包括五步骤：步骤S31，提供一薄膜晶体管基板(未标示)；S32，提供一电源供应器(未标示)；步骤S33，连接该电源供应器与该薄膜晶体管基板(未标示)；步骤S34，该电源供应器持续输出一正电压至该多个薄膜晶体管的栅极；步骤S35，断开该电源供应器与该薄膜晶体管基板的连接。步骤S33中该电源供应器与该薄膜晶体管基板的多条扫描线连接，步骤S34中该电源供应器持续输出一20V正电压经由该多条扫描线至该多个P型薄膜晶体管的栅极并维持一时间段，如3600秒。
该第二实施方式的方法是在该薄膜晶体管的栅极施加一正直流电压使其处于关闭状态并维持一时间段，且在该时间段内其源极和漏极均为零电位，其间通道无电流通过。在该栅极端的直流电压作用下，该薄膜晶体管250内部晶粒界面处及该通道254与该源极252和漏极253的界面处的缺陷迁移或复合从而使缺陷数目减小，进而使得该多个薄膜晶体管的漏电流较小。
减小N型薄膜晶体管漏电流的方法与上述减小P型薄膜晶体管漏电流的方法相似，不同之处在于：所有施加于N型薄膜晶体管栅极、源极的电压均与上述施加于P型薄膜晶体管的栅极、源极的电压极性相反。
Claims (10)
1.一种减小薄膜晶体管漏电流的方法，其特征在于：其步骤包括：提供一薄膜晶体管基板，其包括多个薄膜晶体管，分别与该多个薄膜晶体管的栅极连接的多条扫描线及分别与该多个薄膜晶体管的源极连接的多条数据线；施加一电压信号至该多条扫描线使该多个薄膜晶体管开启，同时，施加一直流电压信号至该多条数据线；施加一电压信号至该多条扫描线使该多个薄膜晶体管关闭，同时，持续施加该直流电压信号至该多条数据线用以消除该薄膜晶体管内部的缺陷。
2.如权利要求1所述的减小薄膜晶体管漏电流的方法，其特征在于：持续施加该直流电压信号至该多条数据线用以消除该薄膜晶体管内部缺陷的时间是3600秒。
3.如权利要求1所述的减小薄膜晶体管漏电流的方法，其特征在于：其步骤进一步包括：提供一第一电源供应器，使其与该多条扫描线电连接；提供一第二电源供应器，使其与该多条数据线电连接。
4.如权利要求3所述的减小薄膜晶体管漏电流的方法，其特征在于：该薄膜晶体管为P型，该第一电源供应器经由该多条扫描线施加至该多个薄膜晶体管的栅极以使其开启的电压是一负直流电压，该第一电源供应器经由该多条扫描线施加至该多个薄膜晶体管的栅极以使其关闭的电压是20V或0V，该第二电源供应器经由该多条数据线施加至该多个薄膜晶体管源极的电压是10V。
5.如权利要求3所述的减小薄膜晶体管漏电流的方法，其特征在于：该薄膜晶体管为N型，该第一电源供应器经由该多条扫描线施加至该多个薄膜晶体管的栅极以使其开启的电压是一正直流电压，该第一电源供应器经由该多条扫描线施加至该多个薄膜晶体管的栅极以使其关闭的电压是负20V或0V，该第二电源供应器经由该多条数据线施加至该多个薄膜晶体管的源极的电压是负10V。
6.一种减小薄膜晶体管漏电流的方法，其特征在于：其步骤包括：提供一薄膜晶体管基板，其包括多个薄膜晶体管，分别与该多个薄膜晶体管的栅极连接的多条扫描线及分别与该多个薄膜晶体管的源极连接的多条数据线；持续施加一直流电压至该扫描线使该多个薄膜晶体管关闭用以消除该薄膜晶体管内部的缺陷。
7.如权利要求6所述的减小薄膜晶体管漏电流的方法，其特征在于：持续施加一直流电压至该扫描线使该多个薄膜晶体管关闭用以消除该薄膜晶体管内部的缺陷的时间是3600秒。
8.如权利要求6所述的减小薄膜晶体管漏电流的方法，其特征在于：其步骤进一步包括：提供一电源供应器，使其与该多条扫描线电连接。
9.如权利要求8所述的减小薄膜晶体管漏电流的方法，其特征在于：该薄膜晶体管为P型，该电源供应器经由该多条扫描线施加至该多个薄膜晶体管的栅极的电压是20V。
10.如权利要求8所述的减小薄膜晶体管漏电流的方法，其特征在于：该薄膜晶体管为N型，该电源供应器经由该多条扫描线施加至该多个薄膜晶体管的栅极的电压是负20V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101576926A CN101206355A (zh) | 2006-12-20 | 2006-12-20 | 减小薄膜晶体管漏电流的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101576926A CN101206355A (zh) | 2006-12-20 | 2006-12-20 | 减小薄膜晶体管漏电流的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101206355A true CN101206355A (zh) | 2008-06-25 |
Family
ID=39566674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101576926A Pending CN101206355A (zh) | 2006-12-20 | 2006-12-20 | 减小薄膜晶体管漏电流的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101206355A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106990574A (zh) * | 2017-06-02 | 2017-07-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其驱动方法 |
-
2006
- 2006-12-20 CN CNA2006101576926A patent/CN101206355A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106990574A (zh) * | 2017-06-02 | 2017-07-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882378B2 (en) | Active-matrix-type liquid crystal display panel and method of inspecting the same | |
| TW487820B (en) | Liquid crystal display device and inspection method of the same | |
| US8228456B2 (en) | Liquid crystal display and driving method thereof | |
| CN101770750B (zh) | 液晶显示器及其控制方法 | |
| CN102446475B (zh) | 平板显示装置的像素电极电压检测电路 | |
| WO2015007079A1 (zh) | 一种用于显示面板的检测电路 | |
| TW594338B (en) | A two TFT pixel structure liquid crystal display | |
| CN102937765B (zh) | 像素单元、阵列基板、液晶显示面板、装置及驱动方法 | |
| CN104392685A (zh) | 阵列基板、显示面板和极性反转驱动方法 | |
| JPH0477294B2 (zh) | ||
| WO2017012165A1 (zh) | 用于窄边框lcd的goa电路结构 | |
| CN107516503A (zh) | 液晶面板驱动电路及液晶面板驱动方法 | |
| CN106601204A (zh) | 阵列基板及其驱动方法、显示装置 | |
| US7327158B1 (en) | Array testing method using electric bias stress for TFT array | |
| US20190025658A1 (en) | Array substrate, manufacturing method thereof, and display device | |
| CN105633093B (zh) | 薄膜晶体管阵列基板 | |
| CN101206355A (zh) | 减小薄膜晶体管漏电流的方法 | |
| US9638943B2 (en) | LCD panel and manufacturing method thereof | |
| JPS60140323A (ja) | 液晶表示パネル装置 | |
| US10281786B2 (en) | Display device using low capacitance bus lines having gate lines and data lines on different substrates | |
| CN103336397B (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN108665837A (zh) | 扫描驱动电路及其驱动方法和平板显示装置 | |
| CN106990574B (zh) | 阵列基板及其制作方法、显示装置及其驱动方法 | |
| CN210245031U (zh) | 一种像素显示结构及面板 | |
| CN105632439A (zh) | Tft结构及其修复方法、goa电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080625 |