CN105633093B - 薄膜晶体管阵列基板 - Google Patents
薄膜晶体管阵列基板 Download PDFInfo
- Publication number
- CN105633093B CN105633093B CN201511005152.1A CN201511005152A CN105633093B CN 105633093 B CN105633093 B CN 105633093B CN 201511005152 A CN201511005152 A CN 201511005152A CN 105633093 B CN105633093 B CN 105633093B
- Authority
- CN
- China
- Prior art keywords
- film transistor
- public
- tft
- electrode
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本发明公开了一种薄膜晶体管阵列基板，包括由多条扫描线和多条数据线相互交叉限定出的M行×N列像素单元，每一像素单元中设置有一第一薄膜晶体管和一像素电极；所述阵列基板还包括公共电极层，公共电极层沿行方向或列方向被划分为交替间隔且一一对应的多个第一公共电极和多个第二公共电极，每一第二公共电极输入有公共电压，并通过至少一个第二薄膜晶体管将公共电压提供给对应的第一公共电极；所述数据线通过第一薄膜晶体管向像素电极充电时产生压降ΔV，所述第二公共电极通过第二薄膜晶体管向第一公共电极充电时产生压降ΔVcom，所述第二薄膜晶体管的参数被配置为使得ΔVcom与ΔV相等或近似于相等；其中，M、N为大于1的整数。
Description
技术领域
本发明涉及液晶显示器技术领域,尤其涉及一种薄膜晶体管阵列基板。
背景技术
液晶显示器(Liquid Crystal Display，LCD)，为平面超薄的显示设备，它由一定数量的彩色或黑白像素组成，放置于光源或者反射面前方。液晶显示器功耗很低，并且具有高画质、体积小、重量轻的特点，因此倍受大家青睐，成为显示器的主流。目前液晶显示器是以薄膜晶体管(Thin Film Transistor，TFT)液晶显示器为主，液晶面板是液晶显示器的主要组件。
液晶面板通常由薄膜晶体管阵列基板、彩色滤光基板和液晶层组成。其中，薄膜晶体管阵列基板上以阵列的形式排布有多个像素单元(Pixel)，每一个像素单元至少包括一个薄膜晶体管，以及与薄膜晶体管对应配置的像素电极(Pixel Electrode)。薄膜晶体管作为启动像素单元工作的开关元件，与扫描线(Scan Line)和数据线(Data Line)连接，在扫描信号的驱动下，将数据信号的电压加载在对应的像素电极上，从而实现图像信息的显示。此外，薄膜晶体管阵列基板上还设置有公共电极，像素电极与公共电极之间形成存储电容Cst，用于稳定加载在像素电极的数据信号的电压，从而保持画面显示品质。
如图1为现有的一种薄膜晶体管阵列基板的结构示意图。如图1所示，薄膜晶体管阵列基板上包括多条扫描线S和多条数据线D，多条扫描线S和多条数据线D相互垂直交叉限定出多个像素单元P(图1中示例性示出了4个像素单元P)，每一像素单元P至少包括一薄膜晶体管1和一像素电极2，该薄膜晶体管1的栅极电性连接到扫描线S，漏极电性连接到数据线D，源极电性连接到像素电极2。薄膜晶体管阵列基板上还设置有公共电极3，公共电极3与像素电极2为异层设置(图1中公共电极3采用透视视图，以显示出公共电极3下方的结构)，之间设置绝缘层。通常地，公共电极3为一整面的ITO材料制备形成，即，一个公共电极3对应于薄膜晶体管阵列基板上的所有像素单元P。施加在像素电极2和公共电极3之间的电压差，驱动像素单元P中的液晶旋转。
图2为如图1所示的一个像素单元P的等效电路图，其中，Cgs为薄膜晶体管1的栅极与源极之间的寄生电容，Cst为像素单元P的储存电容，Clc为像素单元P的液晶电容，Vcom为公共电压。在一个像素单元P中，薄膜晶体管1不断的重复开启和关闭后会产生一个馈通(feed through)电压ΔV。具体到如上像素单元P来说，馈通电压其中Vgh为薄膜晶体管1的开启电压，Vgl为薄膜晶体管1的关闭电压。
图3为一个像素单元P接收到的电压信号的波形图，图中Vd表示数据信号驱动电压的波形，Vg表示扫描信号驱动电压的波形，Vp表示像素电极P接收到的实际电压信号的波形，Vcom为公共电压信号。为了使液晶面板显示的图像不发生闪烁或图像残留，需要设计数据信号Vd的正半周期电压和负半周期电压与公共电压Vcom之间的差值相等。但是，如图3所示的，由于馈通电压ΔV的存在，像素电极P充电完成后的实际电压Vp，其正半周期实际电压和负半周期实际电压都比数据信号驱动电压减小了ΔV，正半周期实际电压和负半周期实际电压与公共电压Vcom之间的差值并不相等，因此，液晶面板显示的图像会发生闪烁或图像残留。
为了解决如上问题，现有的方法通常是根据公式估算出馈通电压ΔV，然后将外部输入的公共电压Vcom修正为Vcom1，如图3所示的，其中Vcom1＝Vcom-ΔVcom，ΔVcom＝ΔV。由此，可以使得正半周期实际电压和负半周期实际电压与修正后的公共电压Vcom1之间的差值相等，从而改善了前述提到的图像闪烁或图像残留的问题。但是，通过外部修正公共电压Vcom的方式，由于公式中，一些电容的数值无法精确测量，导致公共电压Vcom无法准确修正；并且，随着液晶显示器的长时间使用，器件的老化以及使用环境(例如温度、湿度等)的变化也会使得馈通电压ΔV发生变化，此时若不能及时再修正公共电压Vcom，则还是会存在图像闪烁或图像残留的问题，影响显示品质。
发明内容
鉴于现有技术存在的不足，本发明提供了一种薄膜晶体管阵列基板，通过阵列基板的结构本身自行修正公共电压，相比于通过外部修正的方式，公共电压的修正更加精确和及时。
为了实现上述目的，本发明采用了如下的技术方案：
一种薄膜晶体管阵列基板，包括由多条扫描线和多条数据线相互交叉限定出的M行×N列像素单元，每一像素单元中设置有一第一薄膜晶体管和一像素电极，所述第一薄膜晶体管的栅极连接到其中一条扫描线，漏极连接到其中一条数据线，源极连接到所述像素电极；所述阵列基板还包括公共电极层，其中，所述公共电极层沿行方向或列方向被划分为交替间隔的多个第一公共电极和多个第二公共电极，多个第一公共电极和多个第二公共电极一一对应；每一第二公共电极与对应的第一公共电极之间连接有至少一个第二薄膜晶体管，所述第二公共电极输入有公共电压，并通过所述第二薄膜晶体管将所述公共电压提供给所述对应的第一公共电极；其中，所述数据线通过所述第一薄膜晶体管向所述像素电极充电时产生一数据信号压降ΔV，所述第二公共电极通过所述第二薄膜晶体管向所述第一公共电极充电时产生一公共电压压降ΔVcom；所述第二薄膜晶体管的参数被配置为使得ΔVcom与ΔV相等或近似于相等；其中，M、N为大于1的整数。
在一个优选的实施例方案中，所述公共电极层沿行方向被划分为交替间隔的M个第一公共电极和M个第二公共电极，第m个第一公共电极和第m个第二公共电极与第m行像素单元相对设置，第m个第一公共电极和第m个第二公共电极之间连接有至少一个第二薄膜晶体管，第二薄膜晶体管的栅极连接有与所述扫描线中相同的时序信号，漏极连接到所述第m个第二公共电极，源极连接到所述第m个第一公共电极；所述第m个第二公共电极输入有公共电压，并通过第二薄膜晶体管将所述公共电压提供给所述第m个第一公共电极；其中，第二薄膜晶体管与第一薄膜晶体管具有相同的性能参数；其中，m＝1、2、…、M-1、M。
优选地，第m个第一公共电极和第m个第二公共电极之间连接有两个第二薄膜晶体管，所述两个第二薄膜晶体管分别设置于第m行第1列和第m行第N列的像素单元中；所述两个第二薄膜晶体管的栅极分别连接到第m行像素单元对应的扫描线，漏极分别连接到所述第m个第二公共电极，源极分别连接到所述第m个第一公共电极。
优选地，第m个第一公共电极和第m个第二公共电极之间连接有两个第二薄膜晶体管，所述两个第二薄膜晶体管设置于第m行像素单元之外，分别位于第m行第1列和每m行第N列的像素单元的外侧；所述两个第二薄膜晶体管的栅极分别连接到第m行像素单元对应的扫描线，漏极分别连接到所述第m个第二公共电极，源极分别连接到所述第m个第一公共电极。
优选地，第m个第一公共电极和第m个第二公共电极之间连接有N个第二薄膜晶体管，所述N个第二薄膜晶体管分别设置于第m行第1列至第m行第N列的像素单元中；所述N个第二薄膜晶体管的栅极分别连接到第m行像素单元对应的扫描线，漏极分别连接到所述第m个第二公共电极，源极分别连接到所述第m个第一公共电极。
在另外一种优选的方案中，所述公共电极层沿列方向被划分为交替间隔的N个第一公共电极和N个第二公共电极，第n个第一公共电极和第n个第二公共电极与第N列像素单元相对设置，第n个第一公共电极和第n个第二公共电极之间连接有至少一个第二薄膜晶体管，所述第二薄膜晶体管的栅极连接有与所述扫描线中相同的时序信号，漏极连接到所述第n个第二公共电极，源极连接到所述第n个第一公共电极；所述第n个第二公共电极输入有公共电压，并通过所述第二薄膜晶体管将所述公共电压提供给所述第n个第一公共电极；其中，所述第二薄膜晶体管与所述第一薄膜晶体管具有相同的性能参数；其中，n＝1、2、…、N-1、N。
优选地，第n个第一公共电极和第n个第二公共电极之间连接有两个第二薄膜晶体管，两个第二薄膜晶体管分别设置于第n列第1行和第n列第M行的像素单元中；两个第二薄膜晶体管的漏极分别连接到所述第n个第二公共电极，源极分别连接到所述第n个第一公共电极，位于第n列第1行像素单元中的第二薄膜晶体管的栅极连接到第1行像素单元对应的扫描线，位于第n列第M行像素单元中的第二薄膜晶体管的栅极连接到第M行像素单元对应的扫描线。
优选地，第n个第一公共电极和第n个第二公共电极之间连接有两个第二薄膜晶体管，所述两个第二薄膜晶体管设置于第n列像素单元之外，分别位于第n列第1行和第n列第M行的像素单元的外侧；所述两个第二薄膜晶体管的漏极分别连接到所述第n个第二公共电极，源极分别连接到所述第n个第一公共电极，位于第n列第1行像素单元外侧的第二薄膜晶体管的栅极连接到第1行像素单元对应的扫描线，位于第n列第M行像素单元外侧的第二薄膜晶体管的栅极连接到第M行像素单元对应的扫描线。
优选地，第n个第一公共电极和第n个第二公共电极之间连接有M个第二薄膜晶体管，所述M个第二薄膜晶体管分别设置于第n列第1行至第n列第M行的像素单元中；所述M个第二薄膜晶体管的栅极分别一一对应地连接到第n列第1行至第n列第M行像素单元对应的扫描线，漏极分别连接到所述第n个第二公共电极，源极分别连接到所述第n个第一公共电极。
优选地，所述多个第一公共电极之间相互电性连接；所述多个第二公共电极之间相互电性连接。
相比于现有技术，本发明实施例提供的薄膜晶体管阵列基板，将公共电极层划分为第一公共电极和第二公共电极，第二公共电极相当于公共电压(Vcom)的充电线，第二公共电极输入有公共电压，然后通过第二薄膜晶体管将公共电压提供给第一公共电极。由于薄膜晶体管中寄生电容的存在，通过薄膜晶体管充电时会产生馈通电压，即产生压降，具体地，数据线通过第一薄膜晶体管对像素电极充电时产生的压降ΔV，而第二公共电极通过第二薄膜晶体管对第一公共电极充电时产生的压降ΔVcom，由此，通过对第二薄膜晶体管性能参数的配置，可以使得压降ΔVcom与压降ΔV相等或近似于相等，从而达到通过阵列基板的结构本身自行修正公共电压的目的。
附图说明
图1为现有的一种薄膜晶体管阵列基板的结构示意图；
图2为如图1中的一个像素单元的等效电路图；
图3为如图1中的一个像素单元接收到的电压信号的波形图；
图4为本发明实施例1提供的薄膜晶体管阵列基板的结构示意图；
图5为如图4中A部分的放大示意图；
图6为如图4中的一个像素单元的等效电路图；
图7为如图4中的一个像素单元接收到的电压信号的波形图；
图8为如图4中B部分的放大示意图；
图9是本发明实施例2提供的薄膜晶体管阵列基板的结构示意图；
图10是本发明实施例2提供的另一种薄膜晶体管阵列基板的结构示意图；
图11为本发明实施例3提供的薄膜晶体管阵列基板的结构示意图；
图12为如图11中C部分的放大示意图；
图13是本发明实施例4提供的薄膜晶体管阵列基板的结构示意图；
图14是本发明实施例4提供的另一种薄膜晶体管阵列基板的结构示意图。
具体实施方式
如前所述，通过外部修正公共电压Vcom的方式无法精确修正，以及随着液晶显示器的长时间使用，器件的老化以及使用环境(例如温度、湿度等)的变化也会使得馈通电压ΔV发生变化，出厂时修正设定的公共电压无法避免图像闪烁或图像残留。为了解决以上的问题，本发明实施例提供了薄膜晶体管阵列基板，通过阵列基板的结构本身自行修正公共电压，相比于通过外部修正的方式，公共电压的修正更加精确和及时。具体地，主要是将公共电极层划分为第一公共电极和第二公共电极两部分，第一公共电极作为公共电极，第二公共电极作为公共电压的充电线，第二公共电极通过第二薄膜晶体管将将公共电压提供给第一公共电极。其中，像素结构中，数据线通过所述第一薄膜晶体管向像素电极充电时产生的数据信号压降ΔV，第二公共电极通过第二薄膜晶体管向第一公共电极充电时产生一公共电压压降ΔVcom；由此，通过对第二薄膜晶体管性能参数的配置，可以使得压降ΔVcom与压降ΔV相等或近似于相等，从而达到通过阵列基板的结构本身自行修正公共电压的目的。
通过阵列基板的结构本身自行修正公共电压，相比于通过外部修正的方式，公共电压的修正更加可靠、精确。并且，第二薄膜晶体管与第一薄膜晶体管是在相同的环境中使用，随着液晶显示器的长时间使用，器件的老化以及使用环境(例如温度、湿度等)的变化使得馈通电压ΔV发生变化时，公共电压压降ΔVcom也得到相应的修正，可以及时避免图像闪烁或图像残留的问题。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例提供了一种薄膜晶体管阵列基板，如图4所示，该薄膜晶体管阵列基板包括多条扫描线S和多条数据线D，多条扫描线S和多条数据线D相互垂直交叉限定出M行×N列像素单元P，每一像素单元P至少包括一第一薄膜晶体管10和一像素电极20，该薄膜晶体管10的栅极电性连接到扫描线S，漏极电性连接到数据线D，源极电性连接到像素电极20。
进一步地，所述薄膜晶体管阵列基板还包括公共电极层30，其中，所述公共电极层30沿行方向被划分为交替间隔的M个第一公共电极31和M个第二公共电极32，第m个第一公共电极31和第m个第二公共电极32与第m行像素单元P相对设置，第m个第一公共电极和第m个第二公共电极之间连接有至少一个第二薄膜晶体管40。在本实施例中，每一第一公共电极31相对设置在对应行的像素单元P中的像素电极20的上方，每一第二公共电极32相对设置在对应行的像素单元P中的扫描线S的上方。其中，其中，M、N为大于1的整数(通常的，M和N的数值都比较大)，m＝1、2、…、M-1、M。
进一步地，如图5所示，所述第二薄膜晶体管40的栅极连接到其所在行像素单元P的扫描线S，漏极连接到所述第二公共电极32，源极连接到所述第一公共电极31。将第二公共电极32作为公共电压的充电线，第二公共电极32从外部接收公共电压，然后通过所述第二薄膜晶体管40将所述公共电压提供给所述第一公共电极31。其中，所述第二薄膜晶体管40与所述第一薄膜晶体管10具有相同的性能参数，并且，第二薄膜晶体管40与第一薄膜晶体管10的栅极都是连接到扫描线S，即，第二薄膜晶体管40与第一薄膜晶体管10具有相同的开关时序信号。
在本实施例中，如图4所示，第m个第一公共电极31和第m个第二公共电极32之间连接有N个第二薄膜晶体管40，所述N个第二薄膜晶体管40分别设置于第m行第1列至第m行第N列的像素单元P中；所述N个第二薄膜晶体管40的栅极分别连接到第m行像素单元P对应的扫描线S，漏极分别连接到所述第m个第二公共电极32，源极分别连接到所述第m个第一公共电极31。
图6为如图4所示的一个像素单元P的等效电路图，其中，Cgs1为第一薄膜晶体管10的栅极与源极之间的寄生电容，Cgs2为第二薄膜晶体管40的栅极与源极之间的寄生电容，Cst为像素单元P的储存电容，Clc为像素单元P的液晶电容，Vcom1为第一公共电极31的电压。
在一个像素单元P中，数据线D提供的数据信号电压Vd通过第一薄膜晶体管10对像素电极20充电，由于第一薄膜晶体管10的栅极与源极之间存在寄生电容，像素电极20的实际电压Vp＝Vd-ΔV，其中Vgh为第一薄膜晶体管10的开启电压，Vgl为第一薄膜晶体管10的关闭电压。第二公共电极32提供的公共电压Vcom通过第二薄膜晶体管40对第一公共电极31充电，由于第二薄膜晶体管40的栅极与源极之间存在寄生电容，第一公共电极31的实际电压Vcom1＝Vcom-ΔVcom，由于第二薄膜晶体管40与第一薄膜晶体管10的栅极都是连接到扫描线S，两者具有相同的开启电压Vgh和关闭电压Vgl，由于第二薄膜晶体管40与第一薄膜晶体管10相同的参数性能，则Cgs1与Cgs2相等或近于相等，如以上的计算公式，则ΔV和ΔVcom是相等的。其中，如上所述的第二薄膜晶体管40与第一薄膜晶体管10具有相同的性能参数，是指在制造薄膜晶体管阵列基板的工艺过程中，在制备第一薄膜晶体管10时同时制备了第二薄膜晶体管40并且采用相同的材料，两者的结构设计也相同，因此可以得到性能参数(例如栅极和源极之间的寄生电容)相同或大体上相同的薄膜晶体管。
需要说明的是，对于像素电极20和第一公共电极31，两者对应的储存电容Cst和液晶电容Clc通常是相等或者近似的，因此如上的ΔV和ΔVcom的计算公共中采用了相同的储存电容Cst和液晶电容Clc表示，因此只需要考虑参数Cgs1和Cgs2即可。在一些具体的实施结构中，有可能存在像素电极20和第一公共电极31对应的储存电容Cst和液晶电容Clc相差较大，此时在如上的ΔV和ΔVcom的计算公共中应当考虑两者的储存电容Cst和液晶电容Clc的差异，在此情况下，需要对第二薄膜晶体管40和第一薄膜晶体管10进行差异化设计，使得Cgs1和Cgs2不相等以达到ΔVcom与ΔV相等或近似于相等的目的。
如图7中的一个像素单元P接收到的电压信号的波形图，图中Vd表示数据信号驱动电压的波形，Vg表示扫描信号驱动电压的波形，Vp表示像素电极P接收到的实际电压信号的波形，Vcom表示第二公共电极32从外部接收的公共电压信号，Vcom1表示第一公共电极31的实际公共电压信号。从波形图中可以看出，不管是在正半周期还是负半周期，像素电极P接收到的实际电压Vp与第一公共电极31的实际公共电压Vcom1之间的差值相等，从而改善了的图像闪烁或图像残留的问题。
如上实施例提供的薄膜晶体管阵列基板，通过阵列基板的结构本身自行修正公共电压，相比于通过外部修正的方式，公共电压的修正更加精确和及时。进一步地，参阅图4和图8，由于公共电极层30被划分第一公共电极31和第二公共电极32，由前述的内容可知，第二公共电极32的电压高于第一公共电极31的电压，因此在像素单元P的边缘存在一个从第二公共电极32朝向第一公共电极31的电场E，该电场E可以纠正由于制程等因素导致的液晶偏移排列，从而降低像素中的暗态亮度，有助于提升显示画面对比度，进一步提高了液晶显示器的显示品质。
在本实施例中，如图4所示，M个第一公共电极31之间是相互电性绝缘的，M个第二公共电极32之间也是相互电性绝缘的。在另外的一些实施例中，可以在阵列基板上设置连接导线，将M个第一公共电极31之间相互电性连接；相应的，还可以设置另外的连接导线，将M个第二公共电极32之间相互电性连接。
实施例2
本实施例提供的薄膜晶体管阵列基板与实施例1不同的是：本实施例中，第m个第一公共电极31和第m个第二公共电极32之间连接有两个第二薄膜晶体管40。
其中的一个优选的实施方案，如图9所示，所述两个第二薄膜晶体管40分别设置于第m行第1列和第m行第N列的像素单元P中；所述两个第二薄膜晶体管40的栅极分别连接到第m行像素单元对应的扫描线S，漏极分别连接到所述第m个第二公共电极32，源极分别连接到所述第m个第一公共电极31。
另一个优选的实施方案中，如图10所示，所述两个第二薄膜晶体管40设置于第m行像素单元P之外，分别位于第m行第1列和每m行第N列的像素单元P的外侧。所述两个第二薄膜晶体管40的栅极分别连接到第m行像素单元对应的扫描线S，漏极分别连接到所述第m个第二公共电极32，源极分别连接到所述第m个第一公共电极31。
与实施例1相比，本实施例的薄膜晶体管阵列基板，减少了连接在第一公共电极31和第二公共电极32之间的第二薄膜晶体管40，主要是为了减小第二薄膜晶体管40对像素单元P的开口率的影响。当然，在另外的一些实施例方式中，第二薄膜晶体管40的数量也可以仅仅设置为一个，但是仅使用一个第二薄膜晶体管40时，可能会影响第二公共电极32对第一公共电极31的充电效率。
实施例3
本实施例提供的薄膜晶体管阵列基板与实施例1不同的是：本实施例中的第一公共电极31和第二公共电极32是沿列方向延伸的。
具体地，如图11所示，该薄膜晶体管阵列基板包括多条扫描线S和多条数据线D，多条扫描线S和多条数据线D相互垂直交叉限定出M行×N列像素单元P，每一像素单元P至少包括一第一薄膜晶体管10和一像素电极20，该薄膜晶体管10的栅极电性连接到扫描线S，漏极电性连接到数据线D，源极电性连接到像素电极20。
进一步地，所述薄膜晶体管阵列基板还包括公共电极层30，其中，所述公共电极层30沿列方向被划分为交替间隔的N个第一公共电极31和N个第二公共电极32，第n个第一公共电极31和第n个第二公共电极32与第N列像素单元P相对设置，第n个第一公共电极31和第n个第二公共电极32之间连接有至少一个第二薄膜晶体管40。在本实施例中，每一第一公共电极31相对设置在对应列的像素单元P中的像素电极20的上方，每一第二公共电极32相对设置在对应列的像素单元P中的数据线D的上方。其中，其中，M、N为大于1的整数(通常的，M和N的数值都比较大)，n＝1、2、…、N-1、N。
进一步地，如图12所示，所述第二薄膜晶体管40的栅极连接到其所在行像素单元P的扫描线S，漏极连接到所述第二公共电极32，源极连接到所述第一公共电极31。将第二公共电极32作为公共电压的充电线，第二公共电极32从外部接收公共电压，然后通过所述第二薄膜晶体管40将所述公共电压提供给所述第一公共电极31。其中，所述第二薄膜晶体管40与所述第一薄膜晶体管10具有相同的性能参数，并且，第二薄膜晶体管40与第一薄膜晶体管10的栅极都是连接到扫描线S，即，第二薄膜晶体管40与第一薄膜晶体管10具有相同的开关时序信号。
在本实施例中，如图11所示，第n个第一公共电极31和第n个第二公共电极32之间连接有M个第二薄膜晶体管40，M个第二薄膜晶体管40分别设置于第n列第1行至第n列第M行的像素单元P中；所述M个第二薄膜晶体管40的栅极分别一一对应地连接到第n列第1行至第n列第M行像素单元P对应的扫描线S，漏极分别连接到所述第n个第二公共电极32，源极分别连接到所述第n个第一公共电极31。例如，位于第n列第1行像素单元P中的第二薄膜晶体管40的栅极连接到第1行像素单元P的扫描线S，漏极连接到第n个第二公共电极32，源极连接到第n个第一公共电极31；位于第n列第2行像素单元P中的第二薄膜晶体管40的栅极连接到第2行像素单元P的扫描线S，漏极连接到第n个第二公共电极32，源极连接到第n个第一公共电极31；以此类推。
在本实施例中，如图11所示，N个第一公共电极31之间是相互电性绝缘的，N个第二公共电极32之间也是相互电性绝缘的。在另外的实施例中，可以在阵列基板上设置连接导线，将N个第一公共电极31之间相互电性连接；相应的，还可以设置另外的连接导线，将N个第二公共电极32之间相互电性连接。
本实施例提供的薄膜晶体管阵列基板，其对公共电压的修正原理及其取得的技术效果与实施例1的相同，在此不再赘述。
实施例4
本实施例提供的薄膜晶体管阵列基板与实施例3不同的是：本实施例中，第n个第一公共电极31和第n个第二公共电极32之间连接有两个第二薄膜晶体管40。
其中的一个优选的实施方案，如图13所示，所述两个第二薄膜晶体管40分别设置于第n列第1行和第n列第M行的像素单元P中；所述两个第二薄膜晶体管40的漏极分别连接到所述第n个第二公共电极32，源极分别连接到所述第n个第一公共电极31，位于第n列第1行像素单元P中的第二薄膜晶体管40的栅极连接到第1行像素单元P对应的扫描线S，位于第n列第M行像素单元P中的第二薄膜晶体管40的栅极连接到第M行像素单元P对应的扫描线S。
另一个优选的实施方案中，如图14所示，所述两个第二薄膜晶体管40设置于第n列像素单元P之外，分别位于第n列第1行和第n列第M行的像素单元P的外侧；所述两个第二薄膜晶体管40的漏极分别连接到所述第n个第二公共电极32，源极分别连接到所述第n个第一公共电极31，位于第n列第1行像素单元P外侧的第二薄膜晶体管40的栅极连接到第1行像素单元P对应的扫描线S，位于第n列第M行像素单元P外侧的第二薄膜晶体管40的栅极连接到第M行像素单元P对应的扫描线S(可以增加另外的扫描线S)。
与实施例3相比，本实施例的薄膜晶体管阵列基板，减少了连接在第一公共电极31和第二公共电极32之间的第二薄膜晶体管40，主要是为了减小第二薄膜晶体管40对像素单元P的开口率的影响。当然，在另外的一些实施例方式中，第二薄膜晶体管40的数量也可以仅仅设置为一个，但是仅使用一个第二薄膜晶体管40时，可能会影响第二公共电极32对第一公共电极31的充电效率。
综上所述，本发明实施例提供的薄膜晶体管阵列基板，将公共电极层划分为第一公共电极和第二公共电极，第二公共电极相当于公共电压(Vcom)的充电线，第二公共电极输入有公共电压，然后通过第二薄膜晶体管将公共电压提供给第一公共电极。由于薄膜晶体管中寄生电容的存在，通过薄膜晶体管充电时会产生馈通电压，即产生压降，具体地，数据线通过第一薄膜晶体管对像素电极充电时产生的压降ΔV，而第二公共电极通过第二薄膜晶体管对第一公共电极充电时产生的压降ΔVcom，由此，通过对第二薄膜晶体管性能参数的配置，可以使得压降ΔVcom与压降ΔV相等或近似于相等，从而达到通过阵列基板的结构本身自行修正公共电压的目的。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (8)
1.一种薄膜晶体管阵列基板，包括由多条扫描线和多条数据线相互交叉限定出的M行×N列像素单元，每一像素单元中设置有一第一薄膜晶体管和一像素电极，所述第一薄膜晶体管的栅极连接到其中一条扫描线，漏极连接到其中一条数据线，源极连接到所述像素电极；所述阵列基板还包括公共电极层，其特征在于，
所述公共电极层沿行方向被划分为交替间隔的M个第一公共电极和M个第二公共电极，第m个第一公共电极和第m个第二公共电极与第m行像素单元相对设置，第m个第一公共电极和第m个第二公共电极之间连接有两个第二薄膜晶体管，所述两个第二薄膜晶体管的栅极分别连接有与所述扫描线中相同的时序信号，漏极分别连接到所述第m个第二公共电极，源极分别连接到所述第m个第一公共电极；所述第m个第二公共电极输入有公共电压，并通过所述第二薄膜晶体管将所述公共电压提供给所述第m个第一公共电极；
其中，所述数据线通过所述第一薄膜晶体管向所述像素电极充电时产生一数据信号压降ΔV，所述第二公共电极通过所述第二薄膜晶体管向所述第一公共电极充电时产生一公共电压压降ΔVcom；所述第二薄膜晶体管的参数被配置为使得ΔVcom与ΔV相等或近似于相等；
其中，M、N为大于1的整数，m＝1、2、…、M-1、M。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述两个第二薄膜晶体管分别设置于第m行第1列和第m行第N列的像素单元中；所述两个第二薄膜晶体管的栅极分别连接到第m行像素单元对应的扫描线。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述两个第二薄膜晶体管设置于第m行像素单元之外，分别位于第m行第1列和每m行第N列的像素单元的外侧；所述两个第二薄膜晶体管的栅极分别连接到第m行像素单元对应的扫描线。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述多个第一公共电极之间相互电性连接；所述多个第二公共电极之间相互电性连接。
5.一种薄膜晶体管阵列基板，包括由多条扫描线和多条数据线相互交叉限定出的M行×N列像素单元，每一像素单元中设置有一第一薄膜晶体管和一像素电极，所述第一薄膜晶体管的栅极连接到其中一条扫描线，漏极连接到其中一条数据线，源极连接到所述像素电极；所述阵列基板还包括公共电极层，其特征在于，
所述公共电极层沿列方向被划分为交替间隔的N个第一公共电极和N个第二公共电极，第n个第一公共电极和第n个第二公共电极与第n列像素单元相对设置，第n个第一公共电极和第n个第二公共电极之间连接有两个第二薄膜晶体管，所述两个第二薄膜晶体管的栅极分别连接有与所述扫描线中相同的时序信号，漏极分别连接到所述第n个第二公共电极，源极分别连接到所述第n个第一公共电极；所述第n个第二公共电极输入有公共电压，并通过所述第二薄膜晶体管将所述公共电压提供给所述第n个第一公共电极；
其中，所述数据线通过所述第一薄膜晶体管向所述像素电极充电时产生一数据信号压降ΔV，所述第二公共电极通过所述第二薄膜晶体管向所述第一公共电极充电时产生一公共电压压降ΔVcom；所述第二薄膜晶体管的参数被配置为使得ΔVcom与ΔV相等或近似于相等；
其中，M、N为大于1的整数，n＝1、2、…、N-1、N。
6.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述两个第二薄膜晶体管分别设置于第n列第1行和第n列第M行的像素单元中；位于第n列第1行像素单元中的第二薄膜晶体管的栅极连接到第1行像素单元对应的扫描线，位于第n列第M行像素单元中的第二薄膜晶体管的栅极连接到第M行像素单元对应的扫描线。
7.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述两个第二薄膜晶体管设置于第n列像素单元之外，分别位于第n列第1行和第n列第M行的像素单元的外侧；位于第n列第1行像素单元外侧的第二薄膜晶体管的栅极连接到第1行像素单元对应的扫描线，位于第n列第M行像素单元外侧的第二薄膜晶体管的栅极连接到第M行像素单元对应的扫描线。
8.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述多个第一公共电极之间相互电性连接；所述多个第二公共电极之间相互电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511005152.1A CN105633093B (zh) | 2015-12-28 | 2015-12-28 | 薄膜晶体管阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511005152.1A CN105633093B (zh) | 2015-12-28 | 2015-12-28 | 薄膜晶体管阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633093A CN105633093A (zh) | 2016-06-01 |
| CN105633093B true CN105633093B (zh) | 2018-12-04 |
Family
ID=56047845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511005152.1A Active CN105633093B (zh) | 2015-12-28 | 2015-12-28 | 薄膜晶体管阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633093B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106773412B (zh) | 2017-01-03 | 2019-10-25 | 京东方科技集团股份有限公司 | 一种显示基板、显示装置及驱动方法 |
| CN107068690B (zh) * | 2017-03-10 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种阵列基板，阵列基板的像素电极充电方法和显示装置 |
| CN114937438A (zh) * | 2022-05-19 | 2022-08-23 | 惠科股份有限公司 | 公共电压驱动电路、显示装置及电子设备 |
| CN115035868B (zh) * | 2022-05-26 | 2023-05-30 | Tcl华星光电技术有限公司 | 显示面板的控制方法及显示模组 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1885140A (zh) * | 2005-06-24 | 2006-12-27 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN102314010A (zh) * | 2011-09-05 | 2012-01-11 | 深圳市华星光电技术有限公司 | 液晶显示面板及其电压控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI321771B (en) * | 2006-09-08 | 2010-03-11 | Au Optronics Corp | Liquid crystal display and driving method thereof |
| TWI373676B (en) * | 2007-09-06 | 2012-10-01 | Au Optronics Corp | Pixel structure and forming method and driving method thereof |
-
2015
- 2015-12-28 CN CN201511005152.1A patent/CN105633093B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1885140A (zh) * | 2005-06-24 | 2006-12-27 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN102314010A (zh) * | 2011-09-05 | 2012-01-11 | 深圳市华星光电技术有限公司 | 液晶显示面板及其电压控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633093A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103606360B (zh) | 液晶面板驱动电路、驱动方法以及液晶显示器 | |
| US8638324B2 (en) | Display device and driving method thereof | |
| CN105159490B (zh) | 触控显示面板及其驱动方法和触控显示装置 | |
| CN101231434B (zh) | 阵列面板及其驱动方法 | |
| CN104537989B (zh) | 一种双向扫描的电荷分享型像素结构及其驱动方法 | |
| CN104882106B (zh) | 列翻转模式的液晶显示面板及其驱动方法 | |
| CN105633093B (zh) | 薄膜晶体管阵列基板 | |
| CN105278189B (zh) | 液晶显示器的像素阵列 | |
| TW200835991A (en) | Liquid crystal display panel and manufacturing method thereof | |
| US20140015819A1 (en) | Method for Driving Display Device and Display Device | |
| TW200830008A (en) | Liquid crystal display | |
| TW594338B (en) | A two TFT pixel structure liquid crystal display | |
| CN103777421B (zh) | 液晶显示装置及其驱动方法 | |
| TWI356381B (en) | Liquid crystal display and driving method of the s | |
| WO2015096248A1 (zh) | 像素结构 | |
| TW200805228A (en) | Liquid crystal display | |
| TW200417974A (en) | Liquid crystal display | |
| CN106502018B (zh) | 像素结构和显示面板 | |
| CN101114095B (zh) | 液晶显示器及其驱动方法 | |
| US20140146255A1 (en) | Array substrate, liquid crystal display panel and display device | |
| CN102176094B (zh) | 液晶显示面板及液晶显示阵列基板 | |
| CN110288959A (zh) | 一种显示面板、显示面板的驱动电路及其驱动方法 | |
| WO2018120431A1 (zh) | 像素电路结构及显示面板 | |
| CN107274851A (zh) | 显示面板及其驱动方法和显示装置 | |
| CN110349548A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |