CN107068690B - 一种阵列基板，阵列基板的像素电极充电方法和显示装置 - Google Patents

一种阵列基板，阵列基板的像素电极充电方法和显示装置 Download PDF

Info

Publication number
CN107068690B
CN107068690B CN201710141689.3A CN201710141689A CN107068690B CN 107068690 B CN107068690 B CN 107068690B CN 201710141689 A CN201710141689 A CN 201710141689A CN 107068690 B CN107068690 B CN 107068690B
Authority
CN
China
Prior art keywords
thin film
film transistor
pixel
adjacent
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710141689.3A
Other languages
English (en)
Other versions
CN107068690A (zh
Inventor
刘冬妮
陈小川
杨盛际
王磊
岳晗
付杰
卢鹏程
方正
肖丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710141689.3A priority Critical patent/CN107068690B/zh
Publication of CN107068690A publication Critical patent/CN107068690A/zh
Application granted granted Critical
Publication of CN107068690B publication Critical patent/CN107068690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供了一种阵列基板，包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。本申请实施例中，像素结构的像素电极可以在相邻的两根栅极扫描线的信号电压持续时间内进行充电，增长了对像素电极的充电时间，提升了充电率。

Description

一种阵列基板，阵列基板的像素电极充电方法和显示装置
技术领域
本申请涉及显示设备技术领域，特别是涉及一种阵列基板，一种阵列基板的像素电极充电方法和显示装置。
背景技术
现有的薄膜晶体管TFT(Thin Film Transistor)阵列基板包括：栅极扫描线、数据扫描线、与每根栅极扫描线和数据扫描线连接的薄膜晶体管，与每个薄膜晶体管TFT连接的像素电极。当对一栅极扫描线输入信号电压时，与该栅极扫描线连接的薄膜晶体管被导通，数据扫描线的充电电压通过被导通的薄膜晶体管对相应的像素电极进行充电。
如图1所示为现有的薄膜晶体管阵列基板的示意图。其中，一个像素电极只通过一个薄膜晶体管进行充电。如果薄膜晶体管在生产工艺中有损坏，其对应的像素电极将无法正常充电。在面板中，如果像素电极无法充电将无法使对应的液晶产生偏转，从而出现坏点。
发明内容
鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种阵列基板，一种阵列基板的像素电极充电方法和显示装置。
为了解决上述问题，本申请实施例公开了一种阵列基板，包括：
多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；
属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；
当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。
优选的，属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与同一数据扫描线连接。
优选的，属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与相邻的数据扫描线连接。
优选的，行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。
优选的，列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。
本申请实施例还公开了一种阵列基板的像素电极充电方法，其中，所述阵列基板包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；
所述的方法包括：
逐根对所述栅极扫描线输入信号电压，与栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通；
对所述数据扫描线输入充电电压；
通过与所述数据扫描线连接且导通的各个像素结构的第一薄膜晶体管或第二薄膜晶体管，基于所述充电电压，对相应的像素电极充电。
优选的，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与同一数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相同的充电电压。
优选的，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与相邻的数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相同的充电电压。
优选的，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与同一数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相反的充电电压。
优选的，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与相邻的数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相反的充电电压；在相邻的信号电压持续时间之间，同一数据扫描线的充电电压极性相反。
本申请实施例还公开了一种显示装置，包括如上任一所述的阵列基板。
本申请实施例包括以下优点：
本申请实施例中，像素结构的像素电极可以在相邻的两根栅极扫描线的信号电压持续时间内进行充电，增长了对像素电极的充电时间，提升了充电率。即使像素结构的其中一个薄膜晶体管损坏了，像素电极也可以通过另一个薄膜晶体管进行充电，降低了像素电极无法充电的机率，降低显示面板中出现坏点的机率。
附图说明
图1是现有的薄膜晶体管阵列基板的示意图；
图2是本申请的一种阵列基板实施例1的结构示意图；
图3是本申请的一种阵列基板实施例2的结构示意图；
图4是本申请的一种阵列基板的像素电极充电方法实施例的步骤流程图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参照图2示出了本申请的一种阵列基板实施例1的结构示意图。阵列基板具体包括：多根栅极扫描线Gate Line、多根数据扫描线Data Line，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；
属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；
当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。
在本申请实施例中，阵列基板由多个像素结构按行、列排布的形式组成。每个像素结构包括一个像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接。
行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。
薄膜晶体管包括栅极Gate、源极Souce和漏极Drain，当输入栅极的电压小于阈值电压时，源极和漏极之间不导通。当输入栅极的电压大于等于阈值电压时，源极和漏极之间被导通。数据扫描线分别通过被导通的薄膜晶体管的源极-漏极，对相应的像素电极充电。
如图2所示，假设第n行的像素结构的第一薄膜晶体管的栅极与Gate(n-1)行的栅极扫描线连接，漏极/源极与数据扫描线连接，源极/漏极与像素电极连接。需要说明的是，第一薄膜晶体管的源极和漏极的连接方式是可以互换的，即可以是漏极与数据扫描线连接，源极与像素电极连接，也可以是源极与数据扫描线连接，漏极与像素电极连接。
第n行的像素结构的第二薄膜晶体管的栅极与Gate(n)行的栅极扫描线连接，漏极/源极与数据扫描线连接，源极/漏极与像素电极连接。需要说明的是，第二薄膜晶体管的源极和漏极的连接方式是可以互换的，即可以是漏极与数据扫描线连接，源极与像素电极连接，也可以是源极与数据扫描线连接，漏极与像素电极连接。
当对Gate(n-1)行的栅极扫描线输入信号电压时，第n行的像素结构的第一薄膜晶体管的栅极接收到信号电压，使得第一薄膜晶体管的源极和漏极之间被导通。数据扫描线输出的充电电压通过第一薄膜晶体管被导通的源极-漏极对像素点电极充电。
当对Gate(n)行的栅极扫描线输入信号电压时，第n行的像素结构的第二薄膜晶体管的栅极接收到信号电压，使得第二薄膜晶体管的源极和漏极之间被导通。数据扫描线输出的充电电压通过第二薄膜晶体管被导通的源极-漏极对像素点电极充电。
本申请实施例中，像素结构的像素电极可以在相邻的两根栅极扫描线的信号电压持续时间内进行充电，与现有技术中相比增长了对像素电极的充电时间，提升了充电率。即使像素结构的其中一个薄膜晶体管损坏了，像素电极也可以通过另一个薄膜晶体管进行充电，降低了像素电极无法充电的机率。
对于Gate(n)行的栅极扫描线，除了与第n行的像素结构的第二薄膜晶体管连接，还与第n+1行的像素结构的第一薄膜晶体管连接。也就是说，当对Gate(n)行的栅极扫描线输入信号电压时，第n行的像素结构的第二薄膜晶体管和第n+1行的像素结构的第一薄膜晶体管都被导通。数据扫描线同时对第n行的像素结构的像素电极和第n+1行的像素结构的像素电极进行充电，从而可以达到在对第n行的像素结构的像素电极时，对第n+1行的像素结构的像素电极进行预充电的效果。
薄膜晶体管阵列基板在显示面板Plane中，主要用于控制液晶的转向。对于采用不同驱动模式的显示面板，薄膜晶体管具有不同的结构。显示面板的驱动模式可以包括：帧翻转模式、列翻转模式和点翻转模式。
帧翻转模式是指在同一帧内，对阵列基板的所有像素电极输入极性相同的充电电压进行充电，并且相邻帧之间所有像素电极的充电极性相反。例如，在第1帧，对阵列基板的所有像素电极输入正极性的充电电压，在第2帧，对阵列基板的所有像素电极输入负极性的充电电压。
所谓帧是指扫描阵列基板中的所有栅格扫描线的时间总和，对阵列基板进行充电的过程是：逐行扫描各行栅格扫描线，也可以说是逐行对栅格扫描线输入信号电压。所有栅格扫描线的信号电压的持续时间的总和就是一帧。
列翻转模式是指在同一帧内，对阵列基板中同一列的像素电极输入极性相同的电压进行充电，相邻列之间的充电电压极性相反，并且相邻帧之间所有像素电极的充电极性相反。例如，在第1帧，对第1列的像素电极输入正极性的充电电压，对第2列的像素电极输入负极性的充电电压。在第2帧，对第1列的像素电极输入负极性的充电电压，对第2列的像素电极输入正极性的充电电压。
点翻转模式是指在同一帧内，某一像素电极与其上下左右4个方向的相邻像素电极的充电继续都相反，并且相邻帧之间所有像素电极的充电极性相反。例如，在第1帧，对第2行第2列的像素电极输入正极性的充电电压，对第1行第2列的像素电极，第2行第1列的像素电极，第2行第3列的像素电极，第3行第2列的像素电极输入负极性的充电电压。
以下，进一步讲述在不同驱动模式下阵列基板的区别。
如图2所示在阵列基板中，属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与同一数据扫描线连接。如图2所示的阵列基板适用于列翻转模式和帧翻转模式。
列翻转模式下，要求相邻的数据扫描线的充电电压的极性相反，并且相邻的两个信号电压持续时间之间，同一数据扫描线的充电电压的极性相同。
假如与同一像素电极连接的第一薄膜晶体管和第二薄膜晶体管与相邻的数据扫描线连接，通过第一薄膜晶体管对像素电极输入的充电电压的极性与通过第二薄膜晶体管对像素电极输入的充电电压的极性会相反，使得像素电极上存储的电压被抵消。
假如与同一像素电极连接的第一薄膜晶体管和第二薄膜晶体管与同一数据扫描线连接，通过第一薄膜晶体管对像素电极输入的充电电压的极性与通过第二薄膜晶体管对像素电极输入的充电电压的极性会相同，使得像素电极上存储的电压不断增加。因此，本申请实施例的阵列基板适用于列翻转模式。
帧翻转模式下，要求相邻的数据扫描线的充电电压的极性同，并且相邻的两个信号电压持续时间之间，同一数据扫描线的充电电压的极性相同。
假如与同一像素电极连接的第一薄膜晶体管和第二薄膜晶体管与同一数据扫描线连接，通过第一薄膜晶体管对像素电极输入的充电电压的极性与通过第二薄膜晶体管对像素电极输入的充电电压的极性会相同，使得像素电极上存储的电压不断增加。因此，本申请实施例的阵列基板适用于帧翻转模式。
参照图3示出了本申请的一种阵列基板实施例2的结构示意图。阵列基板具体可以包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；
属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；
当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。
行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。
列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。
属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与相邻的数据扫描线连接。
本申请实施例的阵列基板适用于点翻转模式和帧翻转模式。
点翻转模式下，要求相邻的数据扫描线的充电电压的极性相反，并且相邻的两个信号电压持续时间之间，同一数据扫描线的充电电压的极性相反。
假如与同一像素电极连接的第一薄膜晶体管和第二薄膜晶体管与同一数据扫描线连接，通过第一薄膜晶体管对像素电极输入的充电电压的极性与通过第二薄膜晶体管对像素电极输入的充电电压的极性会相反，使得像素电极上存储的电压被抵消。
假如与同一像素电极连接的第一薄膜晶体管和第二薄膜晶体管与相邻的数据扫描线连接，通过第一薄膜晶体管对像素电极输入的充电电压的极性与通过第二薄膜晶体管对像素电极输入的充电电压的极性会相同，使得像素电极上存储的电压不断增加。因此，本申请实施例的阵列基板适用于点翻转模式。
帧翻转模式下，要求相邻的数据扫描线的充电电压的极性同，并且相邻的两个信号电压持续时间之间，同一数据扫描线的充电电压的极性相同。
假如与同一像素电极连接的第一薄膜晶体管和第二薄膜晶体管与相邻的数据扫描线连接，通过第一薄膜晶体管对像素电极输入的充电电压的极性与通过第二薄膜晶体管对像素电极输入的充电电压的极性会相同，使得像素电极上存储的电压不断增加。因此，本申请实施例的阵列基板适用于帧翻转模式。
参照图4，示出了本申请的一种阵列基板的像素电极充电方法实施例的步骤流程图，其中，所述阵列基板包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；所述的方法具体可以包括：
步骤101，逐根对所述栅极扫描线输入信号电压，与栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通；
步骤102，对所述数据扫描线输入充电电压；
步骤103，通过与所述数据扫描线连接且导通的各个像素结构的第一薄膜晶体管或第二薄膜晶体管，基于所述充电电压，对相应的像素电极充电。
在本申请实施例的阵列基板中，行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。
列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。
在本申请实施例中，当驱动模式为帧翻转模式时，阵列基板可以采用如图2所示的阵列基板，在阵列基板中，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与同一数据扫描线相连接；
所述步骤102可以包括：在每个信号电压持续时间内，对相邻的数据扫描线输入极性相同的充电电压。
在本申请实施例中，当驱动模式为帧翻转模式时，阵列基板可以采用如图3所示的阵列基板，在阵列基板中，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与相邻的数据扫描线相连接；
所述步骤102可以包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相同的充电电压。
在本申请实施例中，当驱动模式为列翻转模式时，阵列基板可以采用如图2所示的阵列基板，在阵列基板中，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与同一数据扫描线相连接；
所述步骤102可以包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相反的充电电压。
在本申请实施例中，当驱动模式为点翻转模式时，阵列基板可以采用如图3所示的阵列基板，在阵列基板中，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与相邻的数据扫描线相连接；
所述步骤102可以包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相反的充电电压；在相邻的信号电压持续时间之间，同一数据扫描线的充电电压极性相反。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请实施例并不受所描述的动作顺序的限制，因为依据本申请实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请实施例所必须的。
本申请还公开了，一种显示装置的实施例。所述显示装置包括：阵列基板，所述阵列基板包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；
属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；
当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。
在本申请实施例中，阵列基板中行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。
列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。
在本申请实施例的一种示例中，阵列基板中属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与同一数据扫描线连接。
在本申请实施例的另一种示例中，阵列基板中属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与相邻的数据扫描线连接。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本申请实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本申请实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请实施例是参照根据本申请实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种阵列基板，一种阵列基板的像素电极充电方法和显示装置，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种阵列基板，其特征在于，包括：
多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；
属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与相邻的数据扫描线连接；
当对栅极扫描线输入信号电压时，与该栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通，数据扫描线分别通过被导通的第一薄膜晶体管和第二薄膜晶体管，对相应的像素电极充电。
2.根据权利要求1所述的阵列基板，其特征在于，属于同一像素结构的第一薄膜晶体管和所述第二薄膜晶体管与同一数据扫描线连接。
3.根据权利要求1或2所述的阵列基板，其特征在于，行相邻的两个像素结构的第一薄膜晶体管分别与相邻的数据扫描线连接，行相邻的两个像素结构的第二薄膜晶体管分别与相邻的数据扫描线连接。
4.根据权利要求3所述的阵列基板，其特征在于，列相邻的两个像素结构的第一薄膜晶体管与同一数据扫描线连接，列相邻的两个像素结构的第二薄膜晶体管与同一数据扫描线连接。
5.一种阵列基板的像素电极充电方法，其特征在于，所述阵列基板包括：多根栅极扫描线、多根数据扫描线，多个像素结构，每个像素结构包括：一像素电极，与每个像素电极连接的第一薄膜晶体管和第二薄膜晶体管；属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管分别与相邻的两根栅极扫描线连接；
所述的方法包括：
逐根对所述栅极扫描线输入信号电压，与栅极扫描线连接的多个像素结构的第一薄膜晶体管或第二薄膜晶体管被导通；
对所述数据扫描线输入充电电压；
通过与所述数据扫描线连接且导通的各个像素结构的第一薄膜晶体管或第二薄膜晶体管，基于所述充电电压，对相应的像素电极充电；
属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与相邻的数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相同的充电电压。
6.根据权利要求5所述的方法，其特征在于，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与同一数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相同的充电电压。
7.根据权利要求5所述的方法，其特征在于，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与同一数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相反的充电电压。
8.根据权利要求5所述的方法，其特征在于，属于同一像素结构的第一薄膜晶体管和第二薄膜晶体管，与相邻的数据扫描线相连接；
所述对所述数据扫描线输入充电电压的步骤包括：
在每个信号电压持续时间内，对相邻的数据扫描线输入极性相反的充电电压；在相邻的信号电压持续时间之间，同一数据扫描线的充电电压极性相反。
9.一种显示装置，其特征在于，包括如权利要求1-4任一所述的阵列基板。
CN201710141689.3A 2017-03-10 2017-03-10 一种阵列基板，阵列基板的像素电极充电方法和显示装置 Active CN107068690B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710141689.3A CN107068690B (zh) 2017-03-10 2017-03-10 一种阵列基板，阵列基板的像素电极充电方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710141689.3A CN107068690B (zh) 2017-03-10 2017-03-10 一种阵列基板，阵列基板的像素电极充电方法和显示装置

Publications (2)

Publication Number Publication Date
CN107068690A CN107068690A (zh) 2017-08-18
CN107068690B true CN107068690B (zh) 2020-02-21

Family

ID=59621565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710141689.3A Active CN107068690B (zh) 2017-03-10 2017-03-10 一种阵列基板，阵列基板的像素电极充电方法和显示装置

Country Status (1)

Country Link
CN (1) CN107068690B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459186A (zh) * 2019-07-26 2019-11-15 福建华佳彩有限公司 一种像素显示结构及面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201909924U (zh) * 2011-01-04 2011-07-27 京东方科技集团股份有限公司 Tft阵列基板
CN105278192A (zh) * 2015-11-13 2016-01-27 深圳市华星光电技术有限公司 像素驱动电路、阵列基板及液晶面板
CN105633093A (zh) * 2015-12-28 2016-06-01 武汉华星光电技术有限公司 薄膜晶体管阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201909924U (zh) * 2011-01-04 2011-07-27 京东方科技集团股份有限公司 Tft阵列基板
CN105278192A (zh) * 2015-11-13 2016-01-27 深圳市华星光电技术有限公司 像素驱动电路、阵列基板及液晶面板
CN105633093A (zh) * 2015-12-28 2016-06-01 武汉华星光电技术有限公司 薄膜晶体管阵列基板

Also Published As

Publication number Publication date
CN107068690A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US9378698B2 (en) Pixel driving circuit and method, array substrate and liquid crystal display apparatus
CN109491158B (zh) 一种显示面板及显示装置
US9418610B2 (en) Method for driving liquid crystal display and liquid crystal display using same
US10180760B2 (en) Method and device for driving touch display panel with multiple display time periods and multiple touch time periods in time period for displaying each image frame, and touch display device
US10504464B2 (en) Driving apparatus, display apparatus with output enable signal driving circuit and driving method thereof
JP6360892B2 (ja) アレイ基板及び液晶表示装置
US20060119755A1 (en) Liquid crystal display device
WO2016119376A1 (zh) 缓冲单元、触控驱动电路、显示装置及其驱动方法
US10223989B2 (en) Driving method of liquid crystal display panel
CN107507594B (zh) 液晶面板的驱动方法及装置
US20170061917A1 (en) Array Substrate, Display Panel and Driving Method Thereof
WO2017004879A1 (zh) 液晶显示处理方法、装置和设备
US20100128009A1 (en) Display driver circuit, display device, and display driving method
US9390654B2 (en) Pixel driving circuit and array substrate of OLED display and the corresponding display
US10915192B2 (en) Method for driving display panel, display panel and display device
US9972272B2 (en) Array substrate and driving method thereof, and display device
US20180210301A1 (en) Liquid crystal panel and liquid crystal display apparatus
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
US9875702B2 (en) Pixel structure, method for driving pixel structure, display panel and display device
KR102055756B1 (ko) 표시 장치 및 그 구동 방법
CN107068690B (zh) 一种阵列基板，阵列基板的像素电极充电方法和显示装置
US7358949B2 (en) Liquid crystal display device pixel and drive circuit
US10482834B2 (en) Pixel circuit, display device, display apparatus and driving method
CN106297633B (zh) 显示面板的驱动方法、显示面板及显示装置
US8665264B2 (en) LCD panel and LCD device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant