JP6360892B2

JP6360892B2 - アレイ基板及び液晶表示装置

Info

Publication number: JP6360892B2
Application number: JP2016533771A
Authority: JP
Inventors: 董成才
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd; TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2013-08-15
Filing date: 2013-08-19
Publication date: 2018-07-18
Anticipated expiration: 2033-08-19
Also published as: WO2015021660A1; US9891489B2; KR20160042014A; GB201600078D0; RU2623184C1; US20150138471A1; CN103400563B; CN103400563A; GB2532621B; JP2016528554A; GB2532621A

Description

この発明は、液晶表示技術の分野に関し、特にアレイ基板と液晶表示装置に関する。

ＴＦＴ−ＬＣＤは、アレイ基板を含んでなる。アレイ基板にはＲ、Ｇ、Ｂに対応する複数の画素領域がマトリクス状に設けてある。また、画素領域を制御する走査線、データ線、ＴＦＴ、及び平滑コンデンサ、液晶コンデンサなどが設けられる。

従来のＴＦＴ-ＬＣＤにおいては、特にＶＡ方式の液晶表示方法による大サイズのＬＣＤは大視野角に色ずれの問題が発生する。

係る問題を解決するために、目下普及している方法は、一つの画素エリアをメインエリアＡとサブエリアＢとの二つに分け、かつ両エリアの交差する箇所を光非透過性にする。さらに、同一のビデオ信号（グレースケール）において両エリアの電圧が異なるようにして異なるγ（ガンマ）曲線を呈するようにする。両エリアを合わせたγ曲線は、大視野角においての正面視野角の差異が減少し、色ずれの問題を明らかに改善することができる。

図１は。従来のＴＥＴ-ＬＣＤのアレイ基板における電荷共有０８（Charging Sharing）回路を示した説明図である。図１に開示するように、それぞれの画素エリアは、データ線１１０と、第１走査線１２０と、第２走査線１３０と、第１画素電極１４０と、第２画素電極１５０と、第１薄膜トランジスタＴＦＴ_Ａと、第２薄膜トランジスタＴＦＴ_Ｂと、第３薄膜トランジスタＴＦＴ_Ｃとを含んでなる。データ線１１０は、第１薄膜トランジスタＴＦＴ_Ａと、第２薄膜トランジスタＴＦＴ_Ｂのソースに接続し、第１画素電極１４０は、第１薄膜トランジスタＴＦＴ_Ａのドレインに接続する。第２画素電極１５０は第２薄膜トランジスタ
ＴＦＴ_Ｂのドレインに接続する。第２走査線１３０は第３薄膜トランジスタＴＦＴ_Ｃのゲートに接続して走査信号を提供する。第３薄膜トランジスタＴＦＴ_Ｃのドレインは第２画素電極５５０に接続し、第３薄膜トランジスタＴＦＴ_ＣのソースはコンデンサＣｓ１を介してコモン電極に接続する。

ＴＦＴ-ＬＣＤの起動はプログレッシブ走査駆動であって、第ｎ行を走査する場合、第１走査線１２０上の信号Ｖｇｎは高レベルである（第２走査線１３０上の信号Ｖｇｎ+１は低レベルである）。第１薄膜トランジスタＴＦＴ_Ａと第２薄膜トランジスタＴＦＴ_Ｂはオンになる（第３薄膜トランジスタＴＦＴ_Ｃはオフになる）、データ線１１０は、第１画素電極１４０に接続する第１平滑コンデンサＣｓｔ_Ａと第１液晶コンデンサＣｌｃ_Ａ及び第２画素電極１５０に接続する第２平滑コンデンサＣｓｔ_Ｂと第２液晶コンデンサＣｌｃ_Ｂに対する充電を開始し、第１画素電極１４０の画素電圧（ＶＡ）と第２画素電極１５０の画素電圧（ＶＢ）のいずれもがデータ線１１０上の電圧Ｖｄに至るまで充電される。第ｎ+１行を走査する場合、第1走査線１２０上の信号Ｖｇｎは低レベルに切り換わり、第２走査線１３０上の信号Ｖｇｎ+１は高レベルに切り換わる。第１薄膜トランジスタＴＦＴ_Ａと、第２薄膜トランジスタＴＦＴ_Ｂとはオフになり、第３薄膜トランジスタＴＦＴ_Ｃはオンになる。第２画素電極１５０の画素電圧（ＶＢ）は、第１コンデンサＣｓ１を介してコモン電極に漏電し、ここから第２画素電極１５０の画素電圧（ＶＢ）に変化が発生し、このため第１画素電極１４０の画素電圧（ＶＡ）と第２画素電極１５０の画素電圧（ＶＢ）が異なるようになり、低カラーシフト（ＬＯＷＣｏｌｏｒＳｈｉｆｔ）の効果を達成する。ＶＡとＶＢをそれぞれＡエリアとＢエリアとをそれぞれＡエリアとＢエリアの画素電圧に設定すると、その比較値は、ＶＢ／ＶＡ＝(Ｃｓｔ_Ｂ+Ｃｌｃ_Ｂ)／(Ｃｓｔ_Ｂ+Ｃｌｃ_Ｂ+２Ｃｓ１)であって、設計上の極めて重要なキーポイントとなるパラメータである。その内、コンデンサＣｓ１の作用は極めて重要なキーポイントであって、ＶＢ／ＶＡ値の大きさを決定する値となる。

図２は、図１に開示するコンデンサＣｓ１の常用される構造を示した説明図である。図２に開示するように、コンデンサＣｓ１は、第１金属層Ｍ１と、半導体層ＡＳ（ａ-ｓｉ）と、第２金属層Ｍ２の順に積層してなる。その内、第１金属層Ｍ１と第２金属層Ｍ２はアレイ基板のゲート金属層とソース金属層に対応する。即ちアレイ基板上にゲート金属層をスパッタリングして、薄膜トランジスタの金属ゲートを形成する場合に、該ゲート金属層上にエッチングで第１金属層Ｍ１を形成し、アレイ基板上にソース金属層をスパッタリングして薄膜トランジスタの金属ソースを形成する場合、該ゲート金属層上にエッチングして第第２金属層Ｍ２を形成する。絶縁層ＳｉＮｘはアレイ基板上のゲート絶縁層に対応する。半導体層ＡＳはアレイ基板上のＴＦＴ半導体層に対応する。即ち、アレイ基板上にＴＦＴ半導体層を形成する場合、光エッチングの技術を用いてＴＦＴが必要とする半導体層を形成する場合においても光エッチング等の技術を用いてコンデンサの半導体層ＡＳを形成する。実施例のアレイ基板において、Ｍ２は一般に画素電極の電圧に接続し、Ｍ１は一般にコモン電極配線に接続する。

図３はコンデンサＣｓ１のＣ−Ｖ（コンデンサ−電圧）曲線を示した説明図である。図面に開示するように、コンデンサＣｓ１のＣ−Ｖ曲線の特徴は正半周の容量値が負半周の容量値より大きいことにある。画素電極の電圧（例えばＶＢ、ＶＡ）コモン電極の電圧（Ｖｃｏｍ）より大きい場合は正半周であって、画素電極の電圧がコモン電極の電圧（Ｖｃｏｍ）より小さい場合は負半周となる。それぞれの画素エリアについて言えば、正半周と負半周の交替はＴＦＴ−ＬＣＤを駆動する場合の基本的な要求である。理想的な状況としては、正、負半周のＶＢ／ＶＢが一致した状態を保持することが好ましい。但し、実際には、一般的にＣｓ１（正半周）＞Ｃｓ１（負半周）、もしくはその逆の状況が出現する。このため、ＶＢ／ＶＡ値の正半周が負半周より小さくなる。

したがって、ＣＳ０８というこの種の低カラーシフト回路は、実際に応用する場合にＶＢ／ＶＡ値の正半周が対称にならないという問題が存在する。このことは、低カラーシフト効果に影響を与えるのみならず、例えば残像（ＩｍａｇｅＳｔｉｃｋｉｎｇ）などが発生し、液晶パネルの表示の品質に影響を与えるとい問題を招く。

この発明は、正、負半周の両エリアの電圧比率が等しくならないという問題を補償し、液晶表示装置の大視野角における色ずれを改善し、かつ残像を消去して液晶表示の品質を高めるアレイ基板と液晶表示装置を提供することを課題とする。

そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなるアレイ基板であって、該画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線であって、該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、該データ線が該第１開閉器と該第２開閉器の入力端に接続し、該第１画素電極が該第１開閉器の出力端に接続し、該第２画素電極が該第２開閉器の出力端に接続し、該第３開閉器が制御端と第１端と第２端とを含み、該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、該第２画素電極が該第３開閉器の第１端に接続し、該制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続してなるアレイ基板と、係るアレイ基板を具える液晶表示装置によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。

以下この発明について説明する。
本発明のアレイ基板は、
画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなるアレイ基板であって、
該画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線であって、
該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、
該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、
該データ線が該第１開閉器と該第２開閉器の入力端に接続し、
該第１画素電極が該第１開閉器の出力端に接続し、
該第２画素電極が該第２開閉器の出力端に接続し、
該第３開閉器が制御端と第１端と第２端とを含み、
該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、
該第２画素電極が該第３開閉器の第１端に接続し、
該制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、
該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続し、
正極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して減少し、
負極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して増加し、
該第１コンデンサの正極性反転時における容量値が、負極性反転時における容量値より大きくなり、該第２コンデンサの正極性反転時における容量値が、負極性反転時における容量値より小さくなり、正極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和が、負極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和と等しくなり、ここから該制御回路の正極性反転時において有効なコンデンサの容量値と、負極性反転時において有効なコンデンサの容量値とが等しくなる。

本発明では、第１開閉器と該第２開閉器と該第３開閉器とが薄膜トランジスタであって、かつそれぞれが第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１薄膜トランジスタのゲートとソースとドレインとに対応し、かつ該第２開閉器の制御端と入力端と出力端がそれぞれ該第２薄膜トランジスタのゲートとソースとドレインとに対応し、該第３開閉器の制御端と入力端と出力端がそれぞれ該第３薄膜トランジスタのゲートとソースとドレインとに対応する
ことが好ましい。

本発明では、
第１開閉器が第１ダーリントントランジスタか、トライオードであって、該第２開閉器が第２ダーリントントランジスタか、トライオードであって、該第３開閉器が第３ダーリントントランジスタか、トライオードであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第２開閉器の制御端と入力端と出力端がそれぞれ該第２ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第３開閉器の制御端と入力端と出力端がそれぞれ該第３ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応する
ことが好ましい。

本発明のアレイ基板は、
画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなるアレイ基板であって、
該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、
該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、
該データ線が該第１開閉器と該第２開閉器の入力端に接続し、
該第１画素電極が該第１開閉器の出力端に接続し、
該第２画素電極が該第２開閉器の出力端に接続し、
該第３開閉器が制御端と第１端と第２端とを含み、
該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、
該第２画素電極が該第３開閉器の第１端に接続し、
該制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、
該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続し、
正極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して減少し、
負極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して増加し、
該第１コンデンサの正極性反転時における容量値が、負極性反転時における容量値より大きくなり、
該第２コンデンサの正極性反転時における容量値が、負極性反転時における容量値より小さくなり、
正極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和が、負極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和と等しくなり、ここから該制御回路の正極性反転時において有効なコンデンサの容量値と、負極性反転時において有効なコンデンサの容量値とが等しくなる
ことを特徴とする。

本発明では、
前記第１開閉器と該第２開閉器と該第３開閉器とが薄膜トランジスタであって、かつそれぞれが第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１薄膜トランジスタのゲートとソースとドレインとに対応し、かつ該第２開閉器の制御端と入力端と出力端がそれぞれ該第２薄膜トランジスタのゲートとソースとドレインとに対応し、該第３開閉器の制御端と入力端と出力端がそれぞれ該第３薄膜トランジスタのゲートとソースとドレインとに対応する
ことが好ましい。

本発明では、
前記第１開閉器が第１ダーリントントランジスタか、トライオードであって、該第２開閉器が第２ダーリントントランジスタか、トライオードであって、該第３開閉器が第３ダーリントントランジスタか、トライオードであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第２開閉器の制御端と入力端と出力端がそれぞれ該第２ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第３開閉器の制御端と入力端と出力端がそれぞれ該第３ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応する
ことが好ましい。

本発明では、
該画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線である
ことが好ましい。

本発明の液晶表示装置は、
対向して設ける第１基板と、第２基板と、及び該第１基板と該第２基板との間に挟まれる液晶層とを含んでなる液晶表示装置であって、
前記第１基板にはコモン電極が設けられており、
該第２基板が、画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなり、
該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、
該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、
該データ線が該第１開閉器と該第２開閉器の入力端に接続し、
該第１画素電極が該第１開閉器の出力端に接続し、前記第１画素電極と前記コモン電極との間に液晶層が挟まれて第１液晶コンデンサを構成しており、
該第２画素電極が該第２開閉器の出力端に接続し、前記第２画素電極と前記コモン電極との間に液晶が挟まれて第２液晶コンデンサを構成しており、
該第３開閉器が制御端と第１端と第２端とを含み、
該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、
該第２画素電極が該第３開閉器の第１端に接続し、
該制御回路が該第３開閉器の第２端に接続し、
前記制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、
該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続し、
正極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して減少し、
負極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して増加し、
該第１コンデンサの正極性反転時における容量値が、負極性反転時における容量値より大きくなり、
該第２コンデンサの正極性反転時における容量値が、負極性反転時における容量値より小さくなり、
正極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和が、負極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和と等しくなり、
ここから該制御回路の正極性反転時において有効なコンデンサの容量値と、負極性反転時において有効なコンデンサの容量値とが等しくなっている
ことを特徴とする。

本発明では、
前記第１開閉器と該第２開閉器と該第３開閉器とが薄膜トランジスタであって、かつそれぞれが第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１薄膜トランジスタのゲートとソースとドレインとに対応し、かつ該第２開閉器の制御端と入力端と出力端がそれぞれ該第２薄膜トランジスタのゲートとソースとドレインとに対応し、該第３開閉器の制御端と入力端と出力端がそれぞれ該第３薄膜トランジスタのゲートとソースとドレインとに対応する。

本発明では、
第１開閉器と該第２開閉器と該第３開閉器とが第１ダーリントントランジスタか、トライオードと、第２ダーリントントランジスタか、トライオードと、第３ダーリントントランジスタか、トライオードであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第２開閉器の制御端と入力端と出力端がそれぞれ該第２ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第３開閉器の制御端と入力端と出力端がそれぞれ該第３ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応する。

本発明では、
前記画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線である。

従来のＴＦＴ−ＬＣＤのアレイ基板における電荷共有回路を示した説明図である。図１に開示するコンデンサＣｓ１の常用される構造を示した説明図である。図１に開示するコンデンサＣｓ１のＣ−Ｖ（コンデンサ−電圧）曲線を示した説明図である。この発明による液晶表示装置の実施形態の構造を示した説明図である。図４に開示する画素電極の等価回路図である。図５に開示する制御回路の構造を示した説明図である。

この発明は、正、負半周の両エリアの電圧比率が等しくならないという問題を補償し、液晶表示装置の大視野角における色ずれを改善し、かつ残像を消去して液晶表示の品質を高めるアレイ基板と液晶表示装置を提供するものであって、該アレイ基板は、画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなり、該画素ユニットに対応する該第走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線であって、該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、該データ線が該第１開閉器と該第２開閉器の入力端に接続し、該１画素電極が該第１開閉器の出力端に接続し、該第３開閉器が制御端と第１端と第２端とを含み、該２画素電極が該第２開閉器の出力端に接続し、該第３開閉器が制御端と第１端と第２端とを含み、該２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、該第２画素電極が該第３開閉器の第１端に接続し、該制御回路が該第３開閉器の第２端に接続する係るアレイ基板と液晶表示装置の特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。

図４は、この発明の液晶表示装置の実施の形態の構造を示した説明図である。液晶表示装置４０は、対向して設ける第１基板４１０、第２基板４２０及び第１基板４１０と第２基板４２０との間に挟まれる液晶層（図示しない）とを含んでなる。第１基板４１０はＣＦ（ＣｏｌｏｒＦｉｌｔｅｒ、カラーフィルタ）基板である。コモン電極４３０はＣＦ基板である第１基板４１０に設ける。第２基板４２０はＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）アレイ基板である。

図５は図４に開示する画素ユニットの画素の等価回路図である。図４と図５を参照し、かつ一つの画素ユニットを例に挙げて説明する。実施例において、液晶表示装置４０のＴＦＴアレイ基板である第２基板４２０は、画素ユニット４２１と、コモン電極配線４４０と、データ線５１０と、データ線５１０に交差し、かつ互いに平行する第１走査線５２０と第２走査線５３０とを含んでなる。

画素ユニット４２１は、第１画素電極５４０と、第２画素電極５５０と、第１開閉器５６０と、第２開閉器５７０と、第３開閉器５８０と、制御回路５９０とを含んでなり、第１開閉器５６０と第２開閉器５７０とは、いずれも制御端と入力端と出力端とを含んでなる。

第１走査線５２０は、第１開閉器５６０と第２開閉器５７０の制御端に接続して第１開閉器５６０と第２開閉器５７０とに走査信号を提供する。データ線５１０は第１開閉器５６０と第２開閉器５７０の入力端に接続する。第１画素５４０は、第１開閉器５６０の出力端に接続し、かつ第１画素電極５４０は、さらに並列した第１平滑コンデンサＣｓｔ_１と第１液晶コンデンサＣｌｃ_１とに接続する。第２画素電極５５０は第２開閉器５７０の出力端に接続し、かつ第２画素電極５５０は、さらに並列した第２平滑コンデンサＣｓｔ_２と第２液晶コンデンサＣｌｃ_２とに接続する。その内、第１液晶コンデンサＣｌｃ_１は、第１画素電極５４０と第１基板４１０のコモン電極４３０との間に挟まれる液晶分子によって構成される等価コンデンサである。第２コンデンサＣｌｃ_２は、第２画素電極５５０と第１基板４１０のコモン電極４３０との間に挟まれる液晶分子によって構成される等価コンデンサである。第１平滑コンデンサＣｓｔ_１は第１画素電極５４０と第２基板４２０に設けられるコモン電極配線４４０とによって構成され、第２平滑コンデンサＣｓｔ_２は第２画素電極５５０と第２基板４２０に設けられるコモン電極配線４４０とによって構成される。

第３開閉器５８０は、制御端と、第１端と、第２端とを含んでなる。第３開閉器５８０の制御端は第２走査線５３０に接続して第３開閉器５８０に走査信号が提供される。第３開閉器５８０の第１端は第２画素電極５５０に接続し、第３開閉器５８０の第２端は制御回路５９０に接続する。

図６は、図５に開示する制御回路の構造を示した説明図である。制御回路５９０は、第１コンデンサＣｓ１と、第２コンデンサＣｓ２とを含んでなる。第１コンデンサＣｓ１と、第２コンデンサＣｓ２との構造は同一であって、いずれも金属層Ｍ１、絶縁層ＳｉＮｘ、半導体層ＡＳ、及び第２金属層Ｍ２の順に積層してなる。第１コンデンサＣｓ１の第２金属層Ｍ２と第２コンデンサＣｓ２の第１金属層Ｍ１は第３開閉器５８０の第２端に接続する。第１コンデンサＣｓ１の金属層Ｍ１と、第２コンデンサＣｓ２の第２金属層Ｍ２は、第２基板４２０のコモン電極配線４４０に接続する。その内、第１金属層Ｍ１と第２金属層Ｍ２はアレイ基板のゲート金属層とソース金属層に対応する。即ちアレイ基板上にゲート金属層をスパッタリングして、薄膜トランジスタの金属ゲートを形成する場合に、該ゲート金属層上にエッチングで第１金属層Ｍ１を形成し、アレイ基板上にソース金属層をスパッタリングして薄膜トランジスタの金属ソースを形成する場合、該ゲート金属層上にエッチングして第第２金属層Ｍ２を形成する。絶縁層ＳｉＮｘはアレイ基板上のゲート絶縁層に対応する。半導体層ＡＳはアレイ基板上のＴＦＴ半導体層に対応する。即ち、アレイ基板上にＴＦＴ半導体層を形成する場合、光エッチングの技術を用いてＴＦＴが必要とする半導体層を形成する場合においても光エッチング等の技術を用いてコンデンサの半導体層ＡＳを形成する。

正極性反転と負極性反転を行う場合、制御回路５９０は第３開閉器５８０がオンになった時に第２画素電極５５０に作用して、第２画素電極５５０の電圧を変化させ、かつ制御回路５９０は、正極性反転時に有効なコンデンサの容量値と、負極性反転時に有効なコンデンサの容量値とが等しいこのため、正極性反転時の第２画素電極５５０とコモン電極配線４４０との間の電圧差と、第１画素電極５４０とコモン電極配線４４０との間の電圧差との比率は、負極性反転時の第２画素電極５５０とコモン電極配線４４０との間の電圧差と、第１画素電極５４０とコモン電極配線４４０との間の電圧差との比率と等しくなる。

図５に開示するように、第１開閉器５６０と、第２開閉器５７０と、第３開閉器５８０とが、いずれも薄膜トランジスタである場合を例に挙げて説明する。第１開閉器５６０と、第２開閉器５７０と、第３開閉器５８０は、それぞれ第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタである。第１開閉器５６０の制御端と入力端と出力端は、それぞれ第１薄膜トランジスタのゲート、ソース、ドレインに対応し、第２開閉器５７０の制御端と入力端と出力端は、それぞれ第２薄膜トランジスタのゲート、ソース、ドレインに対応し、第３開閉器５８０の制御端と入力端と出力端は、それぞれ第３薄膜トランジスタのゲート、ドレイン、ソースに対応する。

ＴＦＴ-ＬＣＤの起動はプログレッシブ走査駆動を用い、第ｎ行を走査する場合、第１走査線５２０（即ち第１走査線Ｇｎ）上の信号Ｖｇｎは高レベルであって、この場合の第２走査線５３０（即ち第２走査線Ｇｎ+１）上の信号Ｖｎｇ+１は低レベルである、第１薄膜トランジスタである第１開閉器５６０と、第２薄膜トランジスタである第２開閉器５７０はオンになり、第３薄膜トランジスタである第３開閉器５８０はオフになる。データ線５１０は、並列した第１平滑コンデンサＣｓｔ_１と第１液晶コンデンサＣｌｃ_１、及び並列した第２平滑コンデンサＣｓｔ_２と第２液晶コンデンサＣｌｃ_２に対して充電を行い、ここから第１画素電極５４０と第２画素電極５５０とが同等の電圧を得る。第ｎ+１行を走査する場合、第２走査線５３０上の信号Ｖｇｎ+１は高レベルであって、第１走査線５２０上の信号Ｖｇｎは低レベルに切り換わる。この場合、第１薄膜トランジスタである第１開閉器５６０と、第２薄膜トランジスタである第２開閉器５７０はオフになり、第３薄膜トランジスタである第３開閉器５８０はオンになる。第２画素電極５５０とコモン電極配線４４０との間に電圧差が存在するため、第２画素電極５５０は第１コンデンサＣｓ１と第２コンデンサＣｓ２を介してコモン電極配線４４０に放電し、ここから第２画素電極５５０の電圧を変化させる。

第３薄膜トランジスタ５８０がオンになっている状況下にあって、正極性反転を行った場合、即ち、第２画素電極５５０の電圧がコモン電極配線４４０の間の電圧より大きくなった場合、第１コンデンサＣｓ１は正半周になり、第２コンデンサＣｓ２は負半周になる。第１コンデンサＣｓ１の容量値が第２コンデンサＣｓ２の容量値より大きくなり、第２画素電極５５０の電圧は第１コンデンサＣｓ１と第２コンデンサＣｓ２を介して減少する。負極性反転の場合、即ち第２画素電極５５０の電圧がコモン電極配線４４０間の電圧より小さい場合、第１コンデンサＣｓ１は負半周になり、第２コンデンサＣｓ２は正半周になる。第１コンデンサＣｓ１の容量値は第２コンデンサＣｓ２の容量値より小さくなり、第２画素電極５５０は第１コンデンサＣｓ１と第２コンデンサＣｓ２を介して増加する。第１コンデンサＣｓ１と第２コンデンサＣｓ２との構造及び容量値のいずれもが同等であるため、正極性反転と負極性反転の場合、第１コンデンサＣｓ１と第２コンデンサＣｓ２との容量値は恒常を保持する。即ち、制御回路５９０は、正極性反転の場合に有効なコンデンサの容量値と、負極性反転を行う場合の有効なコンデンサの容量値とが同等である。ここから、正極性反転時における第２画素電極５５０とコモン電極配線４４０との電圧差と第１画素電極５４０とコモン電極配線４４０との間の電圧差との比率と、負極性反転時における第２画素電極５５０とコモン電極配線４４０との間の電圧差と第１画素電極５４０とコモン電極配線４４０間の電圧差との比率とが、等しくなる。

第ｎ＋２行を走査する場合、第２走査線５３０上の信号Ｖｇｎ＋１は低レベルであって、第３薄膜トランジスタである第３開閉器５８０がオフになり、第２画素電極５５０は、第１コンデンサＣｓ１と第２コンデンサＣｓ２とを介してコモン電極配線４４０への放電を中止し、第２画素電極５５０上の電圧は、次の表示タイムシーケンスまで保持される。この場合、画素ユニット４２１に対応する第２走査線５３０と隣り合う次の画素ユニットに対応する第１走査線は、同一の走査線である。

ここで注意すべきは、この発明において第２基板４２０上のコモン電極配線４４０と第１基板４１０上のコモン電極４３０は直接接続しなくてもよく、二つの異なる電圧源を介して電圧が上昇する。但し、二つの電圧源の電圧の大きさが同等であることを厳密に保証する。その内、コモン電極４３０とコモン電極配線４４０に提供する電圧値が５Ｖより小さく、又は同等であって、７Ｖより小さく、または等しいことを優先し、第１走査線５２０と第２走査線５３０に提供する電圧が２０Ｖより大きいか、又は等しく、３０Ｖより小さいか、又は等しいことを優先する。

実施例において、第１開閉器５６０と、第２開閉器５７０と、第３開閉器５８０は、いずれも薄膜トランジスタであって、同様に第１開閉器５６０と、第２開閉器５７０と、第３開閉器５８０とはトライオードか、ダーリントントランジスタか、その他トランジスタで代替して、他の実施の形態を構成してもよい。第１開閉器５６０の制御端と、入力端と、出力端とは、それぞれ第１ダーリントントランジスタ、もしくはトライオードのベース電極、コレクタ、エミッター電極とに対応し、第２開閉器５７０制御端と、入力端と、出力端とは、それぞれ第２ダーリントントランジスタ、もしくはトライオードのベース電極、コレクタ、エミッター電極とに対応し、第３開閉器５８０の制御端と、入力端と、出力端とは、それぞれ第３ダーリントントランジスタ、もしくはトライオードのベース電極、コレクタ、エミッター電極とに対応する。

別途、実施例において、制御回路５９０は第１コンデンサＣｓ１と第２コンデンサＣｓ２であって、制御回路５９０は二つ、又は複数の第１コンデンサＣｓ１と第２コンデンサＣｓ２とを組み合わせて構成、接続してもよく、容量値が同等のコンデンサによって、第３開閉器がオンになった場合の正極性反転と負極性反転における制御回路５９０の有効なコンデンサの容量値と同等であることを保証する。ここから、その他形態の実施例を形成する。この点について、この発明では具体的に制限しない。

図５は、アレイ基板の画素ユニットの実施例における画素の等価回路図である。画素ユニットは、第１画素電極５４０と、第２画素電極５５０と、第１開閉器５６０と、第２開閉器５７０と、第３開閉器５８０と、制御回路５９０とを含んでなる。第１開閉器５６０と第２開閉器５７０とは、制御端と、入力端と、出力端とを含んでなる。これらを具体的に実現するための過程は、上述する実施例の述べる通りであって、ここでは詳述しない。

上述によれば、一つの制御回路を加えて、第２画素電極の電圧と第１画素電極の電圧との比率が恒常性を保つようにする。ここから液晶表示装置の大視野角における色ずれを改善し、残像を消去して液晶表示の品質を高める。

以上は、この発明の好ましい実施の形態であって、この発明の範囲を限定するものではない。凡そ本発明の明細書と図面の内容を利用してなす均等の効果を有する構造、又均等の効果を有する工程への転換、或は直接、間接的にその他領域の技術に転用することは、いずれも同様の理であって、この発明の特許請求の範囲に含まれるものとする。

１１０データ線
１２０第１走査線
１３０第２走査線
１４０第１画素電極
１５０第２画素電極
４０液晶表示装置
４１０第１基板
４２０第２基板
４２１画素ユニット
４３０コモン電極
４４０コモン電極配線
５１０データ線
５２０第１走査線
５３０第２走査線
５４０第１画素電極
５５０第２画素電極
５６０第１開閉器
５７０第２開閉器
５８０第３開閉器
５９０制御回路
ＡＳ半導体層
Ｃｓ１コンデンサ
Ｃｓ１第１コンデンサ
Ｃｓ２第２コンデンサ
Ｃｓｔ平滑コンデンサ
Ｃｌｃ_Ａ第１液晶コンデンサ
Ｃｌｃ_Ｂ第２液晶コンデンサ
Ｃｌｃ_１第１液晶コンデンサ
Ｃｌｃ_２第２液晶コンデンサ
Ｃｓｔ_１第１平滑コンデンサ
Ｃｓｔ_２第２平滑コンデンサ
Ｍ１第１金属層
Ｍ２第２金属層
ＳｉＮｘ絶縁層
ＴＦＴ_Ａ第１薄膜トランジスタ
ＴＦＴ_Ｂ第２薄膜トランジスタ
ＴＦＴ_Ｃ第３薄膜トランジスタ
Ｖｇｎ信号
Ｖｎｇ+１信号

Claims

画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなるアレイ基板であって、
該画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線であって、
該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、
該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、
該データ線が該第１開閉器と該第２開閉器の入力端に接続し、
該第１画素電極が該第１開閉器の出力端に接続し、
該第２画素電極が該第２開閉器の出力端に接続し、
該第３開閉器が制御端と第１端と第２端とを含み、
該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、
該第２画素電極が該第３開閉器の第１端に接続し、
該制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、
該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続し、
正極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して減少し、
負極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して増加し、
該第１コンデンサの正極性反転時における容量値が、負極性反転時における容量値より大きくなり、
該第２コンデンサの正極性反転時における容量値が、負極性反転時における容量値より小さくなり、
正極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和が、負極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和と等しくなり、ここから該制御回路の正極性反転時において有効なコンデンサの容量値と、負極性反転時において有効なコンデンサの容量値とが等しくなる
ことを特徴とするアレイ基板。
請求項１に記載のアレイ基板において、
前記第１開閉器と該第２開閉器と該第３開閉器とが薄膜トランジスタであって、かつそれぞれが第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１薄膜トランジスタのゲートとソースとドレインとに対応し、かつ該第２開閉器の制御端と入力端と出力端がそれぞれ該第２薄膜トランジスタのゲートとソースとドレインとに対応し、該第３開閉器の制御端と入力端と出力端がそれぞれ該第３薄膜トランジスタのゲートとソースとドレインとに対応する
ことを特徴とするアレイ基板。
請求項１に記載のアレイ基板において、
前記第１開閉器が第１ダーリントントランジスタか、トライオードであって、該第２開閉器が第２ダーリントントランジスタか、トライオードであって、該第３開閉器が第３ダーリントントランジスタか、トライオードであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第２開閉器の制御端と入力端と出力端がそれぞれ該第２ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第３開閉器の制御端と入力端と出力端がそれぞれ該第３ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応する
ことを特徴とするアレイ基板。
画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなるアレイ基板であって、
該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、
該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、
該データ線が該第１開閉器と該第２開閉器の入力端に接続し、
該第１画素電極が該第１開閉器の出力端に接続し、
該第２画素電極が該第２開閉器の出力端に接続し、
該第３開閉器が制御端と第１端と第２端とを含み、
該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、
該第２画素電極が該第３開閉器の第１端に接続し、
該制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、
該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続し、
正極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して減少し、
負極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して増加し、
該第１コンデンサの正極性反転時における容量値が、負極性反転時における容量値より大きくなり、
該第２コンデンサの正極性反転時における容量値が、負極性反転時における容量値より小さくなり、
正極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和が、負極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和と等しくなり、ここから該制御回路の正極性反転時において有効なコンデンサの容量値と、負極性反転時において有効なコンデンサの容量値とが等しくなる
ことを特徴とするアレイ基板。
請求項４に記載のアレイ基板において、
前記第１開閉器と該第２開閉器と該第３開閉器とが薄膜トランジスタであって、かつそれぞれが第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１薄膜トランジスタのゲートとソースとドレインとに対応し、かつ該第２開閉器の制御端と入力端と出力端がそれぞれ該第２薄膜トランジスタのゲートとソースとドレインとに対応し、該第３開閉器の制御端と入力端と出力端がそれぞれ該第３薄膜トランジスタのゲートとソースとドレインとに対応する
ことを特徴とするアレイ基板。
請求項４に記載のアレイ基板において、
前記第１開閉器が第１ダーリントントランジスタか、トライオードであって、該第２開閉器が第２ダーリントントランジスタか、トライオードであって、該第３開閉器が第３ダーリントントランジスタか、トライオードであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第２開閉器の制御端と入力端と出力端がそれぞれ該第２ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第３開閉器の制御端と入力端と出力端がそれぞれ該第３ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応する
ことを特徴とするアレイ基板。
請求項４に記載のアレイ基板において、
該画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線である
ことを特徴とするアレイ基板。
対向して設ける第１基板と、第２基板と、及び該第１基板と該第２基板との間に挟まれる液晶層とを含んでなる液晶表示装置であって、
前記第１基板にはコモン電極が設けられており、
該第２基板が、画素ユニットと、コモン電極配線と、データ線と、該データ線に交差して且つ互いに平行する第１走査線及び第２走査線とを含んでなり、
該画素ユニットが第１画素電極と、第２画素電極と、第１開閉器と、第２開閉器と、第３開閉器とを含んでなり、かつ該画素ユニットが制御回路を含み、
該第１開閉器と該第２開閉器とがいずれも制御端と入力端と出力端とを含み、
該第１走査線が該第１開閉器と該第２開閉器の制御端に接続して該第１開閉器と該第２開閉器に走査信号を提供し、
該データ線が該第１開閉器と該第２開閉器の入力端に接続し、
該第１画素電極が該第１開閉器の出力端に接続し、前記第１画素電極と前記コモン電極との間に液晶層が挟まれて第１液晶コンデンサを構成しており、
該第２画素電極が該第２開閉器の出力端に接続し、前記第２画素電極と前記コモン電極との間に液晶が挟まれて第２液晶コンデンサを構成しており、
該第３開閉器が制御端と第１端と第２端とを含み、
該第２走査線が該第３開閉器の制御端に接続して該第３開閉器に走査信号を提供し、
該第２画素電極が該第３開閉器の第１端に接続し、
該制御回路が該第３開閉器の第２端に接続し、
前記制御回路が第１コンデンサと第２コンデンサとを含んでなり、かつ該第１コンデンサと該第２コンデンサとの構造が同一であって、いずれも第１金属層と絶縁層と半導体層と第２金属層の順に積層され、
該第１コンデンサの第２金属層が該第２コンデンサの第１金属層と該第３開閉器の第２端に接続し、該第１コンデンサの第１金属層が該第２コンデンサの該第２金属層と該コモン電極配線とに接続し、
正極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して減少し、
負極性反転時において、該第２走査線が走査信号を入力して該第３開閉器がオンになるように制御し、該第２画素電極の電圧が該第１コンデンサと該第２コンデンサを介して増加し、
該第１コンデンサの正極性反転時における容量値が、負極性反転時における容量値より大きくなり、
該第２コンデンサの正極性反転時における容量値が、負極性反転時における容量値より小さくなり、
正極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和が、負極性反転時における該第１コンデンサの容量値と該第２コンデンサの容量値の和と等しくなり、
ここから該制御回路の正極性反転時において有効なコンデンサの容量値と、負極性反転時において有効なコンデンサの容量値とが等しくなっている
ことを特徴とする液晶表示装置。
請求項８に記載の液晶表示装置において、
前記第１開閉器と該第２開閉器と該第３開閉器とが薄膜トランジスタであって、かつそれぞれが第１薄膜トランジスタと、第２薄膜トランジスタと、第３薄膜トランジスタであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１薄膜トランジスタのゲートとソースとドレインとに対応し、かつ該第２開閉器の制御端と入力端と出力端がそれぞれ該第２薄膜トランジスタのゲートとソースとドレインとに対応し、該第３開閉器の制御端と入力端と出力端がそれぞれ該第３薄膜トランジスタのゲートとソースとドレインとに対応する
ことを特徴とする液晶表示装置。
請求項８に記載の液晶表示装置において、
前記第１開閉器と該第２開閉器と該第３開閉器とが第１ダーリントントランジスタか、トライオードと、第２ダーリントントランジスタか、トライオードと、第３ダーリントントランジスタか、トライオードであって、
該第１開閉器の制御端と入力端と出力端がそれぞれ該第１ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第２開閉器の制御端と入力端と出力端がそれぞれ該第２ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応し、
該第３開閉器の制御端と入力端と出力端がそれぞれ該第３ダーリントントランジスタか、トライオードのベース電極と、コレクタと、エミッター電極とに対応する
ことを特徴とする液晶表示装置。
請求項８に記載の液晶表示装置において、
前記画素ユニットに対応する該第２走査線と隣り合う次の画素ユニットに対応する第１走査線とが同一の走査線である
ことを特徴とする液晶表示装置。