CN113376912B - 阵列基板及显示面板 - Google Patents

Abstract

本申请公开了一种阵列基板及显示面板，属于显示技术领域。所述阵列基板中，与第一条扫描线连接的开关电路为第一开关电路，每个第一开关电路均包括多个晶体管。每个第一开关电路中的多个晶体管的控制极均与第一条扫描线连接，每个第一开关电路中的多个晶体管的第一极均连接至同一条数据线，每个第一开关电路中的多个晶体管的第二极均连接至子像素。当第一条扫描线输出扫描信号，数据线对第一开关电路对应的子像素进行充电时，每一子像素均可通过所连接的第一开关电路中的多个晶体管同时获取电信号，从而提升第一开关电路对应的子像素的充电量，进而提高阵列基板所应用的显示面板中与第一条扫描线相连的子像素的发光亮度。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及显示面板。

背景技术

显示面板包括多条扫描线、多条数据线、多个子像素，以及与多个子像素一一对应的多个开关电路。显示面板工作时，扫描线控制开关电路导通。数据线通过开关电路向对应的子像素中写入电信号，对子像素进行充电，使对应的子像素发光。一般地，显示面板在显示一帧图像的过程中，从第一条扫描线开始向多条扫描线逐条输出扫描信号，以控制多个子像素逐行发光。

相关技术中，显示面板在显示一帧图像时，每一数据线输出的数据电压相对公共电压的极性保持不变。显示面板在显示相邻两帧图像时，每一数据线输出的数据电压相对公共电压的极性发生变化。

然而，数据线输出的数据电压相对公共电压的极性发生变化时，数据电压的电压值变化较大，同时由于数据线具有电阻，影响数据电压的电压值变化，这会导致第一条扫描线输出扫描信号的过程中，数据线对子像素进行充电的充电量达不到子像素发光所需的充电量，进而导致显示面板中与第一条扫描线相连的子像素的发光亮度较暗。

发明内容

本申请提供了一种阵列基板及显示面板，可以提高显示面板中与第一条扫描线相连的子像素的充电量，从而提高与第一条扫描线相连的子像素的发光亮度。

第一方面，提供了一种阵列基板，包括：

N×M个像素组，所述N×M个像素组呈N行M列排列；

所述像素组包括至少一个子像素模块，所述子像素模块包括开关电路以及与所述开关电路对应连接的子像素，每个所述子像素模块中的所述开关电路连接一条数据线，每个所述子像素模块中的所述开关电路连接一条扫描线；位于同一行的不同所述像素组中的所述开关电路连接至不同的数据线，位于不同行的所述像素组中的所述开关电路连接至不同的扫描线；连接至同一数据线的多个所述开关电路所连接的扫描线不同；

所述扫描线包括第一条扫描线，所述第一条扫描线是阵列基板工作时第一个输出扫描信号的扫描线；

其特征在于，所述开关电路包括与所述第一条扫描线连接的第一开关电路，每个所述第一开关电路均包括多个晶体管，每个所述第一开关电路中的多个晶体管的控制极均与所述第一条扫描线连接，每个所述第一开关电路中的多个晶体管的第一极均连接至同一条数据线，每个所述第一开关电路中的多个晶体管的第二极均连接至所述第一开关电路对应的子像素。

在本申请中，阵列基板包括N×M个像素组。每个像素组包括至少一个子像素模块，每个子像素模块包括开关电路以及与开关电路连接的子像素。其中，每个所述子像素模块中的所述开关电路连接一条数据线，每个子像素模块中的开关电路连接一条扫描线，且连接至同一条数据线的多个开关电路所连接的扫描线不同。该阵列基板中，与第一条扫描线连接的开关电路为第一开关电路，每个第一开关电路均包括多个晶体管。每个第一开关电路中的多个晶体管的控制极均与第一条扫描线连接，每个第一开关电路中的多个晶体管的第一极均连接至同一条数据线，每个第一开关电路中的多个晶体管的第二极均连接至该第一开关电路应的子像素。如此，当第一条扫描线输出扫描信号，数据线对第一开关电路对应的子像素进行充电时，每一子像素均可通过所连接的第一开关电路中的多个晶体管同时获取电信号，从而提升第一开关电路对应的子像素的充电量，进而提高阵列基板所应用的显示面板中与第一条扫描线相连的子像素的发光亮度。

可选地，每个所述子像素包括红色子像素、绿色子像素和蓝色子像素中的一种，所述像素组包括两个所述子像素模块时，与所述第一条扫描线连接的第一开关电路所连接的子像素包括位于第一行的绿色子像素的全部，以及位于第一行的红色子像素的一半。

可选地，每个所述子像素包括红色子像素、绿色子像素和蓝色子像素中的一种，所述像素组包括三个所述子像素模块时，与所述第一条扫描线连接的第一开关电路所连接的子像素为所述绿色子像素。

可选地，与所述第一条扫描线连接的所述第一开关电路所连接的子像素间隔排布。

可选地，所述扫描线包括第二条扫描线，所述第二条扫描线是所述阵列基板工作时第二个输出扫描信号的扫描线；

所述开关电路还包括与所述第二条扫描线连接的第二开关电路，每个所述第二开关电路均包括多个晶体管，每个所述第二开关电路中的多个晶体管的控制极均与所述第二条扫描线连接，每个所述第二开关电路中的多个晶体管的第一极均连接至同一条数据线，每个所述第二开关电路中的多个晶体管的第二极均连接至所述第二开关电路对应的所述子像素。

可选地，所述第二开关电路中晶体管的个数小于所述第一开关电路中晶体管的个数。

可选地，所述第一开关电路中至少一个晶体管的沟道宽长比大于所述第二开关电路中至少一个晶体管的沟道宽长比。

第二方面，提供了一种显示面板，包括如第一方面所述的阵列基板、彩膜基板和液晶层；

所述阵列基板与所述彩膜基板相对设置，所述液晶层位于所述阵列基板与所述彩膜基板之间。

第三方面，提供了一种显示装置，包括如第二方面所述的显示面板。

可以理解的是，上述第二方面、第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例一提供的第一种阵列基板的电路结构图；

图2是本申请实施例一提供的第二种阵列基板的电路结构图；

图3是本申请实施例一提供的第三种阵列基板的电路结构图；

图4是本申请实施例一提供的第四种阵列基板的电路结构图；

图5是本申请实施例一提供的第五种阵列基板的电路结构图；

图6是本申请实施例一提供的第六种阵列基板的电路结构图；

图7是图4中C区电路结构的放大图；

图8是图4中第一种D区电路结构的放大图；

图9是图7中第一开关电路的放大图；

图10是本申请实施例一提供的第七种阵列基板的电路结构图；

图11是图4中第二种D区电路结构的放大图；

图12是本申请实施例一提供的第一种晶体管的结构示意图；

图13是本申请实施例一提供的第二种晶体管的结构示意图；

图14是本申请实施例二提供的显示面板的结构示意图。

其中，各附图标号所代表的含义分别为：

10、阵列基板；

12、像素组；

14、子像素模块；

110、子像素；

120、开关电路；

122、第一开关电路；

124、第二开关电路；

126、第三开关电路；

130、数据线；

140、扫描线；

20、显示面板；

210、彩膜基板；

220、液晶层。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应当理解的是，本申请提及的“多个”是指两个或两个以上。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

在对本申请实施例进行详细地解释说明之前，先对本申请实施例的应用场景予以说明。

显示面板包括阵列基板和背光源。阵列基板包括多条扫描线、多条数据线、多个子像素，以及与多个子像素一一对应的多个开关电路。显示面板工作时，扫描线控制开关电路导通。数据线通过开关电路向对应的子像素中写入电信号，对子像素进行充电，使对应的子像素发光。一般地，显示面板在显示一帧图像的过程中，从第一条扫描线开始多条扫描线逐条输出扫描信号，以控制多个子像素逐行发光。

相关技术中，显示面板在显示一帧图像时，每一数据线输出的数据电压相对公共电压的极性保持不变。显示面板在显示相邻两帧图像时，每一数据线输出的数据电压相对公共电压的极性发生变化。其中，数据电压相对公共电压的极性是指数据电压相对公共电压的大小。显示面板在显示一帧图像时，多条数据线中的一条数据线输出的数据电压可以恒大于公共电压；显示面板在显示下一帧图像时，数据电压相对公共电压的极性发生变化，这一数据线输出的数据电压可以恒小于公共电压。

然而，数据线输出的数据电压相对公共电压的极性发生变化时，数据电压的电压值变化较大，同时由于数据线具有电阻，影响数据电压的电压值变化，这会导致第一条扫描线输出扫描信号的过程中，数据线对子像素进行充电的充电量达不到子像素发光所需的充电量，进而导致显示面板中与第一条扫描线相连的子像素的发光亮度较暗。

为此，本申请实施例提供了一种阵列基板及显示面板，可以提高显示面板中与第一条扫描线相连的子像素的发光亮度，从而可以提高显示面板的显示效果。

实施例一：

下面对本申请实施例提供的阵列基板进行详细地解释说明。

图1至图6是本申请实施例提供的多种阵列基板10的电路结构图。如图1至图6所示，阵列基板10包括N×M个像素组12。N×M个像素组12呈N行M列排列。每个像素组12包括至少一个子像素模块14。其中，在图1和图2所示的实施例中，每个像素组12包括一个子像素模块14；在图3和图4所示的实施例中，每个像素组12包括两个子像素模块14；在图5和图6所示的实施例中，每个像素组12包括三个子像素模块14。

每个子像素模块14包括开关电路120以及与开关电路120连接的子像素110。每个子像素模块14中的开关电路120连接一条数据线130，每个子像素模块14中的开关电路120连接一条扫描线140。位于同一行的不同像素组12中的开关电路120连接不同的数据线130。位于不同行的像素组12中的开关电路120连接不同的扫描线140。同时，连接至同一数据线130的多个开关电路120所连接的扫描线140不同。

首先结合图1至图6，对本申请实施例提供的阵列基板10的电路结构进行详细地解释说明。如图1至图6所示，阵列基板10包括N×L个子像素110、N×L个开关电路120、L/X条数据线130和N×X条扫描线140。N、L、X、L/X和N×X均为正整数。其中，X即为每个像素组12中包含的子像素模块14的个数，L/X等于M。

阵列基板10包括L/X条数据线130和N×X条扫描线140。L/X条数据线130中的每条数据线130均沿列方向延伸。N×X条扫描线140中的每条扫描线140均沿行方向延伸。这里的行方向指纸面上平行于水平面的方向，这里的列方向指纸面上垂直于行方向的方向。阵列基板10还包括N×L个子像素110和N×L个开关电路120。N×L个子像素110呈N行L列排列。N×L个开关电路120与N×L个子像素110一一对应连接。一一对应的一个开关电路120和一个子像素110构成一个子像素模块14。

每个开关电路120均具有输入端、输出端和控制端。开关电路120的控制端用于控制开关电路120的输入端和输出端之间的导通与断开。N×L个开关电路120中每个开关电路120的输入端均与一条数据线130连接，每个开关电路120的控制端均与一条扫描线140连接，每个开关电路120的输出端均与对应的子像素110连接。当扫描线140输出扫描信号时，与该扫描线140连接的所有开关电路120导通。开关电路120导通时，数据线130中的数据电压可以通过开关电路120输出至该开关电路120所连接的子像素110，从而使得该子像素110发光发亮。一般地，连接至同一条数据线130的多个开关电路120所连接的扫描线140不同，从而使每个子像素110可以单独输入数据电压。

每个子像素110可以包括像素电极，还可以包括位于像素电极上的色阻。像素电极用于与公共电极形成电压差。当像素电极和公共电极之间具有电压差时，像素电极与公共电极之间形成电场，液晶在该电场的作用下旋转，从而实现发光。一般地，公共电极的电压是固定的，数据线130中的数据电压用于输出至像素电极。

下面结合附图及具体实施例，对阵列基板10的电路结构进行解释说明。

在第一种可能的实现方式中，X可以等于1。以L等于12，N等于4为例，阵列基板10的电路结构可以如图1所示。在图1所示的实施例中，阵列基板10包括48个子像素110，48个开关电路120、12条数据线130和4条扫描线140。其中，48个子像素110呈4行12列排列，且48个子像素110包括16个红色（Red，R）子像素、16个绿色（Green，G）子像素和16个蓝色（Blue，B）子像素。开关电路120与子像素110一一对应，每个开关电路120的输出端与一个子像素110连接。相连接的一个开关电路120和一个子像素110构成一个子像素模块14。每个像素组12包括一个子像素模块14。为便于描述，将12条数据线130分别称为D1、D2……D12，4条扫描线140分别称为G1、G2、G3和G4。每条数据线130沿列方向延伸，每条扫描线140沿行方向延伸。其中，第一行子像素110对应的开关电路120的控制端均与G1连接，第二行子像素110对应的开关电路120的控制端均与G2连接……第四行子像素110对应的开关电路120的控制端均与G4连接。第一列子像素110对应的开关电路120的输入端均与D1连接，第二列子像素110对应的开关电路120的输入端均与D2连接……第十二列子像素110对应的开关电路120的输入端均与D12连接。

阵列基板10工作时，G1、G2、G3和G4依次输出扫描信号。G1输出扫描信号时，D1至D12同时输出数据电压，从而对第一行子像素110充电；G2输出扫描信号时，D1至D12同时输出数据电压，从而对第二行子像素110充电……在显示一帧图像的过程中，每一数据线130输出的数据电压相对公共电压的极性保持不变。以公共电压为0V、阵列基板10用于显示纯色图像（即每一子像素110的灰阶相同）为例，在显示第一帧图像时，D1输出的数据电压可以恒等于7V，D2输出的数据电压可以恒等于-7V，D3输出的数据电压可以恒等于7V……D12输出的数据电压可以恒等于-7V。在显示第二帧图像时，D1输出的数据电压可以恒等于-7V，D2输出的数据电压可以恒等于7V，D3输出的数据电压可以恒等于-7V……D12输出的数据电压可以恒等于7V。

在图1所示的实施例中，位于不同行，且位于同一列的像素组12中的所有开关电路120可以连接至同一数据线130。图1所示的阵列基板10还可以形变为图2所示的阵列基板10。在图2所示的实施例中，将D1拆分为D1-A和D1-B。第一行子像素110对应的12个开关电路120的输入端分别与D1-A至D12连接，第二行子像素110对应的12个开关电路120的输入端分别与D2至D1-B连接……第四行子像素110对应的12个开关电路120的输入端分别与D2至D1-B连接。在图2所示的实施例中，位于不同行，且位于同一列的像素组12中的所有开关电路120可以连接至不同数据线130。

阵列基板10工作时，G1、G2、G3和G4依次输出扫描信号。G1输出扫描信号时，D1-A至D12同时输出数据电压，从而对第一行子像素110充电；G2输出扫描信号时，D2至D1-B同时输出数据电压，从而对第二行子像素110充电……在显示一帧图像的过程中，每一数据线130输出的数据电压相对公共电压的极性保持不变。相邻两根数据线130输出的数据电压相对公共电压的极性不同。以公共电压为0V、阵列基板10用于显示纯色图像（即每一子像素110的灰阶相同）为例，在显示第一帧图像时，D1（包括D1-A和D1-B）输出的数据电压可以恒等于7V，D2输出的数据电压可以恒等于-7V，D3输出的数据电压可以恒等于7V……D12输出的数据电压可以恒等于-7V。在显示第二帧图像时，D1（包括D1-A和D1-B）输出的数据电压可以恒等于-7V，D2输出的数据电压可以恒等于7V，D3输出的数据电压可以恒等于-7V……D12输出的数据电压可以恒等于7V。如此，在显示一帧图像的过程中，阵列基板10上每个子像素110的数据电压相对公共电压的极性均与其相邻的上、下、左、右四个子像素110不同，具有提升显示面板的视角的效果。

在第二种可能的实现方式中，X可以等于2。以L等于12，N等于4为例，阵列基板10的电路结构可以如图3所示。在图3所示的实施例中，阵列基板10包括48个子像素110，48个开关电路120、6条数据线130和8条扫描线140。其中，48个子像素110呈4行12列排列，且48个子像素110包括16个红色子像素、16个绿色子像素和16个蓝色子像素。开关电路120与子像素110一一对应，每个开关电路120的输出端与一个子像素110连接。相连接的一个开关电路120和一个子像素110构成一个子像素模块14。每个像素组12包括两个子像素模块14。为便于描述，将6条数据线130分别称为D1、D2……D6，8条扫描线140分别称为G1、G2……G8。每条数据线130沿列方向延伸，每条扫描线140沿行方向延伸。其中，第一行子像素110对应的开关电路120的控制端与G1和G2连接，分别与G1和G2连接的两个开关电路120的输入端可以连接至同一数据线130；第二行子像素110对应的开关电路120的控制端与G3和G4连接，分别与G3和G4连接的两个开关电路120的输入端可以连接至同一数据线130……第四行子像素110对应的开关电路120的控制端与G7和G8连接，分别与G7和G8连接的两个开关电路120的输入端可以连接至同一数据线130。

阵列基板10工作时，G1、G2……G8依次输出扫描信号。G1输出扫描信号时，D1至D6同时输出数据电压，从而对第一行中的第一个、第四个、第六个、第七个、第十个、第十二个子像素110充电；G2输出扫描信号时，D1至D6同时输出数据电压，从而对第一行中的第二个、第三个、第五个、第八个、第九个、第十一个子像素110充电……在显示一帧图像的过程中，每一数据线130输出的数据电压相对公共电压的极性保持不变。以公共电压为0V、阵列基板10用于显示纯色图像（即每一子像素110的灰阶相同）为例，在显示第一帧图像时，D1输出的数据电压可以恒等于7V，D2输出的数据电压可以恒等于-7V，D3输出的数据电压可以恒等于7V……D6输出的数据电压可以恒等于-7V。在显示第二帧图像时，D1输出的数据电压可以恒等于-7V，D2输出的数据电压可以恒等于7V，D3输出的数据电压可以恒等于-7V……D6输出的数据电压可以恒等于7V。

在图3所示的实施例中，位于不同行，且同一列的像素组12中的所有开关电路120可以连接至同一数据线130。图3所示的阵列基板10还可以形变为图4所示的阵列基板10。在图4所示的实施例中，将D1拆分为D1-A和D1-B。第一行子像素110对应的12个开关电路120的输入端连接至D1-A至D6，第二行子像素110对应的12个开关电路120的输入端连接至D2至D1-B……第四行子像素110对应的12个开关电路120的输入端连接至D2至D1-B。在图4所示的实施例中，位于不同行，且位于同一列的像素组12中的所有开关电路120可以连接至不同数据线130。

阵列基板10工作时，G1、G2……G8依次输出扫描信号。G1输出扫描信号时，D1-A至D6同时输出数据电压，从而对第一行中的第一个、第四个、第六个、第七个、第十个、第十二个子像素110充电；G2输出扫描信号时，D1-A至D6同时输出数据电压，从而对第一行中的第二个、第三个、第五个、第八个、第九个、第十一个子像素110充电；G3输出扫描信号时，D2至D1-B同时输出数据电压，从而对第二行中的第一个、第四个、第六个、第七个、第十个、第十二个子像素110充电；G4输出扫描信号时，D2至D1-B同时输出数据电压，从而对第二行中的第二个、第三个、第五个、第八个、第九个、第十一个子像素110充电……在显示一帧图像的过程中，每一数据线130输出的数据电压相对公共电压的极性保持不变。相邻两根数据线130输出的数据电压相对公共电压的极性不同。以公共电压为0V、阵列基板10用于显示纯色图像（即每一子像素110的灰阶相同）为例，在显示第一帧图像时，D1（包括D1-A和D1-B）输出的数据电压可以恒等于7V，D2输出的数据电压可以恒等于-7V，D3输出的数据电压可以恒等于7V……D6输出的数据电压可以恒等于-7V。在显示第二帧图像时，D1（包括D1-A和D1-B）输出的数据电压可以恒等于-7V，D2输出的数据电压可以恒等于7V，D3输出的数据电压可以恒等于-7V……D6输出的数据电压可以恒等于7V。如此，阵列基板10在显示一帧图像的过程中，每个子像素110的数据电压相对公共电压的极性均与其相邻的上、下、左、右四个子像素110不同，具有提升显示面板的视角的效果。

在第三种可能的实现方式中，X可以等于3。以L等于12，N等于3为例，阵列基板10的电路结构可以如图5所示，在图5所示的实施例中，阵列基板10包括36个子像素110，36个开关电路120、4条数据线130和9条扫描线140。其中，36个子像素110呈3行12列排列，且36个子像素110包括12个红色子像素、12个绿色子像素和12个蓝色子像素。开关电路120与子像素110一一对应，每个开关电路120的输出端与一个子像素110连接。相连接的一个开关电路120和一个子像素110构成一个子像素模块14。每个像素组12包括三个子像素模块14。为便于描述，将4条数据线130分别称为D1、D2、D3、D4，9条扫描线140分别称为G1、G2……G9。每条数据线130沿列方向延伸，每条扫描线140沿行方向延伸。其中，第一行子像素110对应的开关电路120的控制端与G1、G2和G3连接，分别与G1、G2和G3连接的三个开关电路120的输入端可以连接至同一数据线130……第三行子像素110对应的开关电路120的控制端与G7、G8和G9连接，分别与G7、G8和G9连接的三个开关电路120的输入端可以连接至同一数据线130。

阵列基板10工作时，G1、G2……G9依次输出扫描信号。G1输出扫描信号时，D1至D4同时输出数据电压，从而对第一行中的第一个、第四个、第七个和第十个子像素110充电；G2输出扫描信号时，D1至D4同时输出数据电压，从而对第一行中的第二个、第五个、第八个和第十一个子像素110充电；G3输出扫描信号时，D1至D4同时输出数据电压，从而对第一行中的第三个、第六个、第九个和第十二个子像素110充电……在显示一帧图像的过程中，每一数据线130输出的数据电压相对公共电压的极性保持不变。以公共电压为0V、阵列基板10用于显示纯色图像（即每一子像素110的灰阶相同）为例，在显示第一帧图像时，D1输出的数据电压可以恒等于7V，D2输出的数据电压可以恒等于-7V，D3输出的数据电压可以恒等于7V，D4输出的数据电压可以恒等于-7V。在显示第二帧图像时，D1输出的数据电压可以恒等于-7V，D2输出的数据电压可以恒等于7V，D3输出的数据电压可以恒等于-7V，D4输出的数据电压可以恒等于7V。

在图5所示的实施例中，位于不同行，且位于同一列的像素组12中的所有开关电路120可以连接至同一数据线130。图5所示的阵列基板10还可以形变为图6所示的阵列基板10。在图6所示的实施例中，将D1拆分为D1-A和D1-B。第一行子像素110对应的12个开关电路120的输入端连接至D1-A至D4，第二行子像素110对应的12个开关电路120的输入端连接至D2至D1-B，第三行子像素110对应的12个开关电路120的输入端连接至D1-A至D4。在图6所示的实施例中，位于不同行，且位于同一列的像素组12中的所有开关电路120可以连接至不同数据线130。

阵列基板10工作时，G1、G2……G9依次输出扫描信号。G1输出扫描信号时，D1-A至D4同时输出数据电压，从而对第一行中的第一个、第四个、第六个、第七个、第十个、第十二个子像素110充电；G2输出扫描信号时，D1-A至D6同时输出数据电压，从而对第一行中的第二个、第三个、第五个、第八个、第九个、第十一个子像素110充电……G4输出扫描信号时，D2至D1-B同时输出数据电压，从而对第二行中的第一个、第四个、第六个、第七个、第十个、第十二个子像素110充电；G5输出扫描信号时，D2至D1-B同时输出数据电压，从而对第二行中的第二个、第三个、第五个、第八个、第九个、第十一个子像素110充电……在显示一帧图像的过程中，每一数据线130输出的数据电压相对公共电压的极性保持不变。相邻两根数据线130输出的数据电压相对公共电压的极性不同。以公共电压为0V、阵列基板10用于显示纯色图像（即每一子像素110的灰阶相同）为例，在显示第一帧图像时，D1（包括D1-A和D1-B）输出的数据电压可以恒等于7V，D2输出的数据电压可以恒等于-7V，D3输出的数据电压可以恒等于7V，D4输出的数据电压可以恒等于-7V。在显示第二帧图像时，D1（包括D1-A和D1-B）输出的数据电压可以恒等于-7V，D2输出的数据电压可以恒等于7V，D3输出的数据电压可以恒等于-7V，D4输出的数据电压可以恒等于7V。如此，阵列基板10在显示一帧图像的过程中，每个子像素110的数据电压相对公共电压的极性均与其相邻的上、下、左、右四个子像素110不同，具有提升显示面板的视角的效果。

图7是本申请实施例提供的一种图4中C区电路结构的放大图，图8是本申请实施例提供的一种图4中D区电路结构的放大图。如图7和图8所示，在本申请实施例中，将与N×X条扫描线140中的第一条扫描线连接的所有开关电路120称为第一开关电路122。换句话说，N×L个开关电路120包括与N×X条扫描线140中的第一条扫描线连接的L/X个第一开关电路122。这里的第一条扫描线指阵列基板10工作时第一个输出扫描信号的扫描线140，即图1至图6所示实施例中的G1。图9是本申请实施例提供的图7中第一开关电路122的放大图，如图7至图9所示，每个第一开关电路122均包括多个晶体管。这里的多个指两个或两个以上的整数。每个晶体管包括控制极、第一极和第二极。其中，晶体管的第一极用于输入电信号，晶体管的第二极用于输出电信号，晶体管的控制极用于控制第一极和第二极之间的导通与关断。当晶体管是MOS（metal oxide semiconductor，金属氧化物半导体）场效应管时，晶体管的第一极可以是N型MOS管的漏极或P型MOS管的源极；晶体管的第二极可以是N型MOS管的源极或P型MOS管的漏极；晶体管的控制极可以是MOS管的栅极G。在其他一些实施例中，晶体管也可以是单向可控硅，此时，晶体管的第一极可以是单向可控硅的阳极，晶体管的第二极可以是单向可控硅的阴极，晶体管的控制极为单向可控硅的控制极。在本申请的各实施例中，以晶体管为P型MOS管为例，则每个第一开关电路122中的多个晶体管的栅极G均与第一条扫描线连接，每个第一开关电路122中的多个晶体管的源极S均连接至同一数据线130，每个第一开关电路122中的多个晶体管的漏极D均连接至对应的子像素110。

例如，图8所示的实施例中，与G1（即第一条扫描线）连接的三个第一开关电路122分别对应第一行的第一个、第四个和第六个子像素110，每个第一开关电路122包括两个晶体管。对于“与第一行的第一个子像素110连接的第一开关电路122”，该第一开关电路122中两个晶体管的栅极G均与G1连接，两个晶体管的源极S均与D1连接，两个晶体管的漏极D均与第一行的第一个子像素110连接。对于“与第一行的第四个子像素110连接的第一开关电路122”，该第一开关电路122中两个晶体管的栅极G均与G1连接，两个晶体管的源极S均与D2连接，两个晶体管的漏极D均与第一行的第四个子像素110连接。对于“与第一行的第六个子像素110连接的第一开关电路122”，该第一开关电路122中两个晶体管的栅极G均与G1连接，两个晶体管的源极S均与D3连接，两个晶体管的漏极D均与第一行的第六个子像素110连接。如此，当G1输出扫描信号，数据线130对第一开关电路122对应的子像素110进行充电时，每一子像素110均可通过对应的第一开关电路122中的多个晶体管同时获取电信号，从而提升第一开关电路122对应的子像素110的充电量，进而提高阵列基板10应用的显示面板中与第一条扫描线相连的子像素110的发光亮度。

在一些实施例中，如图3和图4所示，N×L个子像素110包括红色子像素、绿色子像素和蓝色子像素，其中，红色子像素是指用于发红光的子像素110，绿色子像素是指用于发绿光的子像素110，蓝色子像素是指用于发蓝光的子像素110。X等于2时，即每个像素组12包括两个子像素模块14时，与N×X条扫描线140中的第一条扫描线连接的L/X个开关电路120（即第一开关电路122）对应的子像素110包括位于第一行的绿色子像素的全部，以及位于第一行的红色子像素的一半。换句话说，第一行的所有绿色子像素所连接的开关电路120的控制端均与G1连接，第一行的所有蓝色子像素的一半所连接的开关电路120的控制端与G1连接。此时，红色子像素、绿色子像素和蓝色子像素的排布顺序可以如图3和图4所示。一般地，绿色子像素的亮度约为红色子像素的亮度的7.7倍，绿色子像素的亮度约为蓝色子像素的亮度的4.4倍，因此第一行的所有绿色子像素对应的开关电路120的控制端均与G1连接，可以提高与G1连接的子像素110的亮度，从而避免与第一条扫描线相连的子像素110发光亮度较暗的问题，提升阵列基板10应用的显示面板的显示效果。在另一些实施例中，如图10所示，当X等于2时，与N×X条扫描线140中的第一条扫描线连接的L/X个开关电路120（即第一开关电路122）对应的子像素110也可以包括位于第一行的绿色子像素的全部，以及位于第一行的蓝色子像素的一半。此时，红色子像素、绿色子像素和蓝色子像素的排布顺序可以如图10所示。

进一步地，如图3和图4所示，与N×X条扫描线140中的第一条扫描线连接的L/X个开关电路120（即第一开关电路122）所连接的子像素110间隔排布。以图3和图4为例，这里的间隔排布是指第一行子像素110中，至少两个第一开关电路122对应的子像素110之间具有一个与G2连接的开关电路120所连接的子像素110。一般地，由于第一行子像素110连接的扫描线140包括G1和G2，因此，在满足绿色子像素对应的开关电路120与G1连接的情况下，第一开关电路122对应的子像素110可以尽可能的间隔设置，从而从视觉效果上减弱与第一条扫描线相连的子像素110发光亮度较暗的问题。

在一些实施例中，如图5和图6所示，N×L个子像素110包括红色子像素、绿色子像素和蓝色子像素。X等于3时，即每个像素组12包括三个子像素模块14时，与N×X条扫描线140中的第一条扫描线连接的L/X个开关电路120（即第一开关电路122）对应的子像素110仅包括绿色子像素。换句话说，第一行的所有绿色子像素所连接的开关电路120的控制端与G1连接。如此，可以提高与G1连接的子像素110的亮度，从而避免与第一条扫描线相连的子像素110发光亮度较暗的问题，提升阵列基板10应用的显示面板的显示效果。

进一步地，如图5和图6所示，与N×X条扫描线140中的第一条扫描线连接的L/X个开关电路120（即第一开关电路122）对应的子像素110间隔排布。以图5和图6为例，这里的间隔排布是指第一行子像素110中，至少两个第一开关电路122对应的子像素110之间具有一个与G2或/和G3连接的开关电路120对应的子像素110。一般地，由于第一行子像素110连接的扫描线140包括G1、G2和G3，因此，第一行子像素110中的绿色子像素对应的开关电路120可以与G1连接，第一行子像素110中的红色子像素对应的开关电路120可以与G2连接，第一行子像素110中的蓝色子像素对应的开关电路120可以与G3连接。绿色子像素、蓝色子像素和红色子像素依次循环排布。与第一开关电路122连接的红色子像素间隔设置，可以从视觉效果上减弱与第一条扫描线相连的子像素110发光亮度较暗的问题。

图11是本申请实施例提供的另一种图4中D区电路结构的放大图。如图11所示，在本申请实施例中，将与N×X条扫描线140中的第二条扫描线连接的L/X个开关电路120称为第二开关电路124。换句话说，N×L个开关电路120包括与N×X条扫描线140中的第二条扫描线连接的L/X个第二开关电路124。这里的第二条扫描线是指阵列基板10工作时第二个输出扫描信号的扫描线140，即图1至图6所示实施例中的G2。每个第二开关电路124也包括多个晶体管。这里的多个指两个或两个以上的整数。每个第二开关电路124中多个晶体管的栅极G（图中未标注）均与第二条扫描线连接，每个第二开关电路124中多个晶体管的源极S（图中未标注）均连接至同一条数据线130，每个第二开关电路124中多个晶体管的漏极D（图中未标注）均连接至第二开关电路124对应的子像素110。第二开关电路124对应的子像素110是指与这一第二开关电路124共同构成一个子像素模块14的子像素110。

例如，图11所示的实施例中，与G2（即第二条扫描线）连接的三个第二开关电路124分别对应第一行的第二个、第三个和第五个子像素110，每个第二开关电路124包括两个晶体管。对于“与第一行的第二个子像素110连接的第二开关电路124”，该第二开关电路124中两个晶体管的栅极G均与G2连接，两个晶体管的源极S均与D1连接，两个晶体管的漏极D均与第一行的第二个子像素110连接。对于“与第一行的第三个子像素110连接的第二开关电路124”，该第二开关电路124中两个晶体管的栅极G均与G2连接，两个晶体管的源极S均与D2连接，两个晶体管的漏极D均与第一行的第三个子像素110连接。对于“与第一行的第五个子像素110连接的第二开关电路124”，该第二开关电路124中两个晶体管的栅极G与G2连接，两个晶体管的源极S均与D3连接，两个晶体管的漏极D均与第一行的第五个子像素110连接。如此，当G2输出扫描信号，数据线130对第二开关电路124对应的子像素110进行充电时，每一子像素110均可通过对应的第二开关电路124中的多个晶体管同时获取电信号，从而提升第二开关电路124对应的子像素110的充电量。该阵列基板10应用于显示面板时，可以避免随着显示面板切换至高刷新率，每一条扫描线140的扫描时间变短，从而导致与G2连接的子像素110发光亮度也较暗的问题。

在一些实施例中，以阵列基板10所应用的显示面板需要显示纯色图像为例，G1输出扫描信号时各数据线130输出的数据电压低于G2输出扫描信号时各数据线130输出的数据电压。因此，第二开关电路124中晶体管的个数可以小于第一开关电路122中晶体管的个数。例如，在图11所示的实施例中，每个第一开关电路122均包括三个晶体管，每个第二开关电路124均包括两个晶体管。在其他一些未示出的实施例中，每个第一开关均包括四个晶体管，每个第二开关电路124均包括两个晶体管。如此，可以减小第一开关电路122对应的子像素110与第二开关电路124对应的子像素110的亮度差，从而提高阵列基板10所应用的显示面板的显示效果。

在另一些实施例中，也可以通过调整不同开关电路120中晶体管的沟道宽长比，从而减小第一开关电路122对应的子像素110与第二开关电路124对应的子像素110的亮度差。这里的沟道宽长比是指晶体管的沟道宽度与沟道长度之比。例如，当第一开关电路122和第二开关电路124均包括两个晶体管时，第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比，从而使第一开关电路122的充电速率大于第二开关电路124。

例如，图12是本申请实施例提供的一种晶体管的结构示意图。当晶体管的结构如图12所示时，便于通过增加晶体管的宽度W以增大晶体管的沟道宽长比。此时，可以设置第一开关电路122中多个晶体管的沟道长度L均与第二开关电路124中多个晶体管的沟道长度L相等，第一开关电路122中至少一个晶体管的沟道宽度W大于第二开关电路124中晶体管的沟道宽度W。如此，即可使第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比。

又例如，图13是本申请实施例提供的另一种晶体管的结构示意图。当晶体管的结构如图13所示时，便于通过减小晶体管的长度L以增大晶体管的沟道宽长比。此时，可以设置第一开关电路122中多个晶体管的沟道宽度W均与第二开关电路124中多个晶体管的沟道宽度W相等，第一开关电路122中至少一个晶体管的沟道长度L小于第二开关电路124中晶体管的沟道长度L。如此，即可使第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比。

在一些实施例中，参见图11，将N×L个开关电路120中与N×X条扫描线140中的第三条扫描线至第N×X条扫描线连接的开关电路120称为第三开关电路126。第N×X条扫描线即为最后一条扫描线。换句话说，N×L个开关电路120包括与N×X条扫描线140中的第三条扫描线至最后一条扫描线连接的第三开关电路126。这里的第三条扫描线指阵列基板10工作时第三个输出扫描信号的扫描线140，即图1至图6所示实例中的G3。最后一条扫描线指阵列基板10工作时最后一个输出扫描信号的扫描线140。一般地，每个第三开关电路126包括一个晶体管，每个第三开关电路126中的晶体管的栅极G均与第三条扫描线至第N×X条扫描线中的一条扫描线140连接，每个第三开关电路126中的晶体管的源极均与一条数据线130连接，每个第三开关电路126中的晶体管的漏极均连接至第三开关电路126对应的子像素110。第三开关电路126对应的子像素110是指与该第三开关电路126共同构成一个子像素模块14的子像素110。

例如，图11所示的实施例中，与G3（即第三条扫描线）连接的三个第三开关电路126分别对应第二行的第一个、第四个和第六个子像素110，每个第三开关电路126包括一个晶体管。对于“与第二行的第一个子像素110连接的第三开关电路126”，该第三开关电路126中的晶体管的栅极G（图中未标注）与G3连接，源极S（图中未标注）与D2连接，漏极D（图中未标注）与第二行的第一个子像素110连接。对于“与第二行的第四个子像素110连接的第三开关电路126”，该第三开关电路126中的晶体管的栅极G与G3连接，源极S与D3连接，漏极D与第二行的第四个子像素110连接。对于“与第二行的第六个子像素110连接的第三开关电路126”，该第三开关电路126中的晶体管的栅极G与G3连接，源极S与D4连接，漏极D与第二行的第六个子像素110连接。

与G4（即第四条扫描线）连接的三个第三开关电路126分别对应第二行的第二个、第三个和第五个子像素110，每个点开关电路120包括一个晶体管。对于“与第二行的第二个子像素110连接的第三开关电路126”，该第三开关电路126中的晶体管的栅极G（图中未标注）与G4连接，源极S（图中未标注）与D2连接，漏极D（图中未标注）与第二行的第二个子像素110连接。对于“与对应第二行的第三个子像素110连接的第三开关电路126”，该第三开关电路126中的晶体管的栅极G与G4连接，源极S与D3连接，漏极D与第二行的第三个子像素110连接。对于“与第二行的第五个子像素110连接的第三开关电路126”，该第三开关电路126中的晶体管的栅极G与G4连接，源极S与D4连接，漏极D与第二行的第五个子像素110连接。

在一些实施例中，第一开关电路122中的多个晶体管的沟道长度均与第三开关电路126中晶体管的沟道长度相等，第一开关电路122中的至少一个晶体管的沟道宽度大于第三开关电路126中晶体管的沟道宽度。或，第一开关电路122中的多个晶体管的沟道宽度均与第三开关电路126中晶体管的沟道宽度相等，第一开关电路122中的至少一个晶体管的沟道长度小于第三开关电路126中晶体管的沟道长度。

在本申请实施例中，阵列基板10包括N×M个像素组12。每个像素组12包括至少一个子像素模块14，每个子像素模块14包括开关电路120以及与开关电路120连接的子像素110。其中，每个子像素模块14中的开关电路120连接一条数据线130，每个子像素模块14中的开关电路120连接一条扫描线140，且连接至同一条数据线130的多个开关电路120所连接的扫描线140不同。该阵列基板10中，与第一条扫描线连接的开关电路120为第一开关电路122，每个第一开关电路122均包括多个晶体管。每个第一开关电路122中的多个晶体管的栅极G均与第一条扫描线连接，每个第一开关电路122中的多个晶体管的源极均连接至同一条数据线130，每个第一开关电路122中的多个晶体管的漏极均连接至该第一开关电路122对应的子像素110。如此，当第一条扫描线输出扫描信号，数据线130对第一开关电路122对应的子像素110进行充电时，每一子像素110均可通过对应的第一开关电路122中的多个晶体管同时获取电信号，从而提升第一开关电路122对应的子像素110的充电量，进而提高阵列基板10所应用的显示面板中与第一条扫描线相连的子像素110的发光亮度，提升显示面板的显示效果。

在本申请实施例中，第一行的绿色子像素对应的开关电路120的控制端与G1连接，如此，可以避免与第一条扫描线相连的子像素110发光亮度较暗的问题，提升阵列基板10应用的显示面板的显示效果。与G1连接的子像素110间隔排布，可以从视觉效果上减弱与第一条扫描线相连的子像素110发光亮度较暗的问题。与第二条扫描线连接的第二开关电路124也包括多个并联的晶体管，可以避免随着显示面板切换至高刷新率，每一条扫描线140的扫描时间变短，从而导致与G2连接的子像素110发光亮度也较暗的问题。第一开关电路122中晶体管的个数大于第二开关电路124中晶体管的个数，或，第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比，可以减小第一开关电路122对应的子像素110与第二开关电路124对应的子像素110的亮度差，从而提高阵列基板10所应用的显示面板的显示效果。

实施例二：

本申请实施例还提供一种显示面板20，包括如上述任意一个实施例中的阵列基板10。

具体地，图14是本申请实施例提供的显示面板20的结构示意图。如图14所示，该显示面板20包括阵列基板10、彩膜基板210和液晶层220。阵列基板10和彩膜基板210相对设置，液晶层220位于阵列基板10与彩膜基板210之间。

该阵列基板10包括N×M个像素组12，N×M个像素组12呈N行M列排列。每个像素组12包括至少一个子像素模块14。子像素模块14包括开关电路120以及与开关电路120对应连接的子像素110。每个子像素模块14中的开关电路120连接一条数据线130，每个子像素模块14中的开关电路120连接一条扫描线140。位于同一行的不同像素组12中的开关电路120连接至不同的数据线130。位于不同行的像素组12中的开关电路连接至不同的扫描线140。连接至同一数据线130的多个开关电路120所连接的扫描线140不同。

扫描线140包括第一条扫描线，第一条扫描线是阵列基板10工作时第一个输出扫描信号的扫描线140。

开关电路120包括与第一条扫描线连接的第一开关电路122，每个第一开关电路122均包括多个晶体管。每个第一开关电路122中的多个晶体管的控制极均与第一条扫描线连接，每个第一开关电路122中的多个晶体管的第一极均连接至同一条数据线130，每个第一开关电路122中的多个晶体管的第二极均连接至与第一开关电路对应的子像素110。

在一些实施例中，每个子像素110包括红色子像素、绿色子像素和蓝色子像素中的一种。每个像素组12包括两个子像素模块14时，与第一条扫描线连接的第一开关电路122所连接的子像素110包括位于第一行的绿色子像素的全部，以及位于第一行的红色子像素的一半。

在一些实施例中，每个子像素110包括红色子像素、绿色子像素和蓝色子像素中的一种。每个像素组12包括三个子像素模块14时，与第一条扫描线连接的第一开关电路122所连接的子像素110为绿色子像素。

在一些实施例中，与第一条扫描线连接的第一开关电路122所连接的子像素110间隔排布。

在一些实施例中，扫描线140包括第二条扫描线，第二条扫描线是阵列基板10工作时第二个输出扫描信号的扫描线140，开关电路120还包括与第二条扫描线连接的第二开关电路124。每个第二开关电路124均包括多个晶体管。每个第二开关电路124中的多个晶体管的控制极均与第二条扫描线连接，每个第二开关电路124中的多个晶体管的第一极均连接至同一条数据线130，每个第二开关电路124中的多个晶体管的第二极均连接至第二开关电路124对应的子像素110。

在一些实施例中，第二开关电路124中晶体管的个数小于第一开关电路122中晶体管的个数。

在一些实施例中，第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比。

在一些实施例中，第一开关电路122中的多个晶体管的沟道长度均与第二开关电路124中晶体管的沟道长度相等，第一开关电路122中的至少一个晶体管的沟道宽度大于第二开关电路124中晶体管的沟道宽度；或，

第一开关电路122中的多个晶体管的沟道宽度均与第二开关电路124中晶体管的沟道宽度相等，第一开关电路122中的至少一个晶体管的沟道长度小于第二开关电路124中晶体管的沟道长度。

在一些实施例中，开关电路120包括与第三条扫描线至最后一条扫描线连接的第三开关电路126，每个第三开关电路126均包括一个晶体管，每个第三开关电路126中的晶体管的控制极均与一条扫描线140连接，每个第三开关电路126中的晶体管的第一极与一条数据线130连接，每个第三开关电路126中的晶体管的第二极连接至第三开关电路126对应的子像素110。第三条扫描线是阵列基板10工作时第三个输出扫描信号的扫描线140。最后一条扫描线是指阵列基板10工作时最后一个输出扫描信号的扫描线140。

在本申请实施例中，显示面板20包括如上述实施例中的阵列基板10。阵列基板10包括N×M个像素组12。每个像素组12包括至少一个子像素模块14，每个子像素模块14包括开关电路120以及与开关电路120连接的子像素110。其中，每个子像素模块14中的开关电路120连接一条数据线130，每个子像素模块14中的开关电路120连接一条扫描线140，且连接至同一条数据线130的多个开关电路120所连接的扫描线140不同。该阵列基板10中，与第一条扫描线连接的开关电路120为第一开关电路122，每个第一开关电路122均包括多个晶体管。每个第一开关电路122中的多个晶体管的控制极均与第一条扫描线连接，每个第一开关电路122中的多个晶体管的源极均连接至同一条数据线130，每个第一开关电路122中的多个晶体管的漏极均连接至该第一开关电路122对应的子像素110。如此，当第一条扫描线输出扫描信号，数据线130对第一开关电路122对应的子像素110进行充电时，每一子像素110均可通过对应的第一开关电路122中的多个晶体管同时获取电信号，从而提升第一开关电路122对应的子像素110的充电量，进而提高阵列基板10所应用的显示面板20中与第一条扫描线相连的子像素110的发光亮度，提升显示面板20的显示效果。

在本申请实施例中，第一行的绿色子像素对应的开关电路120的控制端与G1连接，如此，可以避免与第一条扫描线相连的子像素110发光亮度较暗的问题，提升阵列基板10应用的显示面板20的显示效果。与G1连接的子像素110间隔排布，可以从视觉效果上减弱与第一条扫描线相连的子像素110发光亮度较暗的问题。与第二条扫描线连接的第二开关电路124也包括多个并联的晶体管，可以避免随着显示面板20切换至高刷新率，每一条扫描线140的扫描时间变短，从而导致与G2连接的子像素110发光亮度也较暗的问题。第一开关电路122中晶体管的个数大于第二开关电路124中晶体管的个数，或，第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比，可以减小第一开关电路122对应的子像素110与第二开关电路124对应的子像素110的亮度差，从而提高阵列基板10所应用的显示面板20的显示效果。

实施例三：

本申请实施例还提供一种显示装置，包括如上述任意一个实施例中的显示面板20。

具体地，显示面板20包括阵列基板10，阵列基板10包括N×M个像素组12，N×M个像素组12呈N行M列排列。每个像素组12包括至少一个子像素模块14。子像素模块14包括开关电路120以及与开关电路120对应连接的子像素110。每个子像素模块14中的开关电路120连接一条数据线130，每个子像素模块14中的开关电路120连接一条扫描线140。位于同一行的不同像素组12中的开关电路120连接至不同的数据线130。位于不同行的像素组12中的开关电路连接至不同的扫描线140。连接至同一数据线130的多个开关电路120所连接的扫描线140不同。

扫描线140包括第一条扫描线，第一条扫描线是阵列基板10工作时第一个输出扫描信号的扫描线140。

开关电路120包括与第一条扫描线连接的第一开关电路122，每个第一开关电路122均包括多个晶体管。每个第一开关电路122中的多个晶体管的控制极均与第一条扫描线连接，每个第一开关电路122中的多个晶体管的第一极均连接至同一条数据线130，每个第一开关电路122中的多个晶体管的第二极均连接至与第一开关电路对应的子像素110。

在一些实施例中，每个子像素110包括红色子像素、绿色子像素和蓝色子像素中的一种。每个像素组12包括两个子像素模块14时，与第一条扫描线连接的第一开关电路122所连接的子像素110包括位于第一行的绿色子像素的全部，以及位于第一行的红色子像素的一半。

在一些实施例中，每个子像素110包括红色子像素、绿色子像素和蓝色子像素中的一种。每个像素组12包括三个子像素模块14时，与第一条扫描线连接的第一开关电路122所连接的子像素110为绿色子像素。

在一些实施例中，与第一条扫描线连接的第一开关电路122所连接的子像素110间隔排布。

在一些实施例中，扫描线140包括第二条扫描线，第二条扫描线是阵列基板10工作时第二个输出扫描信号的扫描线140，开关电路120还包括与第二条扫描线连接的第二开关电路124。每个第二开关电路124均包括多个晶体管。每个第二开关电路124中的多个晶体管的控制极均与第二条扫描线连接，每个第二开关电路124中的多个晶体管的第一极均连接至同一条数据线130，每个第二开关电路124中的多个晶体管的第二极均连接至第二开关电路124对应的子像素110。

在一些实施例中，第二开关电路124中晶体管的个数小于第一开关电路122中晶体管的个数。

在一些实施例中，第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比。

在一些实施例中，第一开关电路122中的多个晶体管的沟道长度均与第二开关电路124中晶体管的沟道长度相等，第一开关电路122中的至少一个晶体管的沟道宽度大于第二开关电路124中晶体管的沟道宽度；或，

第一开关电路122中的多个晶体管的沟道宽度均与第二开关电路124中晶体管的沟道宽度相等，第一开关电路122中的至少一个晶体管的沟道长度小于第二开关电路124中晶体管的沟道长度。

在一些实施例中，开关电路120包括与第三条扫描线至最后一条扫描线连接的第三开关电路126，每个第三开关电路126均包括一个晶体管，每个第三开关电路126中的晶体管的控制极均与一条扫描线140连接，每个第三开关电路126中的晶体管的第一极与一条数据线130连接，每个第三开关电路126中的晶体管的第二极连接至第三开关电路126对应的子像素110。第三条扫描线是阵列基板10工作时第三个输出扫描信号的扫描线140。最后一条扫描线是指阵列基板10工作时最后一个输出扫描信号的扫描线140。

在本申请实施例中，阵列基板10包括N×M个像素组12。每个像素组12包括至少一个子像素模块14，每个子像素模块14包括开关电路120以及与开关电路120连接的子像素110。其中，每个子像素模块14中的开关电路120连接一条数据线130，每个子像素模块14中的开关电路120连接一条扫描线140，且连接至同一条数据线130的多个开关电路120所连接的扫描线140不同。该阵列基板10中，与第一条扫描线连接的开关电路120为第一开关电路122，每个第一开关电路122均包括多个晶体管。每个第一开关电路122中的多个晶体管的栅极G均与第一条扫描线连接，每个第一开关电路122中的多个晶体管的源极均连接至同一条数据线130，每个第一开关电路122中的多个晶体管的漏极均连接至该第一开关电路122对应的子像素110。如此，当第一条扫描线输出扫描信号，数据线130对第一开关电路122对应的子像素110进行充电时，每一子像素110均可通过对应的第一开关电路122中的多个晶体管同时获取电信号，从而提升第一开关电路122对应的子像素110的充电量，进而提高阵列基板10所应用的显示面板中与第一条扫描线相连的子像素110的发光亮度，提升显示面板的显示效果。

在本申请实施例中，第一行的绿色子像素对应的开关电路120的控制端与G1连接，如此，可以避免与第一条扫描线相连的子像素110发光亮度较暗的问题，提升阵列基板10应用的显示面板的显示效果。与G1连接的子像素110间隔排布，可以从视觉效果上减弱与第一条扫描线相连的子像素110发光亮度较暗的问题。与第二条扫描线连接的第二开关电路124也包括多个并联的晶体管，可以避免随着显示面板切换至高刷新率，每一条扫描线140的扫描时间变短，从而导致与G2连接的子像素110发光亮度也较暗的问题。第一开关电路122中晶体管的个数大于第二开关电路124中晶体管的个数，或，第一开关电路122中至少一个晶体管的沟道宽长比大于第二开关电路124中至少一个晶体管的沟道宽长比，可以减小第一开关电路122对应的子像素110与第二开关电路124对应的子像素110的亮度差，从而提高阵列基板10所应用的显示面板的显示效果。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (7)

1.一种阵列基板，包括：N×M个像素组，所述N×M个像素组呈N行M列排列；

所述像素组包括至少一个子像素模块，所述子像素模块包括开关电路以及与所述开关电路对应连接的子像素，每个所述子像素模块中的所述开关电路连接一条数据线，每个所述子像素模块中的所述开关电路连接一条扫描线；位于同一行的不同所述像素组中的所述开关电路连接至不同的数据线，位于不同行的所述像素组中的所述开关电路连接至不同的扫描线；连接至同一数据线的多个所述开关电路所连接的扫描线不同；

所述扫描线包括第一条扫描线、第二条扫描线、第三条扫描线和最后一条扫描线，所述第一条扫描线是阵列基板工作时第一个输出扫描信号的扫描线，所述第二条扫描线是阵列基板工作时第二个输出扫描信号的扫描线，所述第三条扫描线是阵列基板工作时第三个输出扫描信号的扫描线，所述最后一条扫描线是所述阵列基板工作时最后一个输出扫描信号的扫描线；

其特征在于，所述开关电路包括与所述第一条扫描线连接的第一开关电路、与所述第二条扫描线连接的第二开关电路，以及与所述第三条扫描线至所述最后一条扫描线连接的第三开关电路，每个所述第一开关电路均包括多个晶体管，每个所述第一开关电路中的多个晶体管的控制极均与所述第一条扫描线连接，每个所述第一开关电路中的多个晶体管的第一极均连接至同一条数据线，每个所述第一开关电路中的多个晶体管的第二极均连接至所述第一开关电路对应的子像素；每个所述第二开关电路均包括一个或多个晶体管，且所述第二开关电路中晶体管的个数小于所述第一开关电路中晶体管的个数，每个所述第二开关电路中的晶体管的控制极均与所述第二条扫描线连接，每个所述第二开关电路中的晶体管的第一极均连接至同一条数据线，每个所述第二开关电路中的晶体管的第二极均连接至所述第二开关电路对应的所述子像素；每个所述第三开关电路均包括一个晶体管，每个所述第三开关电路中的晶体管的控制极均与一条扫描线连接，每个所述第三开关电路中的晶体管的第一极与一条数据线连接，每个所述第三开关电路中的晶体管的第二极连接至所述第三开关电路对应的子像素。

2.如权利要求1所述的阵列基板，其特征在于，每个所述子像素包括红色子像素、绿色子像素和蓝色子像素中的一种，所述像素组包括两个所述子像素模块时，与所述第一条扫描线连接的第一开关电路所连接的子像素包括位于第一行的绿色子像素的全部，以及位于第一行的红色子像素的一半。

3.如权利要求1所述的阵列基板，其特征在于，每个所述子像素包括红色子像素、绿色子像素和蓝色子像素中的一种，所述像素组包括三个所述子像素模块时，与所述第一条扫描线连接的第一开关电路所连接的子像素为所述绿色子像素。

4.如权利要求2或3所述的阵列基板，其特征在于，与所述第一条扫描线连接的所述第一开关电路所连接的子像素间隔排布。

5.如权利要求1所述的阵列基板，其特征在于，所述第一开关电路中至少一个晶体管的沟道宽长比大于所述第二开关电路中至少一个晶体管的沟道宽长比。

6.如权利要求5所述的阵列基板，其特征在于，所述第一开关电路中的多个晶体管的沟道长度均与所述第二开关电路中晶体管的沟道长度相等，所述第一开关电路中的至少一个晶体管的沟道宽度大于所述第二开关电路中晶体管的沟道宽度；或，

所述第一开关电路中的多个晶体管的沟道宽度均与所述第二开关电路中晶体管的沟道宽度相等，所述第一开关电路中的至少一个晶体管的沟道长度小于所述第二开关电路中晶体管的沟道长度。

7.一种显示面板，其特征在于，包括：彩膜基板、液晶层和如权利要求1至6任意一项所述的阵列基板；

所述阵列基板与所述彩膜基板相对设置，所述液晶层位于所述阵列基板与所述彩膜基板之间。

Images