CN107037654A - 一种像素驱动电路及阵列基板、显示面板 - Google Patents

Abstract

本申请公开了一种像素驱动电路及阵列基板、显示面板。该像素驱动电路包括数据线、扫描线、第一像素电极和至少两个第一开关；该至少两个第一开关的各自输入端均连接数据线，该至少两个第一开关的各自输出端均连接同一个第一像素电极，至少两个第一开关的各自控制端均连接扫描线，以加快第一像素电极的充电过程，从而改善因第一像素电极充电不足引起的显示画面显示质量下降的问题。

Description

一种像素驱动电路及阵列基板、显示面板

技术领域

本申请涉及显示面板技术领域，特别是涉及一种像素驱动电路及阵列基板、显示面板。

背景技术

随着显示技术的发展，人们对液晶显示面板的高清和逼真的显示画面的需求越来越普遍，特别是3D显示技术的高逼真画面越来越受到影视观众的喜爱。在以开关，如薄膜晶体管(Thin Film Transistor，TFT)等驱动的液晶显示面板技术中，帧频是每秒驱动显示画面的帧数量，帧频越大代表单位时间内能显示越多的画面，画面显示也就越流畅。

但随着帧频的增大，开关对像素电极的充电时间会相应减少，会导致像素电极充电不足的问题，从而导致显示画面的显示质量降低，很大程度上制约着液晶显示面板的发展及应用。

本申请的发明人在长期的研发中发现，在目前现有技术中，为解决高帧频显示时，像素电极充电不足的问题，一般采用两种技术方案：一种是通过降低RC延时，以提高充电速度，具体可以通过增大金属铜膜层厚度和金属铜线宽以降低阻抗和电容来降低RC延时，但该方法会增加成本，且会增加液晶显示面板的非显示区的尺寸或液晶显示面板的厚度；另一种是在高帧频扫描周期内提高像素电极充电能力，可以通过采用具有高载流子迁移率材料的开关对像素电极进行充电。但目前的高载流子迁移率材料的应用在技术上的存在较多难点，尚不能普遍使用。

发明内容

本申请主要解决的技术问题是提供一种像素驱动电路及阵列基板、显示面板，以加快对像素电极的充电过程，从而提高显示画面的显示质量。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种像素驱动电路。所述像素驱动电路包括所述至少两个第一开关的各自输入端均连接所述数据线，所述至少两个第一开关的各自输出端均连接同一个所述第一像素电极，所述至少两个第一开关的各自控制端均连接所述扫描线，以加快所述第一像素电极的充电过程。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板。所述阵列基板包括多个成矩阵排列的像素驱动电路；所述驱动电路为上述像素驱动电路；其中，同一列像素驱动电路共用同一条所述数据线，同一行像素驱动电路共用同一条所述扫描线；或同一行像素驱动电路共用同一条所述数据线，同一列像素驱动电路共用同一条所述扫描线。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种显示面板。所述显示面板包括第一基板、第二基板及液晶层；所述第一基板和/或第二基板为上述阵列基板；其中，液晶层位于所述第一基板及所述第二基板之间。

本申请实施例的有益效果是：区别于现有技术，本申请实施例像素驱动电路包括数据线、扫描线、第一像素电极和至少两个第一开关；至少两个第一开关的各自输入端均连接数据线，各自控制端均连接扫描线，各自输出端均连接同一个第一像素电极。申请实施例通过该至少两个第一开关给该第一像素电极充电，能够加快对该第一像素电极的充电过程，进而能够提高显示画面的显示质量。

附图说明

图1是本申请像素驱动电路一实施例的电路示意图；

图2是图1实施例的结构示意图；

图3是图2实施例中TFT导电沟道的结构示意图；

图4A是本申请像素驱动电路另一实施例的电路示意图；

图4B是图4A实施例的结构示意图；

图5是本申请阵列基板一实施例的结构示意图；

图6是本申请显示面板的一实施例的结构示意图。

具体实施方式

请参阅图1，图1是本申请像素驱动电路一实施例的电路示意图。本实施例包括数据线Data、扫描线Scan、第一像素电极101和至少两个第一开关T1、T2；至少两个第一开关T1、T2的各自输入端102、103均连接数据线Data，至少两个第一开关T1、T2的各自输出端104、105均连接同一个第一像素电极101，至少两个第一开关T1、T2的各自控制端106、107均连接扫描线Scan，以加快第一像素电极101的充电过程。

为满足用户对画面显示流畅性的越来越高的要求，画面显示的帧频也越来越大，像素扫描信号周期越来越小，像素得到的扫描信号持续驱动时间越来越小，相应的像素电极充电时间也越来越短，极易导致像素电极充电不足，从而导致显示画面的显示质量下降，甚至不能正常显示。

本实施例采用增加与第一像素电极101连接的第一开关T1、T2的数量来加快第一像素电极101的充电过程，第一开关T1、T2的数量越多，第一像素电极101的充电过程就越快，因此，能够解决第一像素电极101充电不足的问题，从而适应画面显示的帧频越来越大的趋势。

区别于现有技术，本实施例将至少两个第一开关T1、T2的各自输入端102、103均连接数据线Data，至少两个第一开关T1、T2的各自输出端104、105均连接同一个第一像素电极101，至少两个第一开关T1、T2的各自控制端106、107均连接扫描线Scan，在扫描线Scan提供的扫描信号驱动下，使得与第一像素电极101连接的至少两个第一开关T1、T2均给第一像素电极101充电，能够加快第一像素电极101的充电过程，从而能够提高显示画面的显示质量。

在一个应用场景中，本实施例的至少两个第一开关T1、T2的各自输入端连接同一数据线Data，至少两个第一开关T1、T2的各自控制端连接同一扫描线Scan，以使至少两个第一开关T1、T2同时给第一像素电极101充电，最大限度的加开充电过程。

可选地，本实施的各第一开关均为TFT。其中，第一开关的控制端为TFT的栅极，输入端为TFT的源极，输出端为TFT的漏极，当然，在另一实施例中，第一开关的输入端为TFT的漏极，输出端为TFT的源极。在又一实施例中，第一开关也可以是其它具有开关功能的电子元器件，如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)等。

具体地，请参阅图2，图2是图1实施例的结构示意图。从图2中可以看出，至少两个TFT的栅极201、202与扫描线Scan同层设置，且均与连接扫描线Scan在一起；该至少两个TFT的源极203、204与数据线Data同层设置，且均与数据线Data连接在一起；该至少两个TFT的漏极205、206均与第一像素电极207连接，且该至少两个TFT的漏极205、206均与第一像素电极207同层或非同层设置，当扫描线Scan提供的扫描信号驱动至少两TFT工作时，数据线Data提供的数据电压经过该至少两TFT同时给第一像素电极207充电，以加快第一像素电极207充电的充电过程。

可选地，本实施例的TFT为非晶硅TFT。当然，在其它实施例中，可采用非晶氧化铟镓锌材料代替非晶硅材料。

请参阅图3，图3是图2实施例中TFT的导电沟道的结构示意图。非晶硅TFT对第一像素电极101的充电速度很大程度上取决于非晶硅TFT的载流子的迁移率μ，μ与其导电沟道的宽长比W/L有关，W/L越大，μ越大。从图3中可以看出，在上述实施例的至少两个第一开关与第一像素电极的设置方式可以增加用于迁移载流子的导电沟道的宽度W。若各第一开关的导电沟道尺寸一致，则N个第一开关的导电沟道的载流子的迁移率的和为N*μ，该N个第一开关给第一像素电极的充电速度加快N倍，整个像素电极的充电过程将加快N倍。

可选地，请参阅图4A，图4A是本申请像素驱动电路另一实施例的电路示意图；图4B是图4A实施例的结构示意图。本实施例在上述实施例的基础上进一步包括第二像素电极401及至少两个第二开关T3、T4；至少两个第二开关T3、T4的各自控制端402、403均连接扫描线Scan，第二开关T3的输入端404连接数据线Data，第二开关T3的输出端405连接第二像素电极401，第二开关T4的输入端406连接第二开关T3的输出端405，以拉低第二像素电极401的像素电压。

在一个应用场景中，第二开关T4的输入端408连接一公共电极Com。

为增加液晶显示面板的视角，可以在同一个像素内设置具有两种不同像素电压的第一像素电极407及第二像素电极401，本实施例的第一像素电极407已经在上述实施例中进行了详细的叙述，这里不重复。本实施例的第二开关T3为第二像素电极401提供充电，以提供像素电压，而为实现第一像素电极407与第二像素电极401的具有不同的像素电压，本实施例利用第二开关T4来拉低第二像素电极401的像素电压。具体地，第二开关T4导通时，会有一部分第二开关T3输出端405的输出电压，即第二像素电极401的像素电压经第二开关T4分压到与第二开关T4的输出端连接的公共电极Com，从而使第二像素电极401的像素电压降低。

可选地，本实施例中，第一像素电极407及第二像素电极401共同为一像素提供像素电压；且第一像素电极407为该像素的主像素电极。

当然，在另一实施例中，可以采用利用多个第二像素电极，同时设置各第二像素电极具有不同的像素电压，以更进一步的增大液晶显示面板的视角；在又一实施例中，还可以给每个第二素电极设置第一开关以加快其充电过程。

可选地，本实施例进一步包括第一存储电容C1及第二存储电容C2；第一存储电容C1及第二存储电容C2分别与第一像素电极407及第二像素电极401连接，分别用于存储像素驱动电路对第一像素电极407及第二像素电极401的充电电荷，以使在第一开关T1、T2及第二开关T3截止后，再次导通前，分别给第一像素电极407及第二像素电极401提供像素电压，使像素正常工作。

可选地，本实施例的至少两个第二开关T3、T4为TFT，关于TFT的结构与工作原理这例不重复介绍。且本实施例的各层设置与图2实施例类似，这不不重复叙述。

可选地，本实施例中扫描线Scan提供的扫描信号的频率大于120Hz，即帧频大于120Hz。在液晶显示技术领域，通常将大于120Hz的帧频定义为高帧频，高帧频驱动显示的应用有助于更好满足影视观众对画面流畅性的需求。

请参阅图5，图5是本申请阵列基板一实施例的结构示意图。本实施例包括多个成矩阵排列的像素驱动电路501；像素驱动电路的具体结构及工作原理已经在上述实施例中进行了详细的叙述，这里不重复。

其中，同一列像素驱动电路501共用同一条数据线Data，同一行像素驱动电路501共用同一条扫描线Scan。当然，在其它实施例中，同一行像素驱动电路501可共用同一条数据线Data，同一列像素驱动电路501可共用同一条扫描线Scan。

区别于现有技术，本实施例的像素驱动电路501利用至少两个第一开关T1、T2给第一像素电极充电，能够加快该第一像素电极的充电过程，从而能够提高显示画面的显示质量。

请参阅图6，图6是本申请显示面板的一实施例的结构示意图。本实施例包括第一基板601、第二基板602及液晶层603；第一基板601和/或第二基板602为上述实施例的阵列基板；其中，液晶层603位于第一基板601及第二基板602之间，且在第一基板601及第二基板602的控制下调节背光的透过率。

阵列基板的结构及工作原理及流程已在上述实施例中进行了详细的叙述，这里也不重复。

区别于现有技术，本实施例的阵列基板的像素驱动电路利用至少两个第一开关给第一像素电极充电，能够加快该第一像素电极的充电过程，从而能够提高显示画面的显示质量。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：

数据线、扫描线、第一像素电极和至少两个第一开关；

所述至少两个第一开关的各自输入端均连接所述数据线，所述至少两个第一开关的各自输出端均连接同一个所述第一像素电极，所述至少两个第一开关的各自控制端均连接所述扫描线，以加快所述第一像素电极的充电过程。

2.根据权利要求1所述的像素驱动电路，其特征在于，

进一步包括第二像素电极及至少两个第二开关；所述至少两个第二开关的各自控制端均连接所述扫描线，所述一第二开关的输入端连接所述数据线，输出端连接所述第二像素电极，所述另一第二开关的输入端连接所述一第二开关的输出端，以拉低所述第二像素电极的像素电压。

3.根据权利要求2所述的像素驱动电路，其特征在于，

所述第一像素电极及所述第二像素电极共同为所述像素提供像素电压；且所述第一像素电极为所述像素的主像素电极。

4.根据权利要求2所述的像素驱动电路，其特征在于，

进一步包括：第一存储电容及第二存储电容；

所述第一存储电容及所述第二存储电容分别与所述第一像素电极及所述第二像素电极连接，分别用于存储所述像素驱动电路对所述第一像素电极及所述第二像素电极的充电电荷。

5.根据权利要求2所述的像素驱动电路，其特征在于，

所述第一、第二、第三及第四开关均为薄膜晶体管，所述控制端为所述薄膜晶体管的栅极，所述输入端为所述薄膜晶体管的漏极与源极中的一者，所述输出端为所述薄膜晶体管的漏极与源极中的另一者。

6.根据权利要求5所述的像素驱动电路，其特征在于，

所述薄膜晶体管为非晶硅薄膜晶体管。

7.根据权利要求5所述的像素驱动电路，其特征在于，

改变所述薄膜晶体管的导电沟道的宽长比，以加快所述第一、第二像素电极的充电过程。

8.根据权利要求1所述的像素驱动电路，其特征在于，

所述扫描线提供的扫描信号的频率大于120Hz。

9.一种阵列基板，其特征在于，包括：

多个成矩阵排列的像素驱动电路；所述驱动电路为权利要求1至8任一项所述的像素驱动电路；

其中，同一列像素驱动电路共用同一条所述数据线，同一行像素驱动电路共用同一条所述扫描线；或同一行像素驱动电路共用同一条所述数据线，同一列像素驱动电路共用同一条所述扫描线。

10.一种显示面板，其特征在于，包括：

第一基板、第二基板及液晶层；所述第一基板和/或第二基板为权利要求9所述的阵列基板；

其中，液晶层位于所述第一基板及所述第二基板之间。