CN106601204A - 阵列基板及其驱动方法、显示装置 - Google Patents

Abstract

一种阵列基板及其驱动方法、显示装置，所述阵列基板包括：多条扫描线和多条数据线，所述扫描线与数据线交叉限定出多个像素单元，每个像素单元包括多个串联的薄膜晶体管和像素电极，所述多个串联的薄膜晶体管的栅极分别与不同的扫描线电连接，所述像素电极通过所述多个串联的薄膜晶体管与数据线电连接；源极驱动电路；以及栅极驱动电路；其中将相邻两次数据电压信号写入像素单元的时间间隔包括第一时间段和第二时间段，在第一时间段，使所述源极驱动电路输入的数据电压信号写入像素电极，在所述第二时间段，使每个薄膜晶体管至少开启一次，且多个串联的薄膜晶体管不能同时处于开启状态。本发明实施例的阵列基板能够降低功耗、减小TFT的特性漂移。

Description

阵列基板及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示装置。

背景技术

近年来，液晶显示装置在计算机、智能电话、手机、汽车导航装置、电子书等信息终端中广泛应用，液晶显示器包含多种类型，其中薄膜晶体管(Thin Film Transistor,TFT)液晶显示器因其适用温度范围宽、制造技术自动化程度高、易于集成化、环保特性良好等优点，正逐渐成为一种主流的显示产品。如何降低薄膜晶体管液晶显示装置的功耗、提升显示画面质量成为目前的研究热点。

随着液晶显示技术的发展，出现的一种能够降低液晶显示装置的功耗的方法是低频间歇驱动技术，即显示装置的驱动电路分别设置有对扫描线进行扫描以进行控制信号电压写入的驱动时间段、以及使所有扫描线成为非扫描状态而中止写入的中止时间段，在中止时间段内不向扫描线驱动电路和/或数据线驱动电路提供信号，使扫描线驱动电路和/或数据线驱动电路的动作停止，以此达到降低液晶显示装置的功耗的目的，这种带有中止驱动的技术也被称为“低频驱动”或者“间歇驱动”。

低频驱动技术虽然能够显著地降低功耗，但是在中止时间段内薄膜晶体管长时间处于电平不变的保持阶段，会引起TFT特性偏移，影响液晶显示装置的显示质量。因此，需要一种既能降低功耗、同时又能提高显示画面质量的驱动方法。

发明内容

本发明解决的技术问题是降低显示装置的功耗、以及提高显示装置的显示质量。

如背景技术所述，现有的低频驱动技术会引起薄膜晶体管的特性偏移。经发明人研究发现，原因在于：在薄膜晶体管的非晶硅与SiNx的界面上通常存在较多缺陷，长时间的加偏压会导致a-Si与SiNx界面上积累电荷，这部分电荷形成的电场会与栅极电压叠加导致阈值电压(Vth)等漂移，即为TFT特性漂移。TFT特性漂移的现象在低频区尤其明显，例如当采用1Hz驱动时，TFT受到低电压偏置的时间是采用60Hz驱动产品时偏置时间的60倍，使得TFT特性更容易发生漂移，影响显示质量。

为解决上述技术问题，本发明实施例提供一种阵列基板及其驱动方法、显示装置。所述阵列基板包括：多条扫描线、以及与所述多条扫描线绝缘相交的多条数据线，所述扫描线与所述数据线交叉限定出多个呈阵列排布的像素单元，每个像素单元包括多个串联的薄膜晶体管和像素电极，所述多个串联的薄膜晶体管的栅极分别与不同的扫描线电连接，所述像素电极通过所述多个串联的薄膜晶体管与所述数据线电连接；源极驱动电路，用于向所述多条数据线输入数据电压信号；以及栅极驱动电路，用于向所述多条扫描线输入扫描电压信号使所述数据电压信号写入所述多个像素单元；其中，将相邻两次数据电压信号写入所述多个像素单元的时间间隔为一个周期，每个周期包括第一时间段和第二时间段，在所述第一时间段，所述栅极驱动电路用于向所述多条扫描线输入第一扫描电压信号，使所述每个像素单元的所述多个串联的薄膜晶体管的开启时间至少部分重叠，使所述源极驱动电路输入的所述数据电压信号通过所述数据线写入所述像素电极，在所述第二时间段，所述栅极驱动电路用于向所述多条扫描线输入第二扫描电压信号，使所述每个像素单元的每个薄膜晶体管至少开启一次，且所述每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，所述像素电极的电压保持不变。

可选地，所述多个像素单元呈M行N列的阵列排布，所述每个像素单元包括L个串联的薄膜晶体管，分别与L条扫描线电连接。

可选地，每行像素单元与L条扫描线电连接，不同行的像素单元与不同的扫描线电连接，扫描线的总数目为M·L，每列像素单元与同一条数据线电连接，数据线的总数目为N。

可选地，所述每个像素单元包括两个串联的薄膜晶体管：第一薄膜晶体管和第二薄膜晶体管，每列像素单元的所有第一薄膜晶体管的源极与一条数据线电连接，所述每个像素单元的第一薄膜晶体管的漏极与所述每个像素单元的第二薄膜晶体管的源极电连接，所述每个像素单元的第二薄膜晶体管的漏极分别与不同的像素电极电连接。

可选地，每行像素单元的所有第一薄膜晶体管的栅极电连接至第一扫描线，每行像素单元的所有第二薄膜晶体管的栅极电连接至第二扫描线，不同行的像素单元分别电连接不同的扫描线，扫描线的总数目为2M。

可选地，每行像素单元的所有第一薄膜晶体管的栅极电连接至该行的第一扫描线，每行像素单元的所有第二薄膜晶体管的栅极电连接至该行的第二扫描线，任一行像素单元的第一扫描线与前一行像素单元的第二扫描线电连接，任一行像素单元的第二扫描线与后一行像素单元的第一扫描线电连接，扫描线的总数目为M+1。

可选地，所述栅极驱动电路包括：第一栅极驱动电路，与所述多条扫描线电连接，用于在所述第一时间段向所述多条扫描线输入所述第一扫描电压信号；以及第二栅极驱动电路，包括与所述多条扫描线电连接的多个驱动晶体管，用于在所述第二时间段向所述多条扫描线输入所述第二扫描电压信号，所述多个驱动晶体管的源极与同一条数据驱动线电连接，漏极分别与所述多条扫描线电连接，所述多个驱动晶体管分为L组驱动晶体管，所述L组驱动晶体管的栅极分别与L条扫描驱动线电连接，每组驱动晶体管的栅极与同一条扫描驱动线电连接，且每个像素单元的所述L个串联的薄膜晶体管分别通过L条扫描线与L组驱动晶体管电连接。

可选地，所述第二栅极驱动电路还包括数据信号输入端和第三栅极驱动电路，其中所述数据信号输入端用于为所述同一条数据驱动线提供数据电压信号，所述第三栅极驱动电路用于为所述L条扫描驱动线提供第三扫描电压信号。

可选地，在所述第二时间段，所述第二栅极驱动电路向所述多条扫描线输入所述第二扫描电压信号包括：所述数据信号输入电路用于连续输入第二电平信号，所述第三栅极驱动电路用于通过所述L条扫描驱动线分别向所述L组驱动晶体管输入第三扫描电压信号，使每组驱动晶体管至少开启一次，且所述L组驱动晶体管不能同时处于开启状态，将所述第二电平信号输入与开启的一组驱动晶体管电连接的多条扫描线。

可选地，所述第三栅极驱动电路用于通过所述L条扫描驱动线向所述L组驱动晶体管输入第三扫描电压信号包括：在所述第二时间段，向每条扫描驱动线输入至少一次第三电平信号，所述L条扫描驱动线输入的第三电平信号在时域上无共同重叠的区域。

可选地，所述第三电平的绝对值大于等于所述L组驱动晶体管的阈值电压的绝对值。

相应地，本发明实施例还提供一种显示装置，包括所述阵列基板。

可选地，本发明实施例还提供一种驱动方法，用于驱动所述阵列基板。所述驱动方法包括：将输入所述数据线的相邻两次数据电压信号写入所述多个像素单元的时间间隔为一个周期，每个周期包括第一时间段和第二时间段；在所述第一时间段，向所述多条扫描线输入第一扫描电压信号，使每个所述像素单元的所述多个串联的薄膜晶体管的开启时间至少部分重叠，输入所述数据线的数据电压信号写入所述像素电极；以及在所述第二时间段，向所述多条扫描线输入第二扫描电压信号，使所述像素单元的每个薄膜晶体管至少开启一次，且每个所述像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，所述像素电极的电压保持不变。

可选地，在所述第一时间段内，向所述多条扫描线输入所述第一扫描电压信号的方法包括：通过所述多条扫描线逐行向所述像素单元输入第一电平信号，且同一行像素单元中与所述多个串联的薄膜晶体管分别电连接的多条扫描线，在输入所述第一电平信号的时域上有共同重叠的区域，在所述共同重叠的区域内，每行像素单元中的所有薄膜晶体管同时处于开启状态，所述数据电压信号写入每行像素单元的像素电极。

可选地，在所述第二时间段内，向所述多条扫描线输入所述第二扫描电压信号包括：通过所述多条扫描线逐行向所述像素单元输入第二电平信号，且同一行像素单元中与所述多个串联的薄膜晶体管电连接的多条扫描线，在输入所述第二电平信号的时域上无共同重叠的区域，每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态。

可选地，所述每个像素单元包括L个串联的薄膜晶体管，所述多条扫描线分为L组，所述L个串联的薄膜晶体管分别与所述L组扫描线电连接，每组扫描线与多行像素单元电连接，在所述第二时间段内，向所述多条扫描线输入所述第二扫描电压信号的方法包括：向每组扫描线分别输入第二电平信号，同一组扫描线输入的第二电平信号在时域上完全重叠，不同组扫描线输入的第二电平信号在时域上无共同重叠的区域，使与同一组扫描线电连接的所述多行像素单元中的多个薄膜晶体管能够同时开启，且与不同组扫描线电连接的每个像素单元的所述L个串联的薄膜晶体管不能同时处于开启状态。

可选地，所述第二电平的绝对值大于等于所述薄膜晶体管的阈值电压的绝对值且小于所述第一电平的绝对值。

可选地，在所述第一时间段内，向每条扫描线输入所述第一电平的次数为一次，在所述第二时间段内，向每条扫描线输入所述第二电平的次数大于等于一次。

可选地，所述每个像素单元包括两个串联的薄膜晶体管，分别与两条扫描线电连接，在所述第一时间段内，向所述两条扫描线输入的所述第一电平信号的持续时间均为a，向所述两条扫描线输入的第一电平信号的上升沿之间的时间间隔为b，其中0≤b＜a/2。

可选地，所述第一时间段小于所述第二时间段。

可选地，所述第一时间段为1/K，其中K取值范围是30Hz～70Hz。

可选地，所述每个周期为1/S，其中S取值范围是0.5Hz～45Hz。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例的阵列基板，在所述第一时间段，由所述栅极驱动电路向多条扫描线输入第一扫描电压信号，使所述每个像素单元的多个串联的薄膜晶体管的开启时间至少部分重叠，能够使所述数据电压信号写入所述像素电极，以完成刷帧；而在所述第二时间段内，由所述栅极驱动电路向所述多条扫描线输入第二扫描电压信号，使所述每个像素单元的每个薄膜晶体管至少开启一次，即使每个薄膜晶体管至少完成一次电压跳变，能够减弱TFT因长时间处于电平保持阶段而引起的特性漂移；此外，在所述第二时间段内，由于每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，因此避免了薄膜晶体管在完成电压跳变时数据电压信号经由数据线写入像素电极。

进一步地，所述栅极驱动电路包括第一栅极驱动电路和第二栅极驱动电路，所述第二栅极驱动电路包括与所述多条扫描线电连接的多个驱动晶体管，通过设置第三栅极驱动电路和数据信号输入电路，实现在第二时间段将所述第二扫描电压信号输入多条扫描线，本发明实施例的阵列基板可以通过控制额外增加的驱动晶体管给每个像素单元包含的薄膜晶体管提供电压跳变信号，能够进一步降低功耗、减弱TFT的特性漂移。

进一步地，每行像素单元的所有第一薄膜晶体管的栅极电连接至该行的第一扫描线，每行像素单元的所有第二薄膜晶体管的栅极电连接至该行的第二扫描线，任一行像素单元的第一扫描线与前一行像素单元的第二扫描线电连接，任一行像素单元的第二扫描线与后一行像素单元的第一扫描线电连接，即本发明实施例的阵列基板通过使相邻两行的像素单元具有一条共用的扫描线，能够使扫描线的数目将近减半，更进一步地降低了功耗、且简化了驱动电路。

本发明实施例的显示装置，由于包含所述阵列基板，因此也能够降低所述显示装置的功耗、降低TFT的特性漂移、及提高显示质量。

本发明实施例的驱动方法，通过分别设置第一时间段和第二时间段，在所述第一时间段内，将数据电压信号写入像素电极，而在第二时间段内，所述像素电极的电压保持不变，从而提供一种低频间歇驱动的方法，能够显著地降低阵列基板的功耗；其中，在所述第一时间段内，通过输入所述第一扫描电压信号，使每个像素单元的多个串联的薄膜晶体管的开启时间至少部分重叠，能够使数据线的数据电压信号写入所述像素电极；在所述第二时间段内，通过向所述多条扫描线输入第二扫描电压信号，使所述像素单元的每个薄膜晶体管至少开启一次，即使每个薄膜晶体管至少完成一次电压跳变，能够降低TFT因长时间处于电平保持阶段而引起的特性漂移；此外，在所述第二时间段，每个所述像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，因而能够确保TFT在电压跳变时数据电压信号无法写入像素电极。

附图说明

图1是本发明一个实施例的阵列基板的结构示意图；

图2是本发明一个实施例的阵列基板的驱动方法的示意图；

图3是本发明另一个实施例的阵列基板的结构示意图；

图4是本发明另一个实施例的阵列基板的驱动方法的示意图；

图5是本发明另一个实施例的阵列基板的结构示意图；

图6是本发明另一个实施例的阵列基板的驱动方法的示意图；

图7是本发明图5所示的阵列基板的每个子像素单元中两个串联的薄膜晶体管的栅极电压信号的示意图；以及

图8是本发明另一个实施例的阵列基板的结构示意图。

具体实施方式

本发明实施例提供一种阵列基板及其驱动方法、和显示装置，下面结合附图对本发明的实施例加以详细的说明。

参考图1，图1是本发明一个实施例的阵列基板的结构示意图，所述阵列基板10包括：多条扫描线G、多条数据线S、所述多条扫描线G与所述多条数据线S交叉限定出的多个呈阵列排布的像素单元101、源极驱动电路105以及栅极驱动电路106。其中，每个像素单元101包括多个串联的薄膜晶体管102和像素电极103，所述多个串联的薄膜晶体管102中每个薄膜晶体管的栅极分别与不同的扫描线G电连接，所述像素电极103通过所述多个串联的薄膜晶体管102与所述多条数据线S电连接。

在一些实施例中，所述阵列基板10包括呈M行N列排布的多个像素单元101，每个像素单元101包括两个串联的薄膜晶体管：第一薄膜晶体管102a和第二薄膜晶体管102b，每列像素单元101的所有第一薄膜晶体管102a的源极与同一条数据线电连接，所述每个像素单元101的第一薄膜晶体管102a的漏极与所述每个像素单元101的第二薄膜晶体管102b的源极电连接，所述每个像素单元101的第二薄膜晶体管102b的漏极分别与不同的像素电极103电连接。

从第1行至第M行，每行像素单元101的所有第一薄膜晶体管102a的栅极分别电连接至第一扫描线G1，G3，…，G2M-3，G2M-1，每行像素单元101的所有第二薄膜晶体管102b的栅极分别电连接至第二扫描线G2，G4，…，G2M-2,G2M，即每行像素单元101分别电连接至两条扫描线，不同行的像素单元101分别电连接不同的扫描线，因此扫描线G1，G2，G3，…，G2M的总数目为2M；从第1列至第N列，每列像素单元101均与同一条数据线电连接，因此数据线S1，S2，S3，…，SN的总数目为N。

所述源极驱动电路105用于向所述N条数据线S1～SN输入数据电压信号，所述栅极驱动电路106用于向所述2M条扫描线G1～G2M输入扫描电压信号，以使所述数据电压信号经由所述数据线S1～SN写入所述多个像素单元101。

下面结合图2，对图1所示的阵列基板10中的源极驱动电路105和栅极驱动电路106的功能加以说明。图2是本发明一个实施例的阵列基板的驱动方法的示意图，用于驱动如图1所示的阵列基板。

其中栅极驱动信号g1～g2M是所述栅极驱动电路106为所述2M条扫描线G1～G2M提供的扫描电压信号，源极驱动信号s1～sN是所述源极驱动电路105为所述N条数据线S1～SN提供的数据电压信号。

在一些实施例中，所述源极驱动电路105和栅极驱动电路106将相邻两次数据电压信号写入所述多个像素单元101的时间间隔为一个周期T，每个周期T包括第一时间段T1和第二时间段T2。

在所述第一时间段T1，所述栅极驱动电路106用于向所述2M条扫描线G1～G2M输入第一扫描电压信号，使所述每个像素单元101的两个串联的薄膜晶体管102的开启时间至少部分重叠，以使得所述源极驱动电路105输入的所述数据电压信号通过所述数据线S1～SN写入所述像素电极103。

所述每个像素单元101的所述两个串联的薄膜晶体管102的开启时间至少部分重叠包括：开启时间完全重叠或者开启时间部分重叠两种情况。其中开启时间完全重叠即所述两个串联的薄膜晶体管102同时开启、且同时关闭，在所述两个串联的薄膜晶体管102处于开启状态的时间段内，所述源极驱动电路105输入的所述数据电压信号通过所述数据线S1～SN写入所述像素电极103；开启时间部分重叠即所述两个串联的薄膜晶体管102非同时开启或非同时关闭，但所述两个串联的薄膜晶体管102具有共同处于开启状态的时间段，因此，在所述两个串联的薄膜晶体管102共同处于开启状态的时间段内，也能够使所述源极驱动电路105输入的所述数据电压信号通过所述数据线S1～SN写入所述像素电极103。

在所述第二时间段T2，所述栅极驱动电路106用于向所述2M条扫描线G1～G2M输入第二扫描电压信号，使所述每个像素单元101的第一薄膜晶体管102a和第二薄膜晶体管102b各自至少开启一次，且所述第一薄膜晶体管102a和第二薄膜晶体管102b不能同时处于开启状态，以免所述数据电压信号经由所述数据线写入所述像素电极103，以维持所述像素电极103的电压不变。

本实施例的阵列基板，在所述第一时间段T1，由所述栅极驱动电路106向所述多条扫描线G输入第一扫描电压信号，使所述每个像素单元101的两个串联的薄膜晶体管102的开启时间至少部分重叠，能够使数据电压信号写入所述像素电极103；而在所述第二时间段T2内，由所述栅极驱动电路106向所述多条扫描线G输入第二扫描电压信号，使所述每个像素单元101的每个薄膜晶体管至少开启一次，以使每个薄膜晶体管至少完成一次电压跳变，能够降低TFT因长时间处于电平保持阶段而引起的特性漂移，有利于提高显示质量；在所述第二时间段T2内，由于每个像素单元101的所述多个串联的薄膜晶体管不能同时处于开启状态，因此避免了薄膜晶体管在进行电压跳变时数据电压信号经由数据线写入像素电极；此外，所述栅极驱动电路106和源极驱动电路105在所述第一时间段T1完成数据信号的写入，在所述第二时间段T2中止数据信号的写入，即通过低频间歇驱动显著地降低了阵列基板的功耗。

上述实施例中，以每个像素单元包括两个串联的薄膜晶体管为例，对本发明实施例的阵列基板的结构进行说明，然而本发明实施例的阵列基板的结构并不限于此，每个像素单元也可以包括多个串联的薄膜晶体管。

在一些实施例中，每个像素单元包括L个串联的薄膜晶体管，所述L个串联的薄膜晶体管分别与L条扫描线电连接，且每行像素单元与L条扫描线电连接，不同行的像素单元与不同的扫描线电连接，因此，对于设置有M行N列的像素单元的阵列基板而言，所述扫描线G的总数目为M·L，每列像素单元与同一条数据线电连接，所述数据线S的总数目为N。

对于所述每个像素单元包括两个以上串联的薄膜晶体管的情况，所述阵列基板的扫描线G、数据线S和每个像素单元中的薄膜晶体管的连接方式、以及所述源极驱动电路和栅极驱动电路提供的驱动信号均可参考上述实施例的每个像素单元101包括两个串联的薄膜晶体管102的情形，此处不再赘述。

参考图3，图3是本发明另一个实施例的阵列基板的结构示意图。

所述阵列基板20包括多条扫描线G、多条数据线S、所述多条扫描线G与所述多条数据线S交叉限定出的多个像素单元201、源极驱动电路205以及栅极驱动电路206。

本实施例与前一实施例的不同之处仅在于：所述每个像素单元201包括三个子像素单元201a、201b和201c，每个子像素单元包括两个串联的薄膜晶体管202以及像素电极203，所述两个串联的薄膜晶体管202分别为第一薄膜晶体管202a和第二薄膜晶体管202b。其中，所述三个子像素单元201a、201b和201c分别具有第一颜色、第二颜色和第三颜色。具体地，所述第一颜色、第二颜色和第三颜色可以分别为红色、蓝色和绿色。

本实施例中，所述阵列基板20设置有M行N列的像素单元，每个像素单元包括3个子像素单元，每列子像素单元与同一条数据线电连接，因此数据线S1，S2，S3，…，S3N的总数目为3N。

结合参考图4，图4是本发明另一个实施例的阵列基板的驱动方法的示意图，用于驱动如图3所示的阵列基板。

本实施例的阵列基板20的驱动方法与图2所示的阵列基板10(如图1所示)的驱动方法的区别仅在于：源极驱动信号s1～s3N是所述源极驱动电路205为所述3N条数据线S1～S3N提供的数据电压信号。

本实施例中，所述阵列基板20的扫描线G、数据线S和每个子像素单元201a、201b及201c中的薄膜晶体管的连接方式、以及所述源极驱动电路205和栅极驱动电路206提供的驱动信号均可参考图1和图2所示的阵列基板的实施例，此处不再赘述。

参考图5，图5是本发明另一个实施例的阵列基板的结构示意图。

所述阵列基板30包括多条扫描线G、多条数据线S、所述多条扫描线G与所述多条数据线S交叉限定出的多个像素单元301、源极驱动电路305以及栅极驱动电路306，其中每个像素单元301包括三个子像素单元301a、301b、和301c，每个子像素单元包括两个串联的薄膜晶体管302，分别为第一薄膜晶体管302a和第二薄膜晶体管302b。所述扫描线G、数据线S和每个子像素单元301a、301b及301c中的薄膜晶体管的连接方式均可参考图3所示的阵列基板的实施例，此处不再赘述。

本实施例与前一实施例的不同之处仅在于，所述栅极驱动电路306包括：第一栅极驱动电路306a，与所述多条扫描线G1～G2M电连接；以及第二栅极驱动电路306b，所述第二栅极驱动电路306b包括与所述多条扫描线G1～G2M电连接的多个驱动晶体管309。

其中，所述多个驱动晶体管309的源极与同一条数据驱动线S0电连接，漏极分别与所述多条扫描线G1～G2M电连接，所述多个驱动晶体管309可以分为两组驱动晶体管309a和309b，所述两组驱动晶体管309a和309b的栅极分别与两条扫描驱动线K1和K2电连接，每组驱动晶体管的栅极与同一条扫描驱动线电连接，且每个子像素单元的所述两个串联的薄膜晶体管302a和302b通过两条扫描线分别与第二组驱动晶体管309b中的一个驱动晶体管和第一组驱动晶体管309a中的一个驱动晶体管电连接。

在一些实施例中，所述第二栅极驱动电路306b还包括：数据信号输入电路308和第三栅极驱动电路307。其中所述数据信号输入电路308用于为所述同一条数据驱动线提供数据电压信号，所述第三栅极驱动电路用于为所述L条扫描驱动线提供第三扫描电压信号。

下面结合图6，对图5所示的阵列基板30中的源极驱动电路305和栅极驱动电路306的功能加以说明。图6是本发明另一个实施例的阵列基板的驱动方法示意图，用于驱动如图5所示的阵列基板。

其中，第一栅极驱动信号g1～g2M是所述第一栅极驱动电路306a为所述2M条扫描线G1～G2M提供的扫描电压信号，源极驱动信号s1～s3N是所述源极驱动电路305为所述3N条数据线S1～S3N提供的数据电压信号，数据信号s0是所述数据信号输入电路308为所述数据驱动线S0提供的数据电压信号，第三栅极驱动信号k1和k2是所述第三栅极驱动电路307为所述两条扫描驱动线K1和K2提供的扫描电压信号。

如图6所示，在一些实施例中，所述第一栅极驱动电路306a、所述第二栅极驱动电路306b及所述源极驱动电路305将相邻两次数据电压信号写入所述多个子像素单元的时间间隔为一个周期T，每个周期T包括第一时间段T1和第二时间段T2。

其中，所述第一栅极驱动电路306a用于在所述第一时间段T1向所述2M条扫描线G1～G2M输入第一扫描电压信号，使所述每个子像素单元的所述两个串联的薄膜晶体管302a和302b的开启时间至少部分重叠，以使所述源极驱动电路305输入的所述数据电压信号s1～s3N经由所述数据线S1～S3N写入所述像素电极303。

所述第二栅极驱动电路306b用于在所述第二时间段T2向所述2M条扫描线G1～G2M输入所述第二扫描电压信号，使所述每个子像素单元的第一薄膜晶体管302a和第二薄膜晶体管302b各自至少开启一次，且所述第一薄膜晶体管302a和第二薄膜晶体管302b不能同时处于开启状态，以免所述数据电压信号经由所述数据线写入所述像素电极303，从而在实现每个薄膜晶体管的电压跳变时维持所述像素电极303的电压不变。

在一些实施例中，所述第二栅极驱动电路306b在所述第二时间段T2向所述2M条扫描线G1～G2M输入所述第二扫描电压信号包括：所述数据信号输入电路308用于连续输入第二电平信号V2，所述第三栅极驱动电路307用于通过所述两条扫描驱动线K1和K2分别向所述两组驱动晶体管309a和309b输入第三扫描电压信号，使每组驱动晶体管至少开启一次，且所述两组驱动晶体管309a和309b不能同时处于开启状态，以将所述第二电平信号V2输入与开启的一组驱动晶体管电连接的多条扫描线。

在一些实施例中，所述第三栅极驱动电路307通过所述两条扫描驱动线K1和K2分别向所述两组驱动晶体管309a和309b输入所述第三扫描电压信号包括：在所述第二时间段T2，所述第三栅极驱动电路307向每条扫描驱动线输入至少一次第三电平信号V3，所述两条扫描驱动线K1和K2输入的第三电平信号V3在时域上无共同重叠的区域，以避免每个像素子单元中的两个串联的薄膜晶体管同时打开，所述源极驱动电路的数据电压信号经由数据线S1～S3N写入所述像素电极，因此能够确保在所述第二时间段T2内，所述薄膜晶体管发生电压跳变时所述像素电极303的电压保持不变。

其中，所述第三电平V3的绝对值大于等于所述两组驱动晶体管309a和309b的阈值电压Vth的绝对值，以保证所述两组驱动晶体管309a和309b能够分别开启。

参考图7，图7是图5所示的阵列基板的每个子像素单元中两个串联的薄膜晶体管的栅极电压信号的示意图。

如图5所示，A点和B点分别为每个子像素单元中两个串联的薄膜晶体管302a和302b的栅极电位，其中，A点通过扫描线和第二组驱动晶体管309b中的一个驱动晶体管与K2扫描驱动线电连接，B点通过扫描线和第一组驱动晶体管309a中的一个驱动晶体管与K1扫描驱动线电连接，因此，在所述第三栅极驱动电路307和数据信号输入电路308提供如图6所示的驱动信号的情形下，A点和B点的电位信号如图7所示，在所述第一时间段T1，A点和B点均有第一电平信号V1输入，且A点和B点各自输入的第一电平信号V1在时域上至少部分重叠，在所述部分重叠的时间段，；在所述第二时间段T2，A点和B点交替地输入所述第二电平信号V2，即A点和B点各自输入的所述第二电平信号V2在时域上无重叠区域，以避免所述两个串联的薄膜晶体管302a和302b同时开启。

在一些实施例中，所述第二电平信号V2大于等于所述薄膜晶体管的阈值电压Vth且小于所述第一电平信号V1。

在一些实施例中，在所述第一时间段T1内，A点和B点输入的所述第一电平信号V1的持续时间均为a，向所述A点和B点输入的所述第一电平信号V1的上升沿之间的时间间隔为b，其中0≤b＜a/2。

需要说明的是，本实施例中的所述第一电平信号V1、第二电平信号V2和第三电平信号V3可以为高电平信号，也可以为低电平信号，当所述薄膜晶体管为NMOS晶体管时，所述第一电平信号V1、第二电平信号V2和第三电平信号V3均为高电平信号，当所述膜晶体管为PMOS晶体管时，所述第一电平信号V1、第二电平信号V2和第三电平信号V3均为低电平信号。

本实施例的阵列基板，通过设置第一栅极驱动电路306a和第二栅极驱动电路306b，其中所述第一栅极驱动电路306a能够在所述第一时间段T1提供第一扫描电压信号，使所述数据电压信号s1～s3N写入像素电极，以完成刷帧；所述第三栅极驱动电路307能够在所述第二时间段T2提供第三电平信号V3给所述多个驱动晶体管，将所述数据输入电路308提供的连续的第二电平信号V2输入所述2M条扫描线G1～G2M，从而实现为所述2M条扫描线G1～G2M提供所述第二扫描电压信号的效果。

在前一实施例中，由于没有设置所述第二栅极驱动电路，每个TFT的栅极在所述第二时间段T2均需要打开，而相比之下，本实施例中，通过设置第一栅极驱动电路306a和第二栅极驱动电路306b，在所述第二时间段T2，通过所述第三栅极驱动电路307控制额外增加的驱动晶体管309，向每个子像素单元的TFT的栅极提供所述第二扫描电压，进一步降低了栅极驱动电路的功耗；由于本实施例的阵列基板也能够在所述第二时间段T2内实现TFT的电压跳变，因此能够降低TFT的特性漂移。

需要说明的是，上述实施例中，以每个子像素单元包括两个串联的薄膜晶体管，所述多个驱动晶体管分为两组驱动晶体管为例，对所述第一栅极驱动电路、第二栅极驱动电路和源极驱动电路的连接方式进行说明，然而本发明实施例也同样适用于每个像素单元包括两个以上串联的薄膜晶体管的情形。

在其他实施例中，每个像素单元包括L个串联的薄膜晶体管，所述多个驱动晶体管分为L组驱动晶体管，所述L组驱动晶体管的栅极分别与L个驱动信号输入电路电连接，每组驱动晶体管的栅极与同一条数据驱动线电连接，且每个像素单元的所述L个串联的薄膜晶体管分别通过L条扫描线与L组驱动晶体管电连接。

在所述第二时间段T2，所述第二栅极驱动电路向所述多条扫描线输入所述第二扫描电压信号包括：所述数据信号输入电路用于连续输入第二电平信号，所述第三栅极驱动电路用于通过所述L条扫描驱动线分别向所述L组驱动晶体管输入第三扫描电压信号，使每组驱动晶体管至少开启一次，且所述L组驱动晶体管不能同时处于开启状态，将所述第二电平信号输入与开启的一组驱动晶体管电连接的多条扫描线。

所述第三栅极驱动电路通过所述L条扫描驱动线向所述L组驱动晶体管输入第三扫描电压信号包括：在所述第二时间段，向每条扫描驱动线输入至少一次第三电平信号，所述L条扫描驱动线输入的第三电平信号在时域上无共同重叠的区域。其中，所述第三电平的绝对值大于等于所述L组驱动晶体管的阈值电压的绝对值。

参考图8，图8是本发明另一个实施例的阵列基板的结构示意图。

所述阵列基板40包括多条扫描线G、多条数据线S、所述多条扫描线G与所述多条数据线S交叉限定出的多个像素单元401、源极驱动电路405以及栅极驱动电路406，其中每个像素单元401包括三个子像素单元401a、401b、和401c，每个子像素单元包括两个串联的薄膜晶体管402，分别为第一薄膜晶体管402a和第二薄膜晶体管402b。所述扫描线G、数据线S和每个子像素单元401a、401b和401c中的薄膜晶体管的连接方式均可参考图5所示的阵列基板的实施例，此处不再赘述。

本实施例与前一实施例的不同之处仅在于：每行子像素单元的所有第一薄膜晶体管402a的栅极电连接至该行的第一扫描线，每行子像素单元的所有第二薄膜晶体管402b的栅极电连接至该行的第二扫描线，任一行子像素单元的第一扫描线与前一行子像素单元的第二扫描线电连接，任一行子像素单元401的第二扫描线与后一行子像素单元401的第一扫描线电连接，对于设置有M行N列的子像素单元的阵列基板而言，所述扫描线的总数目为M+1。

具体地，如图8所示，第一行的子像素单元的所有第一薄膜晶体管402a的栅极电连接至扫描线G1，第一行的子像素单元的所有第二薄膜晶体管402b的栅极电连接至扫描线G2，第二行的子像素单元的所有第一薄膜晶体管402a的栅极电连接至扫描线G2，第二行的子像素单元的所有第二薄膜晶体管402b的栅极电连接至扫描线G3，……，第M-1行的子像素单元的所有第二薄膜晶体管402b的栅极电连接至扫描线GM，第M行的子像素单元的所有第一薄膜晶体管402a的栅极电连接至扫描线GM，第M行的子像素单元的所有第二薄膜晶体管402b的栅极电连接至扫描线GM+1。

本实施例中，由于每相邻两行像素单元具有一条共用的扫描线，所述扫描线的总数目为M+1，相比于图5所示的阵列基板的扫描线的总数目2M，减少了近一半；此外，每条扫描线与一个驱动晶体管电连接，本实施例中所述第二栅极驱动电路406b包括的驱动晶体管409的数目为M+1，相比于图5所示的阵列基板的驱动晶体管的总数目2M，也减少了近一半，因此本实施例的阵列基板40能够进一步地降低功耗、并且使所述栅极驱动电路得以简化。

本实施例所述源极驱动电路405、第一栅极驱动电路406a和第二栅极驱动电路406b提供的驱动信号与前一实施例相似，可参考图6和图7所示的实施例，此处不再赘述。

本实施例的阵列基板40也能够降低TFT的特性漂移、降低功耗且简化驱动电路。

本发明实施例还提供一种显示装置，包括所述阵列基板。所述阵列基板可以为图1、图3、图5或图8所示的实施例中的任何一种。

在一些实施例中，所述显示装置还包括多个处理元件，每个处理元件与一个或多个像素单元相关联。所述处理元件适用于接收压缩的输入显示数据，并处理这些数据以提供解压缩的数据，然后使得处理元件以所述像素单元的各自确定的显示设置驱动与其相关联的一个或多个像素单元。

在一些实施例中，所述显示装置可以是单色显示装置，也可以是彩色显示装置。

相应地，本发明实施例还提供一种驱动方法。

参考图2，图2是本发明一个实施例的阵列基板的驱动方法的示意图，用于驱动如图1所示的阵列基板。所述驱动方法包括：

将输入所述数据线的相邻两次数据电压信号写入所述多个像素单元的时间间隔为一个周期T，每个周期T包括第一时间段T1和第二时间段T2；

在所述第一时间段T1，向所述多条扫描线输入第一扫描电压信号(即位于所述第一时间段T1内的栅极驱动信号g1～g2M)，使每个所述像素单元的所述多个串联的薄膜晶体管的开启时间至少部分重叠，输入所述数据线的数据电压信号(即源极驱动信号s1～sN)写入所述像素电极；以及

在所述第二时间段T2，向所述多条扫描线输入第二扫描电压信号(即位于所述第二时间段T2内的栅极驱动信号g1～g2M)，使所述像素单元的每个薄膜晶体管至少开启一次，且每个所述像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，所述像素电极的电压保持不变。

在一些实施例中，在所述第一时间段T1内，向所述多条扫描线输入所述第一扫描电压信号的方法可以包括：通过所述多条扫描线逐行向所述像素单元输入第一电平信号V1，且同一行像素单元中与所述多个串联的薄膜晶体管分别电连接的多条扫描线，在输入所述第一电平信号V1的时域上有共同重叠的区域，在所述共同重叠的区域内，每行像素单元中的所有薄膜晶体管同时处于开启状态，所述数据电压信号写入每行像素单元的像素电极。

在一些实施例中，在所述第二时间段T2内，向所述多条扫描线输入所述第二扫描电压信号可以包括：通过所述多条扫描线逐行向所述像素单元输入第二电平信号V2，且同一行像素单元中与所述多个串联的薄膜晶体管电连接的多条扫描线，在输入所述第二电平信号的时域上无共同重叠的区域，每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态。

其中，所述第二电平V2的绝对值大于等于所述薄膜晶体管的阈值电压Vth的绝对值且小于所述第一电平V1的绝对值，即|Vth|<|V2|<|V1|。

具体地，在所述第一时间段T1内，向每条扫描线输入所述第一电平V1的次数为一次，在所述第二时间段T2内，向每条扫描线输入所述第二电平V2的次数可以大于或等于一次，以使每个薄膜晶体管至少完成一次电压跳变。

在一些实施例中，每个像素单元包括两个串联的薄膜晶体管，分别与两条扫描线电连接，在所述第一时间段T1内，向所述两条扫描线分别输入的所述第一电平信号V1的持续时间均为a，向所述两条扫描线输入的第一电平信号V1的上升沿之间的时间间隔为b，其中0≤b＜a/2。

在一些实施例中，所述第一时间段T1可以小于所述第二时间段T2。

具体地，所述第一时间段T1为1/K，其中K取值范围可以是30Hz～70Hz；所述每个周期T为1/S，其中S取值范围是0.5Hz～45Hz。

本发明另一个实施例还提供一种驱动方法。所述驱动方法包括：

将相邻两次数据电压信号写入所述多个子像素单元的时间间隔为一个周期T，每个周期T包括第一时间段T1和第二时间段T2。

在所述第一时间段T1，向所述多条扫描线输入第一扫描电压信号，使所述每个子像素单元的所述多个串联的薄膜晶体管的开启时间至少部分重叠，以使输入所述数据线的数据电压信号s1～s3N写入所述像素电极；以及在所述第二时间段T2向所述多条扫描线输入第二扫描电压信号，使所述像素单元的每个薄膜晶体管至少开启一次，且每个所述像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，所述像素电极的电压保持不变。

在一些实施例中，所述每个像素单元包括L个串联的薄膜晶体管，所述多条扫描线分为L组，所述L个串联的薄膜晶体管分别与所述L组扫描线电连接，每组扫描线与多行像素单元电连接，在所述第二时间段T2内，向所述多条扫描线输入所述第二扫描电压信号的方法包括：

向每组扫描线分别输入第二电平信号V2，同一组扫描线输入的第二电平信号V2在时域上完全重叠，不同组扫描线输入的第二电平信号V2在时域上无共同重叠的区域，使与同一组扫描线电连接的所述多行像素单元中的多个薄膜晶体管能够同时开启，且与不同组扫描线电连接的每个像素单元的所述L个串联的薄膜晶体管不能同时处于开启状态。

参考图6，图6是本发明另一个实施例的阵列基板的驱动方法示意图，用于驱动如图5或图8所示的阵列基板。

其中，第一栅极驱动信号g1～g2M是为所述2M条扫描线G1～G2M(如图5所示)提供的扫描电压信号，源极驱动信号s1～s3N是为所述3N条数据线S1～S3N提供的数据电压信号，数据信号s0是为所述数据驱动线S0(如图5所示)提供的数据电压信号，第二栅极驱动信号k1和k2是为所述两条扫描驱动线K1和K2(如图5所示)提供的扫描电压信号。所述驱动方法包括：

将相邻两次数据电压信号写入所述多个子像素单元的时间间隔为一个周期T，每个周期T包括第一时间段T1和第二时间段T2。

在所述第一时间段T1，向所述2M条扫描线G1～G2M输入第一扫描电压信号，使所述每个子像素单元的所述两个串联的薄膜晶体管的开启时间至少部分重叠，以使所述数据电压信号(即源极驱动信号s1～s3N)通过所述数据线S1～S3N写入所述像素电极；以及在所述第二时间段T2向所述多条扫描线G1～G2M输入所述第二扫描电压信号。

在所述第二时间段T2，向所述2M条扫描线G1～G2M输入所述第二扫描电压信号包括：通过所述两条扫描驱动线K1和K2分别向所述两组驱动晶体管309a和309b(如图5所示)输入第三扫描电压信号，与此同时连续地输入所述数据信号s0，即持续的第二电平信号V2，使每组驱动晶体管至少开启一次，且所述两组驱动晶体管不能同时处于开启状态，将所述第二电平信号V2输入与开启的一组驱动晶体管电连接的多条扫描线。

通过所述两条扫描驱动线K1和K2分别向所述两组驱动晶体管309a和309b输入所述第三扫描电压信号V3包括：在所述第二时间段T2，向每条扫描驱动线输入至少一次第三电平信号V3，向所述两条扫描驱动线K1和K2输入的第三电平信号V3在时域上无共同重叠的区域，从而避免每个像素子单元中的两个串联的薄膜晶体管同时打开，所述源极驱动电路的数据电压信号写入所述像素电极，以维持所述像素电极的电压在所述第二时间段T2内不变。

其中，所述第三电平V3的绝对值大于等于所述两组驱动晶体管309a和309b的阈值电压Vth的绝对值，以保证所述两组驱动晶体管309a和309b能够分别开启。

综上所述，本发明实施例的阵列基板，在所述第一时间段，由所述栅极驱动电路向多条扫描线输入第一扫描电压信号，使所述每个像素单元的多个串联的薄膜晶体管的开启时间至少部分重叠，能够使所述数据电压信号写入所述像素电极，以完成刷帧；而在所述第二时间段内，由所述栅极驱动电路向所述多条扫描线输入第二扫描电压信号，使所述每个像素单元的每个薄膜晶体管至少开启一次，即使每个薄膜晶体管至少完成一次电压跳变，能够减弱TFT因长时间处于电平保持阶段而引起的特性漂移；此外，在所述第二时间段内，由于每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，因此避免了薄膜晶体管在完成电压跳变时数据电压信号经由数据线写入像素电极。

进一步地，所述栅极驱动电路包括第一栅极驱动电路和第二栅极驱动电路，所述第二栅极驱动电路包括与所述多条扫描线电连接的多个驱动晶体管，通过设置第三栅极驱动电路和数据信号输入电路，实现在第二时间段将所述第二扫描电压信号输入多条扫描线，本发明实施例的阵列基板可以通过控制额外增加的驱动晶体管给每个像素单元包含的薄膜晶体管提供电压跳变信号，能够进一步降低功耗、减弱TFT的特性漂移。

进一步地，每行像素单元的所有第一薄膜晶体管的栅极电连接至该行的第一扫描线，每行像素单元的所有第二薄膜晶体管的栅极电连接至该行的第二扫描线，任一行像素单元的第一扫描线与前一行像素单元的第二扫描线电连接，任一行像素单元的第二扫描线与后一行像素单元的第一扫描线电连接，即本发明实施例的阵列基板通过使相邻两行的像素单元具有一条共用的扫描线，能够使扫描线的数目将近减半，更进一步地降低了功耗、且简化了驱动电路。

本发明实施例的显示装置，由于包含所述阵列基板，因此也能够降低所述显示装置的功耗、降低TFT的特性漂移、及提高显示质量。

本发明实施例的驱动方法，通过分别设置第一时间段和第二时间段，在所述第一时间段内，将数据电压信号写入像素电极，而在第二时间段内，所述像素电极的电压保持不变，从而提供一种低频间歇驱动的方法，能够显著地降低阵列基板的功耗；其中，在所述第一时间段内，通过输入所述第一扫描电压信号，使每个像素单元的多个串联的薄膜晶体管的开启时间至少部分重叠，能够使数据线的数据电压信号写入所述像素电极；在所述第二时间段内，通过向所述多条扫描线输入第二扫描电压信号，使所述像素单元的每个薄膜晶体管至少开启一次，即使每个薄膜晶体管至少完成一次电压跳变，能够降低TFT因长时间处于电平保持阶段而引起的特性漂移；此外，在所述第二时间段，每个所述像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，因而能够确保TFT在电压跳变时数据电压信号无法写入像素电极。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种阵列基板，其特征在于，包括：

多条扫描线、以及与所述多条扫描线绝缘相交的多条数据线，所述扫描线与所述数据线交叉限定出多个呈阵列排布的像素单元，每个像素单元包括多个串联的薄膜晶体管和像素电极，所述多个串联的薄膜晶体管的栅极分别与不同的扫描线电连接，所述像素电极通过所述多个串联的薄膜晶体管与所述数据线电连接；

源极驱动电路，用于向所述多条数据线输入数据电压信号；以及

栅极驱动电路，用于向所述多条扫描线输入扫描电压信号使所述数据电压信号写入所述多个像素单元；

其中，将相邻两次数据电压信号写入所述多个像素单元的时间间隔为一个周期，每个周期包括第一时间段和第二时间段，在所述第一时间段，所述栅极驱动电路用于向所述多条扫描线输入第一扫描电压信号，使所述每个像素单元的所述多个串联的薄膜晶体管的开启时间至少部分重叠，使所述源极驱动电路输入的所述数据电压信号通过所述数据线写入所述像素电极，在所述第二时间段，所述栅极驱动电路用于向所述多条扫描线输入第二扫描电压信号，使所述每个像素单元的每个薄膜晶体管至少开启一次，且所述每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，所述像素电极的电压保持不变。

2.如权利要求1所述的阵列基板，其特征在于，所述多个像素单元呈M行N列的阵列排布，所述每个像素单元包括L个串联的薄膜晶体管，分别与L条扫描线电连接。

3.如权利要求2所述的阵列基板，其特征在于，每行像素单元与L条扫描线电连接，不同行的像素单元与不同的扫描线电连接，扫描线的总数目为M·L，每列像素单元与同一条数据线电连接，数据线的总数目为N。

4.如权利要求2所述的阵列基板，其特征在于，所述每个像素单元包括两个串联的薄膜晶体管：第一薄膜晶体管和第二薄膜晶体管，每列像素单元的所有第一薄膜晶体管的源极与同一条数据线电连接，所述每个像素单元的第一薄膜晶体管的漏极与所述每个像素单元的第二薄膜晶体管的源极电连接，所述每个像素单元的第二薄膜晶体管的漏极分别与不同的像素电极电连接。

5.如权利要求4所述的阵列基板，其特征在于，每行像素单元的所有第一薄膜晶体管的栅极电连接至第一扫描线，每行像素单元的所有第二薄膜晶体管的栅极电连接至第二扫描线，不同行的像素单元分别电连接不同的扫描线，扫描线的总数目为2M。

6.如权利要求4所述的阵列基板，其特征在于，每行像素单元的所有第一薄膜晶体管的栅极电连接至该行的第一扫描线，每行像素单元的所有第二薄膜晶体管的栅极电连接至该行的第二扫描线，任一行像素单元的第一扫描线与前一行像素单元的第二扫描线电连接，任一行像素单元的第二扫描线与后一行像素单元的第一扫描线电连接，扫描线的总数目为M+1。

7.如权利要求2所述的阵列基板，其特征在于，所述栅极驱动电路包括：

第一栅极驱动电路，与所述多条扫描线电连接，用于在所述第一时间段向所述多条扫描线输入所述第一扫描电压信号；以及

第二栅极驱动电路，包括与所述多条扫描线电连接的多个驱动晶体管，用于在所述第二时间段向所述多条扫描线输入所述第二扫描电压信号，所述多个驱动晶体管的源极与同一条数据驱动线电连接，漏极分别与所述多条扫描线电连接，所述多个驱动晶体管分为L组驱动晶体管，所述L组驱动晶体管的栅极分别与L条扫描驱动线电连接，每组驱动晶体管的栅极与同一条扫描驱动线电连接，且每个像素单元的所述L个串联的薄膜晶体管分别通过L条扫描线与L组驱动晶体管电连接。

8.如权利要求7所述的阵列基板，其特征在于，所述第二栅极驱动电路还包括数据信号输入电路和第三栅极驱动电路，其中所述数据信号输入电路用于为所述同一条数据驱动线提供数据电压信号，所述第三栅极驱动电路用于为所述L条扫描驱动线提供第三扫描电压信号。

9.如权利要求8所述的阵列基板，其特征在于，在所述第二时间段，所述第二栅极驱动电路向所述多条扫描线输入所述第二扫描电压信号包括：

所述数据信号输入电路用于连续输入第二电平信号，所述第三栅极驱动电路用于通过所述L条扫描驱动线分别向所述L组驱动晶体管输入第三扫描电压信号，使每组驱动晶体管至少开启一次，且所述L组驱动晶体管不能同时处于开启状态，将所述第二电平信号输入与开启的一组驱动晶体管电连接的多条扫描线。

10.如权利要求9所述的阵列基板，其特征在于，所述第三栅极驱动电路通过所述L条扫描驱动线向所述L组驱动晶体管输入第三扫描电压信号包括：

在所述第二时间段，向每条扫描驱动线输入至少一次第三电平信号，所述L条扫描驱动线输入的第三电平信号在时域上无共同重叠的区域。

11.如权利要求10所述的阵列基板，其特征在于，所述第三电平的绝对值大于等于所述L组驱动晶体管的阈值电压的绝对值。

12.一种显示装置，其特征在于，包括：如权利要求1至11任一项所述的阵列基板。

13.一种驱动方法，用于驱动如权利要求1至11任一项所述的阵列基板，其特征在于，包括：

将输入所述数据线的相邻两次数据电压信号写入所述多个像素单元的时间间隔为一个周期，每个周期包括第一时间段和第二时间段；

在所述第一时间段，向所述多条扫描线输入第一扫描电压信号，使每个所述像素单元的所述多个串联的薄膜晶体管的开启时间至少部分重叠，输入所述数据线的数据电压信号写入所述像素电极；以及

在所述第二时间段，向所述多条扫描线输入第二扫描电压信号，使所述像素单元的每个薄膜晶体管至少开启一次，且每个所述像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态，所述像素电极的电压保持不变。

14.如权利要求13所述的驱动方法，其特征在于，在所述第一时间段内，向所述多条扫描线输入所述第一扫描电压信号的方法包括：通过所述多条扫描线逐行向所述像素单元输入第一电平信号，且同一行像素单元中与所述多个串联的薄膜晶体管分别电连接的多条扫描线，在输入所述第一电平信号的时域上有共同重叠的区域，在所述共同重叠的区域内，每行像素单元中的所有薄膜晶体管同时处于开启状态，所述数据电压信号写入每行像素单元的像素电极。

15.如权利要求13所述的驱动方法，其特征在于，在所述第二时间段内，向所述多条扫描线输入所述第二扫描电压信号包括：通过所述多条扫描线逐行向所述像素单元输入第二电平信号，且同一行像素单元中与所述多个串联的薄膜晶体管电连接的多条扫描线，在输入所述第二电平信号的时域上无共同重叠的区域，每个像素单元的所述多个串联的薄膜晶体管不能同时处于开启状态。

16.如权利要求13所述的驱动方法，其特征在于，所述每个像素单元包括L个串联的薄膜晶体管，所述多条扫描线分为L组，所述L个串联的薄膜晶体管分别与所述L组扫描线电连接，每组扫描线与多行像素单元电连接，在所述第二时间段内，向所述多条扫描线输入所述第二扫描电压信号的方法包括：

向每组扫描线分别输入第二电平信号，同一组扫描线输入的第二电平信号在时域上完全重叠，不同组扫描线输入的第二电平信号在时域上无共同重叠的区域，使与同一组扫描线电连接的所述多行像素单元中的多个薄膜晶体管能够同时开启，且与不同组扫描线电连接的每个像素单元的所述L个串联的薄膜晶体管不能同时处于开启状态。

17.如权利要求14或15或16所述的驱动方法，其特征在于，所述第二电平的绝对值大于等于所述薄膜晶体管的阈值电压的绝对值且小于所述第一电平的绝对值。

18.如权利要求14或15或16所述的驱动方法，其特征在于，在所述第一时间段内，向每条扫描线输入所述第一电平的次数为一次，在所述第二时间段内，向每条扫描线输入所述第二电平的次数大于等于一次。

19.如权利要求14所述的驱动方法，其特征在于，所述每个像素单元包括两个串联的薄膜晶体管，分别与两条扫描线电连接，在所述第一时间段内，向所述两条扫描线输入的所述第一电平信号的持续时间均为a，向所述两条扫描线输入的第一电平信号的上升沿之间的时间间隔为b，其中0≤b＜a/2。

20.如权利要求13所述的驱动方法，其特征在于，所述第一时间段小于所述第二时间段。

21.如权利要求13所述的驱动方法，其特征在于，所述第一时间段为1/K，其中K取值范围是30Hz～70Hz。

22.如权利要求13所述的驱动方法，其特征在于，所述每个周期为1/S，其中S取值范围是0.5Hz～45Hz。