CN107705760A - 一种显示面板及其驱动方法 - Google Patents

Abstract

本申请公开了一种显示面板及其驱动方法，属于显示技术领域，该显示面板包括多个像素单元组，各像素单元组包括多个像素单元，各像素单元内设有像素电极和薄膜晶体管组，每个晶体管组至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一极与数据线电连接，第一薄膜晶体管的第二极与第二薄膜晶体管的第一极电连接，第一薄膜晶体管的栅极与第一栅极控制信号线电连接，第二薄膜晶体管的第二极与像素电极电连接，第二薄膜晶体管的栅极与第二栅极控制信号线电连接，上述显示面板通过控制薄膜晶体管组中的第一薄膜晶体管和第二薄膜晶体管分时导通来保持各像素电极的保持电压，从而避免了各薄膜晶体管因长时间受到偏压造成特性发生改变。

Description

一种显示面板及其驱动方法

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板和用于驱动该显示面板的驱动方法。

背景技术

随着显示技术的发展，显示产品的显示效果不断地得到改善，从而使得液晶显示产品等应用越来越广泛。

显示面板的功耗与显示驱动频率成正比，为了降低显示面板的功耗需要降低显示驱动频率。然而，目前的显示面板在降低显示驱动频率后，会使得显示面板中控制各像素电极电位保持的薄膜晶体管长时间处于低电压偏置或高电压偏置的状态，薄膜晶体管长时间受到偏压会使得其的特性发生变化，从而降低显示面板的显示效果。

发明内容

本申请的目的在于提出一种显示面板和用于驱动该显示面板的驱动方法，来解决以上背景技术部分提到的技术问题。

第一方面，本申请实施例提供了一种显示面板，该显示面板包括多个像素单元组，各像素单元组包括多个像素单元，各像素单元内设有像素电极和与该像素电极电连接的薄膜晶体管组，每个晶体管组至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一极与数据线电连接，第一薄膜晶体管的第二极与第二薄膜晶体管的第一极电连接，第一薄膜晶体管的栅极与第一栅极控制信号线电连接，第二薄膜晶体管的第二极与该第二薄膜晶体管所在的像素单元中的像素电极电连接，第二薄膜晶体管的栅极与第二栅极控制信号线电连接；其中，第一栅极控制信号线用于输出扫描信号，且每个像素单元组中所有第一薄膜晶体管的栅极均与同一条第一栅极控制信号线电连接，扫描信号逐组导通各像素单元组中所有的第一薄膜晶体管，第二栅极控制信号线用于输出控制信号，控制信号控制第二薄膜晶体管导通或截止；或者，第一栅极控制信号线用于输出控制信号，控制信号控制第一薄膜晶体管导通或截止，第二栅极控制信号线用于输出扫描信号，且每个像素单元组中所有第二薄膜晶体管的栅极均与同一条第二栅极控制信号线电连接，扫描信号逐组导通各像素单元组中所有的第二薄膜晶体管。

第二方面，本申请实施例还提供了一种显示面板的驱动方法，该显示面板包括多个像素单元组，各像素单元组包括多个像素单元，各像素单元内设有像素电极和与该像素电极电连接的薄膜晶体管组，每个晶体管组至少包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一极与数据线电连接，第一薄膜晶体管的第二极与第二薄膜晶体管的第一极电连接，第一薄膜晶体管的栅极与第一栅极控制信号线电连接，第二薄膜晶体管的第二极与该第二薄膜晶体管所在的像素单元中的像素电极电连接，第二薄膜晶体管的栅极与第二栅极控制信号线电连接，显示面板的一帧画面时间包括充电阶段和保持阶段，该方法包括：在充电阶段，第一栅极控制信号线和第二栅极控制信号线逐组向各像素单元组提供控制该像素单元组中所有薄膜晶体管组导通的信号，各数据线逐组向各像素单元组中的像素电极输入数据信号；在保持阶段，各像素单元组中的每个薄膜晶体管组包括的第一薄膜晶体管和第二薄膜晶体管基于第一栅极控制信号线输出的信号和第二栅极控制信号线输出的信号分时导通，各薄膜晶体管组保持截止，显示面板上的画面处于保持状态。

本申请实施例提供的显示面板，可以包括多个像素单元组，各像素单元组包括多个像素单元，每个像素单元内设有像素电极和薄膜晶体管组，薄膜晶体管组中的第一薄膜晶体管的第一极和第二极分别与数据线和第二薄膜晶体管的第一极电连接，第一薄膜晶体管的栅极与第一栅极控制信号线电连接，第二薄膜晶体管的第二极和栅极分别与像素电极和第二栅极控制信号线电连接，第一栅极控制信号线和第二栅极控制信号线分别输出扫描信号和控制信号，或者第一栅极控制信号线和第二栅极控制信号线分别输出控制信号和扫描信号，控制信号和扫描信号通过分时输出导通电位在控制薄膜晶体管组总体保持截止状态不变的同时，改变第一薄膜晶体管和第二薄膜晶体管上的偏压状态，从而使得像素电极在需要保持电位不变时，避免同一薄膜晶体管组中的第一薄膜晶体管和第二薄膜晶体管因长时间保持偏压状态不变造成电学特性发生改变，保证了显示面板的显示效果。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A示出了根据本申请的显示面板的一实施例的结构示意图；

图1B示出了根据本实施例的显示面板的另一结构示意图；

图1C示出了根据本实施例的显示面板的一实现方式的结构示意图；

图1D示出了根据本实施例的显示面板的另一实现方式的结构示意图；

图2示出了根据本申请的显示面板的驱动方法的一实施例的流程图；

图3示出了根据本申请的显示面板的驱动方法的时序图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1A示出了根据本申请的显示面板的一实施例的结构示意图。本实施例提供的显示面板可以包括多个像素单元组，各像素单元组可以包括多个像素单元101，例如，像素单元组可以为一行像素单元101，则各像素单元组可以包括每行中的n个像素单元101，如图1A所示。

在本实施例中，如图1A所示，上述各像素单元101内可以设有像素电极1011和与该像素电极1011电连接的薄膜晶体管组，各晶体管组至少可以包括第一薄膜晶体管T1和第二薄膜晶体管T2。具体地，各薄膜晶体管组中的第一薄膜晶体管T1的第一极可以与数据线102电连接，第一薄膜晶体管T1的第二极可以与该薄膜晶体管组中的第二薄膜晶体管T2的第一极电连接，第一薄膜晶体管T1的栅极可以与第一栅极控制信号线103电连接，如图1A所示。该薄膜晶体管组中的第二薄膜晶体管T2的第二极可以与该第二薄膜晶体管T2所在的像素单元101中的像素电极1011电连接，第二薄膜晶体管T2的栅极可以与第二控制信号线104电连接。

如图1A所示，与各第一薄膜晶体管T1的栅极电连接的第一栅极控制信号线103可以用于输出扫描信号，且每个像素单元组中所有的第一薄膜晶体管T1的栅极均可以与同一条第一栅极控制信号线103电连接，可见扫描信号可以逐组导通各像素单元组中所有的第一薄膜晶体管T1。与上述各第二薄膜晶体管T2的栅极电连接的第二栅极控制信号线104可以用于输出控制信号，该控制信号可以控制第二薄膜晶体管T2导通或截止。例如，如图1A所示，每行像素单元101组成的像素单元组中的各第一薄膜晶体管T1可以与一条第一栅极控制信号线103电连接，各第一栅极控制信号线103可以输出扫描信号G1、G2……Gn-1以及Gn等，第二栅极控制信号线104可以输出控制信号K，控制信号K可以控制与第二栅极控制信号线104电连接的第二薄膜晶体管T2，各当任一像素单元组中的像素电极在需要数据线102充电时，第一栅极控制信号线103输出的扫描信号G1、G2……Gn-1以及Gn等和第二栅极控制信号线104输出的控制信号K控制该像素单元组中的各薄膜晶体管组导通，从而使得数据线可以为该像素单元组中的各像素电极充电；当任一像素单元组中的像素电极1011需要电位保持时，第一栅极控制信号线103输出的扫描信号G1、G2……Gn-1以及Gn等和第二栅极控制信号线104输出的控制信号K可以分时导通控制该像素单元组中的薄膜晶体管组总体保持截止状态不变，从而使得该像素单元组中的各像素电极的电位保持不变。这里的分时导通可以理解为在同一薄膜晶体管组中的第一薄膜晶体管T1在第一栅极控制信号线103的控制下导通，但第二薄膜晶体管T2在第二栅极控制信号线104的控制下截止；或者，在同一薄膜晶体管组第二薄膜晶体管T2在第二栅极控制信号线104的控制下导通，但第一薄膜晶体管T1在第一栅极控制信号线103的控制下截止。由此可见，显示面板中的各像素电极1011在电位保持时，第一薄膜晶体管T1和第二薄膜晶体管T2采用分时导通的形式就可以使得其所在的薄膜晶体管组保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态，因此在显示面板中各像素电极1011需要保持电位不变时，可以通过采取分时导通的形式，改变第一薄膜晶体管T1和第二薄膜晶体管T2上的偏压状态，从而使得同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2可以避免因长时间保持偏置状态不变造成电学特性发生改变，保证显示面板的显示质量。

如图1B所示，图1B示出了根据本实施例的显示面板的另一结构示意图，与各第一薄膜晶体管T1的栅极电连接的第一栅极控制信号线103可以用于输出控制信号，该控制信号可以控制与该第一栅极控制信号线103电连接的第一薄膜晶体管T1导通或截止。而与上述各第二薄膜晶体管T2的栅极电连接的第二栅极控制信号线104可以用于输出扫描信号，且每个像素单元组中所有的第二薄膜晶体管T2的栅极可以均与同一条第二栅极控制信号线104电连接，可见扫描信号可以逐组导通各像素单元组中所有的第二薄膜晶体管T2。例如，如图1B所示，每行像素单元101组成的像素单元组中的各第二薄膜晶体管T2可以与一条第二栅极控制信号线104电连接，第二栅极控制信号线104可以输出扫描信号G1、G2……Gn-1以及Gn等，第一栅极控制信号线103可以输出控制与之电连接的第一薄膜晶体管T1的控制信号K，第一栅极控制信号线103输出的控制信号K和第二栅极控制信号线104输出的扫描信号G1、G2……Gn-1以及Gn等可以控制薄膜晶体管组导通或截止，从而使得各像素电极可以充电或电位保持。与图1A所示的显示面板相同，各薄膜晶体管在像素电极1011在电位保持时，第一薄膜晶体管T1和第二薄膜晶体管T2采用分时导通的形式就可以使得其所在的薄膜晶体管组的总体保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态，因此在显示面板中的各像素电极1011需要保持电位不变时，可以通过采取分时导通的形式，改变第一薄膜晶体管T1和第二薄膜晶体管T2上的偏压状态，从而使得同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2可以避免因长时间保持偏置状态不变造成电学特性发生改变，保证显示面板的显示质量。

在本实施例的一些可选地实现方式中，上述显示面板中可以包括一条第二栅极控制信号线104，如图1A所示，显示面板中的所有第二薄膜晶体管T2可以均与该第二栅极控制信号线104电连接。该第二栅极控制信号线104可以用于输出控制每个第二薄膜晶体管T2导通或截止的控制信号。在显示面板中的各像素电极1011需要充电时，第二栅极控制信号线104可以控制各第二薄膜晶体管T2导通，以便于数据信号线102可以向各像素电极1011充电，即传输数据信号，其中数据信号可以包括S1、S2……Sn-2、Sn-1以及Sn。当显示面板中仅包括一条第二栅极控制信号线104时，所有的第二薄膜晶体管T2的导通和截止可以仅通过同一个控制信号控制，不需要提供其它波形的控制信号，从而使得显示面板中的第二栅极控制信号线104占用驱动芯片的一个引脚即可，并且第二栅极控制信号线104的数量少使得显示面板的布线也比较简单。进一步地，各第二薄膜晶体管T2的栅极接收到的信号相同，还可以保证各第二薄膜晶体管T2的稳定性。

在本实施例的一些可选地实现方式中，显示面板的结构可以如图1C所示，图1C示出了根据本实施例的显示面板的一实现方式的结构示意图，与图1A相比，本实现方式中的显示面板可以包括多条第二栅极控制信号线104，此时每条第二栅极控制信号线104可以与至少一个像素单元组中的所有的第二薄膜晶体管T2的栅极电连接，使得每条第二栅极控制信号线104可以控制至少一个像素单元组中的所有的第二薄膜晶体管T2导通或截止，例如，如图1C所示，显示面板中的第二栅极控制信号线104可以与像素单元组一一对应，每个像素单元组中的所有第二薄膜晶体管T2可以和与之对应的同一条第二栅极控制信号线104电连接，以使第二栅极控制信号线104输出的控制信号K1、K2……Kn-1以及Kn可以分别控制对应的像素单元组中的第二薄膜晶体管T2导通或截止。以每个像素单元组对应一个第二栅极控制信号线104为例，在任一像素单元组中的像素电极1011需要充电时，仅需要与之对应的第二栅极控制信号线104控制该像素单元组的第二薄膜晶体管T2导通即可，便于对各像素单元组分别控制。

在本实施例的一些可选地实现方式中，如图1B所示，上述显示面板中可以包括一条第一栅极控制信号线103，显示面板中的所有第一薄膜晶体管T1可以均与该第一栅极控制信号线103电连接。该第一栅极控制信号线103可以输出用于控制每个第一薄膜晶体管T1导通或截止的控制信号K。在显示面板中的各像素电极1011需要充电时，第一栅极控制信号线103可以控制各第一薄膜晶体管T1导通，以便于数据信号线102可以向各像素电极1011充电，即传输数据信号，其中数据信号可以包括S1、S2……Sn-2、Sn-1以及Sn。当显示面板中仅包括一条第一栅极控制信号线103时，所有的第一薄膜晶体管T1的导通和截止可以仅通过同一个控制信号控制，不需要提供其它波形的控制信号，从而使得显示面板中的第一栅极控制信号线103占用驱动芯片的一个引脚即可，并且第一栅极控制信号线103的数量少使得显示面板的布线也比较简单。进一步地，各第一薄膜晶体管T1的栅极接收到的信号相同，还可以保证各第一薄膜晶体管T1的稳定性。

在本实施例的一些可选地实现方式中，显示面板的结构可以如图1D所示，图1D示出了根据本实施例的显示面板的一实现方式的结构示意图，与图1B相比，本实现方式中的显示面板可以包括多条第一栅极控制信号线103，此时每条第一栅极控制信号线103可以与至少一个像素单元组中的所有的第一薄膜晶体管T1的栅极电连接，使得每条第一栅极控制信号线103可以控制至少一个像素单元组中的所有的第一薄膜晶体管T1导通或截止，例如，如图1D所示，显示面板中的第一栅极控制信号线103可以与像素单元组一一对应，每个像素单元组中的所有第一薄膜晶体管T1可以和与之对应的同一条第一栅极控制信号线103电连接，以使该第一栅极控制信号线103输出的控制信号K1、K2……Kn-1以及Kn可以分别控制对应的像素单元组中的第一薄膜晶体管T1导通或截止。以每个像素单元组对应一个第一栅极控制信号线103为例，在任一像素单元组中的像素电极1011需要充电时，仅需要与之对应的第一栅极控制信号线103控制该像素单元组的第一薄膜晶体管T1导通即可，便于对各像素单元组分别控制。

在本实施例的一些可选地实现方式中，如图1A-图1D所示的各显示面板的一帧画面的时间均可以包括充电阶段和保持阶段。在显示面板的充电阶段，各数据线102可以逐组向各像素单元组中的所有像素电极1011提供数据信号；在显示面板的保持阶段，各薄膜晶体管组总体需要保持截止状态不变，而任一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2采用分时导通的形式就可以使得其所在的薄膜晶体管组保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态。因此，在显示面板中的保持电位阶段，可以通过采取分时导通的形式，改变第一薄膜晶体管T1和第二薄膜晶体管T2上的偏压状态，从而使得同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2可以避免因长时间保持偏置状态不变造成电学特性发生改变，保证显示面板的显示质量。

在本实施例的一些可选地实现方式中，如图1A-图1D所示的各显示面板的每帧画面刷新的频率为f，f可以满足0.3Hz≤f≤40Hz，并且显示面板中的像素电极1011的充电时间为t1，t1可以满足5.56ms≤t1≤50ms，从而使得显示面板在充电时间t1内可以完成数据信号的写入，并且不存在刷帧现象，进一步的，显示面板显示刷新频率f较低，可以降低显示面板的驱动功耗。

在本实施例的一些可选地实现方式中，如图1A-图1D所示的各显示面板中，第一薄膜晶体管T1和第二薄膜晶体管T2可以均为Nmos晶体管，其中，第一薄膜晶体管T1和第二薄膜晶体管T2在栅极接收到高电平信号时导通，而在接收到低电平信号时截止。在显示面板的充电阶段，各薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2需要同时导通，以便于数据线102为该薄膜晶体管组所在的像素单元101中的像素电极1011充电。并且在显示面板的充电阶段，该第一薄膜晶体管T1和第二薄膜晶体管T2的导通电压可以均为VGH。在显示面板的保持阶段，各薄膜晶体管组总体需要保持截止状态，而任一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2采用分时导通的形式就可以使得其所在的薄膜晶体管组保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态，并且在保持阶段中第一薄膜晶体管T1的导通电压和第二薄膜晶体管T2的导通电压可以为VGH’，这里的VGH和VGH’可以满足VGH’＜VGH。当第一薄膜晶体管T1和第二薄膜晶体管T2的栅极电压为VGH’，已经可以使得第一薄膜晶体管T1和第二薄膜晶体管T2导通，在保持阶段以VGH’电压导通第一薄膜晶体管T1和第二薄膜晶体管T2可以降低显示面板的功耗。

在本实施例的一些可选地实现方式中，如图1A-图1D所示的各显示面板中，第一薄膜晶体管T1和第二薄膜晶体管T2还可以均为Pmos晶体管，其中，第一薄膜晶体管T1和第二薄膜晶体管T2在栅极接收到低电平信号时导通，而在接收到高电平信号时截止。在显示面板的充电阶段，各薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2需要同时导通，以便于数据线102可以为该薄膜晶体管组所在的像素单元101中的像素电极1011充电。并且在显示面板的充电阶段，该第一薄膜晶体管T1和第二薄膜晶体管T2的导通电压可以均为VGL。在显示面板的保持阶段，各薄膜晶体管组总体需要保持截止状态，而任一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2采用分时导通的形式就可以使得其所在的薄膜晶体管组保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态，并且第一薄膜晶体管T1的导通电压和第二薄膜晶体管T2的导通电压可以为VGL’，这里的VGL和VGL’可以满足VGL’＞VGL。当第一薄膜晶体管T1和第二薄膜晶体管T2的栅极电压为VGL’，已经可以使得第一薄膜晶体管T1和第二薄膜晶体管T2导通，在保持阶段以VGL’电压导通第一薄膜晶体管T1和第二薄膜晶体管T2可以降低显示面板的功耗。

本申请的上述实施例提供的显示面板，如图1A-图1D所示，可以包括多个像素单元组，各像素单元组包括多个像素单元101，每个像素单元101内设有像素电极1011和薄膜晶体管组，薄膜晶体管组中的第一薄膜晶体管T1的第一极和第二极分别与数据线102和第二薄膜晶体管T2的第一极电连接，第一薄膜晶体管T1的栅极与第一栅极控制信号线103电连接，第二薄膜晶体管T2的第二极和栅极分别与像素电极1011和第二栅极控制信号线104电连接，第一栅极控制信号线103和第二栅极控制信号线104分别输出扫描信号和控制信号，或者第一栅极控制信号线103和第二栅极控制信号线104分别输出控制信号和扫描信号，控制信号和扫描信号通过分时输出导通电位在控制薄膜晶体管组总体保持截止状态不变的同时，改变第一薄膜晶体管T1和第二薄膜晶体管T2上的偏压状态，从而使得像素电极1011在需要保持电位不变时，避免同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2因长时间保持偏压状态不变造成电学特性发生改变，保证显示面板的显示效果。

接下来请参考图2，其示出了根据本申请的显示面板的驱动方法的一实施例的流程图。需要说明的是，利用本实施例所提供的显示面板的驱动方法驱动的显示面板可以包括多个像素单元组，各像素单元组可以包括多个像素单元，各像素单元内可以设有像素电极和与该像素电极电连接的薄膜晶体管组，每个晶体管组至少可以包括第一薄膜晶体管和第二薄膜晶体管。上述第一薄膜晶体管的第一极可以与数据线电连接，第一薄膜晶体管的第二极可以与上述第二薄膜晶体管的第一极电连接，第一薄膜晶体管的栅极可以与第一栅极控制信号线电连接，上述第二薄膜晶体管的第二极可以与该第二薄膜晶体管所在的像素单元中的像素电极电连接，第二薄膜晶体管的栅极可以与第二栅极控制信号线电连接。即，本实施例中的显示面板的驱动方法可以用于驱动例如图1A-图1D所示的任一显示面板。

下面以利用本实施例中的显示面板的驱动方法驱动如图1A所示的显示面板为例描述上述驱动方法的具体步骤。如图2所示，本实施例中的显示面板的驱动方法可以包括如下步骤：

步骤201，在充电阶段，第一栅极控制信号线和第二栅极控制信号线逐组向各像素单元组提供控制该像素单元组中所有薄膜晶体管组导通的信号，各数据线逐组向各像素单元组中的像素电极输入数据信号。

在本实施中，上述显示面板中的第一栅极控制信号线103与薄膜晶体管组中的第一薄膜晶体管T1的栅极电连接，第二栅极控制信号线104与薄膜晶体管组中的第二薄膜晶体管T2的栅极电连接，如图1A所示。在充电阶段，显示面板中的第一栅极控制信号线103和第二栅极控制信号线104可以逐组向各像素单元组提供信号，以使该信号可以导通各像素单元组中所有的薄膜晶体管组，数据线102在薄膜晶体管组导通时可以向该薄膜晶体管组所在的像素单元101中的像素电极1011提供数据信号。可见，在充电阶段，数据线102可以逐组向各像素单元组中所有的像素电极1011充电。

步骤202，在保持阶段，各像素单元组中的每个薄膜晶体管组包括的第一薄膜晶体管和第二薄膜晶体管基于第一栅极控制信号线输出的信号和第二栅极控制信号线输出的信号分时导通，各薄膜晶体管组保持截止，显示面板上的画面处于保持状态。

在本实施例中，在保持阶段，像素电极1011的电位需要保持不变，即像素电极1011所在的像素单元101中的薄膜晶体管组总体保持截止状态不变，从而避免数据线102继续向像素电极1011输出数据信号。需要说明的是，薄膜晶体管组总体保持截止状态不变，需要该薄膜晶体管组中的第一薄膜晶体管T1或第二薄膜晶体管T2截止，或者需要该薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2均截止。而为了避免第一薄膜晶体管T1和第二薄膜晶体管T2在保持阶段一直保持偏置状态不变造成电学特性发生改变，这里可以使得各薄膜晶体管组中的第一薄膜晶体管和第二薄膜晶体管分时导通来使得该薄膜晶体管组在保持阶段保持截止状态，同时可以避免第一薄膜晶体管T1和第二薄膜晶体管T2因长时间保持偏压状态不变造成电学特性发生改变，保证显示面板的显示效果。

这里，以图1A中的各第一薄膜晶体管T1和第二薄膜晶体管T2均为Nmos晶体管为例，结合图3所示的时序图来具体地描述图2所示实施例的工作原理，具体地，可以以图1A所示的显示面板中仅包括一条第二栅极控制信号线104为例对图2所示实施例的工作原理进行描述。图3示出了根据本申请的显示面板的驱动方法的时序图。

在充电阶段，向第二栅极控制信号线104施加高电平信号，显示面板中的各第二薄膜晶体管T2均与该第二栅极控制信号线104电连接，各第二薄膜晶体管T2全部导通。逐条向各第一栅极控制信号线103施加高电平信号，显示面板中的各第一栅极控制信号线103在该充电阶段可以逐组各像素单元组输出信号，以使各像素单元组中的第一薄膜晶体管T1可以导通，可见，在各第二薄膜晶体管T2导通的前提下，各第一栅极控制信号线103在充电阶段可以逐组向各像素单元组提供控制该像素单元组中的各薄膜晶体管组总体导通的信号，从而使得数据线102可以逐组向各像素单元101中所有的像素电极1011输入数据信号，完成各像素电极1011的充电。

在保持阶段，向各第一栅极控制信号线103提供包括高电平阶段和低电平阶段的信号，且向第二栅极控制信号线104提供包括高电平阶段和低电平阶段的信号。需要说明的是，第二栅极控制信号线104处于高电平阶段时，各第一栅极控制信号线103需要处于低电平阶段，而在第一栅极控制信号线103处于高电平阶段时，第二栅极控制信号线104需要处于低电平阶段，从而使得每个薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2可以分时导通时，各薄膜晶体管组总体在保持阶段保持截止状态不变，显示面板中的各像素电极1011的电位保持不变，即显示面板上的画面可以保持不变。可见，在保持阶段采用分时导通的方式，在改变第一薄膜晶体管T1和第二薄膜晶体管T2偏压状态的同时，仍然可以使得薄膜晶体管组总体保持截止状态不变，可以避免同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2因长时间保持偏压状态不变造成电学特性发生改变，保证显示面板的显示效果。

可选地，在如图1A、图3所示的显示面板，保持阶段可以包括第一预设时间段P1，在第一预设时间段P1可以向各第一栅极控制信号线103施加高电平信号，各第一薄膜晶体管T1导通，同时向第二栅极控制信号线104施加低电平信号，各第二薄膜晶体管T2截止，从而使得各薄膜晶体管组总体可以保持截止状态，各像素电极1011的电位可以保持不变。需要说明的，在保持阶段可以包括不止一个第一预设时间段P1，例如，如图3所示，在保持阶段可以包括两个第一预设时间段P1。进一步地，对于不同的第一栅极控制信号线103第一预设时间段P1可以相同或不同，即显示面板中的各第一栅极控制信号线103可以同时输出高电平信号，或者不同的第一栅极控制信号线103可以分时输出高电平信号。显示面板的保持阶段可以包括第二预设时间段P2，如图3所示，在第二预设时间段P2可以向各第一栅极控制信号线103施加低电平信号，各第一薄膜晶体管T1截止，同时向第二栅极控制信号线104施加高电平信号，各第二薄膜晶体管T2导通，从而使得各薄膜晶体管组总体可以保持截止状态，各像素电极1011的电位可以保持不变。同样地，显示面板的保持阶段也可以包括不止一个第二预设时间段P1，这里没有具体的限定。可见，在保持阶段，第一薄膜晶体管T1和第二薄膜晶体管T2采用分时导通的形式就可以使得其所在的薄膜晶体管组保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态，因此在该保持阶段可以通过采用分时导通的形式，改变第一薄膜晶体管T1和第二薄膜晶体管T2上的偏压状态，从而使得同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2可以避免因长时间保持偏置状态不变造成电学特性发生改变，保证显示面板的显示质量。

可选地，显示面板的保持阶段还可以包括第三预设时间段，在该第三预设时间段可以向第一栅极控制信号线103和第二栅极控制信号线104均施加低电平信号，该该时间段内第一薄膜晶体管T1和第二薄膜晶体管T2均截止，从而使得各薄膜晶体管组可以截止，各像素电极的电位保持不变。显示面板在保持阶段适当的增加第三预设时间段，在保证第一薄膜晶体管T1和第二薄膜晶体管T2的电学特性不发生改变的同时，还可以降低显示面板的功耗。

在本实施例的一些可选地实现方式中，显示面板的每帧画面刷新频率为f，f可以满足0.3Hz≤f≤40Hz，且像素电极的充电时间为t1，t1可以满足5.56ms≤t1≤50ms。从而使得显示面板在充电时间t1内可以完成数据信号的写入，并且不存在刷帧现象，进一步的，显示面板显示刷新频率f较低，可以降低显示面板的驱动功耗。

在本实施例的一些可选地实现方式中，如图1A所示的显示面板中，第一薄膜晶体管T1和第二薄膜晶体管T2可以均为Nmos晶体管。在充电阶段，用于导通第一薄膜晶体管T1和第二薄膜晶体管T2的高电平信号的导通电压为VGH；在保持阶段，用于导通第一薄膜晶体管T1和第二薄膜晶体管T2的高电平信号的导通电压为VGH’，这里的VGH和VGH’可以满足VGH’＜VGH，第一薄膜晶体管T1和第二薄膜晶体管T2的导通电压在保持阶段较低可以降低显示面板的功耗。

可以理解的是，如图1A所示的显示面板中的各第一薄膜晶体管T1和第二薄膜晶体管T2还可以为Pmos晶体管。此种情况下，第一薄膜晶体管T1和第二薄膜晶体管T2的导通信号可以为低电平信号，并且在充电阶段导通第一薄膜晶体管T1和第二薄膜晶体管T2的低电平信号的电压可以为VGL，在保持阶段导通第一薄膜晶体管T1和第二薄膜晶体管T2的低电平信号可以为VGL’，这里的VGL和VGL’可以满足VGL’＞VGL，第一薄膜晶体管T1和第二薄膜晶体管T2的导通电压在保持阶段较高可以降低显示面板的功耗。

本实施例提供的显示面板的驱动方法还可以用于驱动如图1B-图1D所示的显示面板。例如，上述驱动方法可以用于驱动如图1C所示的显示面板，该显示面板中还可以包括多条第二栅极控制信号线104，每条第二栅极控制信号线104可以与至少一个像素单元组中的各第二薄膜晶体管T2电连接。在充电阶段，各第二栅极控制信号线104可以输出控制与其电连接的至少一个像素单元组中的各第二薄膜晶体管T2导通的控制信号，从而使得数据线102在充电阶段可以向与第二栅极控制信号线104电连接的各第二薄膜晶体管T2所在的像素单元组中的像素电极1011进行充电。

本实施例中的显示面板的驱动方法可以用于驱动如图1A所示的显示面板，在充电阶段，第二栅极控制信号线104可以向各像素单元组提供控制各像素单元组中的第二薄膜晶体管T2导通的控制信号，且第一栅极控制信号线103可以逐组向各像素单元组提供控制各像素单元组中的第一薄膜晶体管T1导通的扫描信号。

上述显示面板的驱动方法还可以用于驱动如图1B或图1D所示的显示面板，在充电阶段，第一栅极控制信号线103可以向各像素单元组提供控制各像素单元组中的第一薄膜晶体管T1导通的控制信号，且第二栅极控制信号线104可以逐组向各像素单元组提供控制各像素单元组中的第二薄膜晶体管T2导通的扫描信号。

具体地，本实施例提供的驱动方法可以用于驱动如图1B所示的显示面板，该显示面板中的第一栅极控制信号线103可以用于输出控制信号时，且该显示面板中可以仅包括一条第一栅极控制信号线103，各第一薄膜晶体管T1均可以与该第一栅极控制信号线103电连接。此种情况下，在充电阶段，第一栅极控制信号线103可以向各第一薄膜晶体管T1输出控制信号，控制信号可以控制各第一薄膜晶体管T1导通。

可选地，本实施例提供的驱动方法可以用于驱动如图1D所示的显示面板，该显示面板中的第一栅极控制信号线103用于输出控制信号时，且该显示面板中可以包括多条第一栅极控制信号线103，各第一栅极控制信号线103可以与至少一个像素单元组中的第一薄膜晶体管T1电连接。此种情况下，在充电阶段，与任一第一栅极控制信号线103电连接的第一薄膜晶体管T1所在的像素单元组中的各像素电极1011需要充电时，该第一栅极控制信号线103输出的控制信号可以控制与其电连接的各第一薄膜晶体管T1导通。

本申请的上述实施例提供的显示面板的驱动方法，可以驱动如图1A-图1D所示的显示面板，并且在显示面板的充电阶段，第一栅极控制信号线103和第二栅极控制信号线104可以逐组向各像素单元组提供控制该像素单元组中的各薄膜晶体管组导通的信号，以便于数据线102可以逐组向各像素单元组中的像素电极1011充电，在该显示面板的保持阶段，第一栅极控制信号线103和第二栅极控制信号线104可以分时导通同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2，使得各薄膜晶体管组总体保持截止，各像素电极1011的电位保持不变，显示面板显示的画面保持不变。可见，在保持阶段，第一薄膜晶体管T1和第二薄膜晶体管T2基于第一栅极控制信号线103和第二栅极控制信号线104可以分时导通，从而使得其所在的薄膜晶体管组保持截止状态，不需要第一薄膜晶体管T1和第二薄膜晶体管T2一直处于截止状态。因此，在保持阶段，可以通过采取分时导通的形式，改变第一薄膜晶体管T1和第二薄膜晶体管T2上的偏压状态，从而使得同一薄膜晶体管组中的第一薄膜晶体管T1和第二薄膜晶体管T2可以避免因长时间保持偏置状态不变造成电学特性发生改变，保证显示面板的显示质量。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (15)

1.一种显示面板，其特征在于，包括：

多个像素单元组，各所述像素单元组包括多个像素单元，各所述像素单元内设有像素电极和与该所述像素电极电连接的薄膜晶体管组，每个所述晶体管组至少包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一极与数据线电连接，所述第一薄膜晶体管的第二极与所述第二薄膜晶体管的第一极电连接，所述第一薄膜晶体管的栅极与第一栅极控制信号线电连接，所述第二薄膜晶体管的第二极与该所述第二薄膜晶体管所在的所述像素单元中的所述像素电极电连接，所述第二薄膜晶体管的栅极与第二栅极控制信号线电连接；

其中，所述第一栅极控制信号线用于输出扫描信号，且每个所述像素单元组中所有所述第一薄膜晶体管的栅极均与同一条所述第一栅极控制信号线电连接，所述扫描信号逐组导通各所述像素单元组中所有的所述第一薄膜晶体管，所述第二栅极控制信号线用于输出控制信号，所述控制信号控制所述第二薄膜晶体管导通或截止；或者，

所述第一栅极控制信号线用于输出控制信号，所述控制信号控制所述第一薄膜晶体管导通或截止，所述第二栅极控制信号线用于输出扫描信号，且每个所述像素单元组中所有所述第二薄膜晶体管的栅极均与同一条所述第二栅极控制信号线电连接，所述扫描信号逐组导通各所述像素单元组中所有的所述第二薄膜晶体管。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括一条所述第二栅极控制信号线，该所述第二栅极控制信号线用于输出所述控制信号，控制每个所述第二薄膜晶体管导通或截止；或者，

所述显示面板包括多条所述第二栅极控制信号线，各所述第二栅极控制信号线用于输出所述控制信号，以使每条所述第二栅极控制信号线控制至少一个所述像素单元组中的所有所述第二薄膜晶体管的导通或截止。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括一条所述第一栅极控制信号线，该所述第一栅极控制信号线用于输出所述控制信号，控制每个所述第一薄膜晶体管导通或截止；或者，

所述显示面板包括多条所述第一栅极控制信号线，各所述第一栅极控制信号线用于输出所述控制信号，以使每条所述第一栅极控制信号线控制至少一个所述像素单元组中的所有所述第一薄膜晶体管的导通或截止。

4.根据权利要求1所述的显示面板，其特征在于，所述显示面板的一帧画面时间包括充电阶段和保持阶段，在所述充电阶段，各所述数据线逐组向各所述像素单元组中的各所述像素电极提供数据信号，在所述保持阶段中，所述第一薄膜晶体管和所述第二薄膜晶体管分时导通，各所述薄膜晶体管组保持截止。

5.根据权利要求4所述的显示面板，其特征在于，所述显示面板的每帧画面刷新频率0.3Hz≤f≤40Hz，且所述像素电极的充电时间5.56ms≤t1≤50ms。

6.根据权利要求4所述的显示面板，其特征在于，在所述充电阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGH；

在所述保持阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGH’，且VGH’＜VGH。

7.根据权利要求4所述的显示面板，其特征在于，在所述充电阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGL；

在所述保持阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGL’，且VGL’＞VGL。

8.一种显示面板的驱动方法，其特征在于，所述显示面板包括多个像素单元组，各所述像素单元组包括多个像素单元，各所述像素单元内设有像素电极和与该所述像素电极电连接的薄膜晶体管组，每个所述晶体管组至少包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一极与数据线电连接，所述第一薄膜晶体管的第二极与所述第二薄膜晶体管的第一极电连接，所述第一薄膜晶体管的栅极与第一栅极控制信号线电连接，所述第二薄膜晶体管的第二极与该所述第二薄膜晶体管所在的所述像素单元中的所述像素电极电连接，所述第二薄膜晶体管的栅极与第二栅极控制信号线电连接，所述显示面板的一帧画面时间包括充电阶段和保持阶段，所述方法包括：

在所述充电阶段，所述第一栅极控制信号线和所述第二栅极控制信号线逐组向各所述像素单元组提供控制该所述像素单元组中所有所述薄膜晶体管组导通的信号，各所述数据线逐组向各所述像素单元组中的所述像素电极输入数据信号；

在所述保持阶段，各所述像素单元组中的每个所述薄膜晶体管组包括的所述第一薄膜晶体管和所述第二薄膜晶体管基于所述第一栅极控制信号线输出的信号和所述第二栅极控制信号线输出的信号分时导通，各所述薄膜晶体管组保持截止，所述显示面板上的画面处于保持状态。

9.根据权利要求8所述的驱动方法，其特征在于，所述在所述充电阶段，所述第一栅极控制信号线和所述第二栅极控制信号线逐组向各所述像素单元组提供控制该所述像素单元组中所有所述薄膜晶体管组导通的信号，包括：

在所述充电阶段，所述第二栅极控制信号线向各所述像素单元组提供控制所有所述第二薄膜晶体管导通的控制信号，且所述第一栅极控制信号线逐组向各所述像素单元组提供控制该所述像素单元组中所有所述第一薄膜晶体管导通的扫描信号；或者，

在所述充电阶段，所述第一栅极控制信号线向各所述像素单元组提供控制所有所述第一薄膜晶体管导通的控制信号，且所述第二栅极控制信号线逐组向各所述像素单元组提供控制该所述像素单元组中的所有所述第二薄膜晶体管导通的扫描信号。

10.根据权利要求8所述的驱动方法，其特征在于，所述在所述保持阶段，各所述像素单元组中的每个所述薄膜晶体管组包括的所述第一薄膜晶体管和所述第二薄膜晶体管基于所述第一栅极控制信号线输出的信号和所述第二栅极控制信号线输出的信号分时导通，各所述薄膜晶体管组保持截止，包括：

在所述保持阶段的第一预设时间段，各所述像素单元组中的所述第一薄膜晶体管基于所述第一栅极控制信号线输出的信号导通，所述第二薄膜晶体管基于所述第二栅极控制信号线输出的信号截止；和/或，

在所述保持阶段的第二预设时间段，各所述像素单元组中的所述第一薄膜晶体管基于所述第一栅极控制信号线输出的信号截止，所述第二薄膜晶体管基于所述第二栅极控制信号线输出的信号导通。

11.根据权利要求9所述的驱动方法，其特征在于，所述显示面板包括一条所述第二栅极控制信号线，在所述充电阶段，该所述第二栅极控制信号线输出所述控制信号，控制每个所述第二薄膜晶体管导通；或者，

所述显示面板包括多条所述第二栅极控制信号线，在所述充电阶段，各所述第二栅极控制信号线输出所述控制信号，每条所述第二栅极控制信号线控制至少一个所述像素单元组中的所有所述第二薄膜晶体管导通。

12.根据权利要求9所述的驱动方法，其特征在于，所述显示面板包括一条所述第一栅极控制信号线，在所述充电阶段，该所述第一栅极控制信号线用于输出所述控制信号，控制每个所述第一薄膜晶体管导通；或者，

所述显示面板包括多条所述第一栅极控制信号线，在所述充电阶段，各所述第一栅极控制信号线用于输出控制信号，每条所述第一栅极控制信号线控制至少一个所述像素单元组中的所有所述第一薄膜晶体管导通。

13.根据权利要求8所述的驱动方法，其特征在于，所述显示面板的每帧画面刷新频率0.3Hz≤f≤40Hz，且所述像素电极的充电时间5.56ms≤t1≤50ms。

14.根据权利要求8所述的驱动方法，其特征在于，在所述充电阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGH；

在所述保持阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGH’，且VGH’＜VGH。

15.根据权利要求8所述的显示面板，其特征在于，在所述充电阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGL；

在所述保持阶段，所述第一薄膜晶体管的导通电压和所述第二薄膜晶体管的导通电压均为VGL’，且VGL’＞VGL。