CN106502015B - 一种阵列基板及其驱动方法、显示装置 - Google Patents
一种阵列基板及其驱动方法、显示装置 Download PDFInfo
- Publication number
- CN106502015B CN106502015B CN201611048868.4A CN201611048868A CN106502015B CN 106502015 B CN106502015 B CN 106502015B CN 201611048868 A CN201611048868 A CN 201611048868A CN 106502015 B CN106502015 B CN 106502015B
- Authority
- CN
- China
- Prior art keywords
- stage
- grid line
- sub
- transistor
- switch module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
Abstract
本发明实施例提供一种阵列基板及其驱动方法、显示装置，涉及显示技术领域，用于避免TFT将长时间处于单向偏压状态。该阵列基板包括多个呈矩阵形式排列的像素组，每一个像素组包括第一像素单元和第二像素单元。第一像素单元包括与该第一像素单元的像素电极相连接的第一开关模块。在第一开关模块的关闭阶段，第一栅线和公共栅线输出的信号相异，第一栅线和公共栅线在第一子阶段和第二子阶段的输出信号相反。第二像素单元包括与该第二像素单元的像素电极相连接的第二开关模块。在第二开关模块的关闭阶段，第二栅线和公共栅线输出的信号相异，第二栅线和公共栅线在第三子阶段和第四子阶段的输出信号相反。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示装置。
背景技术
LCD(英文全称：Liquid Crystal Display，中文全称：液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
LCD包括相互对盒的阵列基板和对盒基板。其中，阵列基板上如图1a所示，设置有横纵交叉的栅线Gate和数据线Data。其中，在栅线Gate和数据线Data的交叉位置处设置有TFT(英文全称：Thin Film Transistor，中文全称：薄膜晶体管)。当一行栅线Gate接收扫描信号，以将与该栅线Gate相连接的TFT均导通时，不同的数据线Date将数据信号通过导通的TFT，分别输出至各个像素单元。
具体的，一行栅线Gate接收的扫描信号时序图如图1b所示，在一图像帧P内，与该栅线Gate相连接TFT仅在开启时间段t1内打开，而其余时间处于关闭的状态。其中，上述开启时间段t1大约占一图像帧P的1％。这样一来，TFT将长时间处于单向偏压状态。例如，当该TFT为N型TFT时，该TFT将在一图像帧P内的99％的时间内处于负向偏压的状态。此时，TFT的阈值电压会发生负向偏移，从而导致TFT不能够正常工作，造成显示异常。
发明内容
本发明的实施例提供一种阵列基板及其驱动方法、显示装置，用于避免TFT将长时间处于单向偏压状态。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种阵列基板，其特征在于，包括多个呈矩阵形式排列的像素组，每一个像素组包括第一像素单元和第二像素单元；所述第一像素单元包括与该第一像素单元的像素电极相连接的第一开关模块，所述第一开关模块连接数据线、第一栅线以及公共栅线；在所述第一开关模块的关闭阶段，所述第一栅线和所述公共栅线输出的信号相异，所述第一开关模块的关闭阶段包含第一子阶段和第二子阶段，所述第一栅线和所述公共栅线，在所述第一子阶段和所述第二子阶段的输出信号相反。所述第二像素单元包括与该第二像素单元的像素电极相连接的第二开关模块，所述第二开关模块连接所述数据线、第二栅线以及公共栅线；所述第二开关模块的关闭阶段包含第三子阶段和第四子阶段，所述第二栅线和所述公共栅线，在所述第三子阶段和所述第四子阶段的输出信号相反。
优选的，所述第一开关模块和所述第二开关模块中的任意一个开关模块包括至少两个串联的晶体管；所述至少两个串联的晶体管中的一个晶体管的第一极连接数据线，另一个晶体管的第二极连接该晶体管所在像素单元的像素电极；且所述至少两个串联的晶体管的栅极连接不同的栅线。
优选的，所述第一开关模块包括第一晶体管和第二晶体管；所述第一晶体管的栅极连接所述第一栅线，第一极连接所述数据线，第二极连接所述第二晶体管的第一极；所述第二晶体管的栅极连接所述公共栅线，第二极连接所述第一像素单元的像素电极。
优选的，所述第二开关模块包括第三晶体管和第四晶体管；所述第三晶体管的栅极连接所述第二栅线，第一极连接所述数据线，第二极连接所述第四晶体管的第一极；所述第四晶体管的栅极连接所述公共栅线，第二极连接所述第二像素单元的像素电极。
优选的，所述第二开关模块包括第三晶体管和第四晶体管；所述第三晶体管的栅极连接所述公共栅线，第一极连接所述数据线，第二极连接所述第四晶体管的第一极；所述第四晶体管的栅极连接所述第二栅线，第二极连接所述第二像素单元的像素电极。
本发明实施例的另一方面，提供一种显示装置包括如上所述的任意一种阵列基板。
本发明实施例的又一方面，提供一种用于驱动如上所述任意一种阵列基板的方法，所述方法包括：在第一开关模块的关闭阶段，第一栅线和公共栅线输出相异的信号，所述第一开关模块的关闭阶段包含第一子阶段和第二子阶段，所述第一栅线和所述公共栅线，在所述第一子阶段和第二子阶段的输出信号相反；在第二开关模块的关闭阶段，第二栅线和所述公共栅线输出相异的信号，所述第二开关模块的关闭阶段包含第三子阶段和第四子阶段，所述第二栅线和所述公共栅线，在第三子阶段和第四子阶段的输出信号相反。
优选的，在第一开关模块包括第一晶体管、第二晶体管，第二开关模块包括第三晶体管、第四晶体管；第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管；且所述第一子阶段和所述第二子阶段分别为相邻两图像帧的非扫描阶段；所述三子阶段和所述第四子阶段分别为相邻两图像帧的非扫描阶段的情况下，所述方法包括：在所述第一子阶段，所述第一栅线输出低电平，所述公共栅线输出高电平；在所述第二子阶段，所述第一栅线输出高电平，所述公共栅线输出低电平；在所述第三子阶段，所述第二栅线输出低电平，所述公共栅线输出高电平；在所述第四子阶段，所述第二栅线输出高电平，所述公共栅线输出低电平。
优选的，所述第一栅线和所述第二栅线输出信号的占空比相同。
优选的，所述相邻两图像帧具有消隐时间；在所述消隐时间，所述第一栅线输入低电平；和/或，在所述消隐时间，所述第二栅线输入低电平。
本发明实施例提供一种阵列基板及其驱动方法、显示装置。该阵列基板包括多个呈矩阵形式排列的像素组，每一个像素组包括第一像素单元和第二像素单元。第一像素单元包括与该第一像素单元的像素电极相连接的第一开关模块。该第一开关模块连接数据线、第一栅线以及公共栅线。在第一开关模块的关闭阶段，第一栅线和公共栅线输出的信号相异，第一开关模块的关闭阶段包含第一子阶段和第二子阶段，第一栅线和公共栅线，在第一子阶段和第二子阶段的输出信号的相位相差180。此外，第二像素单元包括与该第二像素单元的像素电极相连接的第二开关模块。该第二开关模块连接上述数据线、第二栅线以及公共栅线。在第二开关模块的关闭阶段，第二栅线和公共栅线输出的信号相异，第二开关模块的关闭阶段包含第三子阶段和第四子阶段，第二栅线和公共栅线，在第三子阶段和第四子阶段的输出信号相反。
综上所述，由于第一栅线和公共栅线，在第一子阶段和第二子阶段的输出信号的相位相差180，且第二栅线和第二公共栅线，在第三子阶段和第四子阶段的输出信号相反，因此，在上述第一子阶段和第二子阶段可以使得第一开关模块中的TFT能够分别处于正向偏压和负向偏压交替的状态，或者在第三子阶段和第四子阶段，可以使得第二开关模块中的TFT能够分别处于正向偏压和负向偏压交替的状态。这样一来，在上述第一子阶段，第一开关模块中的部分TFT开启，以长时间处于正向偏压状态，另一部分TFT关闭，以长时间处于负向偏压状态。接下来，在第二子阶段，第一开关模块中原本开启的TFT关闭，并长时间处于负向偏压状态，从而对在第一子阶段中，由于长时间处于正向偏压而正向偏移的TFT的阈值电压进行补偿；而第一开关模块中原本关闭的TFT开启，并长时间处于正向偏压状态，从而对第一子阶段中，由于长时间处于负向偏压而负向偏移的TFT的阈值电压进行补偿。同样，在上述第三子阶段，第二开关模块中的部分TFT开启，以长时间处于正向偏压状态，另一部分TFT关闭，以长时间处于负向偏压状态。接下来，在第四子阶段，第二开关模块中原本开启的TFT关闭，并长时间处于负向偏压状态，从而对在第三子阶段中，由于长时间处于正向偏压而正向偏移的TFT的阈值电压进行补偿；而第二开关模块中原本关闭的TFT开启，并长时间处于正向偏压状态，从而对第三子阶段中，由于长时间处于负向偏压而负向偏移的TFT的阈值电压进行补偿。
在此情况下，通过对上述第一开关模块和第二开关模块中TFT的开启和关闭状态进行控制，能够避免TFT长时间处于单向偏压，使得TFT的阈值电压保持稳定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术提供的一种阵列基板的结构示意图；
图1b为用于驱动图1a所示的阵列基板的信号流程图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3为图2中第一开关模块和第二开关模块的一种结构示意图；
图4为图2中第一开关模块和第二开关模块的另一种结构示意图；
图5为用于驱动图3或图4所示的阵列基板的一种信号时序图；
图6为用于驱动图3或图4所示的阵列基板的另一种信号时序图；
图7为用于驱动图3或图4所示的阵列基板的又一种信号时序图。
附图标记：
10-像素组；101-第一像素单元；102-第二像素单元；20-第一开关模块；21-第二开关模块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2所示，包括多个呈矩阵形式排列的像素组10，每一个像素组10包括第一像素单元101和第二像素单元102。
其中，第一像素单元101包括与第一像素单元101的像素电极(图中未示出)相连接的第一开关模块20。该第一开关模块20连接数据线Data、第一栅线G1以及公共栅线G3。
需要说明的是，每一个像素单元中的像素电极和公共电极(接收公共电压Vcom)之间形成液晶电容C。
在此情况下，在第一开关模块20的关闭阶段，上述第一栅线G1和公共栅线G3输出的信号相异。在此基础上，第一开关模块20的关闭阶段，如图5所示包含第一子阶段P11和第二子阶段P21，第一栅线G1和公共栅线G3，在上述第一子阶段P11和第二子阶段P21的输出信号相反。
其中，第一栅线G1和公共栅线G3，在上述第一子阶段P11和第二子阶段P21的输出信号相反是指，在其中一个子阶段，第一栅线G1输出高电平，则在另一个子阶段第一栅线G1输出低电平。或者，在其中一个子阶段，公共栅线G3输出高电平，则在另一个子阶段公共栅线G3输出低电平。
本发明中,第一子阶段P11和第二子阶段P21，第一栅线G1(或公共栅线G3)输出的高电平和低电平的幅值可以相等，也可以不相等。例如，当幅值相等时，第一栅线G1(或公共栅线G3)分别在第一子阶段P11和第二子阶段P21输出的信号的相位相差180°。
此外，由于在第一开关模块20的关闭阶段，上述第一栅线G1和公共栅线G3输出的信号相异，因此在同一个子阶段，第一栅线G1输出高电平，则公共栅线G3输出低电平；或者第一栅线G1输出低电平，则公共栅线G3输出高电平。
需要说明的是，本发明实施例中，上述第一开关模块20的关闭阶段中的第一子阶段P11和第二子阶段P21可以是在该阵列基板的驱动过程中，第一开关模块20处于关闭状态时任意存在的两个时间段。因此，上述第一子阶段P11和第二子阶段P21可以为相邻的两个时间段，例如如图5所示，第一子阶段P11和第二子阶段P21分别为相邻两图像帧P1和P2的非扫描阶段。或者，上述第一子阶段P11和第二子阶段P21也可以为不相邻的两个时间段。本发明对此不做限定。
此外，第二像素单元102包括与该第二像素单元102的像素电极相连接的第二开关模块21。该第二开关模块21连接上述数据线Data，即第二开关模块21与第一开关模块20连接同一条数据线Data。此外，该第二开关模块21还连接第二栅线G2以及公共栅线G3。
在此情况下，在第二开关模块21的关闭阶段，第二栅线G2和公共栅线G3输出的信号相异，第二开关模块21的关闭阶段，如图5所示，包含第三子阶段P12和第四子阶段P22，第二栅线G2和第二公共栅线G3，在第三子阶段P12和所述第四子阶段P22的输出信号相反。
需要说明的是，本发明实施例中，上述第二开关模块21的关闭阶段中的第三子阶段P12和第四子阶段P22与上述第一开关模块20的关闭阶段中的第一子阶段P11和第二子阶段P21相同，可以为相邻的两个时间段，例如如图5所示，第三子阶段P12和第四子阶段P22分别为相邻两图像帧P1和P2的非扫描阶段。或者，上述第三子阶段P12和第四子阶段P22也可以为不相邻的两个时间段。
此外，位于同一列的相邻两个像素组10中，其中一个像素组10的第二像素单元102和另一个像素组10的第一像素单元101分别具有独立的像素电极。即如图2所示，位于同一列的相邻两个像素组10中，其中一个像素组10的第二像素单元102和另一个像素组10的第一像素单元101之间虽然没有设置栅线，但是其中一个像素组10的第二像素单元102和另一个像素组10的第一像素单元101可以通过分别设置独立的像素电极，达到单独控制灰阶的目的。
在此基础上，为了使得阵列基板上像素单元排布整齐，提高空间的利用率。优选的，如图2所示，第一栅线S1、第二栅线S2以及公共栅线S3设置于第一像素单元101和第二像素单元102之间，且上述公共栅线S3位于第一栅线S1和第二栅线S2之间。
综上所述，由于第一栅线和公共栅线，在第一子阶段和第二子阶段的输出信号的相位相差180，且第二栅线和第二公共栅线，在第三子阶段和第四子阶段的输出信号相反，因此，在上述第一子阶段和第二子阶段可以使得第一开关模块中的TFT能够分别处于正向偏压和负向偏压交替的状态，或者在第三子阶段和第四子阶段，可以使得第二开关模块中的TFT能够分别处于正向偏压和负向偏压交替的状态。这样一来，在上述第一子阶段，第一开关模块中的部分TFT开启，以长时间处于正向偏压状态，另一部分TFT关闭，以长时间处于负向偏压状态。接下来，在第二子阶段，第一开关模块中原本开启的TFT关闭，并长时间处于负向偏压状态，从而对在第一子阶段中，由于长时间处于正向偏压而正向偏移的TFT的阈值电压进行补偿；而第一开关模块中原本关闭的TFT开启，并长时间处于正向偏压状态，从而对第一子阶段中，由于长时间处于负向偏压而负向偏移的TFT的阈值电压进行补偿。同样，在上述第三子阶段，第二开关模块中的部分TFT开启，以长时间处于正向偏压状态，另一部分TFT关闭，以长时间处于负向偏压状态。接下来，在第四子阶段，第二开关模块中原本开启的TFT关闭，并长时间处于负向偏压状态，从而对在第三子阶段中，由于长时间处于正向偏压而正向偏移的TFT的阈值电压进行补偿；而第二开关模块中原本关闭的TFT开启，并长时间处于正向偏压状态，从而对第三子阶段中，由于长时间处于负向偏压而负向偏移的TFT的阈值电压进行补偿。
在此情况下，通过对上述第一开关模块和第二开关模块中TFT的开启和关闭状态进行控制，能够避免TFT长时间处于单向偏压，使得TFT的阈值电压保持稳定。
在此基础上，为了在上述第一子阶段P11和第二子阶段P21，使得第一开关模块20中的TFT能够分别处于正向偏压和负向偏压交替的状态。或者在上述第三子阶段P12和第四子阶段P22，使得第二开关模块21中的TFT能够分别处于正向偏压和负向偏压交替的状态。优选的，上述第一开关模块20和第二开关模块21的任意一个开关模块包括至少两个串联的TFT。上述至少两个串联的晶体管中的一个晶体管的第一极连接数据线Data，另一个TFT的第二极连接该TFT所在像素单元的像素电极。此外，上述至少两个串联的TFT的栅极连接不同的栅线。这样一来，可以在上述第一子阶段P11和第二子阶段P21，交替控制第一开关模块20中的一部分TFT开启，另一部分TFT关闭。或者在上述第三子阶段P12和第四子阶段P22控制第二开关模块21中的一部分TFT开启，另一部分TFT关闭。
以下以第一开关模块20和第二开关模块21分别包括两个串联的TFT为例对上述第一开关模块20和第二开关模块21的结构进行详细的举例说明。
具体的，如图3所示，第一开关模块20包括第一晶体管T1和第二晶体管T2。
其中，第一晶体管T1的栅极连接第一栅线G1，第一极连接数据线Data，第二极连接第二晶体管T2的第一极。
第二晶体管T2的栅极连接公共栅线G3，第二极连接第一像素单元101的像素电极。
在此基础上，上述第二开关模块21如图3或图4所示，可以包括第三晶体管T3和第四晶体管T4。
其中，上述第三晶体管T3和第四晶体管T4的连接方式可以如图3所示，第三晶体管T3的栅极连接第二栅线G2，第一极连接数据线Data，第二极连接第四晶体管T4的第一极。
第四晶体管T4的栅极连接公共栅线G3，第二极连接第二像素单元102的像素电极。
需要说明的是，本发明对上述TFT的类型不做限定，可以均为N型TFT或者均为P型TFT。以下实施例为了方便说明均是以上上述所有TFT均为N型TFT为例进行的说明。此外，上述TFT的第一极可以为源极，第二极为漏极，或者第一极为漏极，第二极为源极。
接下来，以第一开关模块20的关闭阶段中的第一子阶段P11和第二子阶段P21分别为相邻两图像帧P1和P2的非扫描阶段，且第二开关模块21的关闭阶段中的第三子阶段P12和第四子阶段P22分别为相邻两图像帧P1和P2的非扫描阶段为例，对控制第一开关模块20和第二开关模块21中的TFT分别处于正向偏压和负向偏压交替的状态的方法进行详细的说明。
具体的，如图5所示，在第一图像帧P1内，公共栅线G3大部分时间内保持高电平输出。此时在该第一图像帧P1的扫描阶段内，第一栅线G1输出高电平，第一晶体管T1、第二晶体管T2导通，从而使得数据线Data上的数据电压通过第一晶体管T1和第二晶体管T2向第一像素单元101充电，使得第一像素单元101处于充电状态。或者当第二栅线G2输出高电平时，第三晶体管T3以及第四晶体管T4导通，该数据线Data上的数据电压通过第三晶体管T3和第四晶体管T4向第二像素单元102充电，使得第二像素单元102处于充电阶段。
接下来，同上所述，在第二图像帧P2的扫描阶段内，公共栅线G3输出高电平。在此情况下，当第一栅线G1输出高电平时，第一像素单元101处于充电状态。当第二栅线G2输出高电平时，第二像素单元102处于充电阶段。
此外，在第一图像帧P1或第二图像帧P2的非扫描阶段，即上述第一子阶段P11和第二子阶段P21内，当公共栅线G3和第一栅线G1输出的信号相异时，第一像素单元101处于非充电状态，或者公共栅线G3和第二栅线G2输出的信号相异时，第二像素单元102处于非充电状态。
具体的，对于第一开关模块20而言，在第一子阶段P11，如图5所示，第一栅线G1输出低电平，第一晶体管T1截止。公共栅线G3输出高电平，第二晶体管T2导通，此时由于第一晶体管T1和第二晶体管T2串联，因此数据线Data上的数据电压无法通过第一晶体管T1向该第一像素单元101的像素电极充电。在此情况下，在占据第一图像帧P1大约99％的非扫描阶段，即该第一子阶段P11，第一晶体管T1长时间处于负向偏压的状态，阈值电压负向偏移，第二晶体管T2长时间处于正向偏压的状态，阈值电压正向偏移。
接下来，在第二子阶段P21，如图5所示，第一栅线G1输出高电平，第一晶体管T1导通，公共栅线G3输出低电平，第二晶体管T2截止。在此情况下，在占据第二图像帧P2大约99％的非扫描阶段，即该第二子阶段P21，第一晶体管T1长时间处于正向偏压的状态，从而能够对其自身负向偏移的阈值电压进行正向补偿，使得第一晶体管T1的阈值电压保持稳定。此外，在占据该二图像帧P1大约99％的非扫描阶段，即该第二子阶段P21，第二晶体管T2长时间处于负向偏压的状态，从而能够对其自身负正偏移的阈值电压进行负向补偿，使得第二晶体管T2的阈值电压保持稳定。
同理，对于第二开关模块21而言，在上述第三子阶段P12，第二栅线G2输出低电平，第三晶体管T3截止，公共栅线G3输出高电平，第四晶体管T4导通。在此情况下，在占据第一图像帧P1大约99％的非扫描阶段，即该第三子阶段P12，第三晶体管T3长时间处于负向偏压的状态，阈值电压负向偏移，第四晶体管T4长时间处于正向偏压的状态，阈值电压正向偏移。
接下来，在第四子阶段P22，第二栅线G2输出高电平，第三晶体管T3导通，公共栅线G3输出低电平，第四晶体管T4截止。在此情况下，在占据第二图像帧P2大约99％的非扫描阶段，即该第四子阶段P22，第三晶体管T3长时间处于正向偏压的状态，从而能够对其自身负向偏移的阈值电压进行正向补偿，使得第三晶体管T3的阈值电压保持稳定。此外，在占据该二图像帧P1大约99％的非扫描阶段，即该第四子阶段P22，第四晶体管T4长时间处于负向偏压的状态，从而能够对其自身负正偏移的阈值电压进行负向补偿，使得第四晶体管T4的阈值电压保持稳定。
由上述方法可知，由于在第一图像帧P1内第一栅线G1和第二栅线G2处于高电平的时间较短，因此第一晶体管T1和第三晶体管T3在第一图像帧P1内开启时间较短，第一晶体管T1和第三晶体管T3导通时产生的电容之和较小，从而使得与第一晶体管T1和第三晶体管T3的第一极相连接的数据线Data的负载较小。同理，在第二图像帧P2内第一栅线G1和第二栅线G2处于高电平的时间较长，第一晶体管T1和第三晶体管T3导通时产生的电容之和较大，因此数据线Data的负载较大。从而造成了相邻两图像帧内，数据线Data的负载存在差异。
为了解决上述问题，在第二开关模块21在包括第三晶体管T3和第四晶体管T4的情况下，该第三晶体管T3和第四晶体管T4的连接方式如图4所示，可以为：
第三晶体管T3的栅极连接公共栅线G3，第一极连接数据线Data，第二极连接第四晶体管T4的第一极。
第四晶体管T4的栅极连接所述第二栅线G2，第二极连接第二像素单元102的像素电极。
在此情况下，如图5所示，在第一图像帧P1内第一栅线G1处于高电平的时间较短，因此第一晶体管T1在第一图像帧P1内开启时间较短；但公共栅线G3处于高电平的时间较长，因此第三晶体管T3在第一图像帧P1内开启时间较长。同理，在第二图像帧P2内第一栅线G1处于高电平的时间较长，因此第一晶体管T1在第二图像帧P2内开启时间较长；但公共栅线G3处于高电平的时间较短，因此第三晶体管T3在第二图像帧P2内开启时间较长。这样一来，相邻两图像帧中，第一晶体管T1和第三晶体管T3导通时产生的电容之和相当。因此能够避免面相邻两图像帧内，数据线Data的负载存在差异。
本发明实施例提供一种显示装置包括如上所述的任意一种阵列基板，具有与前述实施例相同的结构和有益效果。由于前述实施例已经对阵列基板的结构和有益效果进行了详细的描述，此处不再赘述。
本发明实施例提供一种用于驱动上述任意一种阵列基板的方法，包括：
在第一开关模块20的关闭阶段，上述第一栅线G1和公共栅线G3输出的信号相异，第一开关模块20的关闭阶段，如图5所示包含第一子阶段P11和第二子阶段P21，第一栅线G1和公共栅线G3，在上述第一子阶段P11和第二子阶段P21的输出信号相反。
在第二开关模块21的关闭阶段，第二栅线G2和公共栅线G3输出的信号相异，第二开关模块21的关闭阶段，如图5所示，包含第三子阶段P12和第四子阶段P22，第二栅线G2和第二公共栅线G3，在第三子阶段P12和所述第四子阶段P22的输出信号相反。
其中，上述第一开关模块20的关闭阶段中的第一子阶段P11和第二子阶段P21，或者第二开关模块21的关闭阶段中的第三子阶段P12和第四子阶段P22，可以为相邻的两个时间段，例如如图5所示，第一子阶段P11和第二子阶段P21分别为相邻两图像帧P1和P2的非扫描阶段，或者第三子阶段P12和第四子阶段P22分别为相邻两图像帧P1和P2的非扫描阶段。此外，上述第一子阶段P11和第二子阶段P21，或者第三子阶段P12和第四子阶段P22也可以为不相邻的两个时间段。
综上所述，由于第一栅线和公共栅线，在第一子阶段和第二子阶段的输出信号的相位相差180，且第二栅线和第二公共栅线，在第三子阶段和第四子阶段的输出信号相反，因此，在上述第一子阶段和第二子阶段可以使得第一开关模块中的TFT能够分别处于正向偏压和负向偏压交替的状态，或者在第三子阶段和第四子阶段，可以使得第二开关模块中的TFT能够分别处于正向偏压和负向偏压交替的状态。这样一来，在上述第一子阶段，第一开关模块中的部分TFT开启，以长时间处于正向偏压状态，另一部分TFT关闭，以长时间处于负向偏压状态。接下来，在第二子阶段，第一开关模块中原本开启的TFT关闭，并长时间处于负向偏压状态，从而对在第一子阶段中，由于长时间处于正向偏压而正向偏移的TFT的阈值电压进行补偿；而第一开关模块中原本关闭的TFT开启，并长时间处于正向偏压状态，从而对第一子阶段中，由于长时间处于负向偏压而负向偏移的TFT的阈值电压进行补偿。同样，在上述第三子阶段，第二开关模块中的部分TFT开启，以长时间处于正向偏压状态，另一部分TFT关闭，以长时间处于负向偏压状态。接下来，在第四子阶段，第二开关模块中原本开启的TFT关闭，并长时间处于负向偏压状态，从而对在第三子阶段中，由于长时间处于正向偏压而正向偏移的TFT的阈值电压进行补偿；而第二开关模块中原本关闭的TFT开启，并长时间处于正向偏压状态，从而对第三子阶段中，由于长时间处于负向偏压而负向偏移的TFT的阈值电压进行补偿。
在此基础上，在第一开关模块20如图3或图4所示，包括第一晶体管T1、第二晶体管T2。第二开关模块21包括第三晶体管T3、第四晶体管T4，上述晶体管均为N型晶体管；且如图5所示，第一子阶段P11和第二子阶段P21分别为相邻两图像帧P1和P2的非扫描阶段，第三子阶段P12和第四子阶段P22分别为相邻两图像帧P1和P2的非扫描阶段的情况下，上述驱动方法包括：
对于第一开关模块20而言，在第一子阶段P11，第一栅线G1输出低电平，公共栅线G3输出高电平。
具体的，如图5所示，在第一子阶段P11，第一晶体管T1截止，第二晶体管T2导通，此时由于第一晶体管T1和第二晶体管T2串联，因此数据线Data上的数据电压无法通过第一晶体管T1向该第一像素单元101的像素电极充电。在此情况下，在占据第一图像帧P1大约99％的非扫描阶段，即该第一子阶段P11，第一晶体管T1长时间处于负向偏压的状态，阈值电压负向偏移，第二晶体管T2长时间处于正向偏压的状态，阈值电压正向偏移。
接下来，在第二子阶段P21，第一栅线G1输出高电平，公共栅线G3输出低电平。
具体的，如图5所示，在第二子阶段P21，第一晶体管T1导通，第二晶体管T2截止。在此情况下，在占据第二图像帧P2大约99％的非扫描阶段，即上述第二子阶段P21，第一晶体管T1长时间处于正向偏压的状态，从而能够对其自身负向偏移的阈值电压进行正向补偿，使得第一晶体管T1的阈值电压保持稳定。此外，在占据该二图像帧P1大约99％的非扫描阶段，即上述第二子阶段P21，第二晶体管T2长时间处于负向偏压的状态，从而能够对其自身负正偏移的阈值电压进行负向补偿，使得第二晶体管T2的阈值电压保持稳定。
此外，对于第二开关模块21而言，在第三子阶段P12，第二栅线G2输出低电平，公共栅线G3输出高电平。
具体的，在第三子阶段P12，第三晶体管T3截止，第四晶体管T4导通。在此情况下，在占据第一图像帧P1大约99％的非扫描阶段，即该第三子阶段P12，第三晶体管T3长时间处于负向偏压的状态，阈值电压负向偏移，第四晶体管T4长时间处于正向偏压的状态，阈值电压正向偏移。
接下来，在第四子阶段P22，第二栅线G2输出高电平，公共栅线G3输出低电平。
具体的，在第四子阶段P22，第三晶体管T3导通，第四晶体管T4截止。在此情况下，在占据第二图像帧P2大约99％的非扫描阶段，即该第四子阶段P22，第三晶体管T3长时间处于正向偏压的状态，从而能够对其自身负向偏移的阈值电压进行正向补偿，使得第三晶体管T3的阈值电压保持稳定。此外，在占据该二图像帧P1大约99％的非扫描阶段，即该第四子阶段P22，第四晶体管T4长时间处于负向偏压的状态，从而能够对其自身负正偏移的阈值电压进行负向补偿，使得第四晶体管T4的阈值电压保持稳定。
在此基础上，优选的，如图6所示，第一栅线G1和第二栅线G2输出信号的占空比相同。即第一栅线G1输出信号的波形与第二栅线G2输出信号的波形大致相同。在此基础上，由于栅极驱动模块需要分别对连接相邻两行像素单元的第一栅线G1和第二栅线G2进行逐行扫描，因此第一栅线G1和第二栅线G2输出信号的波形存在一定的相位差。这样一来，由于第一栅线G1输出信号的波形与第二栅线G2输出信号的波形大致相同，仅存在一定的相位差，因此在逐行对栅线进行扫描的过程中，能够减小相邻行之间的控制时序，以及TFT偏执电压的差异。
进一步的，为了避免上一图像帧充入像素单元中的电压对本图像帧充入像素单元的电压造成影响。优选的，当相邻两图像帧P1和P2具有如图7所示的消隐时间P3时，在上述消隐时间P3，第一栅线G1输入低电平，从而将第一开关模块20关闭，以避免上一图像帧充入第一像素单元101的电压对本图像帧充入该第一像素单元101的电压进行反向充电，从而可以提高每一图像帧第一像素单元101的电压的一致性，以及TFT偏执电压的一致性。
或者，在上述消隐时间P3，第二栅线G2输入低电平，从而将第二开关模块21关闭，以避免上一图像帧充入第二像素单元102的电压对本图像帧充入该第二像素单元102的电压进行反向充电，从而可以提高每一图像帧第二像素单元102的电压的一致性，以及TFT偏执电压的一致性。
需要说明的是，在一图像帧内，栅极驱动模块会对各行栅线逐行扫描，例如从上到下逐行扫描。当扫描结束后，栅极驱动模块从最后一行回到第一行，以在下一图像帧开始时，重新从上到下逐行对栅线进行扫描。因此，栅线在上述相邻两图像帧之间具有一定的反应时间，以使得栅极驱动模块从最后一行回到第一行，该反应时间称之为消隐时间P3。消隐时间P3的长短可以根据栅极驱动模块的性能，以及在消隐时间P3内执行其他控制操作，例如触控阶段的时间长短需要进行调整。本发明对消隐时间P3的长短不做限定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板，其特征在于，包括多个呈矩阵形式排列的像素组，每一个像素组包括第一像素单元和第二像素单元；
所述第一像素单元包括与该第一像素单元的像素电极相连接的第一开关模块，所述第一开关模块连接数据线、第一栅线以及公共栅线；在所述第一开关模块的关闭阶段，所述第一栅线和所述公共栅线输出的信号相异，所述第一开关模块的关闭阶段包含第一子阶段和第二子阶段，所述第一栅线和所述公共栅线，在所述第一子阶段和所述第二子阶段的输出信号相反；
所述第二像素单元包括与该第二像素单元的像素电极相连接的第二开关模块，所述第二开关模块连接所述数据线、第二栅线以及公共栅线；在所述第二开关模块的关闭阶段，所述第二栅线和所述公共栅线输出的信号相异，所述第二开关模块的关闭阶段包含第三子阶段和第四子阶段，所述第二栅线和所述公共栅线，在所述第三子阶段和所述第四子阶段的输出信号相反。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一开关模块和所述第二开关模块中的任意一个开关模块包括至少两个串联的晶体管；
所述至少两个串联的晶体管中的一个晶体管的第一极连接数据线，另一个晶体管的第二极连接该晶体管所在像素单元的像素电极；且所述至少两个串联的晶体管的栅极连接不同的栅线。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一开关模块包括第一晶体管和第二晶体管；
所述第一晶体管的栅极连接所述第一栅线，第一极连接所述数据线，第二极连接所述第二晶体管的第一极；
所述第二晶体管的栅极连接所述公共栅线，第二极连接所述第一像素单元的像素电极。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述第二开关模块包括第三晶体管和第四晶体管；
所述第三晶体管的栅极连接所述第二栅线，第一极连接所述数据线，第二极连接所述第四晶体管的第一极；
所述第四晶体管的栅极连接所述公共栅线，第二极连接所述第二像素单元的像素电极。
5.根据权利要求2或3所述的阵列基板，其特征在于，所述第二开关模块包括第三晶体管和第四晶体管；
所述第三晶体管的栅极连接所述公共栅线，第一极连接所述数据线，第二极连接所述第四晶体管的第一极；
所述第四晶体管的栅极连接所述第二栅线，第二极连接所述第二像素单元的像素电极。
6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7.一种用于驱动如权利要求1-5任一项所述的阵列基板的方法，其特征在于，所述方法包括：
在第一开关模块的关闭阶段，第一栅线和公共栅线输出相异的信号，所述第一开关模块的关闭阶段包含第一子阶段和第二子阶段，所述第一栅线和所述公共栅线，在所述第一子阶段和第二子阶段的输出信号相反；
在第二开关模块的关闭阶段，第二栅线和所述公共栅线输出相异的信号，所述第二开关模块的关闭阶段包含第三子阶段和第四子阶段，所述第二栅线和所述公共栅线，在第三子阶段和第四子阶段的输出信号相反。
8.根据权利要求7所述的驱动方法，其特征在于，在第一开关模块包括第一晶体管、第二晶体管，第二开关模块包括第三晶体管、第四晶体管；第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管；且所述第一子阶段和所述第二子阶段分别为相邻两图像帧的非扫描阶段；所述第三子阶段和所述第四子阶段分别为相邻两图像帧的非扫描阶段的情况下，所述方法包括：
在所述第一子阶段，所述第一栅线输出低电平，所述公共栅线输出高电平；
在所述第二子阶段，所述第一栅线输出高电平，所述公共栅线输出低电平；
在所述第三子阶段，所述第二栅线输出低电平，所述公共栅线输出高电平；
在所述第四子阶段，所述第二栅线输出高电平，所述公共栅线输出低电平。
9.根据权利要求7或8所述的驱动方法，其特征在于，所述第一栅线和所述第二栅线输出信号的占空比相同。
10.根据权利要求8所述的驱动方法，其特征在于，所述相邻两图像帧具有消隐时间；
在所述消隐时间，所述第一栅线输入低电平；
和/或，
在所述消隐时间，所述第二栅线输入低电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611048868.4A CN106502015B (zh) | 2016-11-22 | 2016-11-22 | 一种阵列基板及其驱动方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611048868.4A CN106502015B (zh) | 2016-11-22 | 2016-11-22 | 一种阵列基板及其驱动方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106502015A CN106502015A (zh) | 2017-03-15 |
| CN106502015B true CN106502015B (zh) | 2019-06-21 |
Family
ID=58328191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611048868.4A Expired - Fee Related CN106502015B (zh) | 2016-11-22 | 2016-11-22 | 一种阵列基板及其驱动方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106502015B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109917595B (zh) * | 2017-12-12 | 2021-01-22 | 京东方科技集团股份有限公司 | 像素结构及其驱动方法、显示面板、显示装置 |
| CN110136670A (zh) * | 2019-05-22 | 2019-08-16 | 京东方科技集团股份有限公司 | 驱动方法、驱动电路和显示装置 |
| CN110264974B (zh) * | 2019-06-27 | 2022-04-26 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、阵列基板、显示面板、显示装置 |
| CN110687731A (zh) * | 2019-10-12 | 2020-01-14 | 上海天马微电子有限公司 | 一种显示面板、驱动方法以及显示装置 |
| US11942053B2 (en) | 2020-02-20 | 2024-03-26 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display panel with transistors and sub-pixels, and display device with display panel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080078152A (ko) * | 2007-02-22 | 2008-08-27 | 엘지디스플레이 주식회사 | 액정패널과 이를 구비한 액정표시장치 및 그액정표시장치의 구동방법 |
| CN101452169A (zh) * | 2007-12-06 | 2009-06-10 | 胜华科技股份有限公司 | 液晶显示面板与应用其的液晶显示装置 |
| CN102176304A (zh) * | 2005-12-02 | 2011-09-07 | 株式会社半导体能源研究所 | 半导体器件 |
| CN103714784A (zh) * | 2012-09-28 | 2014-04-09 | 乐金显示有限公司 | 包括tft补偿电路的液晶显示器设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8810606B2 (en) * | 2004-11-12 | 2014-08-19 | Samsung Display Co., Ltd. | Display device and driving method thereof |
-
2016
- 2016-11-22 CN CN201611048868.4A patent/CN106502015B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102176304A (zh) * | 2005-12-02 | 2011-09-07 | 株式会社半导体能源研究所 | 半导体器件 |
| KR20080078152A (ko) * | 2007-02-22 | 2008-08-27 | 엘지디스플레이 주식회사 | 액정패널과 이를 구비한 액정표시장치 및 그액정표시장치의 구동방법 |
| CN101452169A (zh) * | 2007-12-06 | 2009-06-10 | 胜华科技股份有限公司 | 液晶显示面板与应用其的液晶显示装置 |
| CN103714784A (zh) * | 2012-09-28 | 2014-04-09 | 乐金显示有限公司 | 包括tft补偿电路的液晶显示器设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106502015A (zh) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106502015B (zh) | 一种阵列基板及其驱动方法、显示装置 | |
| KR100482259B1 (ko) | 화상표시장치 및 표시구동방법 | |
| US7733314B2 (en) | Display device | |
| US10621938B2 (en) | Drive circuit of a gate drive, driving method thereof and a display device | |
| KR20080012153A (ko) | 표시 장치 | |
| CN110390903A (zh) | 栅极驱动电路及显示装置 | |
| US8299998B2 (en) | Liquid crystal display device with first and second image signals about a middle voltage | |
| CN108319049B (zh) | 液晶显示器及液晶显示器驱动方法 | |
| TWI407399B (zh) | 顯示面板 | |
| CN102081270B (zh) | 一种液晶显示装置及其驱动方法 | |
| CN101601081A (zh) | 液晶显示装置及其驱动方法 | |
| CN103500556A (zh) | 一种像素电路及其驱动方法、薄膜晶体管背板 | |
| CN102598108B (zh) | 像素电路和显示装置 | |
| US20140009457A1 (en) | Liquid crystal display panel and display driving method | |
| CN107331363A (zh) | 一种阵列基板、其驱动方法及显示装置 | |
| CN101329843A (zh) | 液晶显示装置及其驱动方法 | |
| US10255983B2 (en) | Shift register, unit thereof, and display device | |
| CN104347043A (zh) | 液晶显示面板及驱动液晶显示器的方法 | |
| CN1819009A (zh) | 液晶显示栅极驱动电路及面板充电时间调整方法 | |
| CN100390839C (zh) | 有源矩阵显示装置 | |
| CN105976747B (zh) | 一种显示面板及其驱动方法 | |
| CN108962163A (zh) | 显示驱动电路、显示面板及显示装置 | |
| CN107705760A (zh) | 一种显示面板及其驱动方法 | |
| CN102236225B (zh) | 液晶显示器及其像素驱动方法 | |
| CN101369409B (zh) | 液晶显示面板的驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190621 Termination date: 20201122 |