KR100248360B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100248360B1
KR100248360B1 KR1019980003928A KR19980003928A KR100248360B1 KR 100248360 B1 KR100248360 B1 KR 100248360B1 KR 1019980003928 A KR1019980003928 A KR 1019980003928A KR 19980003928 A KR19980003928 A KR 19980003928A KR 100248360 B1 KR100248360 B1 KR 100248360B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
transistor
pixel
substrate
Prior art date
Application number
KR1019980003928A
Other languages
English (en)
Other versions
KR19980071248A (ko
Inventor
마사히코 아키야마
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19980071248A publication Critical patent/KR19980071248A/ko
Application granted granted Critical
Publication of KR100248360B1 publication Critical patent/KR100248360B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/141—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent using ferroelectric liquid crystals
    • G02F1/1412—Antiferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 스위칭회로(103)와 스위칭회로(103)을 통하여 신호선(102)에서 공급되는 표시신호의 전압을 유지하는 유지회로(104)와, 유지회로(104)로 유지된 전압에 대응한 전압을 출력하는 전압공급회로(105)와, 전압공급회로(105)에서 출력되는 전압이 공급되는 화소전극(114)과, 전압공급회로(105)의 출력과 화소전극(114) 사이를 소정 기간 낮은 임피던스 상태로 하여 전압공급수단(105)으로부터의 전압을 화소전극(114)에 공급한 후에 전압 공급 회로(105)의 출력과 화소전극(114)의 사이를 높은 임피던스 상태로 하는 제어선(115)을 갖고, 표시성능의 악화를 방지하고 소비전력도 줄일 수 있는 것을 특징으로 한다.

Description

액정표시장치
본 발명은 액정표시장치에 관한 것이다. 종래의 박막트랜지스터(TFT)로 구동하는 액티브매트릭스 액정 디스플레이는 박형으로 저소비전력이며, 노트형 퍼스컴 등에 널리 사용되고 있다. 이 액티브매트릭스 액정 디스플레이로는 현재 TN형 액정이 이용되고 있지만 시야각 의존성이 크고 응답속도가 늦는 등의 과제가 있다. 따라서, 액정재료·표시모드를 변하게 하는 것으로 그 과제를 해결하는 것이 고안되고 있다.
액정으로서 한계값을 갖지 않은 반강유전성 액정을 이용하면 액정분자가 셀 평면내에서 움직이기 때문에 시야각이 넓어지고, 또 자발 분극을 갖기 때문에 전계에 의해 액정분자의 움직임을 고속으로 할 수 있어 광학 응답 속도의 고속화에 유효하다.
반강유전성 액정을 액티브매트릭스 구동한 경우, 화소수가 많다. 즉, 주사선수가 많은 경우에는 액정의 응답속도(수+μ초)는 프레임 주기에 비해 충분히 빠르지만 1라인을 선택하는 시간(게이트 펄스폭)에 비하면 늦어진다. 그 결과, TFT가 온(on)되어 있는 기간에서는 액정이 충분히 움직일 수 없고, TFT가 오프(off)된 후에 액정 및 축적용량에 충전된 전압에 의해 액정분자가 움직이려고 한다. 이때, 통상의 TN형 액정에서는 문제가 되지 않지만 반강유전성 액정에서는 화소전압이 저하하는 것이 관찰되었다. 이것은 반강유전성 액정이 자발분극을 갖고 액정분자가 움직이기 때문에 TFT가 온일 때의 축적용량 및 액정에 충전된 전하가 TFT 오프일 때에 액정측으로 흘러들어가는 것에 의해 화소전압이 저하하는 현상이라는 것을 알았다.
이 현상때문에 액정에 인가되는 전압이 낮아져서 콘트라스트의 저하나 응답속도의 저하 등, 표시특성의 악화가 생기게 된다. 또한, 화소전압 본래의 신호전압에서 낮아지는 만큼이 액정의 응답속도, 트랜지스터의 온저항, 입력시간 등에 의존해버리기 때문에 예를 들어 화면내에 백라이트에 의한 온도 분포가 있는 경우나 게이트선의 저항이 커 게이트 펄스폭이 급전단으로부터의 거리에 따라 변화해버리는 경우에는 표시 얼룩이 발생한다는 것을 알았다.
이와같은 현상은 반강유전성 액정외에 콜레스테릭 액정 등의 유전율이 크고 액정분자의 작용에 의해 유전율이 크게 변화하는 액정에서도 관찰되었다.
이와같이, 매트릭스 구동에 있어서 선택시간내의 전압 인가로는 액정이 완전히 응답하지 않아 표시 성능이 악화하는 문제점이 있었다.
한편, 예를 들어 TN형 액정 등을 이용한 액정표시에 있어서는 깜박임이 확인되지 않는 주파수(예를 들면 60Hz정도)로 액정을 교류 구동할 필요가 있다. 따라서, 표시 화상이 변화하지 않는 경우에도 교류 구동을 하기 때문에 여분인 전력을 소비하는 문제점도 있다.
본 발명의 목적은 표시성능의 악화를 방지하는 것이 가능하고, 또 소비전력도 낮출 수 있는 액정표시장치를 제공하는데 있다.
도 1은 본 발명의 제 1 실시형태를 나타낸 등가회로도,
도 2는 본 발명의 제 2 실시형태를 나타낸 등가회로도,
도 3은 도 2의 회로를 화소회로로 전개했을 때의 등가회로도,
도 4는 도 3의 회로를 기판상에 제작했을 때의 평면도,
도 5는 도 4의 A-A에 있어서의 단면도,
도 6은 제 1∼제 7 실시형태에 따른 액정패널 및 그 구동회로 등의 구성예를 나타낸 블록도,
도 7은 제 2 실시형태에서의 각 부의 전압파형 및 광학응답의 시간적 변화의 예를 나타낸 도면,
도 8은 본 발명의 제 3 실시형태를 나타낸 등가회로도,
도 9는 도 8의 회로를 기판상에 제작했을 때의 평면도,
도 10은 본 발명의 제 4 실시형태를 나타낸 등가회로도,
도 11은 본 발명의 제 5 실시형태를 나타낸 등가회로도,
도 12는 본 발명의 제 6 실시형태를 나타낸 등가회로도,
도 13은 본 발명의 제 7 실시형태를 나타낸 등가회로도,
도 14는 본 발명의 제 8 실시형태를 나타낸 등가회로도,
도 15는 제 8 실시형태에서의 각 부의 전압파형의 시간적 변화의 예를 나타낸 도면,
도 16은 본 발명의 제 9 실시형태를 나타낸 등가회로도,
도 17은 도 16의 회로를 화소 회로로 전개했을 때의 등가회로도,
도 18은 도 17의 회로를 기판상에 제작했을 때의 평면도,
도 19는 본 발명의 제 10 실시형태를 나타낸 등가회로도,
도 20은 제 8∼제 10 실시형태에 따른 액정패널 및 그 구동회로 등의 구성예를 나타낸 블록도,
도 21은 본 발명의 제 11 실시형태를 나타낸 등가회로도, 및
도 22는 제 11 실시형태에서의 각 부의 전압파형의 시간적 변화의 예를 나타낸 도면이다.
*도면의 주요부분에 대한 부호의 설명
101, 201 : 주사선 102, 202 : 신호선
103, 203 : 스위칭수단 104, 204, 214 : 유지수단
105, 205, 206 : 전압 공급 수단 107, 207 : 액정층
114, 213 : 화소전극 115, 211 : 제어수단
본 발명의 액정표시장치는 매트릭스형상으로 설치된 복수의 화소 구성부와, 상기 복수의 화소 구성부에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 화소구성부에 표시신호를 공급하는 복수의 신호선을 갖는 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 끼워진 액정층과, 상기 화소 구성부에 대응하는 위치의 상기 액정층에 전계를 인가하는 전계 인가 수단을 갖고, 상기 각 화소 구성부는 스위칭수단과, 상기 스위칭수단을 통하여 상기 신호선에서 공급되는 표시신호의 전압을 유지하는 유지수단과, 이 유지수단으로 유지된 전압에 대응한 전압을 출력하는 전압 공급 수단과, 상기 전압 인가 수단의 일부를 없애 상기 전압 공급수단에서 출력되는 전압이 공급되는 화소전극과, 상기 전압 공급수단의 출력과 상기 화소전극의 사이를 소정 기간 낮은 임피던스 상태로 하여 상기 전압공급수단으로부터의 전압을 상기 화소전극에 공급한 후에 상기 전압공급수단의 출력과 상기 화소전극의 사이를 높은 임피던스 상태로 하는 제어수단을 갖는 것을 특징으로 한다.
상기 발명에 의하면 유지수단에 유지된 신호를 주사기간이 종료된 후에도 전압공급수단을 통하여 화소전극에 공급할 수 있기 때문에 주사기간 보다도 장기간 액정층에 원하는 전압을 인가할 수 있다. 따라서, 액정을 충분히 응답시킬 수 있기 때문에 콘트라스트나 응답속도의 저하 등, 표시성능의 악화를 방지할 수 있다. 또한, 전압공급수단으로부터의 전압을 화소전극에 공급한 후에 전압공급수단의 출력과 화소전극의 사이를 높은 임피던스 상태로 하기 때문에 소비전력도 낮출 수 있다.
본 발명에 있어서, 상기 전압공급수단을 복수개 설치하고, 각각의 전압공급수단의 출력과 화소전극의 사이가 낮은 임피던스 상태가 되는 기간을 전환하도록 해도 좋다. 이와같이 하면 표시 화상이 변화하지 않는 경우에 구동회로에서 주사신호나 표시신호를 공급하지 않아도 액정을 교류 구동을 하는 것이 가능해져 여분인 전력소비를 줄일 수 있다.
또한, 본 발명의 액정표시장치는 매트릭스형상으로 설치된 복수의 화소구성부와, 상기 복수의 화소구성부에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 화소구성부에 표시신호를 공급하는 복수의 신호선을 갖는 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판사이에 끼워진 액정층과, 상기 화소구성부에 대응하는 위치의 상기 액정층에 전계를 인가하는 전계인가수단을 갖고, 상기 각 화소구성부는 스위칭소자와, 상기 스위칭소자를 통하여 상기 신호선에서 공급되는 표시신호의 전압을 유지하는 제 1 용량과, 상기 제 1 용량으로 유지된 전압이 게이트에 인가되는 제 1 트랜지스터와, 소스 또는 드레인의 한쪽이 상기 제 1 트랜지스터의 소스 또는 드레인의 한쪽에 접속된 제 2 트랜지스터와, 상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 게이터와의 사이에 접속된 제 2 용량과, 상기 제 1 트랜지스터의 소스 또는 드레인의 한쪽과 상기 제 2 트랜지스터의 소스 또는 드레인의 한쪽이 접속된 출력부에서 출력되는 전압이 공급되는 화소전극과, 상기 출력부로부터의 전압을 상기 화소전극에 소정 기간 공급한 후에 상기 제 2 트랜지스터의 게이트전압 및 상기 제 2 용량을 통하여 인가되는 상기 제 1 트랜지스터의 게이트전압을 변화시키는 것에 의해 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 오프상태로 하는 제어수단을 갖는 것을 특징으로 한다.
이 경우, 제 1 용량과 제 2 용량을 각각 독립으로 설치해도 좋지만 제 1 용량과 제 2 용량을 공통으로 하여 제 1 용량이 갖는 전압유지기능을 제 2 용량으로 갖도록 해도 좋다.
상기 발명에 의하면 제 1 용량에 유지된 신호를 주사기간이 종료된 후에도 제 1 트랜지스터 및 제 2 트랜지스터로 이루어진 회로를 통하여 화소전극에 공급할 수 있기 때문에 주사기간 보다도 장기간 액정층에 원하는 전압을 인가할 수 있다. 따라서, 액정을 충분히 응답시킬 수 있기 때문에 콘트라스트나 응답속도의 저하 등, 표시성능의 악화를 방지할 수 있다. 또한, 제 1 트랜지스터 및 제 2 트랜지스터로 이루어진 회로의 출력부로부터의 전압을 화소전극에 공급한 후에 제 1 트랜지스터 및 제 2 트랜지스터를 오프 상태로 하기 때문에 소비전력의 저감을 도모할 수 있다. 이때, 제 1 및 제 2 트랜지스터의 게이트끼리가 제 2 용량을 통하여 접속되어 있기 때문에 제 2 트랜지스터의 게이트에 오프 전압을 인가하는 것에 의해 제 1 트랜지스터도 동시에 오프상태로 하는 것이 가능해진다.
또한, 본 발명에서의 「소정 기간」은 액정층의 광학적인 투과율 또는 반사율이 액정층으로의 인가전압으로 최종적으로 정해지는 액정층의 광학적인 투과율 또는 반사율의 70%이상이 되는 기간인 것이 바람직하다.
(발명의 실시형태)
이하, 본 발명의 실시형태에 대해서 설명한다.
도 1은 제 1 실시형태에 따른 액정표시장치의 단위 화소 구성부를 나타낸 등가회로도이다.
화소 선택용 트랜지스터(103)에는 이 트랜지스터(103)의 게이트에 주사신호(Vg)를 공급하는 주사선(101) 및 화소의 표시를 결정하는 신호(Vsig)를 공급하는 신호선(102)이 접속되고, 또 신호전압을 유지하는 유지용량(104)이 접속되어 이다. 유지용량(104)에 유지된 전압은 아날로그 버퍼회로(105)에 입력되고, 입력전압에 대응한 출력 전압이 얻어지도록 되어 있다. 버퍼회로(105)의 출력에는 화소전극(114)을 통하여 액정층(107)이 접속되고, 화소전극(114)과 대향전극(110)(전압(Vcom)) 사이에서 액정층(107)에 전압이 인가된다. 또한, 화소전극(114)에는 액정층(107)에 인가되는 전압을 안정시키기 위해 축적용량(106)이 접속되어 있다.
버퍼회로(105)에는 전원선(108)(전압(Vss)) 및 전원선(109)(전압(Vdd))에서 전압이 공급되지만 전원선(108, 109)과 버퍼회로(105) 사이에는 저항값이 변화하는 스위치(111, 112)가 각각 설치되어 있다. 또한, 버퍼회로(105)의 출력과 화소전극(114)사이에는 스위치(113)가 설치되어 있다. 이 각 스위치의 상태는 제어선(115)으로부터 공급되는 신호(Vc)에 의해 제어된다.
또한, 등가회로적으로 본 경우에는 버퍼회로(105)의 전력 공급을 차단하는 스위치(111, 112)와 버퍼회로(105)와 액정층(107)사이를 고 저항으로 하는 스위치(113)중 적어도 한쪽이 설치되어 있으면 좋다. 또한, 도 1의 예에서 스위치(111∼113)는 버퍼회로(105)에 대해 독립으로 존재하도록 되어 있지만 버퍼회로(105)의 내부에 포함되어 있어도 좋다. 요컨대, 제어선(115)에서 공급되는 제어신호(Vc)에 의해 버퍼회로(105)의 출력과 화소전극(114)사이의 도통상태(고 저항 상태 또는 저 저항 상태)가 제어되도록 구성되어 있으면 좋다.
다음으로, 도 1에 나타낸 회로의 동작을 설명한다. 또한, 트랜지스터(103)는 n채널형으로 한다.
주사선(101)이 고 전압이 되는 화소선택기간에서는 트랜지스터(103)를 통하여 유지용량(104)에 신호선(102)으로부터의 신호전압이 충전된다. 주사선(101)의 전압은 선택기간을 지나면 저 전압이 되고, 트랜지스터(103)가 고 저항(비도통 상태)이 되어 유지용량(104)으로 전압이 유지된다. 한편, 제어신호(Vc)에 의해 소정 기간 스위치(111∼113)가 온되어 버퍼회로(105)의 출력이 화소전극(114)에 인가된다. 그 결과, 액정층(107)이 충전되어 액정층(107)에 인가되는 전압에 의해 액정분자가 움직여 액정층(107)의 투과율 또는 반사율이 변하하여 표시가 얻어진다.
액정분자의 작용이 거의 종료된 시점에서 스위치(111, 112) 또는 스위치(113)의 어느 한쪽 또는 양쪽의 제어신호(Vc)에 의해 오프상태(예를들면 스위치(111)(온)-스위치(112)(온)-스위치(113)(오프)의 경우는 포함되지만 스위치(111)(온)-스위치(112)(온)-스위치(113)(온)의 경우는 포함되지 않음.)로 한다. 액정층(107)으로의 인가전압은 액정 자신의 용량 및 축정용량(106)에 의해서 유지된다. 이때, 액정분자가 소정의 전압으로 얻어지는 위치로 이미 이동하고 있기 때문에 액정분자는 그이상 움직이는 일 없이 안정된 상태로 되어 있다. 따라서, 반강유전성 액정 등 액정분자의 작용에 의해 등가유전율(또는 분극량)이 크게 변화하는 경우에도 필요한 전압을 화소선택 기간에 의존하지 않고 계속해서 인가할 수 있어 응답속도가 빠르고, 콘트라스트 등의 표시품위가 높은 화상을 얻을 수 있다. 또, 버퍼회로(105)로 공급되는 전류를 멈출 수 있어 소비전력을 낮출 수 있다.
도 2는 제 2 실시형태에 따른 액정표시장치의 단위 화소 구성부를 나타낸 회로도이며, 도 1에 나타낸 구성을 더욱 구체적으로 나타낸 것이다.
주사선(201), 신호선(202) 및 선택용 트랜지스터(203)의 구성은 도 1에 나타낸 예와 동일하다. 트랜지스터(203)의 출력에는 유지용량(204, 214)이 접속되어 있지만 유지용량(214)은 반드시 설치할 필요는 없다. 트랜지스터(205, 206)에 의해 버퍼회로가 구성되고, 트랜지스터(205, 206)의 게이트 사이에 유지용량(204)이 접속되어 있다. 유지용량(204)과 트랜지스터(206)의 접속부에는 제어선(211)을 통하여 제어신호(Vc)가 공급되어 있다.
트랜지스터(205)의 소스는 전원(208)(전원전압(Vss))에 접속되어 있고, 트랜지스터(206)의 드레인은 전원(209)(전원전압(Vdd)에 접속되어 있다. 또한, 트랜지스터(205)의 드레인과 트랜지스터(206)의 소스가 접속된 버퍼회로의 출력부는 화소전극(213)에 접속되고, 대향전극(210)(전압(Vcom))과 화소전극(213)사이의 액정층(207)에 전압을 인가할 수 있도록 되어 있다. 축적용량(212)은 한쪽 전극이 화소전극(213)에 다른쪽 전극이 전원(209)에 접속되어 있지만 다른쪽 전극은 액정층(207)에 전압이 인가되는 기간의 대부분이 액정층(207)으로의 전압이 변동하지 않는 전위로 되어 있는 부분에 접속되어 있어도 좋다.
다음으로, 도 2에 나타낸 회로의 동작을 설명한다. 또한, 트랜지스터는 n채널로서 설명한다. 화소선택기간(주사선(201)으로 제어됨.)에 있어서, 전원(209)의 전압(Vdd)은 전원(208)의 전압(Vss) 보다도 고 전압으로 하고, 제어선(211)의 제어전압(Vc)은 트랜지스터(206)를 온 시키는 전압으로 한다. 트랜지스터(205, 206)로 이루어진 버퍼회로의 입력전압은 신호전압(Vsig)에 거의 같아지고, 전원전압(Vss) 보다도 높은 전위로 하여 트랜지스터(205)의 드레인·소스간의 저항이 변화하고, 트랜지스터(206)의 드레인·소스간의 저항사이에서 결정하는 전압이 버퍼회로로부터 출력된다. 버퍼회로로부터의 출력 전압은 액정층(207) 및 축적용량(212)에 인가된다.
액정층으로의 인가전압이 거의 소정의 전압이 된 시점에서 제어신호(Vc)를 저 전압으로 낮춰 트랜지스터(206)를 오프 시킨다. 이때, 트랜지스터(203)는 오프되어 있기 때문에 용량(204)을 통하여 트랜지스터(205)의 게이트전압도 저하하고, 트랜지스터(205)도 오프시킬 수 있다.
트랜지스터(205)의 게이트·소스간 용량을 “Cgs”로하고, 제어전압(Vc)의 변화량을 “ΔVc”, 용량(204)의 용량값을 “Cl”, 용량(214)의 용량값을 “C2”로 하면 트랜지스터(205)의 게이트전압의 변화량(ΔVg)은
ΔVg=ΔVc×(Cl/(Cl+C2+Cgs))
가 된다. 따라서, 트랜지스터(205)의 게이트전압이 Vss+Vth(Vth는 트랜지스터(205)의 한계값 전압) 보다도 작아지도록 상기 ΔVg를 설정하면 트랜지스터(205)를 오프시킬 수 있다.
이와같이 용량(204)을 트랜지스터(205, 206)의 게이트 사이에 설치하는 것에 의해 제어신호(Vc)를 변화시키는 것에 의해서 트랜지스터(205, 206) 양자를 오프시킬 수 있다. 따라서, 버퍼회로의 전원이 차단됨과 동시에 버퍼회로와 화소전극 사이의 저항이 고 저항이 되기 때문에 액정층(207) 및 축적용량(212)에 인가된 전압은 유지되어 도 1에 나타낸 제 1 실시형태와 동등한 효과를 얻을 수 있다.
또한, 트랜지스터(205, 206)의 게이트전압을 일정기간만 고전압으로 하면 좋기 때문에 아몰퍼스 실리콘 박막트랜지스터와 같이 온 상태의 게이트전압에 의해서 한계값 전압이 변동하는 것을 이용한 경우에도 한계값 변동을 작게 할 수 있고, 액정층으로의 인가전압의 균일성을 장기간 유지할 수 있다. 또한, 전압상태를 최적화하는 것에 의해 트랜지스터(205, 206)가 오프될 때의 게이트전압에 의한 변동과 상쇄시켜 더욱 장시간의 안정성을 얻는 것도 가능하게 된다.
트랜지스터(205)의 채널폭(W1)과 채널길이(L1)와의 비를 β1=W1/L1으로 하고, 트랜지스터(206)의 채널폭(W2)과 채널길이(L2)와의 비를 β2=W2/L2로 한 경우, 양자의 비 βr=β1/β2를 변하게 하여 입력 전압에 대한 출력전압의 관계를 제어할 수 있다. βr의 값이 클수록 신호전압(Vsig)을 액정 인가 전압에 대해 작게 할 수 있어 신호회로의 저소비전력화를 달성할 수 있다. 한편, βr의 값이 작을수록 트랜지스터 특성의 흐트러짐에 대한 입출력 특성의 변동을 작게 할 수 있다. 이 관계로부터 βr의 값은 3∼6이 적당한 범위라고 할 수 있다. 또한, 제어신호(Vc)의 고 전압 상태에서의 값을 전원 전압(Vdd)에 대해 변하게 하는 것에 의해 입출력 특성의 최적화를 도모할 수 있다.
도 3은 도 2에 나타낸 회로를 실제 화소회로로 전개했을 때의 한 예를 나타낸 것이다.
도 3에 나타낸 예에서 전원전압(Vdd)은 독립된 전원선(209)에 의해 공급하고, 전원 전압(Vss)은 한개의 주사선(208)으로부터 공급하도록 했다. 주목 화소가 선택될 때는 한개 전의 주사선(208)은 로우(low) 레벨이 되기 때문에 버퍼회로의 동작으로서 문제는 없다. 또한, 제어전압(Vc)은 독립 제어선(211)으로부터 공급되어 소정 기간 전압이 높고, 그 이외는 낮은 전압이 되도록 제어된다.
트랜지스터로서 Vth가 3V 정도의 아몰퍼스 실리콘(TFT)을 이용한 경우, Vdd를 20V, Vss를 0V, Vc(고전압시)를 25V, βr=4일 때의 신호전압을 4∼11V로 하여 화소전압으로서 3∼13V의 전압 변화가 얻어졌다. 또한, 대향전극의 전압을 8V로 하여 깜박임이 거의 없는 화상을 얻을 수 있었다. 버퍼회로에서의 입출력의 직선성은 상기 입력전압 범위로는 얻어지지 않지만 그 특성에 따라 신호 전압을 보정하는 것에 의해 문제없이 표시할 수 있었다.
또한, 신호전압진폭을 1∼2V정도, 액정 인가 전압진폭이 10V정도가 되도록 버퍼회로에 게인을 갖도록 해도 좋다. 이것은 폴리실리콘을 사용하는 것에 의해 용이하게 실현할 수 있다.
도 4는 도 3의 회로를 기판상에 제작했을 때의 평면도, 도 5는 도 4의 A-A의 단면도이다. 또한, 도 4 및 도 5에서는 도 3에 나타낸 유지용량(214)은 생략하고 있다.
이 예에서 TFT는 역스태거형으로 채널에치타입의 아몰퍼스 실리콘(TFT)으로 했다. 또한, 포토마스크수는 최저 3개로 좋지만 도 5에서는 패시베이션막의 패턴을 포함하여 4개로 제작하고 있다. 이하, 제조공정에 따라 본 예의 설명을 실시한다.
우선, 유리나 플라스틱 등의 기판(227)상에 MoTa 합금 등의 금속을 30nm의 두께로 형성하고, 이것을 소정의 형상으로 패터닝하여 게이트 전극(주사선)(201) 등을 형성한다.
다음으로, 게이트절연막(220)으로서 플라즈마 CVD법에 의해 두께 350nm의 실리콘산화막(SiOx막)과 두께 50nm의 실리콘 산화막(SiNx막)의 적층막을 형성한다. 이 게이트절연막(220)은 실리콘산화막의 단층막이라도 좋고, 게이트전극을 양극산화한 양극산화막과의 적층막이라도 좋다. 계속해서, 게이트절연막(220)상에 도핑되지 않는 아몰퍼스 실리콘막(221)을 플라즈마 CVD법을 이용하여 150nm 퇴적하고, 또 도핑된 n형 아몰퍼스 실리콘막(222)을 50nm 퇴적한다. 이 n형 실리콘층으로서는 도핑된 마이크로크리스탈 실리콘막을 이용해도 좋다. 계속해서, 이 n형 실리콘층(222)상에 Mo나 Mo/Al 적층막 등을 이용하여 신호선 등이 되는 금속막(223)을 스패터법으로 퇴적한다. 금속막(223)의 막두께는 신호선에 요구되는 저항값에 의존하지만 몰리브덴을 이용한 경우에는 예를들어 400nm으로 한다.
이와같이 형성한 적층막상에 레지스트를 도포하고, 노광 및 현상에 의해서 소정 형상의 레지스트 패턴을 형성한 후, 이 레지스트 패턴을 마스크로서 금속막/n형 실리콘막/도핑되지 않은 실리콘막/게이트절연막을 에칭한다. 이 경우, F계 가스를 포함한 드라이에칭이 적당하다.
다음으로, ITO 등의 투명 도전막(224)을 스패터법 등을 이용하여 200nm 퇴적한다. 이위에 레지스트를 도포하고, 노광 및 현상에 의해서 소정의 형상의 레지스트 패턴을 형성한다. 이 레지스트 패턴을 마스크로 하여 투명 도전막(224)을 에칭하고, 소스·드레인 전극, 신호선, 유지용량 및 축적용량의 상부 전극, 화소전극의 패턴을 형성한다. 또한, 이 투명도전막의 패턴을 마스크로 하여 금속막(223) 및 n형 실리콘막(222)을 에칭한다.
이상과 같이, 3개의 포토마스크를 이용하여 TFT 어레이를 제작할 수 있지만, 여기서는 플라즈마 CVD법에 의한 실리콘산화막을 이용한 패시베이션막(225)을 300nm 퇴적하고, 화소전극부 및 주변의 배선 패드부(도시하지 않음)를 패터닝했다.
한편, 대향기판(228)에는 칼라필터(229), 화소 주변부 및 TFT 상부를 차광하는 블랙 매트릭스(226)를 형성하고, 또 대향전극(210)을 ITO를 이용하여 형성한다.
이와같이 하여 형성한 TFT 어레이기판 및 대향기판 사이에 액정층(207)을 봉입한다. 액정에는 분극량이 0.2μC/㎠로 항전계가 없고, 히스테리시스를 갖지 않은 반강유전성 액정을 이용한다. 셀갭(액정층(207)의 두께)은 1.5∼2㎛이다. 또한, TFT 어레이기판 및 대향기판에는 배향막(도시하지 않음)을 형성하고, 소정의 방향으로 러빙처리를 하고 있다. 또, TFT 어레이기판 및 대향기판의 외측에는 편광판(230, 231)을 설치하고 있다.
이상 설명한 제조방법에서는 금속막/n형 실리콘막/도핑되지 않은 실리콘막/게이트절연막을 동시에 에칭하기 때문에 실리콘막으로 덮여 있지 않은 영역의 게이트전극(하부전극)이 노출한다. 따라서, 콘텍트홀을 열기 위한 공간을 절약할 수 있고, 개구율을 향상시킬 수 있다.
또한, TFT에는 채널상에 채널 보호막을 설치한 에칭 스토퍼타입의 것을 이용해도 좋고, 채널 보호막을 내면 노광에 의해서 게이트선에 맞춰 가공하는 셀프얼라인형 TFT로 할 수도 있다. 또한, n형 실리콘층의 형성에는 CVD법을 이용하는 것외에 불순물의 이온 주입을 이용하도록 해도 좋다. 또한, TFT는 게이트전극을 실리콘 층의 상부에 설치하는 톱게이트형이라도 좋고, 플레이너형의 것을 채용해도 좋다. 또한, 게이트절연막을 에칭하지 않는 과정으로 하여 하부 전극과의 접속부를 별도 에칭으로 제거하도록 해도 좋다. 또한, 패시베이션막의 에칭과 스루홀의 에칭을 동시에 실시하고, 화소전극을 패시베이션막의 상부에 설치하는 구조를 채용해도 좋다. 또한, 실리콘층으로서 다결정 실리콘을 이용해도 좋고, 또 실리콘을 대신해 실리콘 게르마늄 등의 다른 무기재료 또는 유기 반도체재료를 사용해도 좋다.
또한, TFT 어레이상에 아크릴, BCB(벤조시클로부탄), 폴리이미드 등의 유기수지나 무기재료 등을 이용한 절연막을 형성하고, 이것에 스루홀을 열어 버퍼의 출력 단자에 접속할 수 있도록 하고, 화소전극을 상기 절연막상에 형성하는 구조라도 좋다. 이 경우, TFT 어레이의 요철이 평탄화되어 AFLC와 같은 좁은 갭의 액정 셀을 제작하는데 효과적이다.
도 6은 액정 패널 및 그 구동회로 등의 구성예를 나타낸 블록도이다.
도면부호 “11”은 액정셀, “12”는 화소구성부, “13”은 주사선, “14”는 신호선, “15”는 제어선, “16”은 주사선 드라이버회로, “17”은 신호선 드라이버 회로, “18”은 제어선 드라이버 회로, “19”는 제어회로이다. 실제로는 이 이외에 전원선 등도 부가되어 있다. 동작에 대해서는 통상의 선 순차의 액티브매트릭스 구동 및 도 7에 나타낸 타이밍차트 등으로 용이하게 유추할 수 있기 때문에 생략하기로 한다. 또한, 도 6에 나타낸 블록 구성은 후술하는 각 실시형태에도 마찬가지로 적용할 수 있다.
도 7은 전압파형 및 광학응답의 시간적 변화의 예를 나타낸 도면이다. 이 도면 예에서는 표시가 흑색 상태에서 백색 상태로 변화하는 경우에 대해 나타내고 있다.
주사선 신호(Vg)의 펄스에 의해서 도 2의 A점 전위(Va)가 흑색 레벨에 대응하는 전위에서 백색 레벨에 대응하는 전위로 변화한다. 이 전압 변화는 버퍼회로에 의해 도 2의 B점의 전위(Vb)(화소전압)에 반영된다.
주사선의 선택기간(Tg)은 1024×768 화소의 PC용 LCD로는 22μ초이지만 이 기간에서의 액정의 광학 응답(투과율)은 50% 정도로, 그 후 또 100μ초 정도 경과한 시점에서 포화하고 있다. 이 응답시간(Tr)에 대해 제어신호(Vc)를 고전압으로 하는 기간(Tc)을 동일 정도 이상으로 하는 것으로 신호전압에 대응한 버퍼 출력의 전압으로 정해지는 소정의 값을 유지할 수 있다. 예를들면 Tc는 200μ초로 하면 좋다.
이와같이, 액정이 흑색에서 백색 표시로 변화하는 시간은 100μ초 정도로, TN형 액정으로 일반적으로 얻어지는 수십m초에 비해서는 훨씬 고속이 된다. 따라서, 동화 표시로의 화상의 끊어짐이 좋아져 매우 고화질의 표시를 얻을 수 있다. 이 고속화는 화소수를 늘려도 변함없이 액정이 갖는 본래의 특성을 발휘시키는 것이 가능하게 된다.
도 7에는 종래의 일반적인 액티브매트릭스 회로를 이용한 경우의 광학응답의 예도 파선으로 나타냈다. 이와같이 종래의 방법으로는 충분한 광학 응답이 얻어지지 않고 또 흑색 표시에서 백색 표시로 변한 필드와 그 후의 필드와의 사이에서도 변화가 보여 콘트라스트가 낮고, 인가전압의 분산, 액정층의 갭, 면내 온도 분포 등의 여러가지 요인으로 투과율이 변동하고, 화상의 얼룩이 되어 화질을 저하시키게 된다. 따라서, 화소수가 많고, 액정 응답에 비해 화소 선택 기간이 짧은 경우에는 화질을 현저하게 악화시키게 된다.
또한, 제어신호(Vc)가 기간(Tc)의 경과후에 로우 레벨로 내려갈 때, 화소전압(Vb)은 약간 변화한다. 이 변화량은 트랜지스터(206)(도 2 참조)의 게이트·소스간 용량 및 트랜지스터(205)의 게이트·드레인간 용량과 액정층(207)의 용량 및 축적용량(212)의 용량 분할로 결정한다. 반강유전성 액정 등 실효 유전율이 높은 경우에는 액정층의 용량이 크기 때문에 축적용량(212)은 반드시 설치할 필요는 없지만 축적용량(212)을 포함하여 전압 변화가 크게 되지 않도록 설계하는 것이 바람직하다.
또한, 제어신호(Vc)를 고전압으로 하는 기간(Tc)을 액정의 광학 응답(투과율)이 포화시의 70% 이상에 도달하기 까지의 기간으로 하여 동화 응답으로의 고속성을 유지하는 것이 가능해진다. 또한, 액정의 응답시간에 대해서 짧거나 또는 같은 정도의 기간을 “Tc”로 하는 경우에는 필드마다 액정층에 양음의 전압을 교대로 인가하지 않고 양전압을 수 필드 반복하여 인가한 후에 음전압을 필드 반복하여 인가하면 수필드의 사이에 액정을 소정의 광학 응답까지 도달시킬 수 있다.
도 8은 본 발명의 제 3 실시형태를 나타낸 등가회로도이며, 도 9는 도 8의 회로를 기판상에 제작했을 때의 평면도이다. 또한, 도 3 등에 나타낸 제 2 실시형태의 구성요소와 실질적으로 동일하거나 또는 대응하는 구성요소에는 동일 번호를 붙이고 있다. 또한, 도 9에서는 도 8에 나타낸 유지용량(214)은 생략하고 있다.
본 실시형태는 제어신호(Vc)를 공급하는 배선과 전원 전압(Vdd)을 공급하는 배선을 공통화하여 1개의 제어선(211)으로 하고 있는 점에 특징이 있다. 또한, 이에 따라 화소전극(213)에 접속된 축적용량(212)의 다른쪽 전극을 Vss측, 즉 1개전의 주사선(208)에 접속하고 있다. 이와같은 구성에 의해 제어선의 전압 변화가 축적용량(212)을 통하여 화소전압이 변화되는 것을 줄일 수 있다. 또한, 배선이 1개 감소하기 때문에 개구율이 향상하는 효과도 있다. 개구율의 향상에 의해 빛의 이용 효율을 직접적으로 향상시킬 수 있어 밝은 화면을 얻을 수 있다.
도 10∼도 13은 각각 본 발명의 제 4∼제 7 실시형태를 나타낸 등가회로도이다. 또한, 도 2 등에 나타낸 제 2 실시형태의 구성 요소와 실질적으로 동일하거나 또는 대응하는 구성요소에는 동일 번호를 붙이고 있다.
도 10에 나타낸 제 4 실시형태에서는 저항(240) 및 트랜지스터(241)를 설치하고 있다. 저항부하로 하여 화소전압의 상승을 고속으로 할 수 있어 광학응답의 고속화가 더욱 가능하게 된다.
도 11에 나타낸 제 5 실시형태에서는 트랜지스터(206, 241)의 게이트를 제어선(211)에 접속하고 있으며, 이것을 온·오프시키는 것에 의해서 소정의 효과를 얻고 있다. 트랜지스터(241)에 의해 버퍼회로의 상태에 의하지 않고 화소전압을 유지할 수 있다.
도 12에 나타낸 제 6 실시형태에서는 트랜지스터(242) 및 저항(243)을 설치하고 제어신호(Vc)에 의해서 이 도통상태를 제어하는 것에 의해 버퍼회로와 전원(208, 209)사이의 도통상태를 변화시키고 있다.
또한, 도 10∼도 13에 나타낸 제 4∼제 7 실시형태에서는 버퍼회로의 출력에 축적용량을 설치하고 있지 않지만 제 3 실시형태와 마찬가지로 축적용량을 설치하는 것도 가능하다.
이상 설명한 각 실시형태에 있어서, 전원 전압(Vss)을 공급하는 전원선을 1개전의 주사선에 접속하는 것외에 독립된 배선으로 설치해도 좋다. 독립된 배선으로 하는 것에 의해 주사선의 부하가 낮아지고, 주사 펄스의 전파 지연을 억제하는 것이 가능하게 된다. 또한, n형 트랜지스터를 이용하지 않고 p형 트랜지스터를 이용하는 것도 가능하다. 또한, 전압 관계를 적당하게 조정하면 n형 및 p형 트랜지스터를 혼재시킨 회로로 하는 것도 가능하다.
따라서, 예를 들어 TN형 액정 등을 이용한 액정표시에 있어서는 깜박임이 확인되지 않는 주파수(예를 들면 60Hz 정도)로 액정을 교류 구동할 필요가 있다. 따라서, 표시 화상이 변화하지 않는 경우에도 교류 구동을 하기 때문에 여분인 전력을 소비하는 문제점이 있다. 이하의 실시형태는 이와같은 문제점을 해결하기 위하여 이루어진 것이다.
도 14는 본 발명의 제 8 실시형태에 따른 액정표시장치의 단위 화소 구성부를 나타낸 등가회로도이다.
트랜지스터(303a, 303b)에는 이 트랜지스터의 게이트에 주사신호(Vg)를 공급하는 주사선(301)이 접속되어 있고, 트랜지스터(316a, 316b)에는 화소의 표시를 결정하는 신호(Vsig)를 공급하는 신호선(302)이 접속되어 있다. 또한, 트랜지스터(303a, 303b)의 출력측에는 신호전압을 유지하는 유지용량(304a, 304b)이 각각 접속되어 있다.
유지용량(304a, 304b)으로 유지된 전압은 각각 아날로그 버퍼회로(305a, 305b)로 입력되어 입력전압에 대응한 출력 전압이 얻어지도록 되어 있다. 버퍼회로(305a, 305b)의 출력에는 화소전극(314)을 통하여 액정층(307)이 접속되어 있으며, 화소전극(314)과 대향전극(310)(전압(Vcom))과의 사이에서 액정층(307)에 전압이 인가된다. 또한, 화소전극(314)에는 액정층(307)에 인가되는 전압을 안정시키기 위해 축적용량(306)이 접속되어 있다.
버퍼회로(305a, 305b)에는 전원선(308a)(전압(Vss1) 및 전원선(309a)(전압(Vdd1)) 및 전원선(308b)(전압(Vss2)) 및 전원선(309b)(전압(Vdd2))에서 각각 전원 전압이 공급되지만 이것들의 각 전원선과 각 버퍼회로와의 사이에는 저항값이 변화하는 스위치(311a, 311b, 312a, 312b)가 각각 설치되어 있다. 또한, 버퍼회로(305a, 305b)의 각 출력과 화소전극(314)사이에는 각각 스위치(313a, 313b)가 설치되어 있다. 이 각 스위치의 상태는 제어선(315a, 315b)에서 공급되는 제어신호(Vc1, Vc2)에 의해 각각 제어된다. 또한, 트랜지스터(316a, 316b)의 게이트에도 각각 제어선(315a, 315b)이 접속되어 제어신호(Vc1, Vc2)에 의해 도통 상태가 각각 제어된다.
또한, 등가회로적으로 본 경우에는 버퍼회로(305a)의 전력 공급을 차단하는 스위치(311a, 312a)와 버퍼회로(305a)와 액정층(307) 사이를 고저항으로 하는 스위치(313a)중 적어도 한쪽이 설치되어 있으면 좋다. 마찬가지로, 버퍼회로(305b)의 전력 공급을 차단하는 스위치(311b, 312b)와 버퍼회로(305b)와 액정층(307) 사이를 고 저항으로 하는 스위치(313b)중 적어도 한쪽이 설치되어 있으면 좋다. 또한, 도 14의 예에서는 이 각 스위치는 버퍼회로(305a, 305b)에 대해 독립으로 존재하도록 되어 있지만 버퍼회로(305a, 305b)의 내부에 포함되어 있어도 좋다. 요컨대, 제어선(315a, 315b)에서 공급되는 제어신호(Vc1, Vc2)에 의해서 버퍼회로(305a, 305b)의 각각 출력과 화소전극(314) 사이의 도통상태(고 저항 상태 또는 저 저항 상태)가 제어되도록 구성되어 있으면 좋다.
다음으로, 도 14에 나타낸 회로의 동작을 도 15에 나타낸 타이밍차트를 참조하여 설명한다.
주사선(301)의 주사신호(Vg)가 고전압이 되는 기간에서는 트랜지스터(303a, 303b)가 온 상태가 된다. 또한, 제어선(315a)의 제어신호(Vc1)가 고전압이 되는 기간에서는 트랜지스터(316a)가 온 상태가 되고, 제어선(315b)의 제어신호(Vc2)가 고전압이 되는 기간에서는 트랜지스터(316b)가 온 상태가 된다.
트랜지스터(303a, 316a)가 온 상태가 되는 기간에는 유지용량(304a)에 신호선(302)으로부터의 신호 전압이 충전된다. 그리고, 주사선(301)의 전압은 선택 기간을 지나면 전압이 낮아지기 때문에 트랜지스터(303a)가 고 저항(비도통 상태)이 되어 유지용량(304a)에 전압이 유지된다. 한편, 제어신호(Vc1)에 의해 소정의 기간 스위치(311a∼313a)가 온 되어 버퍼회로(305a)의 출력이 화소전극(314)에 인가된다.
또한, 트랜지스터(303b, 316b)가 온 상태가 되는 기간에는 유지용량(304b)에 신호선(302)으로부터의 신호 전압이 충전된다. 그리고, 주사선(301)의 전압은 선택 기간을 지나면 전압이 낮아지기 때문에 트랜지스터(303b)가 고 저항(비도통 상태)이 되어 유지용량(304b)에 전압이 유지된다. 한편, 제어신호(Vc2)에 의해 소정의 기간 스위치(311b∼313b)가 온 되어 버퍼회로(305b)의 출력이 화소전극(314)에 인가된다.
제어신호(Vc1, Vc2)를 도 15에 나타내는 바와 같이 프레임마다 다른 타이밍으로 공급하는 것에 의해 양음의 화소신호에 대응하여 유지용량(304a, 304b)에 각각 양음의 신호 전압을 유지할 수 있다. 이와같이, 유지용량(304a, 304b)에 각각 양음의 신호전압을 유지하는 것에 의해 화상이 변화하지 않는 경우에는 주사선(301)의 주사를 멈추게 해도 제어신호(Vc1, Vc2)를 소정의 주기로 공급하는 것에 의해 액정층(307)에 교류 전압을 계속해서 인가할 수 있다.
제어신호(Vc1, Vc2)의 주기는 주사신호(Vg)의 주기에 비해 느리게 할 수 있기 때문에 구동회로의 소비전력을 대폭으로 줄일 수 있다. 물론, 반강유전성 액정 등의 액정분자의 작용에 의해서 등가유전율(또는 분극량)이 크게 변화하는 것을 이용한 경우에도 필요한 전압을 화소 선택 기간에 의존하지 않고 계속해서 인가할 수 있기 때문에 제 1 실시형태 등과 마찬가지로 응답속도가 빠르고, 콘트라스트 등의 표시품질이 높은 표시를 얻을 수 있다.
도 16은 제 9 실시형태에 따른 액정표시장치의 단위 화소 구성부를 나타낸 회로도이며, 도 14에 나타낸 구성을 더욱 구체적으로 나타낸 것이다.
주사선(401), 신호선(402) 및 트랜지스터(403a, 403b, 450a, 450b)의 구성은 도 14에 나타낸 예와 마찬가지이다. 트랜지스터(403a)의 출력에는 유지용량(404a, 414a)이 접속되어 있으며, 트랜지스터(403b)의 출력에는 유지용량(404b, 414b)가 접속되어 있다. 단, 유지용량(414a, 414b)은 반드시 설치할 필요가 없다. 트랜지스터(405a, 406a)에 의해서 한쪽의 버퍼 회로가 구성되고, 트랜지스터(405b, 406b)에 의해서 다른쪽 버퍼회로가 구성된다. 각 버퍼회로의 출력부는 화소전극(413)에 접속되어 대향전극(410)(전압(Vcom))과 화소전극(413)사이의 액정층(407)에 전압을 인가할 수 있도록 되어 있다. 버퍼회로의 각각의 출력부에는 축적용량(412a, 412b)이 접속되어 있다.
트랜지스터(406a, 406b)의 게이트는 각각 제어선(411a, 411b)으로부터의 제어신호(Vc1, Vc2)에 의해서 제어되고, 또 도 2에 나타낸 제 2 실시형태와 마찬가지로 트랜지스터(405a, 405b)의 게이트는 각각 용량(404a, 404b)을 통하여 제어신호(Vc1, Vc2)에 의해 제어된다.
또한, 도 16에서는 전원선(408a)(전원전압(Vss1)) 및 전원선(408b)(전원 전압(Vss2))을 별도로 하고 있지만 양자를 공통으로 할 수도 있다. 또한, 전원선(409a)의 전압(Vdd1)에는 제어선(411a)의 전압(Vc1)을 이용할 수 있고, 전원선(409b)의 전압(Vdd2)에는 제어선(411b)의 전압(Vc2)을 이용할 수 있다. 또, 전원선(408a) 및 전원선(408b)으로 하여 전단의 주사선을 이용하는 것도 가능하다.
도 17은 도 16에 나타낸 회로를 실제 화소 회로로 전개했을 때의 한 예를 나타낸 것이며, 도 18은 도 17의 회로를 기판상에 제작했을 때의 평면도를 나타낸 것이다. 또한, 도 18에서 도 17에 나타낸 유지용량(414a, 414b)은 생략되어 있다.
이 예에서는 전원 전압(Vdd1)의 전원선을 제어선(411a)과 공용하고, 전원 전압(Vdd2)의 전원선을 제어선(411b)과 공용하고 있다. 또한, 전원 전압(Vss1, Vss2)을 공통 전압(Vss)으로 하여 독립된 전원선(408)으로 하고 있다.
트랜지스터로서 “Vth”가 3V 정도의 아몰퍼스 실리콘 TFT를 이용한 경우, Vc1 및 Vc2(고 전압시)를 30V, Vss를 -5V, βr=3일 때의 신호 전압을 4∼11V로 하여 화소전압으로서 3∼13V의 전압 변화가 얻어졌다. 또한, 대향전극의 전압을 8V로 하여 깜박임이 없는 화상을 얻을 수 있었다. 버퍼회로에서의 입출력의 직선성은 상기 입력 전압 범위로는 얻어지지 않지만 그 특성에 따라 신호전압을 보정하는 것에 의해 문제없이 표시할 수 있었다.
또한, 양음의 신호를 입력한 후에 주사선의 구동을 정지해도 TFT의 리크 등에 의한 유지용량의 전압 변화에 따라서 일정 기간 표시가 유지되었다. 예를 들어 반사형 액정표시장치로 TFT에 대한 차광이 충분할 경우에는 1분 정도마다 투과형 액정표시장치라도 5초 정도마다 입력을 하는 것으로 재입력이 확인되지 않고 표시가 유지되었다.
또한, 본 실시형태는 도 2 등에 나타낸 제 2 실시형태의 회로 구성과 같은 회로 구성을 양 음 각각에 적용하는 것도 가능하지만 제 3∼제 7 실시형태로 나타낸 회로 구성과 같은 회로 구성을 본 실시형태에 적용하는 것도 가능하다.
도 19는 본 발명의 제 10 실시형태에 따른 액정표시장치의 단위 화소 구성부를 나타낸 등가회로도이다.
본 실시형태는 하나의 유지용량(504)을 이용하여 전압을 유지하고, 그 전압에 따라서 양음의 전압을 발생시키는 버퍼회로(505a, 505b)를 설치하고, 버퍼회로(505a, 505b)의 출력을 제어신호(Vc1, Vc2)에 의해 전환하는 것이다. 이와같은 구성에 의해 신호전압은 편극성으로 좋고, 전압 진폭을 작게 할 수 있다.
도 21은 본 발명의 제 10 실시형태에 따른 액정표시장치의 단위 화소 구성부를 나타낸 등가회로도이다.
본 실시형태는 신호선을 양의 신호선(702a)(Vsigp)과 음의 신호선(702b)(Vsign)의 2개로 나누고 있는 점이 특징이다. 이것에 의해 주사선(701)(Vg)의 하이 레벨의 타이밍으로 양 음의 신호를 동시에 버퍼회로(705a, 705b)에 공급할 수 있다. 제어신호(Vc1, Vc2)는 도 19에 나타낸 것과 같은 것으로, 버퍼회로(705a, 705b)의 어떤 한쪽의 전압을 액정에 인가할 수 있도록 전환하는 작용을 한다.
도 22는 본 실시형태에서의 각 전압파형을 나타낸 것이다. 소정의 신호전압을 주사선 펄스로 샘플링한 후는 제어신호(Vc1, Vc2)의 주기로 액정에 교류신호가 인가되는 것을 알 수 있다. 또한, 제어신호를 한개로 하여 액정과 2개의 버퍼회로의 접속상태를 전환하도록 해도 좋다. 이것에 의해 1회의 샘플링으로 영상신호의 기억을 할 수 있기 때문에 입력에 필요한 시간이 짧아지고, 입력시의 소비전력을 1/2로 할 수 있다.
도 20은 제 8 및 제 9 실시형태에 대응한 액정패널 및 그 구동회로 등의 구성예를 나타낸 블록도이다. 도면부호 “611”은 액정셀, “612”는 화소구성부, “613”은 주사선, “614”는 신호선, “615a” 및 “615b”는 제어선, “616”은 주사선 드라이버 회로, “617”은 신호선 드라이버회로, “618”은 제어선 드라이버회로, “619”는 제어회로, “620”은 제어신호를 전환하는 전환회로이다. 또한, 동작에 대해서는 통상의 선 차례의 액티브매트릭스 구동 및 도 15에 나타낸 타이밍차트 등으로부터 용이하게 유추할 수 있기 때문에 생략하기로 한다.
상기 제 8 및 제 9 실시형태에 있어서, n형 트랜지스터를 이용하지 않고 p형 트랜지스터를 이용하는 것도 가능하다. 또한, 전압 관계를 적당하게 조정하면 n형 및 p형 트랜지스터를 혼재시킨 회로로 하는 것도 가능하다.
또한, 상기 각 실시형태에 있어서, 액정재료로는 반강유전성 액정 이외에 강유전성 액정 또는 콜레스테릭 액정을 이용할 수도 있고, 폴리머 분산형 액정(PDLC), TN액정, 마이크로캡슐에 덮여진 액정을 이용해도 좋다. 또한, 게스트 호스트형 액정을 이용해도 좋고, 투과형, 반사형중 어떤 표시를 채용해도 좋다.
그외에 본 발명은 그 취지를 이탈하지 않는 범위내에서 여러가지 변경하여 실시할 수 있다.
본 발명에 의하면 주사기간 보다도 장기간 액정층에 원하는 전압을 인가할 수 있기 때문에 액정을 충분히 응답시킬 수 있고, 표시성능의 악화를 방지할 수 있다. 또, 전압 공급 수단의 출력과 화소전극의 사이를 고 임피던스 상태로 할 수 있기 때문에 소비전력을 줄일 수 있다.
또한, 전압 공급 수단을 여러개 설치하는 것에 의해 표시 화상이 변화하지 않는 경우에 주사신호나 표시신호를 공급하지 않아도 액정을 교류 구동시키는 것이 가능해져 여분의 전력소비를 줄일 수 있다.

Claims (2)

  1. 매트릭스형상으로 설치된 복수의 화소 구성부와, 상기 복수의 화소 구성부에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 화소 구성부에 표시신호를 공급하는 복수의 신호선을 갖는 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 끼워진 액정층과, 상기 화소 구성부에 대응하는 위치의 상기 액정층에 전계를 인가하는 전계인가수단을 갖고,
    상기 각 화소구성부는 스위칭수단과, 상기 스위칭수단을 통하여 상기 신호선에서 공급되는 표시신호의 전압을 유지하는 유지수단과, 상기 유지수단으로 유지된 전압에 대응한 전압을 출력하는 전압 공급 수단과, 상기 전압 인가수단의 일부를 없애 상기 전압 공급수단으로부터 출력되는 전압이 공급되는 화소전극과, 상기 전압 공급 수단의 출력과 상기 화소전극 사이를 소정 기간 낮은 임피던스 상태로 하여 상기 전압 공급 수단으로부터의 전압을 상기 화소전극에 공급한 후에 상기 전압 공급 수단의 출력과 상기 화소전극의 사이를 높은 임피던스 상태로 하는 제어수단을 갖는 것을 특징으로 하는 액정표시장치.
  2. 매트릭스형상으로 설치된 복수의 화소구성부와, 상기 복수의 화소 구성부에 주사신호를 공급하는 복수의 주사선과, 상기 복수의 화소 구성부에 표시신호를 공급하는 복수의 신호선을 갖는 제 1 기판과, 상기 제 1 기판에 대향하는 제 2 기판과, 상기 제 1 기판과 상기 제 2 기판 사이에 끼워진 액정층과, 상기 화소 구성부에 대응하는 위치의 상기 액정층에 전계를 인가하는 전계인가수단을 갖고,
    상기 각 화소 구성부는 스위칭소자와, 상기 스위칭소자를 통하여 상기 신호선에서 공급되는 표시신호의 전압을 유지하는 제 1 용량과, 상기 제 1 용량으로 유지된 전압이 게이트에 인가되는 제 1 트랜지스터와, 소스 또는 드레인의 한쪽이 상기 제 1 트랜지스터의 소스 또는 드레인의 한쪽에 접속된 제 2 트랜지스터와, 상기 제 1 트랜지스터의 게이트와 상기 제 2 트랜지스터의 게이트 사이에 접속된 제 2 용량과, 상기 제 1 트랜지스터의 소스 또는 드레인의 한쪽과 상기 제 2 트랜지스터의 소스 또는 드레인의 한쪽이 접속된 출력부에서 출력되는 전압이 공급되는 화소전극과, 상기 출력부로부터의 전압을 상기 화소전극에 소정 기간 공급한 후에 상기 제 2 트랜지스터의 게이트전압 및 상기 제 2 용량을 통하여 인가되는 상기 제 1 트랜지스터의 게이트전압을 변화시키는 것에 의해 상기 제 1 트랜지스터 및 제 2 트랜지스터를 오프상태로 하는 제어수단을 갖는 것을 특징으로 하는 액정표시장치.
KR1019980003928A 1997-02-13 1998-02-11 액정표시장치 KR100248360B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02894297A JP3413043B2 (ja) 1997-02-13 1997-02-13 液晶表示装置
JP9-028942 1997-02-13

Publications (2)

Publication Number Publication Date
KR19980071248A KR19980071248A (ko) 1998-10-26
KR100248360B1 true KR100248360B1 (ko) 2000-05-01

Family

ID=12262470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003928A KR100248360B1 (ko) 1997-02-13 1998-02-11 액정표시장치

Country Status (3)

Country Link
US (1) US6278426B1 (ko)
JP (1) JP3413043B2 (ko)
KR (1) KR100248360B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
US6262703B1 (en) * 1998-11-18 2001-07-17 Agilent Technologies, Inc. Pixel cell with integrated DC balance circuit
JP2000347159A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
US6590553B1 (en) 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
US6762735B2 (en) 2000-05-12 2004-07-13 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
JP5041627B2 (ja) * 2000-05-12 2012-10-03 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電子機器
US6351327B1 (en) * 2000-05-30 2002-02-26 Agilent Technologies, Inc. Liquid crystal pixel current sensing for silicon micro displays
JP3832627B2 (ja) * 2000-08-10 2006-10-11 シャープ株式会社 信号線駆動回路、画像表示装置および携帯機器
JP4975114B2 (ja) * 2000-08-23 2012-07-11 株式会社半導体エネルギー研究所 携帯情報装置
AU2002217946A1 (en) * 2000-11-30 2002-06-11 Thomson Licensing S.A. Drive circuit for improved brightness control in liquid crystal displays and method therefor
TW567456B (en) * 2001-02-15 2003-12-21 Au Optronics Corp Apparatus capable of improving flicker of thin film transistor liquid crystal display
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
EP1430468A2 (en) * 2001-09-18 2004-06-23 Pioneer Corporation Driving circuit for light emitting elements
JP3725458B2 (ja) * 2001-09-25 2005-12-14 シャープ株式会社 アクティブマトリクス表示パネル、およびそれを備えた画像表示装置
JP2003173174A (ja) * 2001-09-25 2003-06-20 Sharp Corp 画像表示装置および表示駆動方法
KR100432652B1 (ko) * 2002-08-01 2004-05-22 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
JP4201588B2 (ja) * 2002-12-13 2008-12-24 富士通株式会社 液晶表示装置
JP4378087B2 (ja) * 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
GB0308167D0 (en) * 2003-04-09 2003-05-14 Koninkl Philips Electronics Nv Active matrix array device electronic device and operating method for an active matrix device
GB0316482D0 (en) * 2003-07-15 2003-08-20 Koninkl Philips Electronics Nv Active matrix array device
US7274350B2 (en) * 2004-01-22 2007-09-25 Au Optronics Corp. Analog buffer for LTPS amLCD
US7592255B2 (en) * 2004-12-22 2009-09-22 Hewlett-Packard Development Company, L.P. Fabricating arrays of metallic nanostructures
US8477092B2 (en) * 2006-12-01 2013-07-02 Store Electronic Systems Sa Low power active matrix display
CN100550118C (zh) * 2007-03-28 2009-10-14 中国科学院微电子研究所 一种用于硅基液晶显示器件的帧存储像素电路
JP5206397B2 (ja) * 2008-02-19 2013-06-12 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
US8411075B2 (en) * 2008-09-08 2013-04-02 Palo Alto Research Center Incorporated Large area electronic sheet and pixel circuits with disordered semiconductors for sensor actuator interface
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
CN102460557B (zh) 2009-06-12 2014-07-30 夏普株式会社 像素电路和显示装置
JP5493547B2 (ja) * 2009-07-29 2014-05-14 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
US20120007901A1 (en) * 2010-07-07 2012-01-12 Himax Display, Inc. Pixel circuitry of display device
US9111503B2 (en) * 2011-02-14 2015-08-18 Sharp Kabushiki Kaisha Display device and method for driving same
JP5633434B2 (ja) * 2011-03-08 2014-12-03 株式会社Ｊｖｃケンウッド 液晶表示装置
JP5640846B2 (ja) * 2011-03-22 2014-12-17 株式会社Ｊｖｃケンウッド 液晶表示素子及び液晶表示素子の駆動方法
US8836680B2 (en) * 2011-08-04 2014-09-16 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
JP5733154B2 (ja) * 2011-10-27 2015-06-10 株式会社Ｊｖｃケンウッド 液晶表示装置
KR101918185B1 (ko) * 2012-03-14 2018-11-14 삼성디스플레이 주식회사 어레이 검사 방법 및 어레이 검사 장치
US10607556B2 (en) * 2014-11-07 2020-03-31 The Hong Kong University Of Science And Technology Driving scheme for ferroelectric liquid crystal displays
JP6855870B2 (ja) * 2017-03-24 2021-04-07 株式会社Ｊｖｃケンウッド 液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053276B2 (ja) * 1991-11-22 2000-06-19 株式会社東芝 液晶表示装置
JP2808380B2 (ja) * 1992-04-17 1998-10-08 松下電器産業株式会社 空間光変調素子の駆動方法
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JPH07120722A (ja) * 1993-06-30 1995-05-12 Sharp Corp 液晶表示素子およびその駆動方法
JPH09101506A (ja) * 1995-07-31 1997-04-15 Victor Co Of Japan Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR19980071248A (ko) 1998-10-26
JP3413043B2 (ja) 2003-06-03
US6278426B1 (en) 2001-08-21
JPH10228009A (ja) 1998-08-25

Similar Documents

Publication Publication Date Title
KR100248360B1 (ko) 액정표시장치
US6023308A (en) Active matrix device with two TFT's per pixel driven by a third TFT with a crystalline silicon channel
KR100712024B1 (ko) 액정 표시 장치
US9323124B2 (en) Display apparatuses and methods of operating the same
US6759680B1 (en) Display device having thin film transistors
US20050179844A1 (en) Bistable liquid crystal device with picture electrodes having comb structure
US20080143905A1 (en) Pixel structure for liquid crystal display
KR100371757B1 (ko) 액티브 매트릭스형 액정표시장치
JP3461757B2 (ja) 液晶表示装置
KR20030034974A (ko) 액정 표시장치의 기판 구조
JP3795213B2 (ja) 液晶表示装置
KR100220435B1 (ko) 액티브 매트릭스 액정 디스플레이의 구동방법 및 그 방법에 적합한 액정 디스플레이
US7071910B1 (en) Electrooptical device and method of driving and manufacturing the same
JPH0772509A (ja) アクティブマトリックス液晶表示素子
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
US7253440B1 (en) Semiconductor device having at least first and second thin film transistors
KR20000006515A (ko) 액정표시소자의구동방법
KR940008220B1 (ko) 박막트랜지스터
JP3825486B2 (ja) 液晶表示装置
JP3378678B2 (ja) 液晶表示装置
JPH09244044A (ja) 液晶表示装置
JPH05110100A (ja) アクテイブマトリクス型液晶表示装置
KR0142767B1 (ko) 액정표시장치 및 액정표시장치의 구동방법
KR20050122583A (ko) 액정표시장치의 박막트랜지스터 구조
JPH07244296A (ja) アクティブ・マトリクス駆動型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051130

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee