JP3795213B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3795213B2 JP3795213B2 JP1080198A JP1080198A JP3795213B2 JP 3795213 B2 JP3795213 B2 JP 3795213B2 JP 1080198 A JP1080198 A JP 1080198A JP 1080198 A JP1080198 A JP 1080198A JP 3795213 B2 JP3795213 B2 JP 3795213B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- cpix
- pixel
- csd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に、テレビジョンセット、パーソナルコンピュータ、ワードプロセッサ、その他ＯＡ機器等に好適に用いられるアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
ａ−ＳｉＴＦＴアクティブマトリクス型の液晶表示装置が、薄型、軽量、低消費電力のディスプレイとして普及している。しかし、ａ−ＳｉＴＦＴは、ａ−Ｓｉの移動度が低く、さらにオフ時のリーク電流が大きいという問題点を有する。このため、画面のサイズの大型化や高精細化に伴い、各画素に十分に電圧を印加できず、クロストークやコントラストのムラ、低下等が生じ、表示品位が劣化するという問題が生ずる。そこで、この問題を解決するために、各画素のスイッチング素子としてメカニカルスイッチを用いた構成の液晶表示装置が、特開昭５８−１８６７５号公報、および、特開平９−９２９０９号公報において提案されている。
【０００３】
かかる従来のメカニカルスイッチの構成例について、アクティブマトリクス基板の平面図を示す図６、および、図６中のＢ−Ｂ線における断面図を示す図７に基づいて説明する。
【０００４】
アクティブマトリクス基板５１上には、ゲートライン５２より分岐したゲート電極５３上に絶縁膜５４が形成されている。画素電極５５から延長されたドレイン電極５６は、絶縁膜５４を挟んでゲート電極５３上に形成されている。さらに、その上には中空部分を設けてソースライン５７から延長されたソース電極５８が形成されている。
【０００５】
一方、対向基板５９上には、共通電極６０が形成され、アクティブマトリクス基板５１と対向基板５９との間には液晶が封入され、液晶層６１が形成されている。
【０００６】
さらに、各画素の等価回路を図８に示す。同図に示すように、点線円内に示されるメカニカルスイッチ６２において、ゲート電極５３とドレイン電極５６との間の容量Ｃｇｄ６３、および、ソース電極５８とドレイン電極５６との間の容量Ｃｓｄ６４が形成されている。また、液晶容量Ｃｌｃ６５が、画素容量Ｃｐｉｘとして構成されている。
【０００７】
上記構成のメカニカルスイッチ６２は、ゲート電極５３とソース電極５８との間に電位差を与えると、両電極間には静電引力が働き、しきい値であるオン電圧Ｖｏｎを越えるとソース電極５８はゲート電極５３側に引き寄せられ、ドレイン電極５６と接触し、スイッチがオン状態になる。
【０００８】
再び、電位差をオン電圧Ｖｏｎ以下、場合によってはヒステリシスが生じてオン電圧Ｖｏｎより低い値でソース電極５８はドレイン電極５６から離れ、スイッチはオフ状態になる。
【０００９】
以上のように、スイッチ抵抗のオン／オフは、電極の接触／非接触で決定されるので、オン時の抵抗は十分小さく、オフ時にはリーク電流がない理想的な抵抗スイッチとして動作する。
【００１０】
【発明が解決しようとする課題】
しかし、メカニカルスイッチは静電引力を利用した微小動作スイッチのため、上記の如く、ゲート電極およびソース電極とドレイン電極との間には容量が形成されている。従って、上記従来のスイッチを液晶駆動用に利用した場合、スイッチがオフしている期間にも、ゲート信号やソース信号の変化がドレイン電位へ少なからず影響し、各画素に書き込んだ電圧が変動してしまうという問題が生ずる。
【００１１】
その結果、従来のスイッチを用いた液晶表示装置で全面べた画面を表示させると、画面内でムラやざらつきが目立ち、良好な表示品位は得られない。
【００１２】
また、いわゆるウインドウパターンを表示させたときにも、ウインドウパターンの上下に帯状のクロストークが発生する。
【００１３】
即ち、スイッチのオフ時にドレイン電位がゲート信号やソース信号によって変動すると、クロストーク現象やコントラストのムラ、ざらつき等の表示品位の劣化を招き、抵抗スイッチとしてオン／オフ比の優れたスイッチ性能が得られるものの、新たに電極間容量が表示劣化の原因となり、液晶表示装置の表示品位としては期待された改善効果が得られない。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、クロストーク、コントラストのムラ、ざらつき等を改善し、良好な表示品位を実現する液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明に係る液晶表示装置は、上記の課題を解決するために、一対の基板の間に液晶層を備え、該一対の基板の一方に複数のゲートラインとソースラインとが互いに交差するように配置され、該ゲートラインと該ソースラインとに囲まれた各領域に画素電極が設けられ、各ソースラインからメカニカルスイッチを介して対応する画素電極に信号を供給し、各画素に電圧印加する液晶表示装置において、前記メカニカルスイッチを形成するソース電極とドレイン電極との間の容量値をＣｓｄとし、ΔＶＢ／Ｗを白表示と黒表示が得られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値とし、ソース信号の変化ΔＶｓに伴うドレイン電位の変動量ΔＶｄ２をΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）とし、ΔＶ ＭＩＮ を表示画面上で輝度差が認識される液晶層印加電圧差としたときに、ΔＶ Ｂ／Ｗ は、印加電圧の変化に応じて輝度が変化することによって白表示と黒表示が得られる印加電圧の範囲であり、ΔＶ ＭＩＮ は、２つの領域の輝度の平均値を平均輝度として｜輝度差／平均輝度｜で与えられる、輝度の異なる２つの領域の輝度の相対的な比率差を表す輝度比率差が５％より小さくなるように、印加電圧Ｖと輝度との関係を用いて得たＶ毎の微小電圧変化量ΔＶの最小値であり、ΔＶＭＩＮに対してΔＶｄ２＜ΔＶＭＩＮとなるように、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘを満たすようにＣｓｄ、ΔＶ ＭＩＮ およびΔＶ Ｂ／Ｗ に応じてＣｐｉｘを設定したことを特徴としている。
【００１６】
上記の構成によれば、メカニカルスイッチのオフ時に、ソース信号の変化が引き起こすドレイン電位の変動が表示品位に殆ど影響を与えず、クロストークを防止できる。
【００１７】
既に述べたように、従来のスイッチを用いた液晶表示装置でいわゆるウインドウパターンを表示させると、ウインドウパターンの上下に帯状のクロストークが発生する。この現象を解析した結果、ソース電極とドレイン電極との間に形成される容量が原因であることがわかった。かかる従来のクロストークの発生メカニズムについて、以下、図９を参照して説明する。
【００１８】
書き込み開始時Ｔ１には、ゲート信号のパルスが入力され、ゲート信号とソース信号との電位差がスイッチのしきい値Ｖｏｎを越え、スイッチがオンする。これにより、ドレイン電極はソース電極に導通し、ドレイン電位にはソース信号が書き込まれる。
【００１９】
書き込み終了時Ｔ２には、ゲート信号のパルスが立ち下がり、ゲート信号とソース信号との電位差がスイッチのオフ電圧Ｖｏｆｆ以下になると、スイッチがオフする。
【００２０】
ソース電極とドレイン電極との間に容量が形成されている結果、スイッチのオフ時におけるソース信号の変化に伴い、ドレイン電位が変動する。このときのドレイン電位の変動量ΔＶｄ２は次式に従う。
【００２１】
ΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）
ΔＶｓ：ソース信号の変化量
Ｃｓｄ：ソース電極とドレイン電極間容量
Ｃｐｉｘ：画素容量
従って、ウインドウパターンを表示させると、書き込み後のソース信号の変化が面内で異なり、クロストーク現象が生じてしまう。
【００２２】
一方、本発明の構成では、上記のように、ソース電極とドレイン電極との間の容量値Ｃｓｄが、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすように設定されているので、ソース信号の変化に伴うドレイン電位の変動を抑制し、ソース電極とドレイン電極との間の容量に起因するクロストークを防止できる。従って、表示品位に優れ、画面サイズの大型化や高精細化にも適したアクティブマトリクス型液晶表示装置を提供できる。 また、前記液晶層印加電圧差ΔＶ ＭＩＮ における輝度比率差が５％より小さいので、ドレイン電位が変動しても輝度比率差が５％より小さくなるように液晶層印加電圧差ΔＶ ＭＩＮ の値が設定されており、表示画面上で輝度差はほとんど認識されなくなる。
【００２３】
本発明に係る液晶表示装置は、上記の課題を解決するために、上記構成において、前記メカニカルスイッチを形成するゲート電極とドレイン電極との間の容量値Ｃｇｄが、ΔＶｇをゲート信号パルスの振幅値電圧とすると、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすことが好ましい。
【００２４】
上記の構成によれば、メカニカルスイッチのオフ時に、ゲート信号の変化が引き起こすドレイン電位の変動が表示品位に殆ど影響を与えず、ムラやざらつきを防止できる。
【００２５】
既に述べたように、従来のスイッチを用いた液晶表示装置で全面べた画面を表示させると、画面内でムラやざらつきが目立ち、良好な表示品位が得られない。この現象を解析した結果、ゲート電極とドレイン電極との間に形成される容量が原因であることがわかった。かかる従来のムラやざらつきの発生メカニズムについて、以下、図９を参照して説明する。
【００２６】
ここで、ゲート電極とドレイン電極との間には容量が形成されているので、スイッチがオフした時のゲート信号の変化に伴い、図９に示すように、ドレイン電位が変動する。このときのドレイン電位の変動量ΔＶｄ１は次式に従う。
【００２７】
ΔＶｄ１＝ΔＶｇ×Ｃｇｄ／（Ｃｐｉｘ＋Ｃｇｄ）
ΔＶｇ：ゲート信号の変化量
Ｃｇｄ：ゲート電極とドレイン電極間容量
Ｃｐｉｘ：画素容量
すべてのスイッチのＶｏｆｆが等しければ、コントラストムラを生じることはないが、実際のスイッチではＶｏｆｆ電圧のばらつきを防止することは非常に困難である。その結果、上記ドレイン電位の変動量ΔＶｄ１が面内で異なり、ムラ、ざらつき等を発生させることになる。
【００２８】
一方、本発明の構成では、上記のように、ゲート電極とドレイン電極との間の容量値Ｃｇｄが、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設定されているので、ゲート信号の変化に伴うドレイン電位の変動を抑制し、ゲート電極とドレイン電極との間の容量に起因するムラやざらつきを防止できる。従って、表示品位に優れ、画面サイズの大型化や高精細化にも適したアクティブマトリクス型液晶表示装置を提供できる。 本発明に係る液晶表示装置は、上記の課題を解決するために、前記画素容量が、前記画素電極と該画素電極に対向した共通電極との間の液晶容量、および、該画素電極と該画素電極と同一基板上に配置された付加容量線との間の付加容量を並列して構成されていることが好ましい。
【００２９】
上記の構成によれば、画素容量を液晶容量以上の任意の値に設定することができ、ドレイン電位の変動を容易に抑制できる。
【００３０】
【発明の実施の形態】
本発明の一形態について図１〜図５に基づいて説明すれば、以下の通りである。
【００３１】
図３は、本発明の実施の一形態の液晶表示装置の一方の基板であるアクティブマトリクス基板１の概略的構成を示す平面図である。また、図４は、図３中のＡ−Ａ線における断面図であり、対向基板１１および液晶層１３も示される。即ち、本液晶表示装置は、一対の絶縁性基板であるアクティブマトリクス基板１および対向基板１１の間に液晶が封入され、液晶層１３が形成されたパネルを有している。
【００３２】
アクティブマトリクス基板１上には、複数のゲートライン２とソースライン７とが互いに交差するように配置されている。また、ゲートライン２とソースライン７とに囲まれた各領域には画素電極５が形成され、複数の画素電極５が基板全体にマトリクス状に設けられた構成になっている。
【００３３】
各画素電極５には、対応するソースライン７からメカニカルスイッチ１４（図５参照）を介して、表示に応じた信号が供給される。一方、対向基板１１上に設けた共通電極１２には、適切な電位が付与される。これにより、各画素に適切な電圧を印加して各画素の液晶層１３の液晶分子の配向を制御し、透過光等の入射光を光変調することにより、表示が行われる。
【００３４】
本液晶表示装置が備えるアクティブマトリクス基板１の構成について、さらに詳しく説明する。アクティブマトリクス基板１上には、ゲートライン２より分岐したゲート電極３上に絶縁膜４が設けられている。また、画素電極５から延長されたドレイン電極６は、ゲート電極３よりおよそ５μｍ離れて形成されており、つまり、ゲート電極３とドレイン電極６との間の距離αは、約５μｍとなっている。
【００３５】
さらに、ソースライン７から延長されたソース電極８は、ゲート電極３の上からドレイン電極６の上にわたって中空層を介して形成されている。ソース電極８とドレイン電極６との重なりβは、５μｍに設定されている。また、ソース電極８の幅γは、５μｍに設定されている。
【００３６】
絶縁膜４は、厚さ０．３μｍのＡｌ２Ｏ３からなり、画素電極５の面積は、約４００００μｍ２である。
【００３７】
また、アクティブマトリクス基板１上には、複数の付加容量線９が配設されている。付加容量線９は、ゲートライン２と平行して形成されており、付加容量線９と画素電極５との重なり部で付加容量１０を形成している。
【００３８】
一方、対向基板１１上には、基板全体に共通電極１２が形成され、両基板１・１１の間には、液晶層１３が設けられている。液晶層１３の厚さは、およそ５μｍである。
【００３９】
さらに、各画素の等価回路を図５に示す。同図に示すように、点線円内に示されるメカニカルスイッチ１４において、ソース電極８とドレイン電極６との間に容量Ｃｓｄ１５が形成されている。また、液晶容量Ｃｌｃ１６と付加容量Ｃｃｓ１７とを並列にして画素容量Ｃｐｉｘ１８が構成されている。
【００４０】
次に、本実施形態の液晶表示装置を作製するに当たり、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗと表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮとを求める手順について説明する。
【００４１】
本実施形態の液晶表示装置は、透過型ＴＮモードを採用している。図１は、液晶層１３に印加される電圧、つまり、画素電極５と共通電極１２との間に印加される印加電圧Ｖと透過率Ｔとの関係を示すグラフである。印加電圧Ｖは、画素電極５と共通電極１２との間に直接電圧を印加して測定したもので、実際に液晶層１３へ印加されている電圧を表している。
【００４２】
図１のグラフに示す特性から、透過率Ｔが変化する印加電圧Ｖは、２〜５Ｖであることが確認される。つまり、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗは３Ｖであることがわかる。
【００４３】
次に、画面内で輝度の異なる領域を表示させて、その境界を目視で観察した。そして、その輝度の違いが認識できる輝度の差を調べた。その結果を表１に示す。表１に示すように、輝度比率差が２％を越えると輝度差がわずかに認識されはじめ、５％以上では確実に認識されることがわかった。
【００４４】
【表１】
【００４５】
ここで、輝度比率差とは、輝度の異なる２つの領域の輝度の相対的な比率差であり、輝度比率差＝｜輝度差／平均輝度｜である。平均輝度とは、２つの領域の輝度の平均値である。
【００４６】
透過型の液晶表示装置では、輝度は透過率に相当する。
【００４７】
次に、図１のデータから、各印加電圧Ｖ毎の、透過率Ｔ及び傾きで示される微小透過率差ΔＴ／微小電圧変化量ΔＶから（ΔＴ／Ｔ）／ΔＶを算出した。
【００４８】
さらに、輝度比率差に対応するΔＴ／Ｔを５％としてΔＶを逆算し、各印加電圧Ｖに対する輝度比率差が５％となる微小電圧変化量ΔＶの値を求めた。その結果を図２に示す。
【００４９】
このように、印加電圧Ｖとともに微小電圧変化量ΔＶは変化し、これらの最小値を表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮとした。微小電圧変化量ΔＶの最小値をΔＶＭＩＮとしたのは、表示上の影響を効果的に防止するためであり、本実施形態では、ΔＶＭＩＮ＝０．０２５Ｖである。
【００５０】
以上のようにして、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗと、表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮとを求めることができる。
【００５１】
また、ゲート信号パルスの振幅値電圧ΔＶｇは、メカニカルスイッチの特性に応じて設定できる。本実施形態のメカニカルスイッチ１４のオン電圧Ｖｏｎは１５Ｖであったので、ゲート信号はソース信号と同一の極性で、ゲート信号パルスの振幅値電圧ΔＶｇは２０Ｖに設定している。ソース信号は映像信号に応じて２〜５Ｖの振幅でフィールド毎に極性反転させて交流駆動している。
【００５２】
従って、上記の各値は、液晶層への印加電圧と透過率との関係およびメカニカルスイッチの特性から決定される液晶表示装置固有の値である。
【００５３】
さらに、前述の過程で求められた白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗ、表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮ、およびゲート信号パルスの振幅値電圧ΔＶｇから、ゲート電極３とドレイン電極６との間の容量Ｃｇｄ、ソース電極８とドレイン電極６との間の容量Ｃｓｄ、および画素容量Ｃｐｉｘを設計した。ここで、画素容量Ｃｐｉｘは、液晶容量Ｃｌｃに付加容量Ｃｃｓを加えた値である。
【００５４】
以下では、各容量値の設定について説明する。
【００５５】
まず、容量Ｃｇｄについては、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設計した。本実施形態では、ゲート電極３とドレイン電極６との間には５μｍの隙間を設けて両電極３・６の重なりをなくしているので、ゲート電極３とドレイン電極６との間の容量Ｃｇｄは無視できる程の値に設定されており、容量Ｃｇｄの値は、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満足するものになっている。
【００５６】
ここで、容量Ｃｇｄの値について、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設計した理由は、以下の通りである。
【００５７】
既に図９を参照して説明したように、ゲート信号の変化に伴うドレイン電位の変動量ΔＶｄ１は次式に従う。
【００５８】
ΔＶｄ１＝ΔＶｇ×Ｃｇｄ／（Ｃｐｉｘ＋Ｃｇｄ）
これより、Ｃｇｄ＝（ΔＶｄ１／ΔＶｇ）×（Ｃｐｉｘ＋Ｃｇｄ）となる。
【００５９】
一方、上述のように、表示画面上で輝度差が認識される微小電圧変化量ΔＶの最小値を液晶層印加電圧差ΔＶＭＩＮとしたことから、容量Ｃｇｄの値について、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設計すれば、ドレイン電位の変動量ΔＶｄ１はΔＶｄ１＜ΔＶＭＩＮとなり、表示に与える影響を殆どなくすことができる。
【００６０】
次に、容量Ｃｓｄについては、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすように設計した。その理由は、以下の通りである。
【００６１】
既に図９を参照して説明したように、ソース信号の変化に伴うドレイン電位の変動量ΔＶｄ２は次式に従う。
【００６２】
ΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）
これより、Ｃｓｄ＝（ΔＶｄ２／ΔＶｓ）×（Ｃｐｉｘ＋Ｃｓｄ）となる。
【００６３】
一方、上述のように、表示画面上で輝度差が認識される微小電圧変化量ΔＶの最小値を液晶層印加電圧差ΔＶＭＩＮとしたことから、容量Ｃｓｄの値について、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶｓ）×Ｃｐｉｘの関係を満たすように設計すれば、ドレイン電位の変動量ΔＶｄ２はΔＶｄ２＜ΔＶＭＩＮとなる。また、上述のように実際の駆動上のΔＶｓは、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗで求められるので、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすように設計すれば、表示に与える影響を殆どなくすことができる。
【００６４】
本実施形態では、ソース電極８とドレイン電極６との重なりは、その面積を極力小さくする設計をしており、ソース電極８とドレイン電極６との間の容量Ｃｓｄは、
Ｃｓｄ＝ε０×８（ε：ＬＣ）×25μｍ２（面積）÷ 0.3μｍ（厚さ）
＝０．００５９ｐＦ
に設定されている。
【００６５】
一方、液晶容量Ｃｌｃは、
Ｃｌｃ＝ε０×８（ε：ＬＣ）×40000μｍ２（面積）÷５μｍ（厚さ）
＝０．５６６ｐＦ
に設定されている。また、上述のように、ΔＶＭＩＮ＝０．０２５Ｖ、ΔＶＢ／Ｗ＝３Ｖである。これらの値を次式に入力すると、
Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘ
０．００５９ｐＦ＜（０．０２５Ｖ／３Ｖ）×Ｃｐｉｘ
従って、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすためには、Ｃｐｉｘ＞０．７０８ｐＦとする必要がある。そこで、本実施形態では、付加容量Ｃｃｓの値を、Ｃｃｓ＋Ｃｌｃ＝Ｃｐｉｘ＞０．７０８ｐＦから、Ｃｃｓ＞０．１４２ｐＦとなるように設定した。
【００６６】
付加容量１０（図３参照）は、誘電体層としてゲート電極３上の絶縁膜４と同様の膜を利用しており、その面積を５００μｍ２に設定している。このように、付加容量１０のサイズは液晶容量に応じて設定される。
【００６７】
本実施形態では、ソース信号がフィールド毎に極性反転する図９に示されるような駆動方法が採用されるが、本発明は、１ライン書き込み毎に極性反転する等の他のあらゆる駆動方法に適用できる。
【００６８】
次に、本実施形態の液晶表示装置の作製方法について説明する。まず、アクティブマトリクス基板１については、ガラス基板上にＡｌを成膜後パターニングして、ゲートライン２およびゲート電極３を形成する。その後、陽極酸化してＡｌ２Ｏ３の絶縁膜４を形成する。次いで、ＩＴＯを成膜後パターニングして、画素電極５およびドレイン電極６を形成する。
【００６９】
さらに、犠牲層（図示せず）を成膜し、中空層に相当する部分をパターニングして残す。次に、ＡｌおよびＳｉＯ２を積層し、ソースライン７およびソース電極８をパターニング形成する。その後、等方性のプラズマエッチングで犠牲層をエッチングして中空層を形成し、アクティブマトリクス基板１を作製した。
【００７０】
対向基板１１については、絶縁性基板であるガラス基板上に、画素電極５に対応する開口部を設けた遮光膜（図示せず）およびカラーフィルタ（図示せず）を形成し、その上全面に共通電極１２を形成した。
【００７１】
これら両基板１・１１に配向膜（図示せず）を形成した後、両基板１・１１を貼り合わせ、その間に液晶を注入封止して液晶表示装置を作製した。
【００７２】
なお、ゲートライン２やソースライン７等の配線・電極の材料は、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、Ｃｕ等も適用可能であり、また、絶縁膜４の材料等、構造、作製方法についても本実施形態のものに限られない。
【００７３】
本実施形態の液晶表示装置を駆動させて表示品位を確認した結果、ムラやざらつき、クロストークの発生はなく、優れた表示品位が得られることが確認できた。
【００７４】
尚、本発明の液晶表示装置は、上述した本実施形態の液晶表示装置の構成に限定されるものではなく、例えば、本実施形態では、メカニカルスイッチ１４の構成において中空層に液晶が存在する構成になっているが、メカニカルスイッチ１４上にカバーフードを設ける等の他の構成を採用してもよい。
【００７５】
【発明の効果】
本発明の液晶表示装置は、以上のように、メカニカルスイッチを形成するソース電極とドレイン電極との間の容量値をＣｓｄとし、ΔＶＢ／Ｗを白表示と黒表示が得られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値とし、ソース信号の変化ΔＶｓに伴うドレイン電位の変動量ΔＶｄ２をΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）とし、ΔＶ ＭＩＮ を表示画面上で輝度差が認識される液晶層印加電圧差としたときに、ΔＶ Ｂ／Ｗ は、印加電圧の変化に応じて輝度が変化することによって白表示と黒表示が得られる印加電圧の範囲であり、ΔＶ ＭＩＮ は、２つの領域の輝度の平均値を平均輝度として｜輝度差／平均輝度｜で与えられる、輝度の異なる２つの領域の輝度の相対的な比率差を表す輝度比率差が５％より小さくなるように、印加電圧Ｖと輝度との関係を用いて得たＶ毎の微小電圧変化量ΔＶの最小値であり、ΔＶＭＩＮに対してΔＶｄ２＜ΔＶＭＩＮとなるように、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘを満たすようにＣｓｄ、ΔＶ ＭＩＮ およびΔＶ Ｂ／Ｗ に応じてＣｐｉｘを設定した構成である。
【００７６】
これにより、各画素のスイッチング素子としてメカニカルスイッチを用いているので、スイッチのオン／オフを導電体の接触／非接触で行い、オン抵抗は十分低く、オフ抵抗も十分高い。さらに、ソース電極とドレイン電極との間の容量を介して、ソース信号の変化が引き起こすドレイン電位の変動量を制限し、表示特性へ影響することを防止するので、クロストーク等の発生が抑えられる。
【００７７】
それゆえ、表示品位に優れ、画面サイズの大型化や高精細化にも適した液晶表示装置を提供できるという効果を奏する。
【００７８】
また、液晶層印加電圧差ΔＶ ＭＩＮ における輝度比率差が５％より小さい構成であるので
、ドレイン電位が変動しても、表示画面上で輝度差はほとんど認識されなくなるという効果を奏する。
【００７９】
本発明の液晶表示装置は、以上のように、上記構成において、前記メカニカルスイッチを形成するゲート電極とドレイン電極との間の容量値Ｃｇｄが、ΔＶｇをゲート信号パルスの振幅値電圧とすると、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たす構成である。
【００８０】
これにより、各画素のスイッチング素子としてメカニカルスイッチを用いているので、スイッチのオン／オフを導電体の接触／非接触で行い、オン抵抗は十分低く、オフ抵抗も十分高い。さらに、ゲート電極とドレイン電極との間の容量を介して、ゲート信号の変化が引き起こすドレイン電位の変動量を制限し、表示特性へ影響することを防止するので、ムラ、ざらつき等の発生が抑えられる。
【００８１】
それゆえ、表示品位に優れ、画面サイズの大型化や高精細化にも適した液晶表示装置を提供できるという効果を奏する。
【００８２】
本発明の液晶表示素子は、以上のように、前記画素電極と該画素電極に対向した共通電極との間の液晶容量、および、該画素電極と該画素電極と同一基板上に配置された付加容量線との間の付加容量を並列して構成されている。
【００８３】
それゆえ、画素容量を液晶容量以上の任意の値に設定することができ、ドレイン電位の変動を容易に抑制できるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の一形態に係る液晶表示装置の印加電圧と透過率との関係を示すグラフである。
【図２】 上記液晶表示装置の透過率比率差が５％となる微小電圧変化量と印加電圧との関係を示すグラフである。
【図３】 上記液晶表示装置の一方の基板であるアクティブマトリクス基板を示す平面図である。
【図４】 図３中のＡ−Ａ線における断面図である。
【図５】 上記液晶表示装置における各画素の等価回路図である。
【図６】 従来の液晶表示装置に設けられたアクティブマトリクス基板を示す平面図である。
【図７】 図６中のＢ−Ｂ線における断面図である。
【図８】 従来の液晶表示装置における各画素の等価回路図である。
【図９】 駆動波形を示すタイミングチャートであり、ゲート信号やソース信号の変化がドレイン電位を変化させることを説明する図である。
【符号の説明】
１・１１ 基板（一対の基板）
２ ゲートライン
３ ゲート電極
４ 絶縁膜
５ 画素電極
６ ドレイン電極
７ ソースライン
８ ソース電極
９ 付加容量線
１０ 付加容量
１２ 共通電極
１３ 液晶層
１４ メカニカルスイッチ
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特に、テレビジョンセット、パーソナルコンピュータ、ワードプロセッサ、その他ＯＡ機器等に好適に用いられるアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
ａ−ＳｉＴＦＴアクティブマトリクス型の液晶表示装置が、薄型、軽量、低消費電力のディスプレイとして普及している。しかし、ａ−ＳｉＴＦＴは、ａ−Ｓｉの移動度が低く、さらにオフ時のリーク電流が大きいという問題点を有する。このため、画面のサイズの大型化や高精細化に伴い、各画素に十分に電圧を印加できず、クロストークやコントラストのムラ、低下等が生じ、表示品位が劣化するという問題が生ずる。そこで、この問題を解決するために、各画素のスイッチング素子としてメカニカルスイッチを用いた構成の液晶表示装置が、特開昭５８−１８６７５号公報、および、特開平９−９２９０９号公報において提案されている。
【０００３】
かかる従来のメカニカルスイッチの構成例について、アクティブマトリクス基板の平面図を示す図６、および、図６中のＢ−Ｂ線における断面図を示す図７に基づいて説明する。
【０００４】
アクティブマトリクス基板５１上には、ゲートライン５２より分岐したゲート電極５３上に絶縁膜５４が形成されている。画素電極５５から延長されたドレイン電極５６は、絶縁膜５４を挟んでゲート電極５３上に形成されている。さらに、その上には中空部分を設けてソースライン５７から延長されたソース電極５８が形成されている。
【０００５】
一方、対向基板５９上には、共通電極６０が形成され、アクティブマトリクス基板５１と対向基板５９との間には液晶が封入され、液晶層６１が形成されている。
【０００６】
さらに、各画素の等価回路を図８に示す。同図に示すように、点線円内に示されるメカニカルスイッチ６２において、ゲート電極５３とドレイン電極５６との間の容量Ｃｇｄ６３、および、ソース電極５８とドレイン電極５６との間の容量Ｃｓｄ６４が形成されている。また、液晶容量Ｃｌｃ６５が、画素容量Ｃｐｉｘとして構成されている。
【０００７】
上記構成のメカニカルスイッチ６２は、ゲート電極５３とソース電極５８との間に電位差を与えると、両電極間には静電引力が働き、しきい値であるオン電圧Ｖｏｎを越えるとソース電極５８はゲート電極５３側に引き寄せられ、ドレイン電極５６と接触し、スイッチがオン状態になる。
【０００８】
再び、電位差をオン電圧Ｖｏｎ以下、場合によってはヒステリシスが生じてオン電圧Ｖｏｎより低い値でソース電極５８はドレイン電極５６から離れ、スイッチはオフ状態になる。
【０００９】
以上のように、スイッチ抵抗のオン／オフは、電極の接触／非接触で決定されるので、オン時の抵抗は十分小さく、オフ時にはリーク電流がない理想的な抵抗スイッチとして動作する。
【００１０】
【発明が解決しようとする課題】
しかし、メカニカルスイッチは静電引力を利用した微小動作スイッチのため、上記の如く、ゲート電極およびソース電極とドレイン電極との間には容量が形成されている。従って、上記従来のスイッチを液晶駆動用に利用した場合、スイッチがオフしている期間にも、ゲート信号やソース信号の変化がドレイン電位へ少なからず影響し、各画素に書き込んだ電圧が変動してしまうという問題が生ずる。
【００１１】
その結果、従来のスイッチを用いた液晶表示装置で全面べた画面を表示させると、画面内でムラやざらつきが目立ち、良好な表示品位は得られない。
【００１２】
また、いわゆるウインドウパターンを表示させたときにも、ウインドウパターンの上下に帯状のクロストークが発生する。
【００１３】
即ち、スイッチのオフ時にドレイン電位がゲート信号やソース信号によって変動すると、クロストーク現象やコントラストのムラ、ざらつき等の表示品位の劣化を招き、抵抗スイッチとしてオン／オフ比の優れたスイッチ性能が得られるものの、新たに電極間容量が表示劣化の原因となり、液晶表示装置の表示品位としては期待された改善効果が得られない。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、クロストーク、コントラストのムラ、ざらつき等を改善し、良好な表示品位を実現する液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明に係る液晶表示装置は、上記の課題を解決するために、一対の基板の間に液晶層を備え、該一対の基板の一方に複数のゲートラインとソースラインとが互いに交差するように配置され、該ゲートラインと該ソースラインとに囲まれた各領域に画素電極が設けられ、各ソースラインからメカニカルスイッチを介して対応する画素電極に信号を供給し、各画素に電圧印加する液晶表示装置において、前記メカニカルスイッチを形成するソース電極とドレイン電極との間の容量値をＣｓｄとし、ΔＶＢ／Ｗを白表示と黒表示が得られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値とし、ソース信号の変化ΔＶｓに伴うドレイン電位の変動量ΔＶｄ２をΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）とし、ΔＶ ＭＩＮ を表示画面上で輝度差が認識される液晶層印加電圧差としたときに、ΔＶ Ｂ／Ｗ は、印加電圧の変化に応じて輝度が変化することによって白表示と黒表示が得られる印加電圧の範囲であり、ΔＶ ＭＩＮ は、２つの領域の輝度の平均値を平均輝度として｜輝度差／平均輝度｜で与えられる、輝度の異なる２つの領域の輝度の相対的な比率差を表す輝度比率差が５％より小さくなるように、印加電圧Ｖと輝度との関係を用いて得たＶ毎の微小電圧変化量ΔＶの最小値であり、ΔＶＭＩＮに対してΔＶｄ２＜ΔＶＭＩＮとなるように、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘを満たすようにＣｓｄ、ΔＶ ＭＩＮ およびΔＶ Ｂ／Ｗ に応じてＣｐｉｘを設定したことを特徴としている。
【００１６】
上記の構成によれば、メカニカルスイッチのオフ時に、ソース信号の変化が引き起こすドレイン電位の変動が表示品位に殆ど影響を与えず、クロストークを防止できる。
【００１７】
既に述べたように、従来のスイッチを用いた液晶表示装置でいわゆるウインドウパターンを表示させると、ウインドウパターンの上下に帯状のクロストークが発生する。この現象を解析した結果、ソース電極とドレイン電極との間に形成される容量が原因であることがわかった。かかる従来のクロストークの発生メカニズムについて、以下、図９を参照して説明する。
【００１８】
書き込み開始時Ｔ１には、ゲート信号のパルスが入力され、ゲート信号とソース信号との電位差がスイッチのしきい値Ｖｏｎを越え、スイッチがオンする。これにより、ドレイン電極はソース電極に導通し、ドレイン電位にはソース信号が書き込まれる。
【００１９】
書き込み終了時Ｔ２には、ゲート信号のパルスが立ち下がり、ゲート信号とソース信号との電位差がスイッチのオフ電圧Ｖｏｆｆ以下になると、スイッチがオフする。
【００２０】
ソース電極とドレイン電極との間に容量が形成されている結果、スイッチのオフ時におけるソース信号の変化に伴い、ドレイン電位が変動する。このときのドレイン電位の変動量ΔＶｄ２は次式に従う。
【００２１】
ΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）
ΔＶｓ：ソース信号の変化量
Ｃｓｄ：ソース電極とドレイン電極間容量
Ｃｐｉｘ：画素容量
従って、ウインドウパターンを表示させると、書き込み後のソース信号の変化が面内で異なり、クロストーク現象が生じてしまう。
【００２２】
一方、本発明の構成では、上記のように、ソース電極とドレイン電極との間の容量値Ｃｓｄが、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすように設定されているので、ソース信号の変化に伴うドレイン電位の変動を抑制し、ソース電極とドレイン電極との間の容量に起因するクロストークを防止できる。従って、表示品位に優れ、画面サイズの大型化や高精細化にも適したアクティブマトリクス型液晶表示装置を提供できる。 また、前記液晶層印加電圧差ΔＶ ＭＩＮ における輝度比率差が５％より小さいので、ドレイン電位が変動しても輝度比率差が５％より小さくなるように液晶層印加電圧差ΔＶ ＭＩＮ の値が設定されており、表示画面上で輝度差はほとんど認識されなくなる。
【００２３】
本発明に係る液晶表示装置は、上記の課題を解決するために、上記構成において、前記メカニカルスイッチを形成するゲート電極とドレイン電極との間の容量値Ｃｇｄが、ΔＶｇをゲート信号パルスの振幅値電圧とすると、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすことが好ましい。
【００２４】
上記の構成によれば、メカニカルスイッチのオフ時に、ゲート信号の変化が引き起こすドレイン電位の変動が表示品位に殆ど影響を与えず、ムラやざらつきを防止できる。
【００２５】
既に述べたように、従来のスイッチを用いた液晶表示装置で全面べた画面を表示させると、画面内でムラやざらつきが目立ち、良好な表示品位が得られない。この現象を解析した結果、ゲート電極とドレイン電極との間に形成される容量が原因であることがわかった。かかる従来のムラやざらつきの発生メカニズムについて、以下、図９を参照して説明する。
【００２６】
ここで、ゲート電極とドレイン電極との間には容量が形成されているので、スイッチがオフした時のゲート信号の変化に伴い、図９に示すように、ドレイン電位が変動する。このときのドレイン電位の変動量ΔＶｄ１は次式に従う。
【００２７】
ΔＶｄ１＝ΔＶｇ×Ｃｇｄ／（Ｃｐｉｘ＋Ｃｇｄ）
ΔＶｇ：ゲート信号の変化量
Ｃｇｄ：ゲート電極とドレイン電極間容量
Ｃｐｉｘ：画素容量
すべてのスイッチのＶｏｆｆが等しければ、コントラストムラを生じることはないが、実際のスイッチではＶｏｆｆ電圧のばらつきを防止することは非常に困難である。その結果、上記ドレイン電位の変動量ΔＶｄ１が面内で異なり、ムラ、ざらつき等を発生させることになる。
【００２８】
一方、本発明の構成では、上記のように、ゲート電極とドレイン電極との間の容量値Ｃｇｄが、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設定されているので、ゲート信号の変化に伴うドレイン電位の変動を抑制し、ゲート電極とドレイン電極との間の容量に起因するムラやざらつきを防止できる。従って、表示品位に優れ、画面サイズの大型化や高精細化にも適したアクティブマトリクス型液晶表示装置を提供できる。 本発明に係る液晶表示装置は、上記の課題を解決するために、前記画素容量が、前記画素電極と該画素電極に対向した共通電極との間の液晶容量、および、該画素電極と該画素電極と同一基板上に配置された付加容量線との間の付加容量を並列して構成されていることが好ましい。
【００２９】
上記の構成によれば、画素容量を液晶容量以上の任意の値に設定することができ、ドレイン電位の変動を容易に抑制できる。
【００３０】
【発明の実施の形態】
本発明の一形態について図１〜図５に基づいて説明すれば、以下の通りである。
【００３１】
図３は、本発明の実施の一形態の液晶表示装置の一方の基板であるアクティブマトリクス基板１の概略的構成を示す平面図である。また、図４は、図３中のＡ−Ａ線における断面図であり、対向基板１１および液晶層１３も示される。即ち、本液晶表示装置は、一対の絶縁性基板であるアクティブマトリクス基板１および対向基板１１の間に液晶が封入され、液晶層１３が形成されたパネルを有している。
【００３２】
アクティブマトリクス基板１上には、複数のゲートライン２とソースライン７とが互いに交差するように配置されている。また、ゲートライン２とソースライン７とに囲まれた各領域には画素電極５が形成され、複数の画素電極５が基板全体にマトリクス状に設けられた構成になっている。
【００３３】
各画素電極５には、対応するソースライン７からメカニカルスイッチ１４（図５参照）を介して、表示に応じた信号が供給される。一方、対向基板１１上に設けた共通電極１２には、適切な電位が付与される。これにより、各画素に適切な電圧を印加して各画素の液晶層１３の液晶分子の配向を制御し、透過光等の入射光を光変調することにより、表示が行われる。
【００３４】
本液晶表示装置が備えるアクティブマトリクス基板１の構成について、さらに詳しく説明する。アクティブマトリクス基板１上には、ゲートライン２より分岐したゲート電極３上に絶縁膜４が設けられている。また、画素電極５から延長されたドレイン電極６は、ゲート電極３よりおよそ５μｍ離れて形成されており、つまり、ゲート電極３とドレイン電極６との間の距離αは、約５μｍとなっている。
【００３５】
さらに、ソースライン７から延長されたソース電極８は、ゲート電極３の上からドレイン電極６の上にわたって中空層を介して形成されている。ソース電極８とドレイン電極６との重なりβは、５μｍに設定されている。また、ソース電極８の幅γは、５μｍに設定されている。
【００３６】
絶縁膜４は、厚さ０．３μｍのＡｌ２Ｏ３からなり、画素電極５の面積は、約４００００μｍ２である。
【００３７】
また、アクティブマトリクス基板１上には、複数の付加容量線９が配設されている。付加容量線９は、ゲートライン２と平行して形成されており、付加容量線９と画素電極５との重なり部で付加容量１０を形成している。
【００３８】
一方、対向基板１１上には、基板全体に共通電極１２が形成され、両基板１・１１の間には、液晶層１３が設けられている。液晶層１３の厚さは、およそ５μｍである。
【００３９】
さらに、各画素の等価回路を図５に示す。同図に示すように、点線円内に示されるメカニカルスイッチ１４において、ソース電極８とドレイン電極６との間に容量Ｃｓｄ１５が形成されている。また、液晶容量Ｃｌｃ１６と付加容量Ｃｃｓ１７とを並列にして画素容量Ｃｐｉｘ１８が構成されている。
【００４０】
次に、本実施形態の液晶表示装置を作製するに当たり、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗと表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮとを求める手順について説明する。
【００４１】
本実施形態の液晶表示装置は、透過型ＴＮモードを採用している。図１は、液晶層１３に印加される電圧、つまり、画素電極５と共通電極１２との間に印加される印加電圧Ｖと透過率Ｔとの関係を示すグラフである。印加電圧Ｖは、画素電極５と共通電極１２との間に直接電圧を印加して測定したもので、実際に液晶層１３へ印加されている電圧を表している。
【００４２】
図１のグラフに示す特性から、透過率Ｔが変化する印加電圧Ｖは、２〜５Ｖであることが確認される。つまり、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗは３Ｖであることがわかる。
【００４３】
次に、画面内で輝度の異なる領域を表示させて、その境界を目視で観察した。そして、その輝度の違いが認識できる輝度の差を調べた。その結果を表１に示す。表１に示すように、輝度比率差が２％を越えると輝度差がわずかに認識されはじめ、５％以上では確実に認識されることがわかった。
【００４４】
【表１】
ここで、輝度比率差とは、輝度の異なる２つの領域の輝度の相対的な比率差であり、輝度比率差＝｜輝度差／平均輝度｜である。平均輝度とは、２つの領域の輝度の平均値である。
【００４６】
透過型の液晶表示装置では、輝度は透過率に相当する。
【００４７】
次に、図１のデータから、各印加電圧Ｖ毎の、透過率Ｔ及び傾きで示される微小透過率差ΔＴ／微小電圧変化量ΔＶから（ΔＴ／Ｔ）／ΔＶを算出した。
【００４８】
さらに、輝度比率差に対応するΔＴ／Ｔを５％としてΔＶを逆算し、各印加電圧Ｖに対する輝度比率差が５％となる微小電圧変化量ΔＶの値を求めた。その結果を図２に示す。
【００４９】
このように、印加電圧Ｖとともに微小電圧変化量ΔＶは変化し、これらの最小値を表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮとした。微小電圧変化量ΔＶの最小値をΔＶＭＩＮとしたのは、表示上の影響を効果的に防止するためであり、本実施形態では、ΔＶＭＩＮ＝０．０２５Ｖである。
【００５０】
以上のようにして、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗと、表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮとを求めることができる。
【００５１】
また、ゲート信号パルスの振幅値電圧ΔＶｇは、メカニカルスイッチの特性に応じて設定できる。本実施形態のメカニカルスイッチ１４のオン電圧Ｖｏｎは１５Ｖであったので、ゲート信号はソース信号と同一の極性で、ゲート信号パルスの振幅値電圧ΔＶｇは２０Ｖに設定している。ソース信号は映像信号に応じて２〜５Ｖの振幅でフィールド毎に極性反転させて交流駆動している。
【００５２】
従って、上記の各値は、液晶層への印加電圧と透過率との関係およびメカニカルスイッチの特性から決定される液晶表示装置固有の値である。
【００５３】
さらに、前述の過程で求められた白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗ、表示画面上で輝度差が認識される液晶層印加電圧差ΔＶＭＩＮ、およびゲート信号パルスの振幅値電圧ΔＶｇから、ゲート電極３とドレイン電極６との間の容量Ｃｇｄ、ソース電極８とドレイン電極６との間の容量Ｃｓｄ、および画素容量Ｃｐｉｘを設計した。ここで、画素容量Ｃｐｉｘは、液晶容量Ｃｌｃに付加容量Ｃｃｓを加えた値である。
【００５４】
以下では、各容量値の設定について説明する。
【００５５】
まず、容量Ｃｇｄについては、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設計した。本実施形態では、ゲート電極３とドレイン電極６との間には５μｍの隙間を設けて両電極３・６の重なりをなくしているので、ゲート電極３とドレイン電極６との間の容量Ｃｇｄは無視できる程の値に設定されており、容量Ｃｇｄの値は、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満足するものになっている。
【００５６】
ここで、容量Ｃｇｄの値について、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設計した理由は、以下の通りである。
【００５７】
既に図９を参照して説明したように、ゲート信号の変化に伴うドレイン電位の変動量ΔＶｄ１は次式に従う。
【００５８】
ΔＶｄ１＝ΔＶｇ×Ｃｇｄ／（Ｃｐｉｘ＋Ｃｇｄ）
これより、Ｃｇｄ＝（ΔＶｄ１／ΔＶｇ）×（Ｃｐｉｘ＋Ｃｇｄ）となる。
【００５９】
一方、上述のように、表示画面上で輝度差が認識される微小電圧変化量ΔＶの最小値を液晶層印加電圧差ΔＶＭＩＮとしたことから、容量Ｃｇｄの値について、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように設計すれば、ドレイン電位の変動量ΔＶｄ１はΔＶｄ１＜ΔＶＭＩＮとなり、表示に与える影響を殆どなくすことができる。
【００６０】
次に、容量Ｃｓｄについては、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすように設計した。その理由は、以下の通りである。
【００６１】
既に図９を参照して説明したように、ソース信号の変化に伴うドレイン電位の変動量ΔＶｄ２は次式に従う。
【００６２】
ΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）
これより、Ｃｓｄ＝（ΔＶｄ２／ΔＶｓ）×（Ｃｐｉｘ＋Ｃｓｄ）となる。
【００６３】
一方、上述のように、表示画面上で輝度差が認識される微小電圧変化量ΔＶの最小値を液晶層印加電圧差ΔＶＭＩＮとしたことから、容量Ｃｓｄの値について、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶｓ）×Ｃｐｉｘの関係を満たすように設計すれば、ドレイン電位の変動量ΔＶｄ２はΔＶｄ２＜ΔＶＭＩＮとなる。また、上述のように実際の駆動上のΔＶｓは、白表示と黒表示が得られる液晶層印加電圧差ΔＶＢ／Ｗで求められるので、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすように設計すれば、表示に与える影響を殆どなくすことができる。
【００６４】
本実施形態では、ソース電極８とドレイン電極６との重なりは、その面積を極力小さくする設計をしており、ソース電極８とドレイン電極６との間の容量Ｃｓｄは、
Ｃｓｄ＝ε０×８（ε：ＬＣ）×25μｍ２（面積）÷ 0.3μｍ（厚さ）
＝０．００５９ｐＦ
に設定されている。
【００６５】
一方、液晶容量Ｃｌｃは、
Ｃｌｃ＝ε０×８（ε：ＬＣ）×40000μｍ２（面積）÷５μｍ（厚さ）
＝０．５６６ｐＦ
に設定されている。また、上述のように、ΔＶＭＩＮ＝０．０２５Ｖ、ΔＶＢ／Ｗ＝３Ｖである。これらの値を次式に入力すると、
Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘ
０．００５９ｐＦ＜（０．０２５Ｖ／３Ｖ）×Ｃｐｉｘ
従って、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘの関係を満たすためには、Ｃｐｉｘ＞０．７０８ｐＦとする必要がある。そこで、本実施形態では、付加容量Ｃｃｓの値を、Ｃｃｓ＋Ｃｌｃ＝Ｃｐｉｘ＞０．７０８ｐＦから、Ｃｃｓ＞０．１４２ｐＦとなるように設定した。
【００６６】
付加容量１０（図３参照）は、誘電体層としてゲート電極３上の絶縁膜４と同様の膜を利用しており、その面積を５００μｍ２に設定している。このように、付加容量１０のサイズは液晶容量に応じて設定される。
【００６７】
本実施形態では、ソース信号がフィールド毎に極性反転する図９に示されるような駆動方法が採用されるが、本発明は、１ライン書き込み毎に極性反転する等の他のあらゆる駆動方法に適用できる。
【００６８】
次に、本実施形態の液晶表示装置の作製方法について説明する。まず、アクティブマトリクス基板１については、ガラス基板上にＡｌを成膜後パターニングして、ゲートライン２およびゲート電極３を形成する。その後、陽極酸化してＡｌ２Ｏ３の絶縁膜４を形成する。次いで、ＩＴＯを成膜後パターニングして、画素電極５およびドレイン電極６を形成する。
【００６９】
さらに、犠牲層（図示せず）を成膜し、中空層に相当する部分をパターニングして残す。次に、ＡｌおよびＳｉＯ２を積層し、ソースライン７およびソース電極８をパターニング形成する。その後、等方性のプラズマエッチングで犠牲層をエッチングして中空層を形成し、アクティブマトリクス基板１を作製した。
【００７０】
対向基板１１については、絶縁性基板であるガラス基板上に、画素電極５に対応する開口部を設けた遮光膜（図示せず）およびカラーフィルタ（図示せず）を形成し、その上全面に共通電極１２を形成した。
【００７１】
これら両基板１・１１に配向膜（図示せず）を形成した後、両基板１・１１を貼り合わせ、その間に液晶を注入封止して液晶表示装置を作製した。
【００７２】
なお、ゲートライン２やソースライン７等の配線・電極の材料は、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、Ｃｕ等も適用可能であり、また、絶縁膜４の材料等、構造、作製方法についても本実施形態のものに限られない。
【００７３】
本実施形態の液晶表示装置を駆動させて表示品位を確認した結果、ムラやざらつき、クロストークの発生はなく、優れた表示品位が得られることが確認できた。
【００７４】
尚、本発明の液晶表示装置は、上述した本実施形態の液晶表示装置の構成に限定されるものではなく、例えば、本実施形態では、メカニカルスイッチ１４の構成において中空層に液晶が存在する構成になっているが、メカニカルスイッチ１４上にカバーフードを設ける等の他の構成を採用してもよい。
【００７５】
【発明の効果】
本発明の液晶表示装置は、以上のように、メカニカルスイッチを形成するソース電極とドレイン電極との間の容量値をＣｓｄとし、ΔＶＢ／Ｗを白表示と黒表示が得られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値とし、ソース信号の変化ΔＶｓに伴うドレイン電位の変動量ΔＶｄ２をΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）とし、ΔＶ ＭＩＮ を表示画面上で輝度差が認識される液晶層印加電圧差としたときに、ΔＶ Ｂ／Ｗ は、印加電圧の変化に応じて輝度が変化することによって白表示と黒表示が得られる印加電圧の範囲であり、ΔＶ ＭＩＮ は、２つの領域の輝度の平均値を平均輝度として｜輝度差／平均輝度｜で与えられる、輝度の異なる２つの領域の輝度の相対的な比率差を表す輝度比率差が５％より小さくなるように、印加電圧Ｖと輝度との関係を用いて得たＶ毎の微小電圧変化量ΔＶの最小値であり、ΔＶＭＩＮに対してΔＶｄ２＜ΔＶＭＩＮとなるように、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘを満たすようにＣｓｄ、ΔＶ ＭＩＮ およびΔＶ Ｂ／Ｗ に応じてＣｐｉｘを設定した構成である。
【００７６】
これにより、各画素のスイッチング素子としてメカニカルスイッチを用いているので、スイッチのオン／オフを導電体の接触／非接触で行い、オン抵抗は十分低く、オフ抵抗も十分高い。さらに、ソース電極とドレイン電極との間の容量を介して、ソース信号の変化が引き起こすドレイン電位の変動量を制限し、表示特性へ影響することを防止するので、クロストーク等の発生が抑えられる。
【００７７】
それゆえ、表示品位に優れ、画面サイズの大型化や高精細化にも適した液晶表示装置を提供できるという効果を奏する。
【００７８】
また、液晶層印加電圧差ΔＶ ＭＩＮ における輝度比率差が５％より小さい構成であるので
、ドレイン電位が変動しても、表示画面上で輝度差はほとんど認識されなくなるという効果を奏する。
【００７９】
本発明の液晶表示装置は、以上のように、上記構成において、前記メカニカルスイッチを形成するゲート電極とドレイン電極との間の容量値Ｃｇｄが、ΔＶｇをゲート信号パルスの振幅値電圧とすると、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たす構成である。
【００８０】
これにより、各画素のスイッチング素子としてメカニカルスイッチを用いているので、スイッチのオン／オフを導電体の接触／非接触で行い、オン抵抗は十分低く、オフ抵抗も十分高い。さらに、ゲート電極とドレイン電極との間の容量を介して、ゲート信号の変化が引き起こすドレイン電位の変動量を制限し、表示特性へ影響することを防止するので、ムラ、ざらつき等の発生が抑えられる。
【００８１】
それゆえ、表示品位に優れ、画面サイズの大型化や高精細化にも適した液晶表示装置を提供できるという効果を奏する。
【００８２】
本発明の液晶表示素子は、以上のように、前記画素電極と該画素電極に対向した共通電極との間の液晶容量、および、該画素電極と該画素電極と同一基板上に配置された付加容量線との間の付加容量を並列して構成されている。
【００８３】
それゆえ、画素容量を液晶容量以上の任意の値に設定することができ、ドレイン電位の変動を容易に抑制できるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の一形態に係る液晶表示装置の印加電圧と透過率との関係を示すグラフである。
【図２】 上記液晶表示装置の透過率比率差が５％となる微小電圧変化量と印加電圧との関係を示すグラフである。
【図３】 上記液晶表示装置の一方の基板であるアクティブマトリクス基板を示す平面図である。
【図４】 図３中のＡ−Ａ線における断面図である。
【図５】 上記液晶表示装置における各画素の等価回路図である。
【図６】 従来の液晶表示装置に設けられたアクティブマトリクス基板を示す平面図である。
【図７】 図６中のＢ−Ｂ線における断面図である。
【図８】 従来の液晶表示装置における各画素の等価回路図である。
【図９】 駆動波形を示すタイミングチャートであり、ゲート信号やソース信号の変化がドレイン電位を変化させることを説明する図である。
【符号の説明】
１・１１ 基板（一対の基板）
２ ゲートライン
３ ゲート電極
４ 絶縁膜
５ 画素電極
６ ドレイン電極
７ ソースライン
８ ソース電極
９ 付加容量線
１０ 付加容量
１２ 共通電極
１３ 液晶層
１４ メカニカルスイッチ
Claims (3)
- 一対の基板の間に液晶層を備え、該一対の基板の一方に複数のゲートラインとソースラインとが互いに交差するように配置され、該ゲートラインと該ソースラインとに囲まれた各領域に画素電極が設けられ、各ソースラインからメカニカルスイッチを介して対応する画素電極に信号を供給し、各画素に電圧印加する液晶表示装置において、
前記メカニカルスイッチを形成するソース電極とドレイン電極との間の容量値をＣｓｄとし、ΔＶＢ／Ｗを白表示と黒表示が得られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値とし、ソース信号の変化ΔＶｓに伴うドレイン電位の変動量ΔＶｄ２をΔＶｄ２＝ΔＶｓ×Ｃｓｄ／（Ｃｐｉｘ＋Ｃｓｄ）とし、ΔＶ ＭＩＮ を表示画面上で輝度差が認識される液晶層印加電圧差としたときに、
ΔＶ Ｂ／Ｗ は、印加電圧の変化に応じて輝度が変化することによって白表示と黒表示が得られる印加電圧の範囲であり、
ΔＶ ＭＩＮ は、２つの領域の輝度の平均値を平均輝度として｜輝度差／平均輝度｜で与えられる、輝度の異なる２つの領域の輝度の相対的な比率差を表す輝度比率差が５％より小さくなるように、印加電圧Ｖと輝度との関係を用いて得たＶ毎の微小電圧変化量ΔＶの最小値であり、
ΔＶＭＩＮに対してΔＶｄ２＜ΔＶＭＩＮとなるように、Ｃｓｄ＜（ΔＶＭＩＮ／ΔＶＢ／Ｗ）×Ｃｐｉｘを満たすようにＣｓｄ、ΔＶ ＭＩＮ およびΔＶ Ｂ／Ｗ に応じてＣｐｉｘを設定したことを特徴とする液晶表示装置。 - 前記メカニカルスイッチを形成するゲート電極とドレイン電極との間の容量値Ｃｇｄが、ΔＶｇをゲート信号パルスの振幅値電圧とすると、Ｃｇｄ＜（ΔＶＭＩＮ／ΔＶｇ）×Ｃｐｉｘの関係を満たすことを特徴とする請求項１記載の液晶表示装置。
- 前記画素容量が、前記画素電極と該画素電極に対向した共通電極との間の液晶容量、および、該画素電極と該画素電極と同一基板上に配置された付加容量線との間の付加容量を並列して構成されていることを特徴とする請求項１または２に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080198A JP3795213B2 (ja) | 1998-01-22 | 1998-01-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080198A JP3795213B2 (ja) | 1998-01-22 | 1998-01-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11212059A JPH11212059A (ja) | 1999-08-06 |
| JP3795213B2 true JP3795213B2 (ja) | 2006-07-12 |
Family
ID=11760449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080198A Expired - Fee Related JP3795213B2 (ja) | 1998-01-22 | 1998-01-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795213B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5066912B2 (ja) * | 2006-12-14 | 2012-11-07 | セイコーエプソン株式会社 | 電気光学装置並びに電子機器 |
| US8223285B2 (en) | 2007-11-09 | 2012-07-17 | Seiko Epson Corporation | Active matrix device, method for manufacturing switching element, electro-optical display device, and electronic apparatus |
| JP4492677B2 (ja) | 2007-11-09 | 2010-06-30 | セイコーエプソン株式会社 | アクティブマトリクス装置、電気光学表示装置、および電子機器 |
| JP4561813B2 (ja) | 2007-11-09 | 2010-10-13 | セイコーエプソン株式会社 | アクティブマトリクス装置、電気光学表示装置、および電子機器 |
| JP4518200B2 (ja) * | 2007-11-09 | 2010-08-04 | セイコーエプソン株式会社 | アクティブマトリクス装置、スイッチング素子の製造方法、電気光学表示装置、および電子機器 |
| JP4831058B2 (ja) | 2007-12-03 | 2011-12-07 | セイコーエプソン株式会社 | 電気光学表示装置および電子機器 |
| JP5407334B2 (ja) * | 2009-01-05 | 2014-02-05 | セイコーエプソン株式会社 | スイッチング素子基板およびその製造方法、電気光学装置、プロジェクター |
| JP5381217B2 (ja) * | 2009-03-25 | 2014-01-08 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5381216B2 (ja) * | 2009-03-25 | 2014-01-08 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5444948B2 (ja) * | 2009-08-26 | 2014-03-19 | セイコーエプソン株式会社 | 電気光学装置 |
| JP2012123407A (ja) * | 2012-01-27 | 2012-06-28 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP5761293B2 (ja) * | 2013-10-02 | 2015-08-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1998
- 1998-01-22 JP JP1080198A patent/JP3795213B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11212059A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248360B1 (ko) | 액정표시장치 | |
| US6707524B2 (en) | Fringe field switching mode liquid crystal display, and fabrication method therefor | |
| TWI240242B (en) | Active matrix liquid crystal display apparatus | |
| JPH05203994A (ja) | 液晶表示装置 | |
| KR100371757B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP3795213B2 (ja) | 液晶表示装置 | |
| KR100759093B1 (ko) | 액정표시장치 | |
| JPH10221705A (ja) | 液晶表示素子 | |
| JP2001147448A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4213356B2 (ja) | 液晶表示装置 | |
| JP2001305565A (ja) | 液晶表示装置 | |
| JP2002303888A (ja) | 液晶表示装置とその駆動方法 | |
| JP3650280B2 (ja) | 横電界型アクティブマトリクス液晶表示装置 | |
| CN108761935B (zh) | 阵列基板和液晶显示装置及驱动方法 | |
| JP3332038B2 (ja) | 液晶表示装置 | |
| JP2007511787A (ja) | ２重選択ダイオードを用いる液晶ディスプレイ | |
| KR20060110143A (ko) | 박막 트랜지스터 및 이를 구비한 액정표시장치 | |
| KR101034744B1 (ko) | 액정표시장치의 박막트랜지스터 구조 | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| JP2002202493A (ja) | 液晶表示装置 | |
| JP5159687B2 (ja) | 液晶表示装置 | |
| JP2882275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20070071987A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP2592385B2 (ja) | 液晶表示装置 | |
| KR100617610B1 (ko) | 박막 트랜지스터 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |