KR100911205B1 - 능동행렬 표시장치 - Google Patents

능동행렬 표시장치 Download PDF

Info

Publication number
KR100911205B1
KR100911205B1 KR1020020088386A KR20020088386A KR100911205B1 KR 100911205 B1 KR100911205 B1 KR 100911205B1 KR 1020020088386 A KR1020020088386 A KR 1020020088386A KR 20020088386 A KR20020088386 A KR 20020088386A KR 100911205 B1 KR100911205 B1 KR 100911205B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
gate
source
Prior art date
Application number
KR1020020088386A
Other languages
English (en)
Other versions
KR20040062068A (ko
Inventor
하용민
오두환
정훈주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020088386A priority Critical patent/KR100911205B1/ko
Publication of KR20040062068A publication Critical patent/KR20040062068A/ko
Application granted granted Critical
Publication of KR100911205B1 publication Critical patent/KR100911205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 다수의 화소가 매트릭스 형상으로 배열되고, 서로 연결되어 상기 각 화소를 제어하는 적어도 두 개 이상의 박막트랜지스터를 포함하는 능동행렬 표시장치로서, 상기 각 박막트랜지스터는 게이트전극과, 소스전극과, 드레인전극을 포함하고, 상기 어느 하나의 제 1 박막트랜지스터 게이트전극은, 상기 제 1 박막트랜지스터 게이트전극 상부에 형성된 콘택홀을 통해서, 상기 적어도 다른 하나의 박막트랜지스터 게이트전극, 소스전극 또는 드레인전극과 연결되는 능동행렬 표시장치를 제공한다.

Description

능동행렬 표시장치{active matrix display device}
도 1은 일반적인 능동행렬 유기전기발광소자의 한 화소의 회로도
도 2는 일반적인 능동행렬 유기전기발광소자의 한 화소의 평면도
도 3a 와 도 3b는 각각 도 2의 III-III 선과, III'-III' 선을 따라 절단한 단면을 도시한 단면도
도 4는 본 발명에 따른 능동행렬 유기전기발광소자의 한 화소의 회로도
도 5는 본 발명에 따른 능동행렬 유기전기발광소자의 한 화소의 평면도
도 6a 와 도 6b는 각각 도 5의 VI-VI 선과, VI'-VI' 선을 따라 절단한 단면을 도시한 단면도
<도면의 주요부분에 대한 부호의 설명>
110 : 게이트라인
112 : 스위칭박막트랜지스터 게이트전극
132 : 스위칭박막트랜지스터 소스전극
142 : 스위칭박막트랜지스터 드레인전극
150 : 파워라인
152 : 드라이빙박막트랜지스터 소스전극
154 : 제 2 캐패시터전극 160 : 제 1 캐패시터전극
162 : 드라이빙박막트랜지스터 게이트전극
166 : 스위칭박막트랜지스터 반도체층
172 : 제 1 콘택홀 174 : 제 2 콘택홀
175 : 제 5 콘택홀 176 : 제 3 콘택홀
178 : 제 4 콘택홀 180 : 화소전극
p : 화소
Tdr : 드라이빙박막트랜지스터
Tsw :스위칭박막트랜지스터
본 발명은 능동행렬 표시장치(active matrix display device)에 관한 것으로, 좀더 자세하게는 각 화소에 적어도 두 개 이상의 박막트랜지스터(Thin Film Transistor : TFT)를 포함하는 능동행렬 유기전기발광소자(organic electroluminescence display)에 관한 것이다.
근래에 들어 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 보유한 다양한 방식의 평판표시장치(flat panel display)가 개발됨에 따라, 기존의 음극선관(Cathode Ray Tube: CRT)을 대체하는 새로운 디스플레이 장치(display device)의 주류를 형성하고 있다.
이러한 평판표시장치로는 액정표시장치(liquid crystal display), 플라즈마 표시장치(plasma display panel), 전계방출표시장치(field emission display), 전기발광표시장치(electroluminescence display : ELD) 등이 소개된 바 있는데, 이중 전기발광소자는 형광체에 일정 이상의 전기장이 인가되면 빛을 발하는 전기발광(electroluminescence) 현상을 이용한다.
유기전기발광소자는 캐리어(carrier)들의 여기를 일으키는 소스(source)에 따라 무기(inorganic), 또는 유기전기발광소자(organic electroluminescence display : OELD 또는 유기 ELD)로 구분될 수 있는데, 특히 유기전기발광소자는 청색을 비롯한 모든 가시광선 영역의 빛을 발하므로 천연색 표시에 유리하고, 높은 휘도와, 직류 5V 내지 15V 정도의 낮은 전압으로 구동 가능한 장점이 있다.
또한 구동회로의 제작 및 설계가 용이하여 초박형 디스플레이 장치의 구현이 가능하고, 자체 발광이므로 명암대비가 크며, 응답시간이 수 마이크로 초(㎲) 정도로 동화상 구현에 뛰어나다. 또 시야각 제한이 없는 특징이 있다.
이 유기전기발광소자의 발광원리는 전자(electron)와 정공(hole)의 재결합에 의하므로 유기 LED(organic light emitting diode : OLED) 라 불리기도 한다.
한편, 현재에는 평판표시장치의 화상표현 기본단위인 화소(pixel)를 매트릭스(matrix) 형태로 배열하고, 박막트랜지스터(Thin Film Transistor : TFT)를 사용하여 각각을 독립적으로 제어하는 능동행렬방식(active matrix)이 널리 이용되는 바, 이하 도면을 참조하여 능동행렬방식의 유기전기발광소자에 대해 설명한다.
도 1은 일반적인 능동행렬 유기전기발광소자의 한 화소(P)에 대한 회로도로서, 교차되는 게이트라인(1)과 데이터라인(3)에 의해 각 화소(P)가 정의되고, 데이터라인(3)과 평행한 파워라인(5)이 지나고 있다.
또, 각 화소(P)에는 스위칭 박막트랜지스터(Tsw)와, 드라이빙 박막트랜지스터(Tdr)와, 스토리지캐패시터(Cst)와, 발광다이오드(D)가 포함되는데, 스위칭 박막트랜지스터(Tsw)는 게이트라인(1)에 연결된 게이트전극과, 데이터라인(3)에 연결된 소스전극과, 드라이빙 박막트랜지스터(Tdr) 게이트전극과 연결된 드레인전극을 포함한다.
그리고 드라이빙 박막트랜지스터(Tdr)는 파워라인(5)에 연결된 소스전극과, 발광다이오드(D)에 연결된 드레인전극을 포함한다. 이때 발광다이오드(D)는 유기발광층을 사이에 두고 대향하는 애노드전극(anode electrode)과 캐소드전극(cathode electrode)을 포함하는 바, 이중 애노드전극은 드라이빙 박막트랜지스터(Tdr) 드레인전극에 연결되고, 캐소드전극은 접지(ground)된다. 또, 스토리지캐패시터(Cst)는 드라이빙 박막트랜지스터(Tdr) 게이트전극 및 소스전극에 연결된다.
따라서, 게이트라인(1)을 통해 게이트신호가 인가되면 스위칭 박막트랜지스터(Tsw)가 온(on) 되고, 데이터라인(3)으로부터 데이터신호가 스위칭 박막트랜지스터(Tsw)를 통해 스토리지캐패시터(Cst)에 저장된다.
그리고 이 데이터신호는 드라이빙 박막트랜지스터(Tdr)의 게이트전극에 전달되어 드라이빙 박막트랜지스터(Tdr)를 온 시키고, 파워라인(5)으로부터 공급된 파 워전압(VDD)을 발광다이오드(D)로 접속시켜 빛을 발하게 한다. 이때 발광다이오드(D)는 전류에 의해 휘도가 조절되는 전류구동방식이다.
그리고 스위칭 박막트랜지스터(Tsw)가 오프 되더라도 스토리지캐패시터(Cst)에 저장된 전압 값에 의해 드라이빙 박막트랜지스터(Tdr)가 온 상태를 유지한다. 따라서 발광다이오드(D)는 다음 프레임(frame)의 화상신호가 들어올 때까지 계속적으로 빛을 발한다.
도 2는 전술한 일반적인 능동행렬 유기전기발광소자의 한 화소(P)에 대한 평면도로서, 게이트라인(10)과 데이터라인(30)이 교차하여 화소(P)를 정의하고, 파워라인(50)이 데이터라인(30)과 나란하도록 배열되어 있음은 앞서 설명한 바와 같다.
그리고 게이트라인(10)과 데이터라인(30)이 교차하는 부분에는 스위칭 박막트랜지스터(Tsw)가, 그리고 화소(P) 내에는 드라이빙 박막트랜지스터(Tdr)가 형성되어 있다.
좀더 자세히, 스위칭 박막트랜지스터(Tsw) 게이트전극(12)은 게이트라인(10)과 이어져 있고, 이의 소스전극(32)은 데이터라인(30)과 이어져 있으며, 이의 드레인전극(42)은 드라이빙박막트랜지스터(Tdr) 게이트전극(62)과 전기적으로 연결되어 있다. 또 스위칭 박막트랜지스터(Tsw) 반도체층(66)은 이의 소스전극(32)과 제 1 콘택홀(72)을 통해서, 그리고 이의 드레인전극(42)과는 제 2 콘택홀(74)을 통해서 각각 연결된다.
그리고 드라이빙 박막트랜지스터(Tdr) 게이트전극(62)은 스위칭 박막트랜지 스터(Tsw) 드레인전극(42)과 전기적으로 연결된 상태로 제 1 캐패시터전극(60)과 이어져 있고, 이의 소스전극(52)은 제 2 커패시터 전극(54) 및 파워라인(50)과 이어져 있다. 또 드라이빙박막트랜지스터(Tdr) 반도체층(68)은 이의 소스전극(52)과 제 3 콘택홀(76)을 통해서, 그리고 화소전극(80)과 제 4 콘택홀(78)을 통해서 각각 연결되어 있다.
따라서 화소전극(80)은 드라이빙박막트랜지스터(Tdr) 드레인전극이 된다.
도 3a와 도 3b는 각각 도 2의 III-III 선과, III'-III' 선을 따라 절단한 단면을 도시한 단면도로서, 전술한 도 2를 함께 참조하여 능동행렬 유기전기발광소자의 제조방법을 간단히 설명한다.
먼저, 투명 절연기판(90) 전면으로 완충막(92)이 형성된다. 이는 절연기판(90)으로부터의 불순물 침투를 방지한다.
그리고 이 완충막(92) 상부 전면에 걸쳐 다결정 실리콘 박막이 형성된 후 패턴(pattern)되어 각각, 아일랜드(island) 모양의 스위칭 박막트랜지스터(Tsw) 반도체층(66)과, 드라이빙박막트랜지스터(Tdr) 반도체층(68)을 형성한다.
이때 각각의 반도체층(66, 68)은 해당 소스 및 드레인 전극과 연결되는 부분으로 불순물이 도핑(dopping)되어 각각 소스 및 드레인 영역(32a 및 42a, 52a 및 80a)을 이루고, 해당 게이트전극(12, 62)과 오버랩되는 부분은 각각 제 1 및 제 2 액티브채널층(12a, 62a)을 이룬다.
이어, 각각의 반도체층(66, 68)이 형성된 절연기판(90) 전면으로 게이트절연막(94)이 형성된다.
그리고 이 게이트절연막(94) 상부로 제 1 금속 박막을 증착한 후 패턴하여 게이트라인(10)과, 스위칭박막트랜지스터(Tsw) 게이트전극(12)과, 드라이빙박막트랜지스터(Tdr) 게이트전극(62)과, 제 1 커패시터전극(60)을 형성한다.
다음으로 기판 전면에 걸쳐 층간절연막(96)이 형성된다.
이어 층간절연막(96)과 게이트절연막(94)을 각각 부분적으로 제거하여 스위칭박막트랜지스터(Tsw) 반도체층(66)의 소스 및 드레인영역(32a, 42a)을 각각 드러내는 제 1 및 제 2 콘택홀(72, 74)과, 드라이빙박막트랜지스터(Tdr) 소스영역(52a)을 드러내는 제 3 콘택홀(76)을 형성한다.
그리고 이 층간절연막(94) 상부로 제 2 금속 박막을 증착한 후 패턴하여 데이터라인(30)과, 스위칭박막트랜지스터(Tsw) 소스 및 드레인전극(32, 42)과, 파워라인(50)과, 제 2 캐패시터전극(54)과, 드라이빙박막트랜지스터(Tdr) 소스전극(52)을 형성한다.
따라서 스위칭박막트랜지스터(Tsw) 소스 및 드레인전극(32, 42)은 각각 제 1 및 제 2 콘택홀(72, 74)을 통해 해당 반도체층(66)의 소스 및 드레인 영역(32a, 42a)에 각각 연결되고, 드라이빙박막트랜지스터(Tdr) 소스전극(52)은 제 3 콘택홀(76)을 통해 해당 반도체층(68) 소스영역(52a)에 연결된다.
이어 보호층(98)이 기판 전면에 형성된다.
그리고 이 보호층(98), 층간절연막(96), 게이트절연막(94)을 각각 부분적으로 제거하여 드라이빙박막트랜지스터(Tdr) 반도체층(68)의 드레인영역(80a)을 드러내는 제 4 콘택홀(78)을 형성한다.
다음으로 이 보호층(98) 상에 투명 도전성 금속박막을 증착한 후 패턴하여 화소전극(80)을 형성하는데, 이는 제 4 콘택홀(78)을 통해 드라이빙박막트랜지터(Tdr) 드레인영역(80a)과 연결된다.
이 화소전극(80)은 발광다이오드의 애노드전극이 되고, 비록 도시되지는 않았지만, 화소전극(80) 상에 유기발광층이 형성된 후 그 상부로 캐소드전극이 형성된다. 이때 캐소드전극은 불투명한 도전물질로 이루어질 수 있는 바, 이상의 설명에 따른 능동행렬 유기발광소자는 절연기판(90) 배면으로 빛을 발하는 배면발광방식이 된다.
한편, 전술한 구성의 일반적인 능동행렬 유기전기발광소자에 있어서, 특히 도 2의 스위칭박막트랜지스터(Tsw)와 드라이빙박막트랜지스터(Tdr)의 연결구조를 좀 더 자세히 살펴보면, 스위칭박막트랜지스터(Tsw)의 드레인전극(42)이 연장되어 데이터라인(30)과 실질적으로 수평하게 배열되고, 드라이빙박막트랜지스터(Tdr) 게이트전극(62) 말단 또한 연장되어 게이트라인(10)과 수평하게 배열된다.
그리고 이들의 교차점에서 제 5 콘택홀(75)을 통해 비로서 연결된다.
즉, 드라이빙박막트랜지스터(Tdr) 게이트전극(62)은 말단이 길게 연장되어 연결부(K)를 형성하고, 스위칭박막트랜지스터(Tsw) 드레인전극(42)은 이 연결부(K)와 제 5 콘택홀(75)을 통해 연결되는 바, 상기 연결부(K)는 스위칭박막트랜지스터(Tsw) 드레인전극(42)과의 전기적 연결기능 이외에는 아무런 역할을 하지 못한다.
따라서 필요이상으로 드라이빙박막트랜지스터(Tdr) 게이트전극(12)으로부터 연결부(K)가 길게 연장됨으로서, 오히려 화소(P)의 개구율을 떨어뜨리는 단점이 있다.
즉, 유기전기발광소자의 스위칭박막트랜지스터와 드라이빙박막트랜지스터의 연결에 있어서, 어느 하나의 전극이 길게 연장되어 연결됨에 따라 오히려 화소의 개구율을 떨어뜨리는 단점을 나타낸다.
이는 비단 전술한 유기전기발광소자에 국한된 것은 아니며, 적어도 두 개 이상의 박막트랜지스터 간의 전기적 연결을 위해서 어느 하나의 전극이 연장되어 연결부를 구성하고, 이 연결부를 통해 비로서 전기적 접속되는 경우가 흔히 있다. 그러나 이는 오히려 설계를 복합하게 하고, 특히 표시장치의 구동소자로 작동할 경우 화면의 개구율을 해치는 경우가 빈번하다.
본 발명은 상기와 같은 목적을 달성하기 위하여, 다수의 화소가 매트릭스 형상으로 배열되고, 서로 연결되어 상기 각 화소를 제어하는 제 1 및 제 2 박막트랜지스터를 포함하는 능동행렬 표시장치로서, 상기 제 1 및 제 2 박막트랜지스터는 각각, 채널영역과 이의 양측에 소스 및 드레인 영역을 포함하는 반도체층과, 게이트 절연막과, 상기 채널영역 영역과 중첩하는 게이트 전극과, 층간절연막과, 서로 이격하며 각각 상기 소스 및 드레인 영역과 접촉하며 형성된 소스 및 드레인 전극이 순차 적층된 형태를 이루며, 상기 제 1 박막트랜지스터 드레인 전극은, 상기 제 2 박막트랜지스터 채널영역에 대응되는 상기 층간절연막이 패터닝되어 상기 제 2 박막트랜지스터의 게이트 전극을 노출시키는 게이트 콘택홀을 통해서 상기 제 2 박막트랜지스터 게이트전극과 연결되는 능동행렬 표시장치를 제공한다. 이때, 상기 능동행렬 표시장치는, 기판과; 상기 제 1 박막트랜지스터 게이트전극과 연결되는 게이트라인과; 상기 제 1 박막트랜지스터 소스전극과 연결되며, 상기 게이트라인과 교차되어 상기 화소를 정의하는 데이터라인과; 상기 제 2 박막트랜지스터 소스전극과 연결되며, 상기 화소를 가로지르는 파워라인과; 상기 제 2 박막트랜지스터 드레인전극과 연결되는 발광다이오드를 포함한다.
또한 본 발명은 화소가 형성된 기판을 구비하는 단계와; 상기 화소 내에 채널영역과 이의 양측에 소스 및 드레인 영역을 포함하는 반도체층과, 게이트 절연막과, 상기 채널영역 영역과 중첩하는 게이트 전극과, 층간절연막과, 서로 이격하며 각각 상기 소스 및 드레인 영역과 접촉하며 형성된 소스 및 드레인 전극이 순차 적층된 형태를 이루는 제 1 박막트랜지스터를 형성하는 단계와; 상기 제 1 박막트랜지스터 상부로 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 패터닝하여 상기 제 1 박막트랜지스터 채널영역에 대응되는 상기 게이트전극을 노출시키는 게이트 콘택홀을 형성하는 단계와; 상기 게이트 콘택홀을 통해서 상기 제 1 박막트랜지스터 게이트전극과 연결되는 드레인전극을 포함하는 제 2 박막트랜지스터를 형성하는 단계를 포함하는 능동행렬 표시장치의 제조방법을 제공한다. 이때, 상기 능동행렬 표시장치는, 상기 기판 상에 상기 화소를 정의하도록 교차되는 게이트라인 및 데이터라인과, 상기 화소를 가로지르는 파워라인과, 상기 각 화소에 대응되는 발광다이오드를 포함하고, 상기 제 1 박막트랜지스터는 상기 파워라인에 연결되는 소스전극과, 상기 발광다이오드에 연결되는 드레인전극을 포함하며, 상기 제 2 박막트랜지스터는 상기 게이트라인에 연결되는 게이트전극과, 상기 데이터라인에 연결되는 소스전극을 포함하는 것을 특징으로 하는 바, 이하 본 발명을 설명하기 위한 일례로 유기전기발광소자에 대해 설명한다.
도 4는 본 발명에 따른 유기전기발광소자의 한 화소(P)에 대한 회로도로서, 게이트라인(101)과 데이터라인(103)이 교차하며 화소(P)를 정의하고, 이 화소(P)에는 파워라인(105)이 지나고 있다. 또, 각 화소(P)에는 스위칭 박막트랜지스터(Tsw)와, 드라이빙 박막트랜지스터(Tdr)와, 스토리지캐패시터(Cst)와, 발광다이오드(D)가 형성된다.
이중 스위칭 박막트랜지스터(Tsw)는 게이트라인(101)과 연결된 게이트전극과, 데이터라인(103)과 연결된 소스전극과, 드라이빙 박막트랜지스터(Tdr) 게이트전극과 연결된 드레인전극을 포함하고, 드라이빙 박막트랜지스터(Tdr)는 파워라인(105)에 연결된 소스전극과, 발광다이오드(D)에 연결된 드레인전극을 포함한다.
또 발광다이오드(D)는 유기발광층을 사이에 두고 대향하는 애노드전극과 캐소드전극을 포함하는데, 이중 애노드전극은 드라이빙 박막트랜지스터(Tdr) 드레인전극에 연결되고, 캐소드전극은 접지된다. 그리고 스토리지캐패시터(Cst)는 드라이빙 박막트랜지스터(Tdr) 게이트전극 및 소스전극에 연결되어 있음은 일반적인 경우와 전기적으로 동일하다.
그러나 실제 설계상에 있어서는 상이한 것을 특징으로 하는데, 도 5는 본 발명에 따른 능동행렬 유기전기발광소자의 한 화소(P)에 대한 평면도이다.
먼저 스위칭박막트랜지스터(Tsw) 게이트전극(112)은 게이트라인(110)과 이어져 있고, 스위칭 박막트랜지스터(Tsw) 소스전극(132)은 데이터라인(130)과 이어져 있으며, 스위칭 박막트랜지스터(Tsw) 드레인전극(142)은 드라이빙 박막트랜지스터(Tdr) 게이트전극(162)과 전기적으로 연결될 수 있다.
이때 스위칭박막트랜지스터(Tsw) 드레인전극(142) 말단은 드라이빙박막트랜지스터(Tdr) 게이트전극(162) 상에 오버랩되어 있으며, 후술하겠지만, 특히 드라이빙박막트랜지스터(Tdr) 반도체층(168)에 대응되는 영역에서 제 5 콘택홀(175)을 통해 상기 드라이빙박막트랜지스터(Tdr) 게이트전극(162)과 직접 연결되는 것을 특징으로 한다.
그리고 스위칭 박막트랜지스터(Tsw)의 반도체층(166)은 스위칭 박막트랜지스터(Tsw) 소스전극(132)과 제 1 콘택홀(172)을 통해서, 그리고 스위칭 박막트랜지스터(Tsw) 드레인전극(142)과 제 2 콘택홀(174)을 통해서 각각 연결될 수 있다.
또 드라이빙 박막트랜지스터(Tdr) 게이트전극(162)은 스위칭 박막트랜지스터(Tsw) 드레인전극(142)과 전기적으로 연결된 상태로 제 1 캐패시터 전극(160)과 이어져 있고, 드라이빙 박막트랜지스터(Tdr) 소스전극(152)은 제 2 커패시터 전극(154) 및 파워라인(150)과 이어진다. 또 드라이빙박막트랜지스터 반도체층(168)은 드라이빙 박막트랜지스터(Tdr) 소스전극(152)과 제 3 콘택홀(176)을 통해서, 그리고 화소전극(180)과 제 4 콘택홀(178)을 통해 연결될 수 있다. 따라서 이 경우 화소전극(180)은 드라이빙박막트랜지스터(Tdr) 드레인전극이 된다.
즉, 이상의 설명에 따른 본 발명의 특징은, 스위칭박막트랜지스터(Tsw) 드레인전극(142)이 드라이빙박막트랜지스터(Tdr) 게이트전극(162)에 직접 연결되는 것을 특징으로 하는 바, 일반적인 경우와 비교하면 드라이빙박막트랜지스터(Tdr) 게이트전극(162)이 필요 이상으로 연장될 필요가 없고, 상기 드라이빙박막트랜지스터(Tdr) 반도체층(168)과 대응되는 부분에서 제 5 콘택홀(178)을 통해 연결된다.
한편, 도 6a와 도 6b는 각각 도 5의 VI-VI 선과, VI'-VI' 선을 따라 절단한 단면을 도시한 단면도로서, 전술한 도 5를 함께 참조하여 본 발명에 따른 능동행렬 유기전기발광소자의 제조방법을 설명한다.
먼저, 투명 절연기판(190) 전면으로 불순물 침투를 방지하는 완충막(192)을 형성한다.
그리고 이 완충막(192) 상부 전면에 걸쳐 다결정 실리콘 박막을 형성한 후 패턴하여 각각 아일랜드(island) 모양의 스위칭 박막트랜지스터(Tsw) 반도체층(166)과, 드라이빙박막트랜지스터(Tdr) 반도체층(168)을 형성한다.
이때 스위칭 박막트랜지스터(Tsw) 반도체층(166)은 스위칭 박막트랜지스터(Tsw) 소스 및 드레인 전극과 연결되는 부분으로 각각 불순물이 도핑되어 각각 소스 및 드레인 영역(132a, 142a)을 이루고, 이들 사이로 스위칭 박막트랜지스터(Tsw) 게이트전극(112)과 오버랩되는 제 1 액티브채널층(112a)이 형성된다. 또 드라이빙 박막트랜지스터(Tdr) 반도체층(168)은 드라이빙 박막트랜지스터(Tdr) 소스 및 드레인 전극과 연결되는 부분으로 각각 불순물이 도핑되어 소스 및 드레인 영역(152a, 180a)을 이루고, 이들 사이로 드라이빙 박막트랜지스터(Tsw) 게이트전극(162)과 오버랩되는 제 2 액티브채널층(162a)을 이루게 된다.
이어, 이들 스위칭박막트랜지스터(Tsw) 및 드라이빙박막트랜지스터(Tdr) 반 도체층(166, 168)이 형성된 절연기판(190) 전면으로 게이트절연막(194)이 형성된다.
그리고 이 게이트절연막(194) 상부로 제 1 금속 박막을 증착한 후 패턴하여 게이트라인(110)과, 스위칭박막트랜지스터(Tsw)의 게이트전극(112)과, 드라이빙박막트랜지스터(Tdr)의 게이터전극(162)과, 제 1 커패시터전극(160)을 형성한다.
다음으로 기판 전면에 걸쳐 층간절연막(196)이 형성된다.
그리고 층간절연막(196)과 게이트절연막(194)을 각각 부분적으로 제거하여 스위칭박막트랜지스터(Tsw) 반도체층(166)의 소스 및 드레인영역(132a, 142a)을 각각 드러내는 제 1 및 제 2 콘택홀(172, 174)과, 드라이빙박막트랜지스터(Tdr) 소스영역(152a)을 드러내는 제 3 콘택홀(176)을 형성한다.
이때 드라이빙박막트랜지스터(Tdr) 제 2 액티브 채널층에(162a)에 대응되는 게이트전극(162) 상부의 층간절연막(196) 부분 역시 동시에 제거되어, 상기 드라이빙박막트랜지스터(Tdr) 게이트전극(162) 일부를 드러내는 제 5 콘택홀(175)을 형성한다.
이어 이 층간절연막(194) 상부로 제 2 금속 박막을 증착한 후 패턴하여 데이터라인(130)과, 스위칭박막트랜지스터(Tsw)의 소스 및 드레인전극(132, 142)과, 파워라인(150)과, 제 2 캐패시터전극(54)과, 드라이빙박막트랜지스터(Tdr) 소스전극(152)을 형성한다.
따라서 스위칭박막트랜지스터(Tsw) 소스 및 드레인전극(132, 142)은 각각 제 1 및 제 2 콘택홀(172, 174)을 통해 해당 반도체층(166)의 소스 및 드레인 영역(132a, 142a)에 각각 연결되고, 드라이빙박막트랜지스터(Tdr) 소스전극(152)은 제 3 콘택홀(176)을 통해 해당 반도체층(168) 소스영역(152a)에 연결된다.
그리고 이때 특히 스위칭박막트랜지스터(Tsw) 드레인전극(142)은 드라이빙박막트랜지스터(Tdr) 게이트전극(162)과 제 5 콘택홀(175)을 통해 연결된다. 이 연결부분은 드라이빙박막트랜지스터(Tdr) 반도체영역(168)의 제 2 액티브 채널층(162a)에 대응된다.
이어 보호층(198)이 기판 전면에 형성된다.
그리고 이 보호층(198), 층간절연막(196), 게이트절연막(194)을 각각 부분적으로 제거하여 드라이빙박막트랜지스터(Tdr) 반도체층(168) 드레인영역(180a)을 드러내는 제 4 콘택홀(78)을 형성한다.
다음으로 이 보호층(98) 상에 투명 도전성 금속박막을 증착한 후 패턴하여 화소전극(180)을 형성하는데, 이는 제 4 콘택홀(178)을 통해 드라이빙박막트랜지터(Tdr) 드레인영역(80a)과 연결된 상태로 각 화소(P)에 대응된다.
이 화소전극(180)은 발광다이오드의 애노드전극이 되고, 비록 도시되지는 않았지만, 화소전극(180) 상에 유기발광층이 형성된 후 그 상부로 캐소드전극이 형성된다.
이때 캐소드전극은 불투명한 도전물질로 이루어질 수 있는데, 따라서 이상의 설명에 따른 본 발명에 따른 능동행렬 유기발광소자 역시 절연기판(190) 배면으로 빛을 발하는 배면발광방식이 된다.
정리하면, 본 발명에 따른 능동행렬 유기전기발광소자에 포함되는 두 개의 박막트랜지스터는 서로 전기적으로 연결되는데, 특히 어느 하나의 게이트전극 상부 에 형성된 콘택홀을 통해 다른 박막트랜지스터와 연결되는 것을 특징으로 한다.
이를 통해 불필요한 연결부 및 연결전극을 줄일 수 있어, 화면개구율을 향상시키는 장점이 있다.
비록 이상에서 편의상 유기전기발광소자를 일례로 설명하였으나, 이는 본 발명의 일례에 지나지 않는다.
즉, 본 발명은 서로 연결되는 적어도 두 개 이상의 박막트랜지스터의 연결구조를 제공하는 바, 이 연결구조가 능동행렬 표시장치에 적용될 경우 불필요한 면적을 줄여 개구율을 향상시키는 장점이 있다.

Claims (5)

  1. 다수의 화소가 매트릭스 형상으로 배열되고, 서로 연결되어 상기 각 화소를 제어하는 제 1 및 제 2 박막트랜지스터를 포함하는 능동행렬 표시장치로서,
    상기 제 1 및 제 2 박막트랜지스터는 각각, 채널영역과 이의 양측에 소스 및 드레인 영역을 포함하는 반도체층과, 게이트 절연막과, 상기 채널영역 영역과 중첩하는 게이트 전극과, 층간절연막과, 서로 이격하며 각각 상기 소스 및 드레인 영역과 접촉하며 형성된 소스 및 드레인 전극이 순차 적층된 형태를 이루며,
    상기 제 1 박막트랜지스터 드레인 전극은, 상기 제 2 박막트랜지스터 채널영역에 대응되는 상기 층간절연막이 패터닝되어 상기 제 2 박막트랜지스터의 게이트 전극을 노출시키는 게이트 콘택홀을 통해서 상기 제 2 박막트랜지스터 게이트전극과 연결되는 능동행렬 표시장치.
  2. 청구항 1에 있어서,
    상기 능동행렬 표시장치는,
    기판과;
    상기 제 1 박막트랜지스터 게이트전극과 연결되는 게이트라인과;
    상기 제 1 박막트랜지스터 소스전극과 연결되며, 상기 게이트라인과 교차되어 상기 화소를 정의하는 데이터라인과;
    상기 제 2 박막트랜지스터 소스전극과 연결되며, 상기 화소를 가로지르는 파워라인과;
    상기 제 2 박막트랜지스터 드레인전극과 연결되는 발광다이오드
    를 포함하는 유기전기발광소자인 능동행렬 표시장치
  3. 화소가 형성된 기판을 구비하는 단계와;
    상기 화소 내에 채널영역과 이의 양측에 소스 및 드레인 영역을 포함하는 반도체층과, 게이트 절연막과, 상기 채널영역 영역과 중첩하는 게이트 전극과, 층간절연막과, 서로 이격하며 각각 상기 소스 및 드레인 영역과 접촉하며 형성된 소스 및 드레인 전극이 순차 적층된 형태를 이루는 제 1 박막트랜지스터를 형성하는 단계와;
    상기 제 1 박막트랜지스터 상부로 층간 절연막을 형성하는 단계와;
    상기 층간 절연막을 패터닝하여 상기 제 1 박막트랜지스터 채널영역에 대응되는 상기 게이트전극을 노출시키는 게이트 콘택홀을 형성하는 단계와;
    상기 게이트 콘택홀을 통해서 상기 제 1 박막트랜지스터 게이트전극과 연결되는 드레인전극을 포함하는 제 2 박막트랜지스터를 형성하는 단계
    를 포함하는 능동행렬 표시장치의 제조방법.
  4. 청구항 3에 있어서,
    상기 능동행렬 표시장치는,
    상기 기판 상에 상기 화소를 정의하도록 교차되는 게이트라인 및 데이터라인과, 상기 화소를 가로지르는 파워라인과, 상기 각 화소에 대응되는 발광다이오드를 포함하고,
    상기 제 1 박막트랜지스터는 상기 파워라인에 연결되는 소스전극과, 상기 발광다이오드에 연결되는 드레인전극을 포함하며, 상기 제 2 박막트랜지스터는 상기 게이트라인에 연결되는 게이트전극과, 상기 데이터라인에 연결되는 소스전극을 포함하는 유기전기발광소자인 능동행렬 표시장치의 제조방법.
  5. 삭제
KR1020020088386A 2002-12-31 2002-12-31 능동행렬 표시장치 KR100911205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088386A KR100911205B1 (ko) 2002-12-31 2002-12-31 능동행렬 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088386A KR100911205B1 (ko) 2002-12-31 2002-12-31 능동행렬 표시장치

Publications (2)

Publication Number Publication Date
KR20040062068A KR20040062068A (ko) 2004-07-07
KR100911205B1 true KR100911205B1 (ko) 2009-08-06

Family

ID=37353530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088386A KR100911205B1 (ko) 2002-12-31 2002-12-31 능동행렬 표시장치

Country Status (1)

Country Link
KR (1) KR100911205B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100891B1 (ko) 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027787A (ko) * 1999-09-15 2001-04-06 구본준, 론 위라하디락사 능동형 전기발광 표시장치
KR20020010869A (ko) * 2000-07-31 2002-02-06 다카노 야스아키 액티브 매트릭스형 자발광 표시 장치 및 액티브매트릭스형 유기 ｅｌ 표시 장치
KR20020085206A (ko) * 2001-05-07 2002-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010027787A (ko) * 1999-09-15 2001-04-06 구본준, 론 위라하디락사 능동형 전기발광 표시장치
KR20020010869A (ko) * 2000-07-31 2002-02-06 다카노 야스아키 액티브 매트릭스형 자발광 표시 장치 및 액티브매트릭스형 유기 ｅｌ 표시 장치
KR20020085206A (ko) * 2001-05-07 2002-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법

Also Published As

Publication number Publication date
KR20040062068A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
US6781320B2 (en) Active matrix organic electroluminescence display device
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR100461467B1 (ko) 능동행렬 유기전기발광소자
KR100426031B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100453635B1 (ko) 능동행렬 유기전기발광소자
KR100453634B1 (ko) 능동행렬 유기전기발광소자
KR101479995B1 (ko) 표시 장치
JP2004111369A (ja) 有機電界発光表示装置及びその製造方法
US20100283071A1 (en) Organic electroluminescent display device and method of manufacturing the same
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
US7671530B2 (en) Organic electroluminescence display device and method of fabricating the same
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR100453633B1 (ko) 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR101928407B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR20030035219A (ko) 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR20150061579A (ko) 유기발광다이오드 표시장치 및 그 제조 방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100911205B1 (ko) 능동행렬 표시장치
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR20170076190A (ko) 유기발광소자
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
JP2004004192A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 11