JPH1164883A - 多結晶半導体薄膜の製造方法および製造装置 - Google Patents

多結晶半導体薄膜の製造方法および製造装置

Info

Publication number
JPH1164883A
JPH1164883A JP21721397A JP21721397A JPH1164883A JP H1164883 A JPH1164883 A JP H1164883A JP 21721397 A JP21721397 A JP 21721397A JP 21721397 A JP21721397 A JP 21721397A JP H1164883 A JPH1164883 A JP H1164883A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
pattern
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21721397A
Other languages
English (en)
Other versions
JP3642546B2 (ja
Inventor
Koji Suzuki
幸治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21721397A priority Critical patent/JP3642546B2/ja
Priority to US09/132,056 priority patent/US6117752A/en
Priority to KR1019980033182A priority patent/KR100276353B1/ko
Publication of JPH1164883A publication Critical patent/JPH1164883A/ja
Application granted granted Critical
Publication of JP3642546B2 publication Critical patent/JP3642546B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】多結晶Ｓｉ薄膜トランジスタの高性能化と高均
一化を実現する生産性に優れた結晶粒の大きな多結晶Ｓ
ｉ薄膜の製造方法を提供することにある。 【解決手段】エキシマレーザービームを非晶質Ｓｉ薄膜
に照射し、Ｓｉ薄膜を溶融再結晶化する方法において、
Ｓｉ薄膜を照射するエキシマレーザービームの光路に、
繰り返しパターンが形成されたマスクを挿入してＳｉ薄
膜面上に照射されるビームをマスクパターンでエネルギ
ーを変調して照射することにより、面内の平面方向の温
度勾配を制御すると同時に、Ｓｉ薄膜が形成された基板
をレーザー照射と同期して順次移動させて多結晶Ｓｉを
形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示パネルなど
に用いられる薄膜トランジスタ用多結晶半導体薄膜の製
造方法および製造装置に関する。
【０００２】
【従来の技術】液晶表示装置は薄型・軽量であり、低電
圧駆動が可能で更にカラー化も容易である等の特徴を有
し、近年、パーソナルコンピュータ、ワープロなどの表
示装置として利用されている。中でも各画素毎に、スィ
ッチング素子として薄膜トランジスタ（ＴＦＴ）を設け
たいわゆるアクティブマトリックス型液晶表示装置は、
多画素にしてもコントラスト、レスポンス等の劣化が少
なく、更に、中間調表示も可能であることから、フルカ
ラーテレビや、ＯＡ用の表示装置として現在最適な表示
方式である。
【０００３】このアクティブマトリックス型液晶表示装
置は、２枚の平面ガラス基板（アレイ基板、対向基板）
と、これら基板間に挟まれた液晶層とからなる基板構成
をとっている。具体的には一方のガラス基板、即ち、対
向基板上には、各画素に対応したカラーフィルター配列
と、透明電極（対向電極）とが形成されており、他方の
アレイ基板には、マトリックス状に配列された透明電極
からなる画素電極と、各画素電極にそのソース電極が接
続されたＴＦＴが設けられている。ＴＦＴのゲート電極
は、Ｘ方向に設けられたアドレス線に接続され、ドレイ
ン電極はアドレス線と直角方向に設けられたデータ線に
接続されている。
【０００４】このように構成された液晶表示装置では、
所定のタイミングでアドレス線、データ線にそれぞれア
ドレス信号、データ信号を印加することにより、各画素
電極に表示に対応した電圧を選択的に印加することがで
きる。液晶層の配向は、即ち、光透過率は、対向電極と
画素電極の電位差で制御でき、これにより任意の表示が
可能となる。詳細はＴ．Ｐ．Ｂｒｏｄｙらの文献（IEEE
Trans. on Electron.Devices, Vol. ED-20, Nov., 197
3, pp.995-1001 ）に述べられている。
【０００５】従来ＴＦＴの半導体材料としては、非晶質
Ｓｉや多結晶Ｓｉなどが用いられているが、特に多結晶
Ｓｉを用いたアクティブマトリックス型の液晶表示装置
では、ゲート線およびデータ線に駆動信号を印加する駆
動回路を同一基板内に形成できるため、表示パネルの小
型化や配線の接続の高い信頼性が得られるなどの利点が
ある。
【０００６】図１４は従来の多結晶Ｓｉ薄膜を形成する
方法を示すもので、ガラス基板１上の非晶質Ｓｉをエキ
シマレーザー９を用いて非晶質Ｓｉ薄膜をアニール処理
し多結晶Ｓｉにする方法である。レーザービーム５は均
一性を高めるため、ビームホモジナイザー８を経て、光
学系７で細長い長尺形状ビーム４に変換され、Ｓｉ薄膜
表面に照射される。非晶質Ｓｉ３はレーザーエネルギに
より溶融化し、固化する過程で結晶化する。レーザーパ
ルス幅は２０ー３０ナノ秒と短いため基板温度が上昇せ
ずに結晶化できるためガラス基板１を用いることができ
る。ステージ６を送りピッチＳｐでスキャンしながらレ
ーザーアニールすることにより基板全面に多結晶Ｓｉ薄
膜２を得ることができる。
【０００７】図１５（ａ）は基板１の平面図である。図
１５（ｂ）はその一部の拡大図である。長尺ビーム４を
照射された領域２では多結晶Ｓｉ薄膜が得られる。しか
しＳｉ薄膜の溶融固化現象が極めて速いこと、多結晶Ｓ
ｉの成長する初期核が基板内に無数に存在するため、得
られる結晶粒は0.2-0.3 μｍ程度であった。このため、
結晶粒１１の境界となる粒界が多数存在し、高いＴＦＴ
特性を得ることが困難であった。このため、液晶表示装
置の基板周辺に一体化形成される駆動回路を低移動度の
ＴＦＴで設計しなくてはならず、かつ、高速の表示信号
を処理するためには複数の並列回路を用いるなど駆動回
路領域の面積が大きくなるという問題があった。さら
に、高速動作が困難なため、多結晶ＳｉＴＦＴ駆動回路
の外側に特殊な結晶ＳｉＩＣが必要であった。さらに、
粒界１２は欠陥を多数含んでいるため、ＴＦＴのＶthの
バラツキ要因となり、高精度のアナログ回路を実現する
ことが困難であり、ディジタル・アナログコンバータな
ど液晶表示装置をディジタル駆動するのに必要な回路を
形成することができなかった。
【０００８】ＴＦＴ特性の改善のためには結晶粒の大き
な多結晶Ｓｉの製造方法が必要となるが、図１６は照射
ビームの光路中５にマスク１３を置きＳｉ表面内で面内
の温度勾配を作り大粒径化を行う方法である。マスク直
下のＳｉ３表面ではビームの回り込みによりマスクエッ
ジより１μｍ程度以下のＳｉ４２が溶融するがエネルギ
ーが少ないため、領域４４に比べ温度が低く面内で局所
的に大きな温度勾配が発生する。この場合、より温度の
低い４３の部分から固化が始まりここを起点に結晶成長
が起こる。従って、図１５の場合に比べより大きな粒径
が得られるが、以下のような問題があり、実用的ではな
かった。すなわち、局所的に温度勾配をつけるため結晶
粒はせいぜい１ー２μｍ程度しか成長できないこと、ま
た、マスクエッジと垂直の方向のみ粒径が大きく、平行
な方向は依然として０．２−０．３μｍの小粒径であ
る。さらに、基板をスキャンして粒径を拡大する場合、
基板の送りピッチＳｐはマスク端が粒界を越えないよう
にする必要があり、０．５μｍ程度と小さかった。この
ピッチでたとえば３００×４００ｍｍ基板を前面処理す
ると、１５０ｍｍ長のビームを用いたとしても、３００
Ｈｚのレーザー発振で、約９０分を要する。このため、
大面積基板で全面処理する場合、多大な時間がかかり製
造に適さないという問題があった。
【０００９】このため、多結晶ＳｉＴＦＴによる駆動回
路内蔵型の液晶パネルは、投射型の液晶表示装置など、
対角１〜３インチ程度の高速動作が必要でない小型液晶
パネルに限られ、これ以上大型のものへの適用は困難で
あった。
【００１０】
【発明が解決しようとする課題】上述の如く、従来の多
結晶Ｓｉ薄膜の形成方法では、生産性を高めると大きな
粒径が得られず、また粒径を大きくすると生産性が著し
く低下するという問題があった。このため、大型高精細
液晶表示装置を多結晶ＳｉＴＦＴで駆動回路を内蔵する
ことは極めて困難であった。
【００１１】本発明は、上記事情を考慮してなされたも
ので、その第１の目的とするところは、大きな粒径の多
結晶Ｓｉ薄膜を高い生産性で製造できる多結晶半導体薄
膜の製造方法を提供するものであり、また第２の目的と
するところは多結晶ＳｉＴＦＴの性能を向上させ、駆動
回路の高速化および液晶表示装置の大型化・高精細化を
実現する多結晶半導体薄膜の製造装置を提供するもので
ある。
【００１２】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項１は、絶縁基板上に非晶質半導体薄膜を形
成する工程と、この半導体薄膜にエネルギービームを照
射して前記半導体薄膜を溶融再結晶化する多結晶半導体
薄膜の製造方法において、前記エネルギービームの一部
が透過する繰り返しパターンが透明板上に形成されたマ
スクを介して前記エネルギービームを前記半導体薄膜に
照射する工程と、前記半導体膜上への前記エネルギービ
ームの照射位置を変えて順次照射して前記多結晶半導体
薄膜を成長させる工程とを具備することを特徴とするの
多結晶半導体薄膜の製造方法を提供するものである。
【００１３】請求項２は、請求項１において、前記繰り
返しパターンとしてストライプ状のパターンを用いたこ
とを特徴とする多結晶半導体薄膜の製造方法を提供する
ものである。
【００１４】請求項３は、請求項２において、前記非晶
質半導体薄膜への複数回のレーザービーム照射後に、前
記基板を移動するシーケンスで前記半導体薄膜の多結晶
化を行うことを特徴とする多結晶半導体薄膜の製造方法
を提供するものである。
【００１５】請求項４は、請求項２において、前記非晶
質半導体薄膜への複数回のレーザービーム照射後に、前
記基板を第１のピッチで移動する第１のシーケンスで半
導体薄膜の多結晶化を行い、複数回前記第１のピッチで
前記基板をビーム照射および移動を行った後、前記基板
を第２のピッチで移動し、再び前記第１のシーケンスで
前記半導体薄膜の多結晶化を行う第２のシーケンスによ
り多結晶化することを特徴とする多結晶半導体薄膜の製
造方法を提供するものである。
【００１６】請求項５は、請求項２において、前記マス
クの前記パターンが複数領域に分割されており、各領域
に異なるパターンが形成されていることを特徴とする多
結晶半導体薄膜の製造方法を提供するものである。
【００１７】請求項６は、請求項５において、複数領域
に分割された前記パターンのパターンピッチに対応した
ピッチで、前記レーザー照射と同期して前記基板を移動
して前記多結晶半導体薄膜を形成することを特徴とする
多結晶半導体薄膜の製造方法を提供するものである。
【００１８】請求項７は、請求項６において、複数の領
域に分割された前記パターンは分割されたパターン間で
の前記パターンの方向が異なることを特徴とする多結晶
半導体薄膜の製造方法を提供するものである。
【００１９】請求項８は、請求項２において、マスクパ
ターンとしてジグザグ状のストライプパターンを用いた
ことを特徴とする多結晶半導体薄膜の製造方法を提供す
るものである。
【００２０】請求項９は、請求項２において、複数領域
に分割された前記マスクのパターンが、所定のピッチで
形成されており、レーザー照射後の基板移動において、
各分割領域のパターンが位置合わせされて設置され次の
レーザー照射を行うことを特徴とする多結晶半導体薄膜
の製造方法を提供するものである。
【００２１】請求項１０は、請求項２において、前記マ
スクとして、前記半導体薄膜上に形成された透光性無機
材料からなるストライプ状パターンを用いることを特徴
とする多結晶半導体薄膜形の製造方法。
【００２２】請求項１１は、絶縁性基板上に形成された
非晶質半導体薄膜にエネルギービームを照射して前記半
導体薄膜を溶融再結晶化して多結晶半導体薄膜を形成す
る製造装置において、前記半導体薄膜上に配置され透明
板上に前記エネルギービームを遮光するパターンを形成
したマスクと、このマスクを保持するする手段と、前記
マスクにより変調された前記エネルギービームが前記パ
ターンを前記半導体薄膜上で結像させる手段と、前記エ
ネルギービームの照射と同期して前記絶縁性基板を所定
のピッチで移動する手段とを有することを特徴とする多
結晶半導体薄膜の製造装置を提供するものである。
【００２３】請求項１２は、請求項１１において、前記
エネルギービームの照射と同期して前記絶縁性基板を２
種類以上の所定のピッチで移動する手段を有することを
特徴とする多結晶半導体薄膜の製造装置を提供するもの
である。
【００２４】請求項１３は、請求項１１において、前記
マスクを透過したエネルギービームを前記半導体薄膜表
面に縮小照射する機構を備えたことを特徴とする多結晶
半導体薄膜の製造装置を提供するものである。
【００２５】請求項１４は、請求項１１において、前記
マスクを透過したエネルギービームを前記半導体薄膜表
面に等倍照射する機構を備えたことを特徴とする多結晶
半導体薄膜の製造装置を提供するものである。
【００２６】請求項１５は、請求項１１において、前記
エネルギービームの照射と同期して前記絶縁性基板を所
定のピッチで移動すると同時に、前記絶縁性基板上の合
わせパターンを検出する手段と、前記エネルギービーム
を干渉計により基板と位置合わせを行う手段を有するこ
とを特徴とする多結晶半導体薄膜の製造装置を提供する
ものである。
【００２７】
【発明の実施の形態】本発明の骨子は、エキシマレーザ
ーアニールにより多結晶Ｓｉ薄膜を形成する方法におい
て、Ｓｉ薄膜を照射するレーザービームの光路中に、繰
り返しパターンを形成したマスクを挿入し、マスクパタ
ーンイメージでＳｉ表面にレーザー照射を行うと同時
に、レーザー照射と同期して基板を所定のピッチで送る
ことにより、高速でかつ大粒径を得るものである。マス
クの繰り返しパターンピッチおよび基板の送りピッチは
複数の組み合わせが可能で、それぞれ目的とするＴＦＴ
特性に対応した多結晶の粒径サイズに応じて選択でき
る。
【００２８】上述した構成によって、基板内で同時に多
数箇所でマスクパターンに応じた結晶核を形成し、さら
に粒径を拡大することも可能である。レーザービーム照
射領域で同時に核発生と結晶化が制御できるため高い生
産性を有し、かつ高性能なＴＦＴが得られ、高速動作可
能な駆動回路が実現できる。さらに、欠陥の減少によ
り、ＴＦＴのＶthも均一となり、動作電圧の低減や、高
性能なアナログ回路、ディジタル・アナログコンバータ
などが実現できる。このため、従来の小型液晶表示装置
のみならず、大型・高精細液晶表示装置も実現でき、さ
らに低電力化、狭額縁化が実現できる。
【００２９】
【実施例】
（実施例１）図１は、本発明による多結晶Ｓｉ薄膜の形
成方法の実施例１を示す図である。図１においてステー
ジ６上に、大きさ３００×４００ｍｍ、厚さ１．１ｍｍ
のガラス基板１を設置し、基板１上の厚さ５０ｎｍの非
晶質Ｓｉ薄膜３にＸｅＣｌレーザービーム５をマスク１
３を介して照射する。基板ステージ６は図中に示された
方向にピッチＳｐで送られ、Ｓｉのアニール領域４は順
次移動する。ここで、ビーム幅ＷELA は０．５ｍｍ、長
さ（紙面の奥行方向）１００ｍｍである。基板の送りピ
ッチは５０μｍであり、Ｓｉ薄膜はレーザー照射を１０
回受ける。マスク１３は基板の上方向０．５ｍｍの位置
に設置され、レーザービーム５とともに固定されてい
る。ビームは基板端で折り返し別の非照射領域を照射す
る。レーザーは３００Ｈｚで発振しており、１照射毎に
基板がピッチＳｐで送られるので、基板全面を処理する
時間はわずか８０秒である。これに対して、図１４で説
明した方法では、同一の基板を全面処理するのに約５０
００秒を必要としたことから、本実施例が量産性に適し
ていることが分かった。
【００３０】図２はマスク１３のパターンを示すもので
あり、石英基板上にＣｒ膜でストライプ状のパターン２
２が形成されている。パターン２２（ビーム不透過領
域）の幅ＷB は１．５μｍ、透過領域２１の幅ＷL は１
μｍである。レーザービーム５はストライプパターンと
平行の方向で照射した。図２に得られた多結晶Ｓｉの粒
径をマスクパターンとの関係で示してある。ストライプ
パターンの方向と垂直の方向に長さ１．２- １．３μ
ｍ、平行の方向に０．３μｍの大きさの結晶粒が得られ
た。
【００３１】このように大きな粒径がえられたのは、レ
ーザービーム照射時にＳｉ薄膜面内で温度が不均一とな
り、溶融Ｓｉ層の温度の低い部分４３から結晶化が始ま
り、結晶が温度の高い領域４４に伸びたためであると解
釈できる。図３に示すようにマスクでビームが遮蔽され
た領域の中心４３が最も温度が低く、この部分も溶融状
態に成る程度のエネルギーを照射することにより固化を
領域４３からはじめることができる。
【００３２】ストライプパターンＷB の大きさはあまり
大きいと中央部４３が溶融しないので３μｍ程度以下が
よい。また、透過部ＷL の大きさは、広すぎると中央部
で結晶化が独立に始まるので３μｍ程度以下がよい。レ
ーザー照射回数は本実施例では１０回としたが、回数が
多い程均一性を向上できるため、処理時間が許せる限り
多いほうがよい。このほか、多数回照射した場合、マス
ク欠陥の影響を軽減する効果がある。
【００３３】また、本実施例では基板直上にマスクを配
置するいわゆるプロキシミティ方式で行ったが、マスク
と基板間に投影光学系を挿入して行っても良い。この場
合は、縮小投影も可能なため、微細パターンを用いる本
発明では制御性がさらに上がる。また、マスク欠陥など
に対しても信頼性が向上する。図４は本実施例で作成し
た多結晶Ｓｉ薄膜を用いてＴＦＴを試作し、その移動度
を評価したものである。ＴＦＴのチャンネル長は１０μ
ｍ、幅は３μｍである。アニール時のレーザーマスクパ
ターンとＴＦＴの電流の流れる方向で特性が異なる。図
４中の４０は、図５に示す如くＴＦＴの電流方向が結晶
粒の長手方向と平行の場合（１２ストライプパターンの
方向は結晶の形状を示す）であり、４１は垂直にＴＦＴ
を配置した結果である。４２は比較のため、マスクを用
いず従来法でレーザーアニールして多結晶Ｓｉを形成し
た場合である。マスクの透過領域はＷL の増大とともに
特性が低下するが、これは、チャンネル中含まれる結晶
粒が多くなること、マスクエッジ以外の結晶粒は０.3μ
ｍ程と小さいためである。結晶粒の長手方向が電流路と
成るように配置した場合は当然電流路に存在する粒界の
数が少ないため特性がよくなるものと解釈される。いず
れも、従来法よりはＴＦＴ特性が改善されている。しか
し、本実施例では、ＴＦＴの電流路はストライプパター
ンと垂直の方向が望ましい。
【００３４】（実施例２）以下の実施例は、実施例１と
異なる部分を中心に説明することとし、同一部分は同一
番号を付し、その詳しい説明を省略する。
【００３５】図６は、本発明による多結晶Ｓｉ薄膜の形
成方法の実施例２を示す図である。本実施例ではレーザ
ービームのマスク１３を２つの領域６１、６２に分け、
領域６２ではパターンなし（全面透過）、領域６１には
ストライプパターンを形成して置く。レーザービームの
短尺方向の幅ＷELA が２つの領域を同時に照射するよう
な配置でＳｉ薄膜にレーザー照射を行う。領域６１では
実施例１と同様な結晶化が行えるが、領域６２では従来
と同じ照射法となり、結晶粒の拡大は望めない。しか
し、基板のスキャン方向を図中に示す方向（Ｓｐ→）と
する事により、非晶質Ｓｉにはまず領域６２のビームが
照射され、小さな粒径の結晶化が行われる。しかる後
に、ストライプパターンにより、大きな粒径が得られ
る。ストライプパターンで粒径成長を行う場合、あらか
じめＳｉ薄膜を多結晶化しておくことにより、安定に粒
径拡大が行えるようになる。即ち、照射回数を少なくし
ても大きな粒径が得られる。これは、スキャンピッチを
大きくできるため、処理時間の短縮が図れる。本実施例
では、実施例１と同じパターンを領域６１を用いて、送
りピッチを１００μｍ（ビーム幅５００μｍ、領域６１
は３００μｍ、領域６２は２００μｍ）としても良好な
結晶を得ることができた。同じ大きさの基板で処理時間
は、４０秒であった。
【００３６】このような処理は実施例１の場合で、あら
かじめマスクなしで全面をレーザーアニールにより多結
晶化して、しかる後マスク照射アニールを実施しても良
い。本実施例では、１回の処理で多結晶化と粒径拡大結
晶化が行える。その他の効果は実施例１と同様であっ
た。
【００３７】（実施例３）図７は、本発明による多結晶
Ｓｉ薄膜の形成方法の実施例３を示す図である。本実施
例では、レーザービームのマスク１３をピッチＭｐの複
数領域７０，７１，７２，７３，．．で構成する。領域
７０はパターンなしの透過領域、領域７１、７２、．．
はＷB ＝２μｍ、ＷL ＝２μｍのストライプパターンと
し、領域７２は領域７１のストライプパターンを角度θ
傾けたパターンとする。照射条件は、レーザー発振周波
数３００Ｈｚ、ビーム幅８００μｍ×１００ｍｍ、基板
送りピッチＳｐは１６０μｍとする。マスクのパターン
ピッチＭｐは１６０μｍで、ビーム幅を５分割した。最
初の２領域は領域７０のパターンなし領域、そして、７
１、７２（θ＝４５度）、７３のパターンが続く。照射
と基板送りのタイミングは、５回照射した後基板を１６
０μｍ送る。従って、Ｓｉ薄膜は、各パターンでそれぞ
れ５回照射され、５種類のパターン領域で照射されるた
め、総数２５回の照射となる。
【００３８】この場合得られた多結晶Ｓｉの粒径状態を
図８に示す。パターン７０では図に示していないが粒径
０．３μｍの多結晶Ｓｉとなった。領域７１では長さ２
μｍ、幅０．３μｍの粒径となった。パターン７２の領
域では、スキャン方向と４５度の方向に長さ２μｍ、幅
０．４５μｍの結晶粒となり、最後の領域７３ではスキ
ャン方向に長さ２μｍ幅０．６μｍの結晶粒が得られ
た。３００×４００ｍｍ基板全面を処理するのに要した
時間は１２５秒であった。
【００３９】この粒径拡大は、図中に示すように、パタ
ーン７２ではパターン７１の粒径幅８２を結晶核として
結晶が成長したためと考えられる。ここで、８１は領域
７１での結晶粒の短手方向、８３は領域７３での結晶粒
の短手方向である。領域７２のパターンの傾きは、本実
施例では４５度としたが、θが小さいほど結晶粒幅の拡
大は大きくなるが、同時に粒幅の小さい結晶粒も発生す
る頻度が多くなるため、０〜６０度の範囲が望ましい。
【００４０】（実施例４）図９は、本発明による多結晶
Ｓｉ薄膜の形成方法の実施例４を示す図である。本実施
例ではレーザービームマスク１３をピッチＭｐの複数ブ
ロックに分割してある。領域９０はパターンなし、領域
９１は直径Ｃ１の円パターンが基板スキャン方向にピッ
チdp1 で、その垂直方向にピッチdp2 で配置されてい
る。領域９２、９３、．．．では配置ピッチは領域９１
同じであるが円パターンの直径がそれぞれ、Ｃ２、Ｃ
３、．．．となっている。マスクは５対１の縮小露光で
基板Ｓｉ面に照射されるように配置されている。本実施
例では、照射面（Ｓｉ表面）の寸法で換算すると、Ｍｐ
は５００μｍ、dp1,dp2 は１０μｍ、Ｃ１，Ｃ２，Ｃ
３，．．．の直径はそれぞれ、１μｍ、２μｍ、３μ
ｍ、．．．となり、最終パターンは領域９７に示すよう
なパターンである。照射面でのレーザービームの大きさ
は、長さ２０ｍｍ，幅７ｍｍである。レーザー照射条件
は、発振周波数３００ＨＺ、基板送りピッチは５００μ
ｍで、基板送りは照射５回後に行う。また、基板送りと
同時に、核領域の円パターンの中心が一致する様位置合
わせを行う。精度は±０．３μｍで行った。
【００４１】図１０は各領域の照射後の多結晶Ｓｉの粒
径状態を示す平面図である。領域９０は図示されていな
いが、大きさ０．３μｍの粒径となっている。領域９１
では直径１．５μｍの大きな粒径１０１がマスクパター
ンに対応して形成され、それ以外は、大きさ０．３μｍ
の小さな粒径の結晶１００がランダムに形成される。領
域９２では、領域９１で形成された大きな粒径の結晶粒
１０２がさらに拡大し直径２．５μｍに成長し、それ以
外の領域は小さな粒径お結晶粒１００が存在する。領域
９３では大きな粒径１０３が形成される。このように、
順次粒径が拡大し、最終の領域９９では長さ１０μｍの
正方形に近い結晶粒１０９が１０μｍピッチで形成され
る。
【００４２】３００×４００ｍｍ基板を処理するのに要
する時間は２００秒であった。本実施例では、パターン
の縮小照射を行っているが、等倍パターンでプロキシミ
ティ照射を行っても良い。ただし、パターンの精度が落
ちること、欠陥などによる、初期核形成が良好に行われ
ない場合もあるため、領域９１は複数ブロック設けたほ
うがよい。本方式では、パターンの高精度合わせが必要
となるが、任意の大きさの結晶粒を形成する事が可能と
なる。また、パターンは円形状に限らず、矩形でもよ
い。照射回数および、各領域のパターンの大きさはレー
ザー出力の安定性、結晶粒の均一性などから決めれば良
く本実施例に限定されるものではない。
【００４３】（実施例５）図１１は、本発明による多結
晶Ｓｉ薄膜の形成方法の実施例５を示す図である。
【００４４】本実施例で用いるマスク１３のパターンを
遮光領域幅ＷB ，透過光領域ＷL のストライプパターン
である（図１１（ａ））。実施例では、ＷB を５μｍ、
ＷLを１μｍとした。本実施例では、レーザービームの
３回照射ごとに基板のピッチSp1 を０．５μｍずつ送
る。レーザービーム幅ＷELA は長さ１００ｍｍ、幅５０
０μｍであり、レーザービーム幅に対応した長さにわた
って前記ストライプパターンが繰り返されている。基板
の送り長さがパターンＷB 、即ち５μｍを越えた場合
は、基板をレーザービーム幅５００μｍ送る（Ｓp2）。
なお、基板はあらかじめ従来の方法で小さな結晶粒を形
成しておくことが望ましい。本実施例では、基板（３０
０×４００ｍｍ）前面を処理するのに要する時間は２４
０秒であった。
【００４５】図１１（ａ）のマスクによって得られた結
晶粒の平面図を図１１（ｂ）に示す。長さ７μｍ、幅
０．３μｍの結晶粒１１が得られた。なお、本実施例で
は、図１１（ｃ）に示すごとくＴＦＴ１１２のチャンネ
ル方向（電流の流れる方向）を基板送りの方向とする事
により、これと垂直方向に配置されたＴＦＴに比べ２倍
の移動度２５０（ｃｍ２／Ｊｓ）を得た。この際のＴＦ
Ｔのチャネル長は５μｍ、幅は３μｍとした。
【００４６】（実施例６）図１２は、本発明による多結
晶Ｓｉ薄膜の形成方法の実施例６を示す図である。
【００４７】本実施例のマスクパターン１３は図１２
（ａ）に示すように、レーザー光の透過するストライプ
パターンをジグザグ状に形成したものである。光の透過
する領域の幅Ｗｌは３μｍ、不透過領域幅は１０μｍ、
ジグザグのピッチＹは６μｍ、また、パターンの基板ス
キャン方向となす角度θ1 、θ2 はともに４５度とし
た。レーザービームの大きさは長さ１００ｍｍ，幅ＷEL
A ５００μｍで、マスクパターンはビーム幅と同じ５０
０μｍにわたって繰り返し形成されている。レーザー照
射方法は、３回照射した後、基板ピッチＳp1を０．８μ
ｍでスキャンする方法で、基板のトータル送り距離が
（Ｗｂ＋Ｙ）となるまで繰り返す。本実施例では、Ｓｐ
１による送りが（１０＋６）＝１６μｍまで繰り返す。
即ち、送り回数は２０回である。この間の照射回数は２
０×３＝６０照射である。しかる後、マスクパターン幅
５００μｍの基板送り（Ｓｐ２）を行い、同様な照射を
繰り返す。レーザー発振は３００Ｈｚであり、３００×
４００ｍｍ基板の全面処理に要する時間は、１６０秒で
あった。
【００４８】本実施例で得られる結晶粒の形状を示した
のが図１２（ｂ）〜（ｄ）である。図１２（ｂ）は最初
の照射で得られる結晶粒の形状を示すもので、ジグザグ
の頂点では約２μｍの角の取れた矩形状の粒径１２３ａ
が得られ、他はマスクパターンに沿って長さ２μｍ幅
０．３μｍの細長い粒径１２２が得られる。この状態で
最初の基板送りを行いレーザー照射した場合は、図１２
(b) の１２３ｂに示す位置まで各結晶粒が成長するが、
頂点の粒径は１２２の位置の結晶核から成長を続け、か
つ矩形に近い形状で成長する。図１２（ｃ）はさらに結
晶が成長した状態を示すが、１２２からスタート結晶成
長により大きな粒径に変化する。最終状態を示したのが
図１２（ｄ）であり、幅（ｄ）１３μｍ、長さＹ（６μ
ｍ）のクの字型の粒径が得られる。本実施例ではθを４
５度としたが、これに限定されるものではない。ただ
し、０および９０度に近づくにつれ、スキャンＳｐ１の
トータル送り距離が長くなる。このため、実用的にはθ
は２０〜７０度の範囲が望ましい。
【００４９】（実施例７）図１３は、本発明による多結
晶Ｓｉ薄膜の形成方法の実施例７を示す図である。本実
施例では、照射レーザービームのマスクとして、Ｓｉ薄
膜表面に形成した酸化膜を用いている。図１３（ａ）に
示すように、ガラス基板上の膜厚５０ｎｍの非晶質Ｓｉ
薄膜上に膜厚１００ｎｍの酸化膜を成膜する。しかるの
ち、酸化膜１３２を幅Ｗａ、酸化膜パターンスペース１
３１を幅Ｗｓでパターニング・加工する。酸化膜自体は
エキシマレーザー光（本実施例ではＸｅＣｌレーザー）
を透過する。本実施例では、Ｓｉ薄膜に吸収されたエネ
ルギーの熱放散状態が酸化膜パターンの有無により異な
り、酸化膜で覆われた領域のＳｉ薄膜の熱伝導が高いた
め、より温度の低下が速くなることを利用してＳｉ薄膜
平面内での温度勾配を実現している（図１３（ｂ））。
【００５０】この実施例では、酸化膜幅Ｗａを１．５μ
ｍ、酸化膜パターンのスペースを１μｍとし、３００×
４００ｍｍ基板全面に形成した。レーザービームは、長
さ２００ｍｍ，幅ＷELA ３００μｍである。レーザーは
３００Ｈｚで発振させ、各レーザー照射ごとに基板をピ
ッチＳｐで送る。Ｓｐは１５μｍである。基板前面を処
理するのに要した時間は１３０秒である。
【００５１】この時得られた粒径状態を図１３（ｃ）に
示すが、粒径は基板のスキャン方向に１〜１．５μｍ、
粒径幅０．３μｍであった。酸化膜１３１はレーザーア
ニール処理後にエッチング除去すればよい。粒径の均一
性を確保するためには、実施例１と同じく、Ｗａ，Ｗｓ
は３μｍ以下にするのが望ましいが、ＴＦＴのチャンネ
ル領域の一部でも大きな粒径の結晶が存在することによ
り、ＴＦＴ特性を改善できるので１０μｍ程度以下のＷ
ａ，Ｗｓであれば効果が認められる。特に、酸化膜はレ
ーザー光を透過するため、酸化膜下のＳｉも溶融結晶化
させることができ、酸化膜幅Ｗｓを特に微細にする必要
はない。ただし、ＴＦＴのチャンネル方向はストライプ
パターンと垂直の方向に設置する事が望ましい。ＴＦＴ
のチャンネル方向は一般的に、基板の長手方向に平行も
しくは垂直に形成され、かつ一方向に設定することは実
用状は困難である。この場合は、ストライプパターンの
方向を基板の長手方向から角度θ傾けておけば、いずれ
の方向に配置されたＴＦＴでも均等な特性が得られる。
θとしては、実用上３０〜６０度の範囲であればＴＦＴ
の方向による特性の異方性の問題はない。
【００５２】なお、本発明は上述した実施例に限定され
るものではない。例えば、長尺レーザービームである必
然性はなく、矩形ビームを用いても良い。なお、実施例
では記載していないが、照射雰囲気は真空でも窒素ある
いは空気雰囲気でもよい。また、ガラス基板は加熱する
必要性はないが、基板加熱を行うことにより結晶化の時
間を長くする事ができ結晶粒の大きさを改善するのに有
効である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実施できる。
【００５３】
【発明の効果】以上詳述したように本発明によれば、大
きな結晶粒の多結晶Ｓｉ薄膜を生産性を向上しつつ形成
することができる。このため、ＴＦＴの特性向上および
均一化が実現でき、駆動回路一体型の液晶表示装置に応
用した場合は、より高速な駆動回路を比較的少ない並列
数で実現でき、額縁領域のより小さな装置を実現でき
る。さらに、ＴＦＴのしきい値電圧のバラツキも減り、
小さな値を実現できるため、駆動電圧の低減化が可能と
なり、より消費電力の小さな液晶表示装置が実現でき
る。
【図面の簡単な説明】
【図１】本発明による多結晶Ｓｉ薄膜形成方法の実施例
１を示す図。
【図２】本発明による多結晶Ｓｉ薄膜形成方法の実施例
１を示す図。
【図３】本発明による多結晶Ｓｉ薄膜形成方法の実施例
１を示す図。
【図４】本発明による多結晶Ｓｉ薄膜形成方法の実施例
１を示す図。
【図５】本発明による多結晶Ｓｉ薄膜形成方法の実施例
２を示す図。
【図６】本発明による多結晶Ｓｉ薄膜形成方法の実施例
２を示す図。
【図７】本発明による多結晶Ｓｉ薄膜形成方法の実施例
３を示す図。
【図８】本発明による多結晶Ｓｉ薄膜形成方法の実施例
３を示す図。
【図９】本発明による多結晶Ｓｉ薄膜形成方法の実施例
４を示す図。
【図１０】本発明による多結晶Ｓｉ薄膜形成方法の実施
例４を示す図。
【図１１】本発明による多結晶Ｓｉ薄膜形成方法の実施
例５を示す図。
【図１２】本発明による多結晶Ｓｉ薄膜形成方法の実施
例６を示す図。
【図１３】本発明による多結晶Ｓｉ薄膜形成方法の実施
例７を示す図。
【図１４】従来の多結晶Ｓｉ薄膜形成方法を示す図。
【図１５】従来の多結晶Ｓｉ薄膜形成方法を示す図。
【図１６】従来の多結晶Ｓｉ薄膜形成方法を示す図。
【符号の説明】
１．ガラス基板、２．多結晶Ｓｉ薄膜、 ３．非晶質Ｓ
ｉ薄膜、 ４．レーザービーム照射面、 ５、レーザー
ビーム、 ６．基板ステージ、 ７．光学形、８．ビー
ムホモジナイザー、 ９．エキシマレーザー、１１．結
晶粒、 １２．粒界、 １３、マスク、３５．３６．多
結晶ＳｉＴＦＴ， ３１．多結晶Ｓｉパターン、 ３
２．ゲート電極、 ３３．ソース電極、 ３４．ドレイ
ン電極、

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上に非晶質半導体薄膜を形成する
    工程と、この半導体薄膜にエネルギービームを照射して
    前記半導体薄膜を溶融再結晶化する多結晶半導体薄膜の
    製造方法において、前記エネルギービームの一部が透過
    する繰り返しパターンが透明板上に形成されたマスクを
    介して前記エネルギービームを前記半導体薄膜に照射す
    る工程と、前記半導体膜上への前記エネルギービームの
    照射位置を変えて順次照射して前記多結晶半導体薄膜を
    成長させる工程とを具備することを特徴とする多結晶半
    導体薄膜の製造方法。
  2. 【請求項２】前記繰り返しパターンとしてストライプ状
    のパターンを用いたことを特徴とする請求項１に記載の
    多結晶半導体薄膜の製造方法。
  3. 【請求項３】前記非晶質半導体薄膜への複数回のレーザ
    ービーム照射後に、前記基板を移動するシーケンスで前
    記半導体薄膜の多結晶化を行うことを特徴とする請求項
    ２に記載の多結晶半導体薄膜の製造方法。
  4. 【請求項４】前記非晶質半導体薄膜への複数回のレーザ
    ービーム照射後に、前記基板を第１のピッチで移動する
    第１のシーケンスで半導体薄膜の多結晶化を行い、複数
    回前記第１のピッチで前記基板をビーム照射および移動
    を行った後、前記基板を第２のピッチで移動し、再び前
    記第１のシーケンスで前記半導体薄膜の多結晶化を行う
    第２のシーケンスにより多結晶化することを特徴とする
    請求項２に記載の多結晶半導体薄膜の製造方法。
  5. 【請求項５】前記マスクの前記パターンが複数領域に分
    割されており、各領域に異なるパターンが形成されてい
    ることを特徴とする請求項２に記載の多結晶半導体薄膜
    の製造方法。
  6. 【請求項６】複数領域に分割された前記パターンのパタ
    ーンピッチに対応したピッチで、前記レーザー照射と同
    期して前記基板を移動して前記多結晶半導体薄膜を形成
    することを特徴とする請求項５に記載の多結晶半導体薄
    膜の製造方法。
  7. 【請求項７】複数の領域に分割された前記パターンは分
    割されたパターン間での前記パターンの方向が異なるこ
    とを特徴とする請求項６に記載の多結晶半導体薄膜の製
    造方法。
  8. 【請求項８】マスクパターンとしてジグザグ状のストラ
    イプパターンを用いたことを特徴とする請求項２に記載
    の多結晶半導体薄膜の製造方法。
  9. 【請求項９】前記マスクの各分割領域の前記パターン
    が、所定のピッチで形成されており、前記レーザー照射
    後の基板移動において、各分割領域のパターンが位置合
    わせされて設置され次のレーザー照射を行うことを特徴
    とする請求項６に記載の多結晶半導体薄膜の製造方法。
  10. 【請求項１０】前記マスクとして、前記半導体薄膜上に
    形成された透光性無機材料からなるストライプ状パター
    ンを用いることを特徴とする請求項２に記載の多結晶半
    導体薄膜形の製造方法。
  11. 【請求項１１】絶縁性基板上に形成された非晶質半導体
    薄膜にエネルギービームを照射して前記半導体薄膜を溶
    融再結晶化して多結晶半導体薄膜を形成する製造装置に
    おいて、前記半導体薄膜上に配置され透明板上に前記エ
    ネルギービームを遮光するパターンを形成したマスク
    と、このマスクを保持するする手段と、前記マスクによ
    り変調された前記エネルギービームが前記パターンを前
    記半導体薄膜上で結像させる手段と、前記エネルギービ
    ームの照射と同期して前記絶縁性基板を所定のピッチで
    移動する手段とを有することを特徴とする多結晶半導体
    薄膜の製造装置。
  12. 【請求項１２】前記エネルギービームの照射と同期して
    前記絶縁性基板を２種類以上の所定のピッチで移動する
    手段を有することを特徴とする請求項１１記載の多結晶
    半導体薄膜の製造装置。
  13. 【請求項１３】前記マスクを透過したエネルギービーム
    を前記半導体薄膜表面に縮小照射する機構を備えたこと
    を特徴とする請求項１１に記載の多結晶半導体薄膜の製
    造装置。
  14. 【請求項１４】前記マスクを透過したエネルギービーム
    を前記半導体薄膜表面に等倍照射する機構を備えたこと
    を特徴とする請求項１１に記載の多結晶半導体薄膜の製
    造装置。
  15. 【請求項１５】前記エネルギービームの照射と同期して
    前記絶縁性基板を所定のピッチで移動すると同時に、前
    記絶縁性基板上の合わせパターンを検出する手段と、前
    記エネルギービームを干渉計により基板と位置合わせを
    行う手段を有することを特徴とする請求項１１に記載の
    多結晶半導体薄膜の製造装置。
JP21721397A 1997-08-12 1997-08-12 多結晶半導体薄膜の製造方法 Expired - Fee Related JP3642546B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21721397A JP3642546B2 (ja) 1997-08-12 1997-08-12 多結晶半導体薄膜の製造方法
US09/132,056 US6117752A (en) 1997-08-12 1998-08-11 Method of manufacturing polycrystalline semiconductor thin film
KR1019980033182A KR100276353B1 (ko) 1997-08-12 1998-08-11 다결정 반도체박막의 제조방법 및 제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21721397A JP3642546B2 (ja) 1997-08-12 1997-08-12 多結晶半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH1164883A true JPH1164883A (ja) 1999-03-05
JP3642546B2 JP3642546B2 (ja) 2005-04-27

Family

ID=16700644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21721397A Expired - Fee Related JP3642546B2 (ja) 1997-08-12 1997-08-12 多結晶半導体薄膜の製造方法

Country Status (3)

Country Link
US (1) US6117752A (ja)
JP (1) JP3642546B2 (ja)
KR (1) KR100276353B1 (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345267A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
JP2002057105A (ja) * 2000-08-14 2002-02-22 Nec Corp 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
EP1212783A1 (en) * 1999-09-03 2002-06-12 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
EP1212784A1 (en) * 1999-09-03 2002-06-12 The Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
JP2002176063A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2002246312A (ja) * 2001-01-29 2002-08-30 Sharp Corp 横方向に結晶化したｅｌａ多結晶ｓｉ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法
JP2002289523A (ja) * 2001-01-29 2002-10-04 Sharp Corp 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法
JP2002299233A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体薄膜の形成方法
US6667198B2 (en) 2001-07-27 2003-12-23 Kabushiki Kaisha Toshiba Method and photo mask for manufacturing an array substrate
JP2004511908A (ja) * 2000-10-10 2004-04-15 ザ　トラスティーズ　オブ　コロンビア　ユニヴァーシティ　イン　ザ　シティ　オブ　ニューヨーク 薄い金属層を処理する方法及び装置
JP2004158853A (ja) * 2002-11-05 2004-06-03 Samsung Sdi Co Ltd 特性が優秀なディスプレーデバイス
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
KR100491990B1 (ko) * 2001-07-27 2005-05-30 가부시끼가이샤 도시바 어레이기판을 제조하는 방법 및 포토마스크
US6989300B1 (en) 1999-07-13 2006-01-24 Nec Corporation Method for forming semiconductor films at desired positions on a substrate
JP2006245520A (ja) * 2004-03-31 2006-09-14 Nec Corp 半導体薄膜の製造方法及び製造装置，ビーム整形用マスク並びに薄膜トランジスタ
WO2007026722A1 (ja) * 2005-08-29 2007-03-08 Sharp Kabushiki Kaisha 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
EP1067593A3 (en) * 1999-07-08 2007-03-21 Nec Corporation Semiconductor thin film forming system
JP2007273833A (ja) * 2006-03-31 2007-10-18 Sharp Corp 半導体膜の結晶化装置および結晶化方法
US7329936B2 (en) 2002-12-31 2008-02-12 Lg.Philips Lcd Co., Ltd. Mask for sequential lateral solidification and crystallization method using thereof
CN100403142C (zh) * 2003-09-30 2008-07-16 株式会社液晶先端技术开发中心 结晶装置、结晶方法、器件和相位调制元件
JP2009188431A (ja) * 2001-10-30 2009-08-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7611577B2 (en) 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
US7781765B2 (en) 2001-11-14 2010-08-24 Samsung Electronics Co., Ltd. Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
US7927983B2 (en) 2001-08-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP2012212889A (ja) * 2002-08-19 2012-11-01 Trustees Of Columbia Univ In The City Of New York 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム、及びこうしたフィルム領域の構造
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8426296B2 (en) 2007-11-21 2013-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
KR101360302B1 (ko) * 2006-03-13 2014-02-10 재팬 디스프레이 웨스트 인코포레이트 박막 반도체 장치 및 박막 반도체 장치의 제조 방법
WO2014097770A1 (ja) * 2012-12-18 2014-06-26 株式会社日本製鋼所 結晶半導体膜の製造方法
US8871022B2 (en) 2007-11-21 2014-10-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8883656B2 (en) 2002-08-19 2014-11-11 The Trustees Of Columbia University In The City Of New York Single-shot semiconductor processing system and method having various irradiation patterns
US9012309B2 (en) 2007-09-21 2015-04-21 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
WO2019146354A1 (ja) * 2018-01-24 2019-08-01 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク及びレーザ照射方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000250436A (ja) * 1999-02-26 2000-09-14 Nec Corp 薄膜トランジスタアレイ及びその製造方法
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP4495805B2 (ja) 1999-09-29 2010-07-07 株式会社東芝 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法
JP3606138B2 (ja) * 1999-11-05 2005-01-05 セイコーエプソン株式会社 ドライバｉｃ、電気光学装置及び電子機器
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) * 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2001345451A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 薄膜半導体集積回路装置、それを用いた画像表示装置、及びその製造方法
JP4583709B2 (ja) * 2000-11-27 2010-11-17 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
JP4837170B2 (ja) * 2001-01-12 2011-12-14 株式会社Ｉｈｉ レーザアニール方法及び装置
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
CA2412603A1 (en) * 2001-04-19 2002-10-31 The Trustee Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100558678B1 (ko) * 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
KR100484399B1 (ko) * 2002-05-23 2005-04-20 엘지.필립스 엘시디 주식회사 실리콘의 결정화용 마스크 및 결정화 방법
KR100483987B1 (ko) * 2002-07-08 2005-04-15 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
US7259081B2 (en) * 2002-08-19 2007-08-21 Im James S Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity, and a structure of such film regions
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
KR100482163B1 (ko) * 2002-10-04 2005-04-14 엘지.필립스 엘시디 주식회사 마스크와 이를 이용한 실리콘 결정화방법
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
US7341928B2 (en) * 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR100534579B1 (ko) * 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI366859B (en) * 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100663298B1 (ko) * 2003-12-29 2007-01-02 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101617069B (zh) * 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8448468B2 (en) * 2008-06-11 2013-05-28 Corning Incorporated Mask and method for sealing a glass envelope
CN102232239A (zh) 2008-11-14 2011-11-02 纽约市哥伦比亚大学理事会 用于薄膜结晶的系统和方法
KR101577718B1 (ko) * 2010-04-19 2015-12-16 삼성전자주식회사 반도체 소자 및 그 형성 방법
CN108346562A (zh) * 2018-03-12 2018-07-31 深圳市华星光电技术有限公司 低温多晶硅、薄膜晶体管及阵列基板的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JP2630244B2 (ja) * 1993-12-20 1997-07-16 日本電気株式会社 薄膜トランジスタの製造方法
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP3462053B2 (ja) * 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859436B2 (en) 1996-05-28 2014-10-14 The Trustees Of Columbia University In The City Of New York Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
US7312418B2 (en) * 1999-07-08 2007-12-25 Nec Corporation Semiconductor thin film forming system
EP1067593A3 (en) * 1999-07-08 2007-03-21 Nec Corporation Semiconductor thin film forming system
US6989300B1 (en) 1999-07-13 2006-01-24 Nec Corporation Method for forming semiconductor films at desired positions on a substrate
SG146418A1 (en) * 1999-09-03 2008-10-30 Univ Columbia Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
EP1212784A1 (en) * 1999-09-03 2002-06-12 The Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
EP1816673A2 (en) 1999-09-03 2007-08-08 The Trustees of Columbia University of the City of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
EP1816673A3 (en) * 1999-09-03 2007-11-14 The Trustees of Columbia University in the City of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidification
EP1914793A1 (en) * 1999-09-03 2008-04-23 The Trustees of Columbia University Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
EP1212784A4 (en) * 1999-09-03 2003-01-29 Univ Columbia METHODS OF PRODUCING POLYCRYSTALLINE THIN FILM SEMICONDUCTORS WITH LARGE GRAIN GRAIN AND DIRECTIONAL GRAIN JOINT LOCATIONS USING SEQUENTIAL LATERAL SOLIDIFICATION
EP1212783A4 (en) * 1999-09-03 2003-02-05 Univ Columbia SYSTEM AND METHOD FOR THE PRODUCTION OF THIN AND TWO POLYCRYSTALLINE SILICON FILMS AT LOW TEMPERATURES THROUGH SEQUENTIAL LATERAL RECRISTALLIZATION
US6573531B1 (en) 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
EP1212783A1 (en) * 1999-09-03 2002-06-12 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001345267A (ja) * 2000-03-27 2001-12-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6906346B2 (en) 2000-07-24 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
JP2002057105A (ja) * 2000-08-14 2002-02-22 Nec Corp 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP2002176063A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2004511908A (ja) * 2000-10-10 2004-04-15 ザ　トラスティーズ　オブ　コロンビア　ユニヴァーシティ　イン　ザ　シティ　オブ　ニューヨーク 薄い金属層を処理する方法及び装置
JP2002289523A (ja) * 2001-01-29 2002-10-04 Sharp Corp 横方向に結晶化したｅｌａ多結晶ｓｉ膜を使用してチャネル特性を最適化する方法
JP2002246312A (ja) * 2001-01-29 2002-08-30 Sharp Corp 横方向に結晶化したｅｌａ多結晶ｓｉ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法
JP2002299233A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体薄膜の形成方法
US6667198B2 (en) 2001-07-27 2003-12-23 Kabushiki Kaisha Toshiba Method and photo mask for manufacturing an array substrate
KR100491990B1 (ko) * 2001-07-27 2005-05-30 가부시끼가이샤 도시바 어레이기판을 제조하는 방법 및 포토마스크
US7927983B2 (en) 2001-08-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP2009188431A (ja) * 2001-10-30 2009-08-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7781765B2 (en) 2001-11-14 2010-08-24 Samsung Electronics Co., Ltd. Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
JP2012212889A (ja) * 2002-08-19 2012-11-01 Trustees Of Columbia Univ In The City Of New York 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム、及びこうしたフィルム領域の構造
US8883656B2 (en) 2002-08-19 2014-11-11 The Trustees Of Columbia University In The City Of New York Single-shot semiconductor processing system and method having various irradiation patterns
JP2004158853A (ja) * 2002-11-05 2004-06-03 Samsung Sdi Co Ltd 特性が優秀なディスプレーデバイス
US7750348B2 (en) 2002-11-05 2010-07-06 Samsung Mobile Display Co., Ltd. Display device having crystal grain boundaries providing superior driving and luminance characteristics
US7329936B2 (en) 2002-12-31 2008-02-12 Lg.Philips Lcd Co., Ltd. Mask for sequential lateral solidification and crystallization method using thereof
US7651567B2 (en) 2002-12-31 2010-01-26 Lg Display Co., Ltd. Mask for sequential lateral solidification and crystallization method using thereof
US7049184B2 (en) 2003-05-09 2006-05-23 Nec Corporation Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
US8118937B2 (en) 2003-05-09 2012-02-21 Getner Foundation Llc Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
US7635894B2 (en) 2003-05-09 2009-12-22 Nec Corporation Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
CN100403142C (zh) * 2003-09-30 2008-07-16 株式会社液晶先端技术开发中心 结晶装置、结晶方法、器件和相位调制元件
JP2006245520A (ja) * 2004-03-31 2006-09-14 Nec Corp 半導体薄膜の製造方法及び製造装置，ビーム整形用マスク並びに薄膜トランジスタ
US7611577B2 (en) 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
JP2007067020A (ja) * 2005-08-29 2007-03-15 Sharp Corp 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
WO2007026722A1 (ja) * 2005-08-29 2007-03-08 Sharp Kabushiki Kaisha 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
KR101360302B1 (ko) * 2006-03-13 2014-02-10 재팬 디스프레이 웨스트 인코포레이트 박막 반도체 장치 및 박막 반도체 장치의 제조 방법
JP2007273833A (ja) * 2006-03-31 2007-10-18 Sharp Corp 半導体膜の結晶化装置および結晶化方法
US9012309B2 (en) 2007-09-21 2015-04-21 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8871022B2 (en) 2007-11-21 2014-10-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8426296B2 (en) 2007-11-21 2013-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8889569B2 (en) 2009-11-24 2014-11-18 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral soldification
WO2014097770A1 (ja) * 2012-12-18 2014-06-26 株式会社日本製鋼所 結晶半導体膜の製造方法
WO2019146354A1 (ja) * 2018-01-24 2019-08-01 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク及びレーザ照射方法

Also Published As

Publication number Publication date
KR100276353B1 (ko) 2001-01-15
US6117752A (en) 2000-09-12
JP3642546B2 (ja) 2005-04-27
KR19990023628A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
JP3642546B2 (ja) 多結晶半導体薄膜の製造方法
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US8207050B2 (en) Laser mask and crystallization method using the same
US7816196B2 (en) Laser mask and crystallization method using the same
US20110104908A1 (en) Laser Mask and Crystallization Method Using the Same
JPH09270393A (ja) レーザー光照射装置
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
KR20050068207A (ko) ２-블록 레이저 마스크 및 이를 이용한 결정화방법
JP2003168645A (ja) 半導体薄膜装置、その製造方法及び画像表示装置
US6800540B1 (en) Method for crystallizing silicon
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JPH0945632A (ja) レーザーアニール方法及び半導体膜の溶融結晶化方法
JP2002083769A (ja) 半導体薄膜及び半導体薄膜の製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
JP2002118061A (ja) 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置
JPH10125599A (ja) シリコン薄膜の結晶化方法
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2005175257A (ja) 結晶性膜の製造方法
JP2003100635A (ja) 結晶化装置および結晶化方法および画像表示装置および携帯電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050124

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees