JP2002299233A - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JP2002299233A JP2002299233A JP2001095364A JP2001095364A JP2002299233A JP 2002299233 A JP2002299233 A JP 2002299233A JP 2001095364 A JP2001095364 A JP 2001095364A JP 2001095364 A JP2001095364 A JP 2001095364A JP 2002299233 A JP2002299233 A JP 2002299233A
- Authority
- JP
- Japan
- Prior art keywords
- film
- laser
- region
- fluence
- laser irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 移動度の高いポリシリコン薄膜の形成を、高
いフルエンスマージンで実現する。 【解決手段】 画像表示装置用アクティブマトリクス基
板等の基板上に半導体薄膜を形成する方法において、ａ
−Ｓｉ膜をＳＬＳ法によりｐ−Ｓｉ化する際に、事前に
ＥＬＡ法で結晶化するとともに膜中の水素含有量を減少
させておくことにより、アブレーションの発生を防止し
つつ、ＳＬＳ法として十分に高いフルエンスでエネルギ
照射が可能となる。これにより、ＳＬＳ法による結晶化
工程におけるフルエンスマージンを拡大することができ
る。
いフルエンスマージンで実現する。 【解決手段】 画像表示装置用アクティブマトリクス基
板等の基板上に半導体薄膜を形成する方法において、ａ
−Ｓｉ膜をＳＬＳ法によりｐ−Ｓｉ化する際に、事前に
ＥＬＡ法で結晶化するとともに膜中の水素含有量を減少
させておくことにより、アブレーションの発生を防止し
つつ、ＳＬＳ法として十分に高いフルエンスでエネルギ
照射が可能となる。これにより、ＳＬＳ法による結晶化
工程におけるフルエンスマージンを拡大することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体薄膜の形成
方法に係わり、特に画像表示装置用アクティブマトリク
ス基板の製造に好適な方法に関する。
方法に係わり、特に画像表示装置用アクティブマトリク
ス基板の製造に好適な方法に関する。
【０００２】
【従来の技術】近年、画像表示装置として液晶表示素子
（以下、ＬＣＤと称する）は、パーソナルコンピュー
タ、投影型テレビ、小型テレビ、携帯情報端末等に広く
利用されている。現在のＬＣＤでは、画素ごとに半導体
素子としての薄膜トランジスタ（以下、ＴＦＴと称す
る）を設けたアクティブマトリクス型ＬＣＤが主流とな
っている。
（以下、ＬＣＤと称する）は、パーソナルコンピュー
タ、投影型テレビ、小型テレビ、携帯情報端末等に広く
利用されている。現在のＬＣＤでは、画素ごとに半導体
素子としての薄膜トランジスタ（以下、ＴＦＴと称す
る）を設けたアクティブマトリクス型ＬＣＤが主流とな
っている。
【０００３】アクティブマトリクス型ＬＣＤに含まれる
アクティブマトリクス基板にＴＦＴを形成する場合、半
導体材料としてアモルファスシリコン（以下、ａ−Ｓｉ
と称する）が広く用いられてきた。
アクティブマトリクス基板にＴＦＴを形成する場合、半
導体材料としてアモルファスシリコン（以下、ａ−Ｓｉ
と称する）が広く用いられてきた。
【０００４】また近年では、ａ−Ｓｉより移動度が大き
いポリシリコン（以下、ｐ−Ｓｉと称する）を半導体材
料に用いたアクティブマトリクス基板が実用化されるに
至っている。半導体材料としてｐ−Ｓｉを採用すること
により、画素部のみならず、画像を表示するための駆動
回路の一部を画素部と共にアクティブマトリクス基板上
に形成することができるようになった。これにより、ａ
−Ｓｉを用いていた装置において、アクティブマトリク
ス基板上に搭載することができず、ＬＣＤパネルに外付
けしていた部品が不要となり、製造コスト削減と狭額縁
化が可能となった。
いポリシリコン（以下、ｐ−Ｓｉと称する）を半導体材
料に用いたアクティブマトリクス基板が実用化されるに
至っている。半導体材料としてｐ−Ｓｉを採用すること
により、画素部のみならず、画像を表示するための駆動
回路の一部を画素部と共にアクティブマトリクス基板上
に形成することができるようになった。これにより、ａ
−Ｓｉを用いていた装置において、アクティブマトリク
ス基板上に搭載することができず、ＬＣＤパネルに外付
けしていた部品が不要となり、製造コスト削減と狭額縁
化が可能となった。
【０００５】しかしながら、現在実用化されているｐ−
Ｓｉを半導体材料としたアクティブマトリクス基板で
は、ｐ−Ｓｉの移動度が十分に高くないため、搭載する
ことのできる駆動回路が限られている。このため、搭載
可能でない回路は依然としてＬＣＤパネルに外付けされ
ている。
Ｓｉを半導体材料としたアクティブマトリクス基板で
は、ｐ−Ｓｉの移動度が十分に高くないため、搭載する
ことのできる駆動回路が限られている。このため、搭載
可能でない回路は依然としてＬＣＤパネルに外付けされ
ている。
【０００６】より多くの駆動回路をアクティブマトリク
ス基板上に作り込むことができれば、さらなるコスト削
減と高機能化が可能となる。しかし、そのためには半導
体材料としてのｐ−Ｓｉの移動度をさらに高くする必要
がある。ここで、ｐ−Ｓｉの移動度を向上させるために
は、ｐ−Ｓｉの結晶粒の大粒径化と、結晶性の向上が不
可欠である。
ス基板上に作り込むことができれば、さらなるコスト削
減と高機能化が可能となる。しかし、そのためには半導
体材料としてのｐ−Ｓｉの移動度をさらに高くする必要
がある。ここで、ｐ−Ｓｉの移動度を向上させるために
は、ｐ−Ｓｉの結晶粒の大粒径化と、結晶性の向上が不
可欠である。
【０００７】
【発明が解決しようとする課題】大粒径のｐ−Ｓｉを得
る方法の一つに、ＳＬＳ（Sequential Lateral Solidif
ication）法がある（J.S.lm et al.、App.Phys.Lett,70.
3434(1997)）。
る方法の一つに、ＳＬＳ（Sequential Lateral Solidif
ication）法がある（J.S.lm et al.、App.Phys.Lett,70.
3434(1997)）。
【０００８】ＳＬＳ法とは、ａ−Ｓｉ薄膜にレーザ照射
した際に生じる固液界面において、既に結晶化された固
体部分を結晶核として横方向（ラテラル）成長させるこ
とを繰り返して、大粒径ポリシリコンを得る結晶化方式
である。
した際に生じる固液界面において、既に結晶化された固
体部分を結晶核として横方向（ラテラル）成長させるこ
とを繰り返して、大粒径ポリシリコンを得る結晶化方式
である。
【０００９】ところが、ＳＬＳ法では、固液界面におけ
る固体部分を結晶核とすることが必要であるため、レー
ザ照射はａ−Ｓｉが完全溶融するのに十分なフルエンス
（エネルギ密度「mJ/cm2」）で行わなければならない。
る固体部分を結晶核とすることが必要であるため、レー
ザ照射はａ−Ｓｉが完全溶融するのに十分なフルエンス
（エネルギ密度「mJ/cm2」）で行わなければならない。
【００１０】フルエンスが不十分でａ−Ｓｉが完全溶融
しないと、溶けずに残った部分を核としてランダムに結
晶成長が生じるため、本来の横方向成長が妨げられ、大
粒径Ｐ−Ｓｉを得ることができなくなる。
しないと、溶けずに残った部分を核としてランダムに結
晶成長が生じるため、本来の横方向成長が妨げられ、大
粒径Ｐ−Ｓｉを得ることができなくなる。
【００１１】ところで、ａ−Ｓｉにレーザ照射を行って
ｐ−Ｓｉを得る際に、高フルエンスでのレーザ照射によ
ってシリコン膜が基板表面から消失してしまうアブレー
ションという現象がある。この現象は、ａ−Ｓｉ膜中の
水素がレーザ照射により爆発的に放出される際に、溶融
したシリコンが一緒に吹き飛ばされることが原因と解さ
れている。
ｐ−Ｓｉを得る際に、高フルエンスでのレーザ照射によ
ってシリコン膜が基板表面から消失してしまうアブレー
ションという現象がある。この現象は、ａ−Ｓｉ膜中の
水素がレーザ照射により爆発的に放出される際に、溶融
したシリコンが一緒に吹き飛ばされることが原因と解さ
れている。
【００１２】このようなアブレーションの生じた基板を
用いてＴＦＴを作製すると、アブレーションの生じた場
所に配置されたＴＦＴは動作しないので、そのパネルは
不良パネルとなってしまう。そのため、アブレーション
を避ける目的で、レーザ照射によりｐ−Ｓｉを得る工程
の前に、予めａ−Ｓｉ膜中の水素含有量を減少させる工
程、即ち脱水素工程を設けることが行われている。
用いてＴＦＴを作製すると、アブレーションの生じた場
所に配置されたＴＦＴは動作しないので、そのパネルは
不良パネルとなってしまう。そのため、アブレーション
を避ける目的で、レーザ照射によりｐ−Ｓｉを得る工程
の前に、予めａ−Ｓｉ膜中の水素含有量を減少させる工
程、即ち脱水素工程を設けることが行われている。
【００１３】既に、実用化されているエキシマレーザア
ニール（以下、ＥＬＡという）によるｐ−Ｓｉ膜形成技
術では、フルエンスの増加とともに結晶粒径が増加す
る。しかし、フルエンスが所定の閾値以上になると、微
結晶が発生して粒径が急激に小さくなることが知られて
いる。従って、脱水素工程は、微結晶が発生する閾値以
下のフルエンスであって、かつアブレーションが生じな
い範囲のものであれば十分であった。
ニール（以下、ＥＬＡという）によるｐ−Ｓｉ膜形成技
術では、フルエンスの増加とともに結晶粒径が増加す
る。しかし、フルエンスが所定の閾値以上になると、微
結晶が発生して粒径が急激に小さくなることが知られて
いる。従って、脱水素工程は、微結晶が発生する閾値以
下のフルエンスであって、かつアブレーションが生じな
い範囲のものであれば十分であった。
【００１４】ところが上述したＳＬＳ法では、ａ−Ｓｉ
膜を完全溶融させることが必要であり、これに必要なフ
ルエンスとは、既存のＥＬＡ技術では微結晶の発生する
ような高いフルエンスの範囲に含まれる。
膜を完全溶融させることが必要であり、これに必要なフ
ルエンスとは、既存のＥＬＡ技術では微結晶の発生する
ような高いフルエンスの範囲に含まれる。
【００１５】すなわち、ＳＬＳ法により結晶化しようと
する場合、照射すべきレーザのフルエンスの範囲は、ａ
−Ｓｉ膜が完全溶融するフルエンスを下限とし、アブレ
ーションが生じ始めるフルエンスを上限とする範囲とな
る。このため、従来の脱水素工程を経たａ−Ｓｉ膜に対
してＳＬＳ法で結晶化しようとすると、照射可能なフル
エンスの範囲が非常に狭くなる。よって、レーザのフル
エンスのばらつきやａ−Ｓｉ膜厚のばらつきまで考慮し
た上でａ−Ｓｉ膜をｐ−Ｓｉ膜に改質することは困難で
あった。
する場合、照射すべきレーザのフルエンスの範囲は、ａ
−Ｓｉ膜が完全溶融するフルエンスを下限とし、アブレ
ーションが生じ始めるフルエンスを上限とする範囲とな
る。このため、従来の脱水素工程を経たａ−Ｓｉ膜に対
してＳＬＳ法で結晶化しようとすると、照射可能なフル
エンスの範囲が非常に狭くなる。よって、レーザのフル
エンスのばらつきやａ−Ｓｉ膜厚のばらつきまで考慮し
た上でａ−Ｓｉ膜をｐ−Ｓｉ膜に改質することは困難で
あった。
【００１６】本発明は上記事情に鑑みてなされたもので
あり、高いフルエンスマージンをもってｐ−Ｓｉ膜の移
動度を十分に向上させることが可能な半導体薄膜の形成
方法を提供することを目的とする。
あり、高いフルエンスマージンをもってｐ−Ｓｉ膜の移
動度を十分に向上させることが可能な半導体薄膜の形成
方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の半導体薄膜の形
成方法は、基板上にアモルファスシリコン膜を形成する
工程と、前記アモルファスシリコン膜にレーザ光の照射
を行って第１のポリシリコン膜を得るとともに、膜中の
水素含有量を減じる第１のレーザ照射工程と、前記第１
のレーザ照射工程の後に、前記第１のポリシリコン膜の
少なくとも一部の領域に対して、前記第１のレーザ照射
工程で用いたレーザ光より高いエネルギ密度を有するレ
ーザ光を照射して第２のポリシリコン膜を得る第２のレ
ーザ照射工程とを備えることを特徴とする。
成方法は、基板上にアモルファスシリコン膜を形成する
工程と、前記アモルファスシリコン膜にレーザ光の照射
を行って第１のポリシリコン膜を得るとともに、膜中の
水素含有量を減じる第１のレーザ照射工程と、前記第１
のレーザ照射工程の後に、前記第１のポリシリコン膜の
少なくとも一部の領域に対して、前記第１のレーザ照射
工程で用いたレーザ光より高いエネルギ密度を有するレ
ーザ光を照射して第２のポリシリコン膜を得る第２のレ
ーザ照射工程とを備えることを特徴とする。
【００１８】ここで、前記第１のレーザ照射工程で用い
るレーザ光は、前記アモルファスシリコン膜を溶融する
際に、膜中に固体部分が残存する程度のエネルギ密度を
有し、前記第２のレーザ照射工程で用いるレーザ光は、
前記第１のポリシリコン膜を溶融する際に固体部分がほ
ぼ全て消失する程度のエネルギ密度を有するものを用い
ることができる。
るレーザ光は、前記アモルファスシリコン膜を溶融する
際に、膜中に固体部分が残存する程度のエネルギ密度を
有し、前記第２のレーザ照射工程で用いるレーザ光は、
前記第１のポリシリコン膜を溶融する際に固体部分がほ
ぼ全て消失する程度のエネルギ密度を有するものを用い
ることができる。
【００１９】前記基板上には、能動素子がマトリクス状
に配置され、この能動素子毎に画素電極が配置された画
素部と、この画素部の周辺に配置された周辺回路とが形
成されており、前記第２のレーザ照射工程でレーザ光が
照射される領域は、前記周辺回路が形成された領域であ
り、このレーザ光が照射されない領域は、前記画素部が
形成された領域であってもよい。
に配置され、この能動素子毎に画素電極が配置された画
素部と、この画素部の周辺に配置された周辺回路とが形
成されており、前記第２のレーザ照射工程でレーザ光が
照射される領域は、前記周辺回路が形成された領域であ
り、このレーザ光が照射されない領域は、前記画素部が
形成された領域であってもよい。
【００２０】前記第１及び第２のレーザ照射工程で用い
るレーザマスクは、レーザ光のスキャン方向に向かって
前方に配置され、第１のエネルギ密度が得られる第１の
領域と、この第１の領域の後方に配置され、前記第１の
エネルギ密度より高い第２のエネルギ密度が得られる第
２の領域とを有し、スキャン方向に沿って、前記レーザ
マスクにおける前記第１の領域により得られたレーザ光
で第１のレーザ照射工程を行い、続いて前記第２の領域
により得られたレーザ光で第２のレーザ照射工程を行う
こともできる。
るレーザマスクは、レーザ光のスキャン方向に向かって
前方に配置され、第１のエネルギ密度が得られる第１の
領域と、この第１の領域の後方に配置され、前記第１の
エネルギ密度より高い第２のエネルギ密度が得られる第
２の領域とを有し、スキャン方向に沿って、前記レーザ
マスクにおける前記第１の領域により得られたレーザ光
で第１のレーザ照射工程を行い、続いて前記第２の領域
により得られたレーザ光で第２のレーザ照射工程を行う
こともできる。
【００２１】前記レーザマスクは、矩形形状又はシェブ
ロン形状を有するものであってよい。
ロン形状を有するものであってよい。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２３】図１に、本発明の実施の形態による半導体
薄膜の形成方法を、従来のＥＬＡ法を用いた半導体薄膜
の形成方法、ＳＬＳ法を用いた半導体薄膜の形成方法と
対比して示す。
薄膜の形成方法を、従来のＥＬＡ法を用いた半導体薄膜
の形成方法、ＳＬＳ法を用いた半導体薄膜の形成方法と
対比して示す。
【００２４】先ず、共通のステップＳ１として、基板上
にａ−Ｓｉ薄膜を成膜する。次に、共通のステップＳ２
として、成膜されたａ−Ｓｉ薄膜に対して、一定の条件
でアニール処理等を用いて膜中に含まれる水素の含有量
を減じる脱水素工程を行う。
にａ−Ｓｉ薄膜を成膜する。次に、共通のステップＳ２
として、成膜されたａ−Ｓｉ薄膜に対して、一定の条件
でアニール処理等を用いて膜中に含まれる水素の含有量
を減じる脱水素工程を行う。
【００２５】従来は、このステップＳ２の後、ステップ
Ｓ３としてＥＬＡ法を用いた結晶化工程を行ってｐ−Ｓ
ｉ膜Ｉ １１を得るか、あるいはステップＳ４としてＳ
ＬＳ法を用いた結晶化工程を行ってｐ−Ｓｉ膜II １２
を得ていた。
Ｓ３としてＥＬＡ法を用いた結晶化工程を行ってｐ−Ｓ
ｉ膜Ｉ １１を得るか、あるいはステップＳ４としてＳ
ＬＳ法を用いた結晶化工程を行ってｐ−Ｓｉ膜II １２
を得ていた。
【００２６】これに対し、本実施の形態では、ステップ
Ｓ１によるａ−Ｓｉ膜の成膜を行い、ステップＳ２によ
る脱水素工程の後、ステップＳ１３としてＥＬＡ法を用
いてｐ−Ｓｉへ結晶化し、さらにステップＳ１４とし
て、得られたｐ−Ｓｉの少なくとも一部をＳＬＳ法によ
り結晶化し、ｐ−Ｓｉ膜III １３を得る。
Ｓ１によるａ−Ｓｉ膜の成膜を行い、ステップＳ２によ
る脱水素工程の後、ステップＳ１３としてＥＬＡ法を用
いてｐ−Ｓｉへ結晶化し、さらにステップＳ１４とし
て、得られたｐ−Ｓｉの少なくとも一部をＳＬＳ法によ
り結晶化し、ｐ−Ｓｉ膜III １３を得る。
【００２７】ここで、ステップＳ１３におけるＥＬＡ法
を用いた結晶化工程は、ステップＳ３における結晶化工
程と同等の条件で行うことができる。従って、ｐ−Ｓｉ
膜III １３は、ステップＳ３により得られたｐ−Ｓｉ
膜Ｉ １１に対してステップＳ１４の結晶化工程を行っ
て得たものに相当する。
を用いた結晶化工程は、ステップＳ３における結晶化工
程と同等の条件で行うことができる。従って、ｐ−Ｓｉ
膜III １３は、ステップＳ３により得られたｐ−Ｓｉ
膜Ｉ １１に対してステップＳ１４の結晶化工程を行っ
て得たものに相当する。
【００２８】図２に、ステップＳ３のＥＬＡ法による結
晶化工程において用いられるレーザ光のフルエンスに対
するｐ−Ｓｉ膜Ｉの粒径と、アブレーションの発生数と
を示す。この図２において、マージンＭ１として示した
フルエンスの範囲では、一定以上の粒径が得られると共
にアブレーションの発生が防止される。このマージンＭ
１は実用上十分な広さを有しており、この範囲内のフル
エンスのレーザ照射を行うことで、アブレーションを防
止しつつ所定の粒径のｐ−Ｓｉ膜Ｉを得ることができ
る。
晶化工程において用いられるレーザ光のフルエンスに対
するｐ−Ｓｉ膜Ｉの粒径と、アブレーションの発生数と
を示す。この図２において、マージンＭ１として示した
フルエンスの範囲では、一定以上の粒径が得られると共
にアブレーションの発生が防止される。このマージンＭ
１は実用上十分な広さを有しており、この範囲内のフル
エンスのレーザ照射を行うことで、アブレーションを防
止しつつ所定の粒径のｐ−Ｓｉ膜Ｉを得ることができ
る。
【００２９】図３に、ステップＳ４におけるＳＬＳ法に
よる結晶化工程においてｐ−Ｓｉ膜II １２を得た場合
の結晶成長の様子とアブレーション発生数とを、フルエ
ンスとの関係において示す。この図３を図２と比較して
分かるように、ＳＬＳ法による結晶化工程を、ＥＬＡ法
で採用されるフルエンス領域（ここでは、０．７〜１．
０ ａ．ｕ．）で実施すると、フルエンスが不足して結
晶がラテラル成長せず、大粒径のｐ−Ｓｉ膜を得ること
ができない。
よる結晶化工程においてｐ−Ｓｉ膜II １２を得た場合
の結晶成長の様子とアブレーション発生数とを、フルエ
ンスとの関係において示す。この図３を図２と比較して
分かるように、ＳＬＳ法による結晶化工程を、ＥＬＡ法
で採用されるフルエンス領域（ここでは、０．７〜１．
０ ａ．ｕ．）で実施すると、フルエンスが不足して結
晶がラテラル成長せず、大粒径のｐ−Ｓｉ膜を得ること
ができない。
【００３０】ＳＬＳ法では、ＥＬＡ法で微結晶が生じる
ような高いフルエンス領域を採用することによってラテ
ラル成長させ、大粒径ｐ−Ｓｉ膜を得ることが可能とな
る。
ような高いフルエンス領域を採用することによってラテ
ラル成長させ、大粒径ｐ−Ｓｉ膜を得ることが可能とな
る。
【００３１】ここで、ＥＬＡ法で用いられるフルエンス
の範囲とＳＬＳ法で用いられるフルエンスの範囲とが異
なる理由を説明する。ＥＬＡ法、ＳＬＳ法のどちらの結
晶化方法も、基本的にはレーザ照射によって生じるシリ
コン膜の溶融固化過程を用いており、固体のまま残った
部分を結晶核とし、そこから結晶成長させている。ＥＬ
Ａ法とＳＬＳ法の差異は、この結晶核にある。
の範囲とＳＬＳ法で用いられるフルエンスの範囲とが異
なる理由を説明する。ＥＬＡ法、ＳＬＳ法のどちらの結
晶化方法も、基本的にはレーザ照射によって生じるシリ
コン膜の溶融固化過程を用いており、固体のまま残った
部分を結晶核とし、そこから結晶成長させている。ＥＬ
Ａ法とＳＬＳ法の差異は、この結晶核にある。
【００３２】ＥＬＡ法では、レーザ照射によりシリコン
膜を完全に溶融させず、シリコン膜中あるいはシリコン
膜と下地膜との界面に固体部分が残るようなフルエンス
でレーザ照射する。これにより、溶融せずに残った固体
部分を結晶核として、主にシリコン膜と下地膜との間の
界面からシリコン膜表面へ向かって結晶成長する。レー
ザのフルエンスが過剰でシリコン膜が完全溶融し、シリ
コン膜中に固体部分が残らない場合には、過冷却現象に
よって結晶核がいたるところで発生し、微結晶が発生す
る。
膜を完全に溶融させず、シリコン膜中あるいはシリコン
膜と下地膜との界面に固体部分が残るようなフルエンス
でレーザ照射する。これにより、溶融せずに残った固体
部分を結晶核として、主にシリコン膜と下地膜との間の
界面からシリコン膜表面へ向かって結晶成長する。レー
ザのフルエンスが過剰でシリコン膜が完全溶融し、シリ
コン膜中に固体部分が残らない場合には、過冷却現象に
よって結晶核がいたるところで発生し、微結晶が発生す
る。
【００３３】これに対しＳＬＳ法では、シリコン膜を完
全溶融させ、シリコン膜中に結晶核を残存させない。そ
して、レーザ光を照射した領域と照射しない領域との境
界には、固体と液体の界面、すなわち固液界面が発生し
ている。ＳＬＳ法では、この固液界面の固体側の結晶を
核として液体側方向かって横方向（ラテラル）に結晶成
長させる。よってＳＬＳ法による結晶化において、レー
ザのフルエンスが不十分でシリコン膜が完全溶融しない
と、固体として残った部分を核として結晶成長し、上述
の固液界面からの横方向成長が妨げられ、粒界が入って
結晶粒の大粒径化が実現できない。
全溶融させ、シリコン膜中に結晶核を残存させない。そ
して、レーザ光を照射した領域と照射しない領域との境
界には、固体と液体の界面、すなわち固液界面が発生し
ている。ＳＬＳ法では、この固液界面の固体側の結晶を
核として液体側方向かって横方向（ラテラル）に結晶成
長させる。よってＳＬＳ法による結晶化において、レー
ザのフルエンスが不十分でシリコン膜が完全溶融しない
と、固体として残った部分を核として結晶成長し、上述
の固液界面からの横方向成長が妨げられ、粒界が入って
結晶粒の大粒径化が実現できない。
【００３４】このような結晶化の機構の違いにより、図
２、図３に示すごとくＥＬＡ法とＳＬＳ法とでは、採用
されるフルエンス領域が異なることになる。
２、図３に示すごとくＥＬＡ法とＳＬＳ法とでは、採用
されるフルエンス領域が異なることになる。
【００３５】ところが、図３から分かるように、ＳＬＳ
法による結晶化を良好に行うことができるフルエンス、
即ちシリコン膜が完全溶融するフルエンスでは、アブレ
ーションが発生するおそれがある。
法による結晶化を良好に行うことができるフルエンス、
即ちシリコン膜が完全溶融するフルエンスでは、アブレ
ーションが発生するおそれがある。
【００３６】上述のように、アブレーションが発生した
位置のＴＦＴは動作しないため、結晶化工程にてアブレ
ーションが発生すると不良パネルとなる。このような現
象を回避するべく、ＳＬＳ法による結晶化が可能であ
り、かつアブレーションが発生しないフルエンスの範囲
を求めると、図３においてマージンＭ２として示された
ように極めて狭くなる。このことは、上述したようにＬ
ＣＤパネルを製造する際に非常に困難な問題となる。
位置のＴＦＴは動作しないため、結晶化工程にてアブレ
ーションが発生すると不良パネルとなる。このような現
象を回避するべく、ＳＬＳ法による結晶化が可能であ
り、かつアブレーションが発生しないフルエンスの範囲
を求めると、図３においてマージンＭ２として示された
ように極めて狭くなる。このことは、上述したようにＬ
ＣＤパネルを製造する際に非常に困難な問題となる。
【００３７】図４に、本発明の実施の形態による製造方
法に従ってｐ−Ｓｉ膜III １３を得た場合の結晶成長
の様子とアブレーション発生数とを、ステップＳ１４と
してＳＬＳ法で結晶化したときに用いたフルエンスを横
軸として示す。尚、本実施の形態においてステップＳ１
３としてＥＬＡ法で結晶化したときに用いたフルエンス
は、図２にマージンＭ１として示された範囲内にある。
法に従ってｐ−Ｓｉ膜III １３を得た場合の結晶成長
の様子とアブレーション発生数とを、ステップＳ１４と
してＳＬＳ法で結晶化したときに用いたフルエンスを横
軸として示す。尚、本実施の形態においてステップＳ１
３としてＥＬＡ法で結晶化したときに用いたフルエンス
は、図２にマージンＭ１として示された範囲内にある。
【００３８】本実施の形態のステップＳ１４におけるＳ
ＬＳ法による結晶化工程を示す図４と、従来のステップ
Ｓ４におけるＳＬＳ法による結晶化工程を示す図３とを
比較すると、本実施の形態におけるステップＳ１４での
結晶化工程では、フルエンスに対するアブレーション発
生数が右側にシフトしている。
ＬＳ法による結晶化工程を示す図４と、従来のステップ
Ｓ４におけるＳＬＳ法による結晶化工程を示す図３とを
比較すると、本実施の形態におけるステップＳ１４での
結晶化工程では、フルエンスに対するアブレーション発
生数が右側にシフトしている。
【００３９】即ち、従来のステップＳ４におけるＳＬＳ
法による結晶化工程によりｐ−Ｓｉ膜II １２を得る際
にアブレーションが発生したような高いフルエンスを用
いて、本実施の形態におけるステップＳ１４のＳＬＳ法
による結晶化工程を行う場合にも、アブレーションの発
生を防止することができるフルエンス範囲が存在するこ
とになる。
法による結晶化工程によりｐ−Ｓｉ膜II １２を得る際
にアブレーションが発生したような高いフルエンスを用
いて、本実施の形態におけるステップＳ１４のＳＬＳ法
による結晶化工程を行う場合にも、アブレーションの発
生を防止することができるフルエンス範囲が存在するこ
とになる。
【００４０】このことは、ＳＬＳ法による結晶化を良好
に行うことができ、かつアブレーションが発生しないフ
ルエンスの範囲が、従来のステップＳ４における結晶化
工程よりも、本実施の形態のステップＳ１４における結
晶化工程の方が広いことを示している。本実施の形態に
より、ＳＬＳ法による結晶化工程でのフルエンスマージ
ンが広がった理由は、次のように考えることができる。
に行うことができ、かつアブレーションが発生しないフ
ルエンスの範囲が、従来のステップＳ４における結晶化
工程よりも、本実施の形態のステップＳ１４における結
晶化工程の方が広いことを示している。本実施の形態に
より、ＳＬＳ法による結晶化工程でのフルエンスマージ
ンが広がった理由は、次のように考えることができる。
【００４１】上述のようにアブレーションは、過剰なフ
ルエンスでレーザ照射した際に、シリコン膜中の水素が
爆発的に放出され、溶融したシリコンが一緒に吹き飛ば
される現象であると考えられている。従って、アブレー
ションを防止するためには、レーザ照射を行なう前のシ
リコン膜中の水素含有量を減少させることが効果的であ
る。
ルエンスでレーザ照射した際に、シリコン膜中の水素が
爆発的に放出され、溶融したシリコンが一緒に吹き飛ば
される現象であると考えられている。従って、アブレー
ションを防止するためには、レーザ照射を行なう前のシ
リコン膜中の水素含有量を減少させることが効果的であ
る。
【００４２】ところで、図１に示すように、従来のステ
ップＳ４におけるＳＬＳ法による結晶化工程でレーザ照
射前のシリコン膜は、ステップＳ２における脱水素工程
後のａ−Ｓｉ膜である。一方、本実施の形態におけるス
テップＳ１４のＳＬＳ法による結晶化工程でレーザ照射
前のシリコン膜は、ステップＳ１３においてＥＬＡ法に
よる結晶化工程を終えたｐ−Ｓｉ膜Ｉ １１である。こ
のことからら、ステップＳ１３における結晶化工程にお
いて、アブレーションが発生しないフルエンスでのレー
ザ照射であっても、水素がａ−Ｓｉ膜から放出され、得
られたｐ−Ｓｉ膜Ｉ １１の水素含有量は脱水素工程後
のａ−Ｓｉ膜の水素含有量よりも少なくなったと考えら
れる。
ップＳ４におけるＳＬＳ法による結晶化工程でレーザ照
射前のシリコン膜は、ステップＳ２における脱水素工程
後のａ−Ｓｉ膜である。一方、本実施の形態におけるス
テップＳ１４のＳＬＳ法による結晶化工程でレーザ照射
前のシリコン膜は、ステップＳ１３においてＥＬＡ法に
よる結晶化工程を終えたｐ−Ｓｉ膜Ｉ １１である。こ
のことからら、ステップＳ１３における結晶化工程にお
いて、アブレーションが発生しないフルエンスでのレー
ザ照射であっても、水素がａ−Ｓｉ膜から放出され、得
られたｐ−Ｓｉ膜Ｉ １１の水素含有量は脱水素工程後
のａ−Ｓｉ膜の水素含有量よりも少なくなったと考えら
れる。
【００４３】換言すれば、ｐ−Ｓｉ膜III １３を得る
ためのステップＳ１４におけるＳＬＳ法による結晶化工
程前のｐ−Ｓｉ膜Ｉ １１は、ｐ−Ｓｉ膜II １２を得
るための従来のステップＳ４におけるＳＬＳ法による結
晶化工程前のａ−Ｓｉ膜に比較して、水素含有量が少な
いことになる。このことは、ｐ−Ｓｉ膜III １３を得
る際に、ステップＳ１４におけるＳＬＳ法による結晶化
工程の前に、ステップＳ１３におけるＥＬＡ法による結
晶化工程を施すことによって、アブレーション対策が効
果的に行われたことを示している。
ためのステップＳ１４におけるＳＬＳ法による結晶化工
程前のｐ−Ｓｉ膜Ｉ １１は、ｐ−Ｓｉ膜II １２を得
るための従来のステップＳ４におけるＳＬＳ法による結
晶化工程前のａ−Ｓｉ膜に比較して、水素含有量が少な
いことになる。このことは、ｐ−Ｓｉ膜III １３を得
る際に、ステップＳ１４におけるＳＬＳ法による結晶化
工程の前に、ステップＳ１３におけるＥＬＡ法による結
晶化工程を施すことによって、アブレーション対策が効
果的に行われたことを示している。
【００４４】ところで、ステップＳ１３における結晶化
工程は、ａ−Ｓｉ膜の全体に対して行い、ｐ−Ｓｉ膜Ｉ
１１を得る。これに対し、ステップＳ１４における結
晶化工程は、ｐ−Ｓｉ膜Ｉ １１に対して全面にＳＬＳ
法によるレーザ照射行ってもよく、あるいは必要に応じ
て所望の領域に対してのみ選択的に行ってもよい。
工程は、ａ−Ｓｉ膜の全体に対して行い、ｐ−Ｓｉ膜Ｉ
１１を得る。これに対し、ステップＳ１４における結
晶化工程は、ｐ−Ｓｉ膜Ｉ １１に対して全面にＳＬＳ
法によるレーザ照射行ってもよく、あるいは必要に応じ
て所望の領域に対してのみ選択的に行ってもよい。
【００４５】例えば、画像表示装置用アクティブマトリ
クス基板の製造プロセスにおける半導体薄膜の形成に本
実施の形態を適用する場合には、ステップＳ１４におけ
るＳＬＳ法による結晶化工程は、画素部周辺に配置され
たドライバ回路に対して行うことが望ましい。即ち、よ
り高性能のトランジスタを要求されるドライバ回路のみ
をステップＳ１４におけるＳＬＳ法による結晶化工程で
結晶化し、比較的高性能のトランジスタが要求されない
画素部では、ステップＳ１３におけるＥＬＡ法による結
晶化工程を行った後、ステップＳ１４による結晶化工程
を行わない。このようにすることで、それぞれに必要な
トランジスタの性能を得ると共に、製造時間及びコスト
を低減することができる。
クス基板の製造プロセスにおける半導体薄膜の形成に本
実施の形態を適用する場合には、ステップＳ１４におけ
るＳＬＳ法による結晶化工程は、画素部周辺に配置され
たドライバ回路に対して行うことが望ましい。即ち、よ
り高性能のトランジスタを要求されるドライバ回路のみ
をステップＳ１４におけるＳＬＳ法による結晶化工程で
結晶化し、比較的高性能のトランジスタが要求されない
画素部では、ステップＳ１３におけるＥＬＡ法による結
晶化工程を行った後、ステップＳ１４による結晶化工程
を行わない。このようにすることで、それぞれに必要な
トランジスタの性能を得ると共に、製造時間及びコスト
を低減することができる。
【００４６】上述のように本実施の形態によれば、特別
の工程を付加することなく簡易な構成で、十分かつ効率
的に膜中の水素含有量を低減することによって、実用上
十分なフルエンスマージンを持って所望の性能を実現す
るための結晶化工程を行うことができる。
の工程を付加することなく簡易な構成で、十分かつ効率
的に膜中の水素含有量を低減することによって、実用上
十分なフルエンスマージンを持って所望の性能を実現す
るための結晶化工程を行うことができる。
【００４７】上述した実施の形態は一例であって、本発
明を限定するものではない。例えば、上記実施の形態で
はステップＳ１３におけるＥＬＡ法による結晶化工程
と、この後のステップＳ１４におけるＳＬＳ法による結
晶化工程とを別工程で行っている。
明を限定するものではない。例えば、上記実施の形態で
はステップＳ１３におけるＥＬＡ法による結晶化工程
と、この後のステップＳ１４におけるＳＬＳ法による結
晶化工程とを別工程で行っている。
【００４８】この場合には、図５（ａ）に示されたよう
に、ビーム断面プロファイルＰ１が均一なレーザマスク
が用いられる。ここで、膜上にビームを投影したときの
形状は、マスクＭ１のように矩形形状であってもよく、
あるいはマスクＭ２のように、スキャン方向Ｘに突起が
向かうように配置されたシェブロン形状であってもよ
い。
に、ビーム断面プロファイルＰ１が均一なレーザマスク
が用いられる。ここで、膜上にビームを投影したときの
形状は、マスクＭ１のように矩形形状であってもよく、
あるいはマスクＭ２のように、スキャン方向Ｘに突起が
向かうように配置されたシェブロン形状であってもよ
い。
【００４９】このようなマスクを用いることで、照射全
域を均一なフルエンスでレーザ照射することになる。こ
の場合には、上記実施の形態の如く、ステップＳ１３に
おけるフルエンスが低いＥＬＡ法による結晶化工程と、
ステップＳ１４におけるフルエンスが高いＳＬＳ法によ
る結晶化工程とを別の工程で行う必要がある。
域を均一なフルエンスでレーザ照射することになる。こ
の場合には、上記実施の形態の如く、ステップＳ１３に
おけるフルエンスが低いＥＬＡ法による結晶化工程と、
ステップＳ１４におけるフルエンスが高いＳＬＳ法によ
る結晶化工程とを別の工程で行う必要がある。
【００５０】しかし、レーザ照射の際に用いるレーザマ
スクを工夫することにより、同一工程でスキャン方向に
沿って異なるフルエンスによりエネルギ照射を行い、脱
水素及びｐ−Ｓｉ膜への改質を効率良く行うことが可能
である。
スクを工夫することにより、同一工程でスキャン方向に
沿って異なるフルエンスによりエネルギ照射を行い、脱
水素及びｐ−Ｓｉ膜への改質を効率良く行うことが可能
である。
【００５１】例えば、図５（ｂ）に示されたように、ビ
ーム断面プロファイルに段階があるレーザマスクを用い
る。ビーム断面プロファイルＰ２は、フルエンスが低い
プロファイルＰ２ａと、フルエンスが高いプロファイル
Ｐ２ｂとが不連続で存在する。あるいは、ビーム断面プ
ロファイルＰ３のように、フルエンスが低いプロファイ
ルＰ３ａと、フルエンスが高いプロファイルＰ３ｂとが
連続的に配置されていてもよい。
ーム断面プロファイルに段階があるレーザマスクを用い
る。ビーム断面プロファイルＰ２は、フルエンスが低い
プロファイルＰ２ａと、フルエンスが高いプロファイル
Ｐ２ｂとが不連続で存在する。あるいは、ビーム断面プ
ロファイルＰ３のように、フルエンスが低いプロファイ
ルＰ３ａと、フルエンスが高いプロファイルＰ３ｂとが
連続的に配置されていてもよい。
【００５２】この場合の膜上にビームを投影したときの
形状は、マスクＭ３のように低フルエンス領域Ｒ１と高
フルエンス領域Ｒ２とがスキャン方向Ｘに向かって順に
配置された矩形形状であってもよい。あるいはマスクＭ
４のように、スキャン方向Ｘに突起が向かうように配置
され、やはり低フルエンス領域Ｒ１と高フルエンス領域
Ｒ２とがスキャン方向に向かって順に配置されたシェブ
ロン形状であってもよい。
形状は、マスクＭ３のように低フルエンス領域Ｒ１と高
フルエンス領域Ｒ２とがスキャン方向Ｘに向かって順に
配置された矩形形状であってもよい。あるいはマスクＭ
４のように、スキャン方向Ｘに突起が向かうように配置
され、やはり低フルエンス領域Ｒ１と高フルエンス領域
Ｒ２とがスキャン方向に向かって順に配置されたシェブ
ロン形状であってもよい。
【００５３】このようなレーザマスクを用いることで、
レーザ光を膜上にＸ方向にスキャンした場合、先行して
膜上を照射する領域よりも、後続して膜上を照射する領
域の方がフルエンスが高くなる。
レーザ光を膜上にＸ方向にスキャンした場合、先行して
膜上を照射する領域よりも、後続して膜上を照射する領
域の方がフルエンスが高くなる。
【００５４】そこで、上記実施の形態におけるステップ
Ｓ１３のように、ＥＬＡ法により低フルエンスでａ−Ｓ
ｉ膜上を先行して照射することにより、膜中の水素含有
量を低減してｐ−Ｓｉ膜に改質しておく。引き続いてス
キャン方向に沿って、ステップＳ１４による膜を完全溶
融させる高いフルエンスでレーザを照射し、ＳＬＳ法に
よる結晶化を行なうこととする。これにより、上記ステ
ップＳ１３及びＳ１４を同一工程で連続して行うことが
可能となり、より効率的に膜中の水素含有量を低減し、
十分なフルエンスマージンを持ってＳＬＳ法による結晶
化を実現することができる。
Ｓ１３のように、ＥＬＡ法により低フルエンスでａ−Ｓ
ｉ膜上を先行して照射することにより、膜中の水素含有
量を低減してｐ−Ｓｉ膜に改質しておく。引き続いてス
キャン方向に沿って、ステップＳ１４による膜を完全溶
融させる高いフルエンスでレーザを照射し、ＳＬＳ法に
よる結晶化を行なうこととする。これにより、上記ステ
ップＳ１３及びＳ１４を同一工程で連続して行うことが
可能となり、より効率的に膜中の水素含有量を低減し、
十分なフルエンスマージンを持ってＳＬＳ法による結晶
化を実現することができる。
【００５５】ここで、低フルエンス領域と高フルエンス
領域とを有するレーザマスクは、例えば光源から出力さ
れたレーザ光における断面内の光強度の設定を行うホモ
ジナイザの設定により実現してもよく、あるいはマスク
内にレーザ光の透過率が異なるフィルタに相当する手段
を設けることで実現してもよい。
領域とを有するレーザマスクは、例えば光源から出力さ
れたレーザ光における断面内の光強度の設定を行うホモ
ジナイザの設定により実現してもよく、あるいはマスク
内にレーザ光の透過率が異なるフィルタに相当する手段
を設けることで実現してもよい。
【００５６】また、上記実施の形態では、第１のレーザ
照射工程として、ＥＬＡ法による結晶化工程を、第２の
レーザ照射工程としてＳＬＳ法による結晶化工程をそれ
ぞれあげているが、本発明はこれに限定されるものでは
なく、両者のエネルギ密度が所定の関係にある他の結晶
化技術をそれぞれ用いてもよい。
照射工程として、ＥＬＡ法による結晶化工程を、第２の
レーザ照射工程としてＳＬＳ法による結晶化工程をそれ
ぞれあげているが、本発明はこれに限定されるものでは
なく、両者のエネルギ密度が所定の関係にある他の結晶
化技術をそれぞれ用いてもよい。
【００５７】
【発明の効果】以上説明したように本発明によれば、基
板上にａ−Ｓｉ膜を形成した後、レーザ照射を行って第
１のポリシリコン膜を得るとともに膜中の水素含有量を
減少させておき、さらにより高いエネルギ密度で少なく
とも一部の領域にレーザ照射を行って第２のポリシリコ
ン膜を得ることにより、アブレーションを防止しつつ高
いエネルギ密度でエネルギ照射を行うことが可能とな
り、エネルギ密度の設定マージンを拡大することができ
る。
板上にａ−Ｓｉ膜を形成した後、レーザ照射を行って第
１のポリシリコン膜を得るとともに膜中の水素含有量を
減少させておき、さらにより高いエネルギ密度で少なく
とも一部の領域にレーザ照射を行って第２のポリシリコ
ン膜を得ることにより、アブレーションを防止しつつ高
いエネルギ密度でエネルギ照射を行うことが可能とな
り、エネルギ密度の設定マージンを拡大することができ
る。
【図１】本発明の実施の形態による半導体薄膜の形成方
法と従来の形成方法とを対比する流れ図。
法と従来の形成方法とを対比する流れ図。
【図２】通常のＥＬＡ法による結晶化におけるアブレー
ション、粒径、フルエンスの関係を示すグラフ。
ション、粒径、フルエンスの関係を示すグラフ。
【図３】従来のＳＬＳ法による結晶化におけるアブレー
ション、結晶成長、フルエンスの関係を示すグラフ。
ション、結晶成長、フルエンスの関係を示すグラフ。
【図４】本発明の実施の形態による半導体薄膜の形成方
法により得られる結晶化におけるアブレーション、結晶
成長、フルエンスの関係を示すグラフ。
法により得られる結晶化におけるアブレーション、結晶
成長、フルエンスの関係を示すグラフ。
【図５】同実施の形態におけるＳＬＳ法による結晶化に
おいて照射するレーザ光の投影形状、及び断面プロファ
イルを示す説明図。
おいて照射するレーザ光の投影形状、及び断面プロファ
イルを示す説明図。
１１ ｐ−Ｓｉ膜Ｉ １２ ｐ−Ｓｉ膜II １３ ｐ−Ｓｉ膜III Ｐ１〜Ｐ３ ビーム断面プロファイル Ｍ１〜Ｍ４ レーザマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤 村 尚 埼玉県深谷市幡羅町１−９−２ 株式会社 東芝深谷工場内 Ｆターム(参考） 5F052 AA02 BA12 CA07 CA10 DA02 EA15 FA19 JA01 5F110 AA30 BB02 GG02 GG13 GG16 NN78 PP03 PP05 PP06 PP29 PP35
Claims (5)
- 【請求項１】基板上に半導体薄膜を形成する半導体薄膜
の形成方法において、 前記基板上にアモルファスシリコン膜を形成する工程
と、 前記アモルファスシリコン膜にレーザ光の照射を行って
第１のポリシリコン膜を得るとともに、膜中の水素含有
量を減じる第１のレーザ照射工程と、 前記第１のレーザ照射工程の後に、前記第１のポリシリ
コン膜の少なくとも一部の領域に対して、前記第１のレ
ーザ照射工程で用いたレーザ光より高いエネルギ密度を
有するレーザ光を照射して第２のポリシリコン膜を得る
第２のレーザ照射工程と、 を備えることを特徴とする半導体薄膜の形成方法。 - 【請求項２】前記第１のレーザ照射工程で用いるレーザ
光は、前記アモルファスシリコン膜を溶融する際に、膜
中に固体部分が残存する程度のエネルギ密度を有し、 前記第２のレーザ照射工程で用いるレーザ光は、前記第
１のポリシリコン膜を溶融する際に固体部分がほぼ全て
消失する程度のエネルギ密度を有することを特徴とする
請求項１記載の半導体薄膜の形成方法。 - 【請求項３】前記基板上には、能動素子がマトリクス状
に配置され、この能動素子毎に画素電極が配置された画
素部と、この画素部の周辺に配置された周辺回路とが形
成されており、 前記第２のレーザ照射工程でレーザ光が照射される領域
は、前記周辺回路が形成された領域であり、このレーザ
光が照射されない領域は、前記画素部が形成された領域
であることを特徴とする請求項１又は２記載の半導体薄
膜の形成方法。 - 【請求項４】前記第１及び第２のレーザ照射工程で用い
るレーザマスクは、 レーザ光のスキャン方向に向かって前方に配置され、第
１のエネルギ密度が得られる第１の領域と、この第１の
領域の後方に配置され、前記第１のエネルギ密度より高
い第２のエネルギ密度が得られる第２の領域とを有し、 スキャン方向に沿って、前記レーザマスクにおける前記
第１の領域により得られたレーザ光で第１のレーザ照射
工程を行い、続いて前記第２の領域により得られたレー
ザ光で第２のレーザ照射工程を行うことを特徴とする請
求項１乃至３のいずれかに記載の半導体薄膜の形成方
法。 - 【請求項５】前記レーザマスクは、矩形形状又はシェブ
ロン形状を有することを特徴とする請求項４記載の半導
体薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095364A JP2002299233A (ja) | 2001-03-29 | 2001-03-29 | 半導体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095364A JP2002299233A (ja) | 2001-03-29 | 2001-03-29 | 半導体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299233A true JP2002299233A (ja) | 2002-10-11 |
Family
ID=18949425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095364A Pending JP2002299233A (ja) | 2001-03-29 | 2001-03-29 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299233A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1313875C (zh) * | 2003-11-17 | 2007-05-02 | 三星Sdi株式会社 | 平板显示器及其制造方法 |
| KR101151312B1 (ko) * | 2003-10-24 | 2012-06-08 | 가부시키가이샤 재팬 디스프레이 이스트 | 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163109A (ja) * | 1998-01-12 | 1998-06-19 | Sony Corp | 光ビームアニーリング法 |
| JPH1164883A (ja) * | 1997-08-12 | 1999-03-05 | Toshiba Corp | 多結晶半導体薄膜の製造方法および製造装置 |
| JP2001077022A (ja) * | 1999-09-02 | 2001-03-23 | Sumitomo Heavy Ind Ltd | レーザを用いた結晶化膜の作製方法及びレーザ結晶化装置 |
-
2001
- 2001-03-29 JP JP2001095364A patent/JP2002299233A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1164883A (ja) * | 1997-08-12 | 1999-03-05 | Toshiba Corp | 多結晶半導体薄膜の製造方法および製造装置 |
| JPH10163109A (ja) * | 1998-01-12 | 1998-06-19 | Sony Corp | 光ビームアニーリング法 |
| JP2001077022A (ja) * | 1999-09-02 | 2001-03-23 | Sumitomo Heavy Ind Ltd | レーザを用いた結晶化膜の作製方法及びレーザ結晶化装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101151312B1 (ko) * | 2003-10-24 | 2012-06-08 | 가부시키가이샤 재팬 디스프레이 이스트 | 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 |
| CN1313875C (zh) * | 2003-11-17 | 2007-05-02 | 三星Sdi株式会社 | 平板显示器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105392B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7615384B2 (en) | Semiconductor display device and method of manufacturing the same | |
| KR100515279B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US20060292761A1 (en) | Method for fabricating semiconductor device | |
| US7553715B2 (en) | Crystallization method and apparatus thereof | |
| JP2677167B2 (ja) | 駆動回路内蔵型液晶表示装置の製造方法 | |
| US7078275B2 (en) | Semiconductor device and manufacturing method for same | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| JP4059095B2 (ja) | 相補型薄膜トランジスタ回路、電気光学装置、電子機器 | |
| JP4115153B2 (ja) | 半導体装置の製造方法 | |
| US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
| JP2003051447A (ja) | 結晶シリコン膜の横成長を制御するパルス幅方法 | |
| JP2006332323A (ja) | 画像表示装置とその製造方法 | |
| US20040087064A1 (en) | Method of forming polysilicon thin film transistor | |
| JP2002299233A (ja) | 半導体薄膜の形成方法 | |
| JP2001051301A (ja) | 液晶表示パネルの製造方法 | |
| JPH09213965A (ja) | 半導体装置の製造方法 | |
| JP2006049862A (ja) | 液晶表示装置の入出力保護に好適なトランジスタ構造および回路 | |
| JP2006049647A (ja) | アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法 | |
| JP2003017702A (ja) | 平面表示装置とその製造方法 | |
| JP4526773B2 (ja) | 半導体装置の作製方法 | |
| US20050233224A1 (en) | Method of improving polysilicon film crystallinity | |
| JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
| US20030178682A1 (en) | Semiconductor device and method of manufacturing the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20070427 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080228 |
|
| A977 | Report on retrieval |
Effective date: 20110525 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |