KR101151312B1 - 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 - Google Patents

반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 Download PDF

Info

Publication number
KR101151312B1
KR101151312B1 KR1020040055369A KR20040055369A KR101151312B1 KR 101151312 B1 KR101151312 B1 KR 101151312B1 KR 1020040055369 A KR1020040055369 A KR 1020040055369A KR 20040055369 A KR20040055369 A KR 20040055369A KR 101151312 B1 KR101151312 B1 KR 101151312B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
transmittance
distribution
region
Prior art date
Application number
KR1020040055369A
Other languages
English (en)
Other versions
KR20050039521A (ko
Inventor
카즈오 타케다
타케시 사토
마사카즈 사이토
준 고토
Original Assignee
가부시키가이샤 재팬 디스프레이 이스트
파나소닉 액정 디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 이스트, 파나소닉 액정 디스플레이 주식회사 filed Critical 가부시키가이샤 재팬 디스프레이 이스트
Publication of KR20050039521A publication Critical patent/KR20050039521A/ko
Application granted granted Critical
Publication of KR101151312B1 publication Critical patent/KR101151312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법 및 이 반도체박막으로 형성한 박막트랜지스터 및 이 박막트랜지스터를 이용해 구성한 회로를 가지는 화상표시장치에 관한 것으로서, 레이저어닐장치의 광학계에 비정질실리콘반도체박막을 성막한 기판의 주사방향에 있어서의 조사광강도분포를 고에너지의 광강도측의 미결정 한계치이상의 에너지영역과 표층만 용해하는 에너지영역을 가지는 분포로서 제어하는 투과율분포필터를 설치하여 통상의 라인 빔을 이용하는 엑시머레이저어닐법 또는 위상시프트 스트라이프마스크법 또는 SLS법에 적용하는 것에 의해 각각의 방법으로 구해지는 다결정의 표면돌기의 높이를 저감하여 다결정반도체를 레이저어닐법에 의해 형성하는 방법에 있어서 다결정반도체막의 표면거칠기를 저감하는 기술을 제공한다.

Description

반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법 및 이 반도체박막으로 형성한 박막트랜지스터 및 이 박막트랜지스터를 이용해 구성한 회로를 가지는 화상표시장치{A reform method of semiconductor thin film, a reformed semiconductor thin film and a test method thereof, a thin film transistor made of the semiconductor film and image displayer having a circuit using the semiconductor thin film}
도 1은 본 발명의 반도체제조방법을 실현하는 레이저어닐장치의 광학계의 일례를 설명하는 모식도이다.
도 2는 도 1에 있어서의 투과율분포필터의 표면의 구성예를 설명하는 모식적도이다
도 3은 도 1의 투과율분포필터의 설치에 의해 구해진 단축방향의 광강도분포의 설명도이다.
도 4는 투과율분포필터를 이용하지 않고 여러차례의 주사로 레이저광의 조사 에너지밀도를 바꾸었을 경우의 실리콘반도체결정의 암시야광학 현미경사진이다.
도 5는 본 발명의 반도체제조방법을 실현하는 레이저어닐장치의 광학계의 다른 예를 설명하는 모식도이다.
도 6은 도 5에 있어서의 투과율분포필터의 표면의 구성예를 설명하는 모식적 도이다.
도 7은 본 발명의 반도체제조방법을 실현하는 레이저어닐장치의 광학계의 또다른 예를 설명하는 모식도이다.
도 8은 위상쉬프트 스트라이프마스크를 이용해 실리콘반도체박막의 결정화를 실시하는 방법의 설명도이다.
도 9는 투과율분포필터와 위상쉬프트 스트라이프마스크의 패턴과 기판 주사 방향의 설명도이다.
도 10은 투과율분포필터를 위상쉬프트 스트라이프마스크를 이용했을 경우의 실리콘반도체박막의 결정화의 설명도이다.
도 11은 투과율분포필터를 위상쉬프트 스트라이프마스크법으로 적용했을 경우와 적용하지 않는 경우의 실리콘반도체 결정의 주사형(走査型)전자현미경(SEM)으로 관찰한 사진이다.
도 12는 투과율분포필터를 위상쉬프트 스트라이프마스크법으로 적용한 경우의 돌기의 높이와 투과율분포필터에 있어서의 투과율차의 관계의 설명도이다.
도 13은 투과율분포제어필터를 SLS법으로 적용한 레이저어닐장치의 광학계를 설명하는 모식도이다.
도 14는 SLS법의 레이저어닐장치에 적용하는 투과율분포제어필터의 일례의 설명도이다.
도 15는 SLS법으로 투과율분포필터를 이용해 구해지는 실리콘반도체박막의 결정화의 설명도이다.
도 16은 입경평가장치에 표면거칠기 평가기능을 추가한 본 발명의 입경평가방법을 실현하는 입경평가장치의 광학계의 모식도이다.
도 17은 도 16에 나타낸 입경평가장치를 이용해 측정한 표면거칠기양과 원자간력현미경(atom force microscope )으로 평가한 표면거칠기와의 상호관계의 설명도이다.
도 18은 도 16에 나타낸 입경평가장치를 이용해 평가가능하게 한 입경에 관한 양과 표면거칠기에 관한 양의 2차원 분포에 의한 다결정실리콘반도체박막의 측정결과의 일례의 설명도이다.
도 19는 본 발명의 실시예 3에 있어서의 투과율분포필터를 사용하지 않고 3㎛픽셀의 위상쉬프트 스트라이프 패턴을 이용해 형성한 다결정실리콘반도체박막의 광회절(光回折)패턴를 설명하는 사진이다.
도 20은 본 발명의 실시예 3과 실시예 4로 형성된 다결정실리콘반도체박막의 회절패턴상의 회절스포트의 위치와 돌기간격 관계의 설명도이다.
도 21은 본 발명의 제조방법으로 형성한 다결정실리콘박막을 이용한 박막트랜지스터를 포함한 표시장치로서의 액티브?매트릭스형의 액정표시장치의 주요부 구성예를 설명하는 단면도이다.
도 22는 레이저광조사 에너지밀도의 시간 변화의 설명도이다.
도 23은 도 22의 시간변화를 복수의 주사로 실시하는 경우에 일어나는 부작용의 설명도이다.
도 24는 위상쉬프트 스트라이프마스크법에 있어서 엑시머레이저광강도를 변 화시켜 형성한 다결정실리콘막의 광회절패턴과 시트저항의 관계를 나타내는 도이다.
도 25는 위상쉬프트 스트라이프마스크법에 있어서 형성된 다결정박막표면의 돌기배열 위치가 변화하는 주기와 어닐주사의 피치의 관계를 나타내는 도이다.
<주요부위를 나타내는 도면부호의 설명>
1 : 실리콘반도체박막을 성막한 기판(시료 기판)
1A : 기판상에 성막된 실리콘반도체막
2 : 결정화용 레이저광원
3 : 감쇠기(attenuator)
4 : 장축(長軸)호모게나이저(homogenizer)
5 : 단축(短軸) 호모게나이저(homogenizer)
5A : 단축 호모게나이저의 전단(前段)의 구면렌즈배치(cylindrical lens array)
5B : 단축 호모게나이저의 후단(後段)의 구면렌즈배치
6 : 투과율분포필터 7 : 밀러
8 : 구면렌즈(cylindrical lens) 9 : 레이저광
10 : 구면렌즈(cylindrical lens)
11 : 12의 영역보다 투과율이 상대적으로 낮은 영역
12 : 11의 영역보다 투과율이 상대적으로 높은 영역
13 : 단축 호모게나이저의 구면렌즈배치 각 소자에 대응하는 광투과영역
14 : 15의 영역보다 투과율이 상대적으로 낮은 영역
15 : 14의 영역보다 투과율이 상대적으로 높은 영역
16 : 투과율분포필터 23 : 밀러
25 : 호모게나이저(homoniger) 26 : 마스크
27 : 이미징렌즈(imaging lens) 28 : 밀러
29 : 렌즈 30 : 이동스테이지
31 : 투과율분포필터
32 : 33의 영역보다 투과율이 상대적으로 높은 영역
33 : 32의 영역보다 투과율이 상대적으로 낮은 영역
41 : 위상쉬프트 스트라이프마스크
50 : 투과율분포필터 60 : 검사용 레이저광원
61 : 입사광강도 모니터용광검출기(1 계통)
62 : 하프미러(Half-mirror, 6 계통)
63 : 기판으로부터의 반사광의 강도 모니터용광검출기(6 계통)
64 : 기판으로부터의 투과광의 강도 모니터용광검출기(6 계통)
65 : 개구(開口,aperture)
66 : 기판으로부터의 산란광강도의 각도분포용 어레이검출기(6 계통)
501 : 유리 기판 502 : 언더코트층
503 : 다결정실리콘막 504a : 다결정실리콘의 소스층
504b : 다결정실리콘 드레인층 505 : 게이트산화막
507 : 층간절연막 506 : 게이트전극
508 : 소스/드레인 전극 509 : 보호막
510 : 칼라필터 511 : 화소전극
512 : 액정 513 : 대향전극
514 : 대향유리기판
본 발명은, 비정질반도체박막을 다결정반도체박막에 개질(改質)하기 위한 반도체박막의 개질방법 및 개질한 반도체박막의 평가방법, 그 반도체박막으로 형성한 박막트랜지스터 및 이 박막트랜지스터를 이용해 구성한 회로를 가지는 플랫 패널형의 화상표시장치를 포함한 반도체장치에 매우 적합한 것이다.
예를 들면, 액정표시장치 등의 플랫 패널형의 화상표시장치는 유리가 적합한절연기판(이하, 단지 기판이라고도 칭한다) 상에 성막한 반도체박막에 만든 화소회로나 구동회로를 가진다. 화소회로나 구동회로를 구성하는 구동소자로서는 박막트랜지스터(Thin Film Transistor:TFT)가 많이 이용된다. 이 박막트랜지스터의 활성층으로서 최근에는 비정질반도체박막(전형적으로는 아모르펄스 실리콘반도체박막, 혹은 a-Si막이라고도 칭한다)에 대신해 다결정반도체박막(동일하게 전형적으로는 폴리실리콘반도체박막, 혹은 poly-Si막이라고도 칭한다)을 이용하는 것으로 고정밀로 고화질의 화상 표시를 얻을 수 있다.
박막트랜지스터의 활성층으로서 이용하는 반도체박막을 실리콘반도체박막을 예로하여 설명한다. 이 활성층으로서의 반도체박막을 다결정실리콘반도체박막으로 하는 것이 비정질실리콘반도체박막을 이용하는 것 보다 뛰어난 특성을 얻을 수 있다. 그 이유는, 다결정실리콘반도체박막은 비정질실리콘반도체박막과 비교해 캐리어(n채널에서는 전자, p채널에서는 정공(正孔))의 이동도가 높은 것을 들 수가 있어 그 결과, 셀 사이즈(화소 사이즈)를 작게 할 수 있는 것에 의한 고정밀화가 가능해진다. 더구나 통상의 폴리실리콘반도체박막으로 형성한 박막트랜지스터의 형성으로는 1000℃ 이상의 고온프로세스가 필요하지만 레이저광에 의한 실리콘층만의 어닐에 의해 반도체박막을 지지하는 기판이 고온이 되지 않는 저온 폴리실리콘반도체박막 형성기술에서는 염가의 유리기판의 사용이 가능한 저온프로세스에 있어서 이동도가 높은 박막트랜지스터 TFT의 형성이 가능해진다.
통상, 다결정실리콘반도체박막의 결정의 입경이 클수록 이동도가 높기 때문에 대입경(大粒徑)의 다결정실리콘반도체박막을 형성하는 방법으로서 다양한 기술이 제안되어 왔다. 일반적으로는「특허문헌 1」에 나타나는 바와 같이 펄스레이저광을 라인 빔 형상에 정형해 그 강도분포의 프로파일을 사다리꼴로서 라인 빔의 단축방향으로 단축폭의 약 1/20 정도의 피치로 1 쇼트 단위로 어긋나게 비정질실리콘반도체박막에 펄스 조사의 반복을 실시하는 방법이 취해진다. 비정질실리콘반도체박막은 조사된 레이저광을 흡수하는 것에 의해 온도가 상승하여 녹는 것으로 온도가 저하한다. 이 프로세스에 수반해 실리콘반도체박막의 결정화가 일어나 비정질실리콘반도체박막은 다결정실리콘반도체박막으로 변화한다(여기서, 이것을 개질이라 고 칭한다). 다결정실리콘반도체박막의 평균입경은 조사한 레이저광의 에너지밀도에 의존해 변화하지만 비정질실리콘반도체박막의 결정화에 필요한 최저에너지밀도 이상에서는 에너지밀도를 올리면 입경이 커지지만 어느 한계치이상에서는 입경이 평균 1OOnm(나노미터) 이하의 미결정이 된다. 그 때문에 이 미결정의 한계치이하의 에너지밀도로 조사를 실시하지 않으면 안된다.
이것에 대해서「특허문헌 2」에서는 펄스레이저의 조사영역의 강도분포의 프로파일을 사다리꼴로서 최대강도를 비정질실리콘반도체박막이 미결정의 다결정실리콘반도체박막으로 변화하는 한계치 이상의 값을 가지는 강도분포 프로파일로서 해당 프로파일의 가장자리 강도분포로 대입경화 하는 방법을 개시하고 있다.
이상은 평균입경이 1㎛(미크론 미터) 정도의 기술이고 예를 들면 막두께 50 nm의 비정질실리콘반도체박막을 다결정실리콘반도체박막으로 변화하는 경우에 0.3㎛ 이상의 입경이 되는 레이저 에너지밀도의 마진은 약 10% 정도이지만 그 중 반정도는 돌기의 PV값이 70nm 이상이 된다. 덧붙여 PV값과는 측정범위내의 최고값과 최저값의 차이로 정의된다.
실리콘반도체박막의 대입경화 기술의 다른 방법으로서 광강도분포를 제어하는 방법이 있다. 이 종래 기술의 하나로는「특허문헌 3」에 개시되고 있는 바와 같이 순차적 횡방향 결정성장법(SLS법)으로 불리는 방법이 있다. 이 방법은 면내방향으로 레이저광의 강도분포를 미크론 미터 사이즈의 복수의 빔 요소로 가늘게 잘린것에 의해 면내방향에 온도균배를 형성해 강제적으로 횡방향의 결정성장을 촉진하는 방법이다. 이 방법에서는 복수의 결정입의 결정성장의 방향이 서로 부딪쳐 만나 는 경계에 있어서 표면에 돌기가 형성된다.
이 돌기가 형성되는 위치는 각 빔구성의 광강도의 피크위치에 대응한다. 왜냐하면, 이 위치가 가장 온도가 높아지므로 해당 피크위치의 양측으로부터 결정화가 이 피크위치로 향하여 진행하고 피크위치에 있어서 결정성장이 부딪치기 때문이다. 이 돌기는 전술의 사다리꼴 프로파일의 라인빔정형한 레이저 광조사에 의한 다결정실리콘반도체박막의 돌기보다 높고 PV값으로 1OOnm 이상이 되는 경우가 있다.
「특허문헌 4」와「특허문헌 7」에서 제안되는 방법은 「특허문헌 2」에 개시되는 방법의 개량기술이고 레이저광을 최초로 고강도의 에너지로 조사한 후 그것보다 낮은 강도의 에너지로 조사하는 강도분포제어에 의해 결정화하는 것으로 결정입을 크게하는 방법이다. 이 분포제어의 방법에 대해서는 초점위치와 기판표면의 위치를 변화시키는 것으로 비대칭적인 강도분포를 얻을 수 있다고 하고 있다. 단, 이 방법에 의해 비대칭적인 분포형상의 변화를 얻을 수 있는 인과관계는 개시되어 있지 않다. 이것에 대해서「특허문헌 5」에서와 같이 초점위치와 기판표면의 위치를 변화시키는 것으로 사다리꼴 형상으로부터 역종형상이 되도록 하고 있어「특허문헌 4」의 결과와 모순된다. 「특허문헌 6」에도 같은 조사분포로 대입경의 결정을 얻을 수 있다고 하고 있지만 레이저광의 빔 형성 방법에 관한 기술은 없다.
상기한 종래 기술은 레이저광으로서 펄스레이저를 이용한 것이다. 이와 같은 펄스레이저를 이용한 실리콘반도체박막의 결정화방법 즉, 여기서 말하는 개질방법으로는 결정화 후의 다결정실리콘반도체박막의 표면에 돌기가 형성되기 때문에 그 표면요철이 크다. 그 때문에, 이 반도체박막에 예를 들면 박막트랜지스터를 만드는 경우에는 다결정실리콘반도체박막 상에 형성하는 게이트절연막을 두껍게 할 필요가 있다. 그 결과, 게이트절연막의 막두께에 반비례 해 트랜지스터의 온(on) 전류가 작아진다는 문제가 있다.
사다리꼴 프로파일로 한 레이저광의 라인 빔 조사로 형성된 다결정실리콘박막의 돌기를 저감하기 위한 개량된 방법으로서 레이저어닐을 여러 차례 실시해, 각각 다른 에너지밀도로 조사하는 방법에 의해 돌기를 저감하는 방법이 「특허문헌 8」에 개시되고 있다. 특허문헌 8에 개시된 내용은 다음과 같다. 즉, 비정질실리콘반도체박막의 성막시에 포함되는 수소가 레이저어닐에 의해 급격하게 방출되어 막표면이 거칠어진다. 이 때, 결정화가 일어나는 한계치이하의 저에너지밀도의 레이저광을 조사해 결정화어닐 전에 수소를 방출시키는 것에 의해 막표면의 거침을 방지한다는 것이다.
또, SLS법에 있어서의 돌기저감방법으로서 레이저 광조사로 결정화어닐을 실시한 후에 완전용해의 에너지밀도 25% 에서 75%의 값으로 2회째에서 레이저광조사 함으로서 돌기를 저감 하는 방법이 「특허문헌 9」에 개시되고 있다.
그러나, 이상의 방법에는 이하와 같은 결점이 있다. 즉, 레이저광을 다단으로 조사하기 위해 기판 상을 몇번이나 레이저광을 주사 할 필요가 있어 어닐공정에 필요로 하는 시간이 길어진다는 결점이 있다. 더구나 복수의 에너지밀도를 각각 다른 조사시간에 복수주사로 실시하는 경우는 펄스레이저의 반복주파수가 일정하기 때문에 조사시간의 상이는 주사속도를 바꾸게 되어 반도체박막을 성막한 기판 상에 있어서의 각 주사의 레이저광의 조사펄스를 중복한 경우 돌기저감 효과가 기판 상 에서 남게되는 결점이 있다.
돌기저감이 효과적인 방법을 이용해 다결정실리콘반도체박막을 형성해도, 레이저 출력의 시간변동이나 결정화 전의 비정질실리콘박막두께의 면내변동이 존재하기 때문에 결정화 후에 돌기검사를 실시해 돌기가 높은 영역 바꾸어 말하면 표면거칠기가 큰 영역을 검출해 그 영역을 재차 결정화하는 등의 공정을 포함하지 않으면 기판 전체면에서 관리기준 이하의 표면거칠기로 할 수가 없다. 이러한 표면거칠기를 계측하는 공지기술로서는 원자간력현미경에 의한 평가방법이 있다. 그러나, 이 방법에서는 1O㎛x1O㎛의 미소 영역을 평가하는데 적어도 몇분 정도를 필요로 하므로 기판전체면의 표면거칠기를 평가하는 것은 시간적으로 불가능하다.
이 표면거칠기를 고속으로 평가하는 방법으로서는 표면광택도(반사율)로 평가하는 방법이「특허문헌 10」에 나타나고 있다. 이 방법은 반사율로 평가하므로 다결정실리콘반도체박막의 두께나 유리기판과 다결정실리콘반도체박막의 사이의 하지막의 두께에 의한 간섭의 영향이 존재한다는 결점이 있다. 다결정실리콘반도체박막의 입경의 면내분포를 고속으로 평가하는 방법에 관해서는 「특허문헌 11」에 개시되고 있는바와 같이 산란광의 각도분포의 확대폭으로 입경을 계측하는 방법이 알려져 있다.
[특허문헌 1] 일본국 특개소64-76715호 공보
[특허문헌 2] 일본국 특개평9-246183호 공보
[특허문헌 3] WO97/45827호 공보
[특허문헌 4] 일본국 특개평10-64815호 공보
[특허문헌 5] 일본국 특개평10-312963호 공보
[특허문헌 6] 일본국 특개2000-11417호 공보
[특허문헌 7] 일본국 특개2002-313724호 공보
[특허문헌 8] 일본국 특개2000-353664호 공보
[특허문헌 9] WO01/71791호 공보
[특허문헌 10] 일본국 특개평11-274078호 공보
[특허문헌 11] 일본국 특개2003-109902호 공보
비정질실리콘반도체박막을 레이저어닐 해 결정화한 다결정실리콘반도체박막의 표면에 형성되는 돌기를 저감하기 위한 비정질실리콘반도체박막을 복수의 에너지밀도의 레이저광으로 조사하는 방법에서는 조사하는 레이저광의 에너지밀도마다 주사회수가 많아져 결정화 공정의 시간이 길어지는 결점이 있다. 더구나 주사피치가 다른 복수 주사의 중복맞춤에 의한 돌기저감 효과가 기판상(유리 등의 기판에 성막된 반도체박막상, 이하 같다)에서 남게 되는 결점이 있다. 이것을 도를 이용해 설명한다.
도 22는 레이저광조사 에너지밀도의 시간변화의 설명도이다. 도 22의 세로축에 있어서의 Eth는 결정화가 일어나는 하한의 한계치를 나타낸다. 또, 도 23은 도 22의 시간변화를 복수의 레이저광주사로 실시하는 경우에 일어나는 부작용의 설명도이고, 실선은 레이저광의 조사에너지밀도(E1)의 주사피치 파선은 레이저광의 조사에너지밀도(E2)의 주사피치를 나타낸다. 여기에서는 도 22에 나타나는 바와 같이 기판의 동일 지점을 1회째의 에너지밀도를 E1 시간(T1)의 사이에서 조사해 2 회째의 에너지밀도는 E2, 시간(T2)의 사이에 조사하는 조건으로 기판전체를 주사하면서 레이저광을 조사하는 경우를 생각한다. 펄스레이저의 반복주파수는 일정하므로 1회째의 주사의 피치는 1/T1에 비례한 값(∝1/Tl)이고, 2회째의 주사피치는 1/T2에 비례한 값(∝1/T2)이 된다. 그렇다면, 상기 2 종류의 주사피치의 중복맞춤을 고려했을때 도 23에 나타난바와 같이 기판상에서의 중복맞춤이 얼룩형상으로 불균일하게 된다. 이 영향에 의해 돌기의 평균높이는 얼룩형상으로 면내변동한 분포가 된다.
따라서, 이러한 주기적인 돌기의 높은 영역의 발생이 없는 돌기저감방법 및 그것을 가능하게 하는 레이저어닐 방법을 이용한 반도체박막의 제조방법 및 그 제조장치를 제공하는 것이 본 발명의 제 1의 목적이다. 또, 본 발명의 제조방법으로 제조한 반도체박막을 제공하는 것이 본 발명의 제 2의 목적이다.
또한, 대입경화 한 돌기를 저감 하는 방법으로 결정화를 실시했다고 해도 레이저출력의 시간변동이나 비정질실리콘반도체박막두께의 기판면내 변동에 의해 입경 및 돌기의 높이가 관리기준 이내로 형성되어 있다고는 할 수 없다. 따라서 기판전체면에서 입경의 그 밖에 돌기높이의 전수(全數) 검사가 가능한 계측방법으로 제조한 반도체박막의 특성을 평가하는 평가방법 및 그 평가장치를 제공하는 것이 본 발명의 제 3의 목적이다.
그리고 본 발명의 반도체박막으로 형성한 박막트랜지스터를 제공하는 것이 본 발명의 제 4의 목적이다. 그리고, 이 박막트랜지스터를 이용해 구성한 회로를 갖춘 화상표시장치를 제공하는 것이 본 발명의 제 5의 목적이다.
본 발명의 반도체박막의 제조방법은 레이저광의 조사에 의한 용해와 응고를 실시하는 소위 레이저어닐 수법을 이용해 비정질실리콘반도체박막을 다결정실리콘반도체박막화할 때 다결정화한 실리콘반도체박막의 표면거칠기를 저감하기 위해서 다단의 에너지밀도 조사로 어닐하는 방법이다. 이 어닐하는 방법에서는 레이저광투과율의 면내분포를 제어한 투과율분포필터를 조사광학계에 설치해 레이저광을 주사방향과 직교하는 방향으로 장축방향을 가지는 라인 빔에 정형한다. 그리고, 라인 빔에 정형한 레이저광의 주사방향인 이 라인 빔의 단축방향의 광강도분포를 제어하는 것으로 주사방향에 있어서 복수의 에너지밀도에 의한 조사를 1회의 주사로 실시하는 것을 주요한 특징으로 한다.
본 발명에 의한 반도체박막의 개질방법과 개질한 반도체박막의 평가방법의 특징을 후술하는 실시예의 설명에도 이용하는 각 도를 참조해 설명한다. 덧붙여 여기서의 설명과 후술하는 실시예에서의 설명이 중복하는 곳도 있는 것을 미리 명시해 둔다. 도 1은 본 발명에 의한 반도체박막의 제조방법을 실현하기 위한 레이저어닐 광학계이다. 도 1에 나타낸 레이저어닐장치의 광학계는 단축 호모게나이저(5)와 장축 호모게나이저(5)에 의해 강도가 균일한 라인 빔 분포를 형성하고 있다. 단축 호모게나이저(5)는 대향하는 1조의 구면렌즈배치(5A,5B)로 구성된다. 이 단축 호모게나이저(5)에는 레이저광원(2)로부터의 레이저광을 감쇠기(3) 및 장축 호모게나이저(5)를 투과 해 입사시킨다. 감쇠기(3)는 레이저광원(2)으로부터 발생한 레이저 빔이 소정의 에너지를 가지도록 조절하기 위한 것이다.
단축 호모게나이저(5)보다 후에 설치된 렌즈(10)에 의해 단축 호모게나이저 (5)내의 구면렌즈배치(5A, 5B)의 각 렌즈 소자를 투과 한 레이저광(9)이 일차결상면에서 중복맞춤된다. 이 1차 결상면에 중복맞춰지는 것은 단축 호모게나이저(5)의 전단의 구면렌즈배치(5A)의 각 렌즈소자 내부의 광강도분포이다. 구면렌즈배치(5A)의 각 렌즈소자가 작고 수가 많은 만큼 일차결상면에 있어서의 광강도분포가 균일하게 된다.
이 일차결상면의 위치에 투과율의 면내분포를 형성한 필터(투과율분포필터, 6)를 설치한다. 이 투과율분포필터(6)는 투명 석영제이고, 도 2에 나타내는 것처럼 표면에 반사율코팅을 실시하는 것에 의해 투과율의 면내분포를 ±0.5% 정도의 정밀도로 제어한 필터로 이루어져 있다. 덧붙여 투과율분포필터(6)의 상세구성은 실시 예의 항으로 설명한다. 일차결상면의 광강도분포는 이 필터의 투과율분포에 의해 ±0.5% 정도의 정밀도로 제어되어 이 광강도분포를 가지는 레이저광이 밀러(7)와 렌즈(8)에 의해 반도체박막이 성막된 기판(1)의 표면에 축소투영된다. 이상의 단축 분포제어법을 일차결상면제어방법이라고 부르기로 한다.
다음에, 단축방향의 강도분포를 제어하는 다른 방법을, 도 5 및 도 6를 참조해 설명한다. 단축방향의 강도분포를 제어하는 다른 방법은 단축 호모게나이저(5)의 전단에서 이 단축 호모게나이저(5)를 구성하는 구면렌즈배치(5A)의 각 렌즈소자 내부의 광강도분포를 투과율분포필터(16)로 제어하는 것으로 합성된 분포의 형상을 제어하도록 한 것이다. 도 5에 나타내는 것처럼 투과율분포필터(16)는 단축 호모게나이저(5)의 직전에 설치한다. 이 경우의 투과율분포필터(16)는 도 6에 나타나는 것처럼 그 투과율 분포가 구면렌즈배치(5A)에 대응해 반사율제어코팅막을 스트라이 프형상으로 형성해 각 렌즈소자의 단축방향의 광강도분포를 제어도록 설치한다. 최종적으로 기판(1) 표면 상에서의 광강도포 형상은 각 렌즈소자내의 강도분포의 중복맞춤의 분포가 된다. 도 6은 렌즈소자 3개 분의 스트라이프를 나타내고 있다. 이 방법을 호모게나이저소자내 분포제어방법이라고 부르기로 한다. 또한,투과율분포필터(16)의 상세구성은 실시예의 항에서 설명한다.
상기한 2 종류의 단축 분포제어방법은 레이저광을 라인 빔 형상으로 정형하는 레이저어닐장치에 있어서의 광학계 및 결정화방법의 개량이지만 라인 빔이 아닌 레이저어닐 방법에도 적용가능하다. 이하에 특허문헌 1에 개시되고 있는 바와 같은SLS법에의 본 발명의 적용 방법을 설명한다.
일반적인 SLS 결정화장치는 도 13에 나타난 바와 같이 광원(2)과 감쇠기(3), 호모게나이저(25), 렌즈(29), 마스크(26), 이미징렌즈(27) 그리고 비정질실리콘반도체박막을 성막한 기판(1)이 놓여지는 이동스테이지(30)로 구성된다. 감쇠기(3)와 호모게나이저(25) 사이 및 이미징 렌즈(27)와 이동스테이지(30) 사이에는 입사한 레이저광을 소정의 각도로 반사해 레이저광의 방향을 변화시키기 위한 밀러(23, 24, 28)가 각각 배치된다. 호모게나이저(25)는 레이저광의 빔 정형과 정형한 레이저 빔내 광강도를 균일하게 하기 위한 광학계이고 렌즈(29)와의 조합에 의해 마스크(26)의 위치에 균일한 빔내 강도분포를 형성하도록 되어 있다.
이 마스크(26)의 위치는 도 1에 나타낸 광학계의 일차결상면에 대응한다. 이 마스크(26)에 의해 기판(1)의 표면 상에 광강도의 명암 패턴을 형성해 면내방향에 온도균배를 형성하는 것으로 횡방향(주사방향과 직교하는 방향, 폭방향)에의 결정 성장을 촉진하여 대입경의 결정을 형성하는 방법이다. 본 발명의 투과율면내분포제어필터 즉 투과율분포필터(31)는 아래의 도 14에서 설명하는 바와 같이 마스크(26)근방에 설치하는 것에 의해 해당 마스크내의 각 패턴을 투과하는 광강도를 제어한다.
도 14에 도 13에 있어서의 마스크 패턴과 필터투과율 패턴의 조합의 일례를 나타낸다. 마스크의 개구부 즉 슬리트(26A)는 기판(1)의 주사방향으로 장축을 가진다. 마스크 패턴의 구성은 다음과 같다. A영역과 B영역은 서로 주사 방향에 대해서 슬리트(26A) 간격의 배열주기의 위상이 1/2주기만 어긋나 있고 동일하게 C영역과 D영역도 서로 위상을 주사방향에 대해서 1/2주기만 어긋나게 하고 또한 A영역과 C영역의 주기위상의 차이를 서로 1/2주기와는 다르도록 예를 들면 1/4주기와 같이 설정한다. 이와 같이 설정하는 이유는 비정질실리콘반도체박막을 다결정실리콘반도체박막에 개질했을 때의 A영역과 B영역의 패턴조사에 의해 형성되는 돌기의 위치와 C영역과 D영역의 패턴조사에 의해 형성되는 돌기의 위치를 상대적으로 어긋나게 하기 위함이다.
상기 마스크(26)에 대응하는 투과율분포필터(31)는 반사 방지막을 형성한 영역(32)과 반사막을 형성한 영역(33)의 투과율의 차이가 10% 이상 갖는다. 이 투과율분포필터(31)를 마스크(26)의 근방에 설치한다. 설치장소는 마스크(26)의 설치 위치보다 상류측에서도 하류측에서도 좋다. 펄스레이저의 반복 발진주파수에 대해서 주사피치를 조정해 마스크 패턴의 각 영역이 1 쇼트만 조사되도록 한다. 1회의 주사 중 조사과정을 도 15를 참조해 설명한다. 도 15a의 기판 상에 성막한 비정질 실리콘막(1A)에 A영역의 패턴이 1 쇼트만 조사되면 조사되어 있지 않은 영역이 남는다. 이 조사되어 있지 않은 영역은 A영역의 마스크되어 있는 부분에 대응하고 있고 결정화하고 있지 않는 부분이다.
도 15b와 같이 결정화한 영역인 A영역에는 2개의 횡방향으로 성장한 결정입 (36,37)이, 돌기(35)가 형성된 입계를 사이에 두고 존재하는 형상이 된다. 다음 쇼트시는 B영역의 패턴이 동일 에너지밀도로 1 쇼트 조사된다(도 15c). 이 쇼트에 의해 앞선 쇼트에서 결정화하지 않았던 영역은 양측의 결정을 근원으로 해 결정이 중심을 향해 성장한다. 이 결과, 돌기간 거리가 평균입계 사이즈가 되는 다결정실리콘반도체박막이 형성된다. 이 후, 도 15d에 나타낸 C영역 패턴, 도 15e에 나타낸 D영역 패턴이 1O% 이상 저에너지의 레이저광으로 조사된다.
이 경우, 돌기가 형성되는 위치가 다른 것처럼 10% 이상 저에너지밀도로 조사된다. 이 에너지밀도의 레이저광에서는 실리콘반도체박막의 두께방향 전체를 용해하는 것이 불가능하고 실리콘반도체박막의 표층만 용해되므로 입계를 형성하지 못하고 실리콘반도체박막의 표층에 돌기만이 형성된다. 이 결과, 도 15d와 같이 입계위치가 아닌 장소인 저돌기(40)가 형성된다. 원래 고돌기는 저돌기의 형성을 위해서 실리콘반도체박막이 이동하기 때문에 B영역 조사후까지 형성되어 있던 돌기 (39)의 높이는 낮아진다. 이상과 같이, 본 발명은 돌기를 저감하기 위해서 다단의 에너지밀도에 의한 SLS법을 1회의 주사로 실시하는 것을 특징으로 하는 것이다.
또한, 상기 SLS법과는 다른 방법으로 횡방향의 결정성장을 촉진시키는 방법이 있다. 이것은 위상 쉬프트 마스크를 이용해 결정화를 실시하는 방법이다. 이 기 술은 일본국 특원2002-284735에 기술한 바와 같이 SLS법에서는 주기적 슬리트 패턴의 마스크를 이용하는 것에 대해서 이 위상 쉬프트 마스크를 이용해 결정화를 실시하는 방법은 도 8에 나타낸 것처럼 위상쉬프트 스트라이프 패턴의 마스크(위상쉬프트 스트라이프마스크, 41)를 기판 상에 성막한 비정질실리콘막(1A)의 근방에 설치해 레이저광의 조사강도를 그 실리콘막면 상에서 변조시키는 것에 의해 기판전체면에 횡방향성장의 결정을 주사하면서 형성하는 기술이다. 이 기술은 SLS법과 같이 마스크와 시료의 사이에 렌즈를 이용할 필요가 없고, 수 1OOmm의 길이가 라인 빔에 적용할 수 있는 장점이 있다. 이 위상쉬프트 스트라이프법으로 본 발명의 투과율면내분포필터를 적용해 돌기를 저감하는 방법을 이하에 설명한다.
도 8은 기판(1)의 바로 윗쪽에 설치한 위상쉬프트 스트라이프마스크(41)를 펄스레이저광이 투과 해 기판 상에 성막한 비정질실리콘막(1A)에 조사했을 때의 광강도분포와 실리콘입의 결정성장 방향의 관계를 나타내고 있다. 위상쉬프트 스트라이프마스크(41)의 스트라이프 패턴의 주기는 약 3㎛이다. 1 쇼트로 조사영역 전체면이 횡방향으로 성장한 결정입이 형성된다. 결정의 성장방향은 SLS법과 동일하게 레이저광강도의 낮은 쪽에서 높은 쪽으로 향해 성장한다. 그러므로, 돌기(42)는 레이저광강도의 피크위치에 대응해 형성된다.
도 7은 위상쉬프트 스트라이프법으로 투과율분포필터를 적용하는 경우의 결정화장치의 광학계이고 라인 빔을 이용하는 통상의 엑시머레이저어닐장치를 이용할 수가 있다. 또한, 본 발명의 투과율분포필터(6)을 설치하는 장소도 도 1이나 도 5와 같다. 도 7은 필터 6의 설치 장소를 도 1과 같은 장소로 했을 경우의 장치구성 을 나타내고 있다. 위상쉬프트 스트라이프마스크(41)는 기판(1)의 바로 윗쪽에 설치한다. 도 9는 기판(1) 상으로부터 조사영역을 본 도이고 기판(1)의 주사 방향과 위상쉬프트 스트라이프마스크(41)의 패턴 방향과 라인 빔(50)의 관계를 나타내고 있다. 위상쉬프트 스트라이프마스크(41)의 스트라이프 패턴은 기판(1)의 주사 방향에 대해서 어느 일정한 각도를 이루고 있다. 이것은 펄스레이저의 반복 발진간격 사이에 위상쉬프트 스트라이프와 기판(1)의 상대적인 쉬프트량이 주사방향에 있어서의 스트라이프 패턴의 1 주기 이내가 되고 또한, 1 쇼트마다 차이나도록 하기위함이다. 이것에 의해 1 쇼트마다 돌기가 형성하는 배열의 위치가 어긋나게 된다.
라인 빔(50)의 단축방향의 강도분포는 투과율분포필터(6)에 의해 도 10에 나타낸 M영역보다 N영역의 에너지밀도가 1O% 이상 낮아지도록 설정한다. 이와 같이 설정했을 경우의 결정화의 진행상황을 도 1O을 참조해 설명한다. 도 1Oa의 기판 상에 성막한 비정질실리콘막(1A)에 대해서 M영역의 1 쇼트 조사에 의해 조사영역내는 일괄로 횡방향으로 성장한 결정입이 형성된다. 이 때의 평균 결정입은 돌기 간격의 약 1/2이 된다. 이 M영역의 쇼트를 반복하는 것으로 다결정 막두께 방향으로 전체의 용해현상이 반복되는 것에 의해 성장방향의 평균입경은 돌기간격과 동일해진다(도 10b). 단, 돌기의 형성위치는 마지막쇼트에 형성한 돌기(35)가 가장 높고, 이 위치가 주로 입계가 되고 있다. 그 이전의 쇼트로 형성된 돌기(40)는 낮은채로 남아 있는 경우가 많다(도 1Oc). N영역의 조사는 막두께 전체를 용해하는 에너지보다 낮기 때문에 입계를 형성할 수 없지만 저돌기만을 형성하는 것이 가능하다. 이 저돌기형성에 있어서 M영역의 마지막 쇼트로 형성된 고돌기(35)는 N영역 조사에 의한 돌기형성을 위한 표층의 실리콘의 유동에 의해 낮아진다(도 10d).
다음으로 상기와 같은 돌기저감방법을 이용해 결정화를 실시해도 레이저 출력의 시간변동이나 결정화전의 비정질실리콘반도체박막의 막두께에 면내변동이 존재한다. 그 때문에 결정화 후에 검사(표면거칠기 평가)를 실시해 고돌기가 존재하는 영역이 검출되었을 때에 그 영역을 재차 결정화하는 것으로써 기판 전체면에 있어서 돌기의 높이를 관리기준 이하로 할 수 있다.
여기에서는, 앞서 종래 기술에서 기술한바와 같이 다결정실리콘반도체박막의 막두께의 간섭의 영향을 받지않는 표면거칠기의 평가방법을 설명한다. 본 발명의 표면거칠기 평가방법은 다결정실리콘반도체박막의 투과율과 반사율의 측정에 의해, 「1-(반사율+투과율)」로부터 「전체 산란 단면적+흡수 단면적」을 구하여 이것에 의해 표면거칠기를 평가하는 것이다. 이 방법에서는 간섭에 의한 영향은 반사율과 투과율의 합의 값으로 상쇄된다. 즉, 간섭의 영향으로 반사율이 증대하는 분만큼 투과율이 감소가 되므로 반사율과 투과율의 합은 간섭의 영향을 받지 않는다. 비정질실리콘반도체막에 본 계측을 적용하는 경우는 표면거칠기가 작기 때문에 산란 단면적은 무시할 수 있어 흡수 단면적으로부터 비정질실리콘반도체막의 막두께를 간섭의 영향을 받지않고 평가하는 것이 가능하다.
흡수 단면적은 다결정실리콘반도체박막과 단결정실리콘반도체박막과 다중산란에 의한 다중흡수의 효과를 무시할 수 있는 박막에서는 동일하다고 생각할 수가 있고 다결정실리콘반도체박막에 있어서는 평균막두께와 파장에 의존하는 양으로 이루어진다. 막두께 분포변동은 1미터 사방의 대형기판 에 있어서 ±5% 정도이고 일 정하다고 간주할 수가 있다. 전체 산란 단면적은 입경에 의존하는 부분과 표면거칠기에 의존하는 부분이 있다. 이것을 입경평가방법과 조합하는 것에 의해 표면거칠기를 계측하는 것이 가능해진다. 즉, 본 발명에서는 입경평가에 의한 입경과 「전체 산란 단면적+흡수 단면적」의 2 종류의 양을 기판전체로 측정하는 것에 의해, 표면거칠기를 평가하는 방법을 취한다.
돌기의 높이를 평가하는 상기 이외 방법을 이하에 설명한다. 이 방법은, 전술한 SLS법이나 위상쉬프트 스트라이프마스크법으로 형성한 다결정실리콘반도체박막의 돌기의 배열주기와 그 높이를 평가하는 방법에 적합하다. 이 방법에서는, 광회절패턴의 돌기 유래의 회절스포트의 강도로 돌기의 높이를 평가하는 것이다. 즉, 회절스포트의 강도가 강할 정도 돌기의 높이가 높은 것으로 평가하는 방법이다.
또, 본 발명에서는 상기의 개질방법으로 제조한 다결정실리콘반도체박막을 이용하는 것으로 이동도가 높은 박막트랜지스터를 구하고, 이 박막트랜지스터를 이용해 고속 또한 고정밀의 화상표시장치를 구성한다.
본 발명은, 투과율면내분포를 가지는 필터를 이용하는 것으로써 주사방향의 레이저광의 빔 단면의 광강도분포를 다단으로 하는 것을 가능하게 하고 이것에 의해 조사 에너지밀도를 다단으로 조사하는 것으로 돌기저감하는 방법을 1회의 레이저어닐의 주사로 가능하게 하였다. 제조 방법에 관한 실시예와 돌기를 평가하는 실시예를 나타낸다.
[실시예 1]
도 1은 본 발명의 반도체개질방법을 실현하는 레이저어닐장치의 광학계의 일례를 설명하는 모식도이다. 본 실시예는, 통상 이용되는 엑시머 레이저어닐장치에 본 발명의 투과율분포제어필터를 적용한 것이다. 도 1에 있어서 레이저(2)는 람다 피직스(Lambda physics)사 제조 STEEL 1OOO형 XeCI 엑시머레이저이다. 출력되는 레이저광의 파장은 308nm, 펄스시간폭은 약 27 나노초(nS), 반복주파수는 300헤르쯔(Hz), 펄스에너지는 1 J/펄스이다. 이 레이저어닐장치는 일본 제강소제조이고, Microlas사 제조의 장축 호모게나이저 광학계(4)와 단축 호모게나이저 광학계(5)와 구면렌즈(10, 8)와 밀러(7)에 의해 레이저광을 주사방향으로 장축 365mm, 단축 400㎛의 라인 빔으로 정형해 기판(1)에 조사하는 구성으로 이루어져 있다. 기판(1)에 조사하는 레이저광의 광강도분포를 제어하기 위해서 1차 결상면에 투과율분포필터(6)를 설치하고 있다. 이 투과율분포필터(6)는 이하에 도 2를 이용해 설명하는 것처럼 석영판에 반사율을 제어한 표면코팅을 실시하고 투과율분포를 제어 한 것이다.
도 2는 도 1에 있어서의 투과율분포필터(6)의 표면의 구성예를 설명하는 모식적도이다. 투과율분포필터(6)의 영역(11)은 영역(12)보다 투과율이 상대적으로 높은 영역이다. 구체적으로는 영역(11)의 표면에는 반사율 1%의 코팅을 실시하여, 영역(12)의 표면에는 반사율 11%의 코팅을 실시하고 있다. 그리고, 후면 전체에는 반사율 1%의 코팅을 실시하고, 결과적으로 영역(11)의 투과율을 98%, 영역(12)의 투과율을 88% 이하로 한 것이다.
도 3은 도 1의 투과율분포필터(6)의 설치에 의해 구해진 단축방향의 광강도 분포의 설명도이다. 도 3에 나타낸 분포의 영역(X1)의 최대의 조사에너지 강도는 가변감쇠기(3)에 의해 조절하지만 그 하한은 기판(1)에 성막한 아모르 펄스 실리콘반도체박막이 고에너지 조사밀도측의 미결정으로 이루어지는 한계치이상으로 설정해 조절의 상한은 분포의 후반영역(X3)의 에너지밀도는 적어도 표층이 용해하는 에너지밀도는 투과율분포필터에 의해 △E의 값이 O. 1Emax 이상되도록 조절된다. 이 경우, 영역(X1)으로 생긴 고에너지측의 미결정이 영역(X2)의 에너지밀도 조사로 융합해 큰 입경이 되어, 영역(X3)에서 표층만 용해 시키는 것에 의해 돌기를 저감 시킨다.
도 2의 영역 11과 12의 투과율의 차이가 13%의 필터로 실험을 실시한 결과, 평균 입경이 0.5㎛이상이 되는 조사에너지밀도의 마진은 영역 X1 과 X3의 폭이 동일한 조건에 고정했을 경우 12%이고 돌기의 높이는 감쇠기 투과율이 상기 마진을 커버하는 80%에서 99%의 범위에서는 모두 70nm이하가 되었다.
도 4는 투과율분포필터를 이용하지 말고 여러차례 주사로 레이저광의 조사 에너지밀도를 바꾸었을 경우의 실리콘반도체결정의 암시야광학 현미경사진이다. 여기에서, 감쇠기의 투과율을 바꾸어 2회의 주사를 실시해 결정화했다. 1회째의 결정화의 주사의 피치 간격이 24㎛이고 2 회째의 결정화의 주사피치는 14㎛이다. 도 4a는 1회째의 감쇠기 투과율이 94%이고 2 회째는 1회째부터 투과율을 6% 저하 시켜 조사한 것이다. 이 조건에서는 2 회째의 조사에너지밀도도 고에너지밀도측의 미결정의 한계치를 넘어 미결정영역으로 되어 있고 미결정관계가 14㎛피치로 관찰된다. 분포 가장자리 부분은 에너지밀도가 낮기 때문에 부분적으로 미결정이 융합해 도 4 의 사진에서는 흰 영역으로 관찰된다.
도 4b는 1회째의 감쇠기 투과율이 88%이고, 2 회째는 1회째부터 투과율을 6% 저하시켜 조사한 것이다. 사진 중 검게 보이는 영역이 1회째의 조사로 고에너지밀도측의 미결정이 발생해 1회째의 피치에 상당하는 24㎛의 주기가 된 것을 2 회째의 저에너지밀도의 조사에 의해 미결정이 융합해 입경이 커진 영역이다.
이와 같이 투과율분포필터를 이용하지 않고 다단의 주사 또한 다단의 에너지밀도로 레이저광을 조사하는 경우는 에너지밀도에 의해 실리콘반도체박막의 시료에는 다른 주사피치 형상이 나타나게 된다. 이것에 대해, 투과율분포필터를 이용한 경우는 시료 상에 나타나는 주사피치는 1 종류만이 된다. 본 실시예에서는, 주사피치는 주사속도로 결정하고 레이저(2)의 반복발진의 1/300초의 시간간격의 이동량에동일하다.
[실시예 2]
다음에, 실시예 2를 도 5와 도 6을 이용해 설명한다. 도 5는 본 발명의 반도체제조방법을 실현하는 레이저어닐장치의 광학계의 타예를 설명하는 모식도이다. 도 6은 도 5에 있어서의 투과율분포필터(6)의 표면의 구성예를 설명하는 모식적도이다. 이 실시예는, 도 1에서 설명한 실시예 1에 있어서의 레이저(2)와 레이저어닐장치로 이루어지는 구성은 기본적으로 동일하다. 본 실시예가 실시예 1의 구성과 다른 점은 투과율분포필터(16)의 설치장소가 단축호모게나이저(5)의 직전인 것과 투과율분포필터(16)의 투과율 분포가 도 6에 나타나는 바와 같이 단축 호모게나이저(5) 내의 각 구면렌즈배치 소자의 내부의 강도분포를 제어하는 바와 같이 스트라 이프 형상으로 되어 있는 것이다. 또한, 단축 호모게나이저(5)의 구면렌즈배치(5A)의 렌즈소자수가 5개의 경우에 있어서 또한, 그 중 파선(13)으로 둘러싸인 바와 같이 3개분의 넓이의 레이저 빔이 입사하고 있는 경우를 도시하고 있다. 도 1의 실시예와 같이 실제의 수는 9개로 구성되어 있고 파선(13)으로 둘러싼 영역 즉 레이저 투과영역은, 9개분 이내의 영역으로 설정되어 있다.
도 6에 있어서 파선(13)에 둘러싼 각 영역(도 6에서는 3개의 영역)이 각 렌즈소자의 내부에 빛이 투과하는 영역이고, 이 개개의 영역내부의 강도분포를 투과율이 다른 영역 14와 15로 나타내는 2 종류의 스트라이프 영역으로 제어한다. 시료 기판의 표면 상의 조사광강도분포는 단축 호모게나이저(5)의 렌즈어레이(5A)의 내부의 강도분포의 합성이 되므로, 이 투과율분포필터(16)는 영역 14 와 15의 투과율의 차이로 강도분포의 단차분포를 제어한다.
[실시예 3]
이하에 위상쉬프트 스트라이프마스크에 의한 결정화 방법으로 투과율분포필터를 적용한 실시예를 이하에 설명한다. 도 7은 본 발명의 반도체제조방법을 실현하는 레이저어닐장치의 광학계의 한층 더 다른예를 설명하는 모식도이고, 위상쉬프트 스트라이프법에 의한 레이저어닐장치의 광학계를 나타낸다. 본 실시예는, 상기 한 실시예 1 및 실시예 2의 라인 빔에 의한 통상의 엑시머 레이저어닐장치를 이용한 것이다. 투과율분포필터(6)를 설치하는 장소는 도 1이나 도 5와 같은 위치로 할 수가 있다. 도 7에서는 투과율분포필터의 설치장소를 도 1과 같은 경우로 했다. 본 실시예에서는 기판(1)의 근방에 위상쉬프트 스트라이프마스크(41)를 설치했다. 이 마스크의 설치장소는 1차 결상면이라도 좋다.
도 8은 위상쉬프트 스트라이프마스크를 이용해 실리콘반도체박막의 결정화를 실시하는 방법의 설명도이다. 위상쉬프트 스트라이프마스크(41)는 도 8에 나타나는 바와 같이 파장 308nm에 대해서 위상이 거의 180도 쉬프트하는 패턴을 3㎛피치로 석영기판에 요철스트라이프패턴을 형성한 것이고 라인 빔에 정형한 레이저광의 주사방향으로 장축방향과는 거의 수직방향이 되도록 스트라이프패턴을 설치하고 있다. 그리고, 기판 상에 성막한 비정질실리콘막(1A)의 표면으로부터 0.9 mm만 떨어지게 설치한다. 다른 구성은 도 1과 같다. 위상쉬프트 마스크 투과 후의 강도분포는 펄스엑시머레이저는 호모게나이저 광학계에 의해 여러 가지의 위상의 빛이 혼재하고 있기 때문에 180도차의 위상쉬프트 마스크 투과 후의 강도분포의 내리막강도는 제로가 되지 않는다. 이 때문에 이 최저강도를 결정화의 한계치 이상으로 하면 1 쇼트로 비정질실리콘이 남는 경우는 없다.
도 8은 기판 상에 성막한 비정질실리콘막(1A)의 바로 윗쪽에 설치한 위상쉬프트 스트라이프마스크(41)를 펄스레이저광이 투과 해 기판 상의 비정질실리콘박막 (1A)에 조사했을 때의 광강도분포와 시료의 결정성장의 관계를 나타내고 있다. 위상쉬프트 스트라이프마스크(41)의 스트라이프 패턴의 주기는 약 3㎛이다. 도시한 바와 같이 본 실시예에서는 1 쇼트로 렌즈빛의 조사영역 전체면이 횡방향으로 성장한 결정입이 형성된다. 결정의 성장방향은 SLS법과 동일하게 레이저광강도의 낮은 쪽으로부터 높은 쪽으로 향하여 성장하고 레이저광 강도의 피크위치에 돌기(42)가 형성된다.
도 9는 투과율분포필터와 위상쉬프트 스트라이프마스크의 패턴과 기판 주사 방향의 설명도에서 기판(1) 상 무늬 레이저광 조사영역을 본 도이다. 위상쉬프트 스트라이프 패턴과 기판주사방향이 이루는 각도는 1도로 설정하고 주사 속도는 7.2 mm/초로 했다. 이 경우는 펄스간의 이동피치는 약 24㎛가 된다. 또, 펄스간의 위상쉬프트 스트라이프 패턴과 기판(1)의 상대적인 쉬프트량이 주사방향에 있어서의 스트라이프 패턴의 1 주기 이내에서 약 0.5㎛가 된다. 이 양만으로 1 쇼트마다 돌기가 형성하는 배열의 위치가 어긋나게 된다. 도 25에 돌기의 배열의 위치가 변화하는 주기와 주사피치의 관계를 나타냈다. 주사에 따라 1 쇼트로 결정화하는 영역이 주사피치마다 어긋난다. 이 때 돌기의 배열도 어긋난다. 따라서, 돌기의 배열의 위치가 변화하는 주기는 주사피치에 동일하다. 결정이 성장하는 방향은 마스크 패턴 피치의 방향이고 주사 방향과 거의 직교하는 방향이다.
투과율분포필터는 도 9에 나타나는 바와 같이 파선으로 나타낸 라인 빔에 평행하고 또한 투과율이 다른 M영역과 N영역의 경계가 라인 빔내가 되도록 설치한다. 이 투과율분포필터는 석영제이고 M영역의 표면에는 반사율 1%의 코팅, N영역의 표면에는 반사율 11% 이상의 코팅, 후면 전체에 반사율 1%의 코팅을 실시한 것이다. 이것에 의해, M영역과 N영역의 에너지밀도 차이는 1O% 이상이 되고 있다
도 10은 투과율분포필터를 위상쉬프트 스트라이프마스크를 이용했을 경우의 실리콘반도체박막의 결정화의 설명도이다. 상기한 구성으로 도 1Oa의 기판 상에 성막한 비정질실리콘막(1A)에 대해서 M영역의 1 쇼트 조사에 의해 조사영역내는 일괄로 횡방향으로 성장한 결정입이 형성된다. 이 때의 평균결정입은 돌기간격의 약1/2 이 된다(도 10b). 기판의 주사에 수반해 M영역을 통과 중의 복수쇼트에 의해 다결정막두께방향으로 전체의 용해현상이 반복되는 것에 의해 성장방향의 평균입경은 돌기간격과 동일해진다(도 10c). 단, 돌기의 형성위치는 마지막쇼트로 형성한 돌기(35)가 가장 높고 이 위치가 주로 입계가 되고 있다. 그 이전의 쇼트로 형성된 돌기(40)는 낮은 채 남아 있는 경우가 많다. N영역의 조사는 막두께 전체를 용해하는 에너지보다 낮기 때문에 입계를 형성할 수 없지만 저돌기만을 형성하는 것이 가능하다.
이 저돌기형성에 있어서, M영역의 마지막 쇼트로 형성된 고돌기(35)는 N영역 조사에 의한 돌기형성을 위한 표층의 실리콘의 유동에 의해 낮아진다(도 10d). 도 10d는 감쇠기(3)의 투과율을 90%로서 결정화를 실시한 기판 상의 실리콘반도체박막을 모식적으로 나타낸다. 결정 입계에 존재하는 돌기와 결정입내에 존재하는 돌기가 존재하는 결정이 된다. 게다가 돌기의 배열의 위치가 변화하는 주기는 1회의 주사피치로 정해지므로 약 24㎛의 주기에 1 종류만 형성되어 있는 다결정막이 구해진다.
도 11은 투과율분포필터를 위상쉬프트 스트라이프마스크법으로 적용했을 경우와 적용하지 않는 경우의 실리콘반도체의 결정의 주사형 전자현미경(SEM)으로 관찰한 사진이다. 도 11a는 투과율분포필터를 이용해 결정화를 실시한 결정의 SEM 사진이고, 도 11b는 투과율분포필터를 이용하지 않고 결정화를 실시한 결정의 SEM 사진이다. 도 11의 사진으로 희게 관찰되는 곳이 표면에 형성된 돌기에 대응하는 부분이다. 도 11(a,b)에 있어서의 참조부호(L)는 평균입경, 또 도 11(b)에 있어서의 Po는 주로 결정입계의 돌기가 배열하고 있는 지점, Pi는 주로 결정입내의 돌기가 배열하고 있는 지점을 나타낸다.
도 11b에 나타난 투과율분포필터를 이용하지 않는 경우는 결정입계의 위치 및 결정입내에 희게 관찰되는 고돌기가 형성되고 있는 것을 알 수 있지만, 투과율분포필터를 이용한 도 11a에 나타낸 것은 돌기가 낮기 때문에 SEM 사진으로 희게 관찰되는 고돌기가 명료하게 관찰되지 않는다. 이 경우의 돌기는 PV값으로 70nm 이하였다.
도 12는 투과율분포필터를 위상쉬프트 스트라이프마스크법으로 적용했을 경우의 돌기의 높이와 투과율분포필터에 있어서의 투과율차 관계의 설명도이다. 도 12는 도 9에 있어서의 투과율분포필터의 M영역과 N영역의 투과율의 차이에 대해서, 돌기의 높이를 1O㎛ 사방 영역에서 원자간력현미경으로 평가한 결과를 그래프로 한 것이다. 도 12에 나타난 결과 투과율의 차이가 10% 이상으로 돌기저감 효과가 있고 15% 이상 있으면 PV값으로 70nm이하가 되는 것이 판명되었다.
결정입의 사이즈에 대해서는 위상쉬프트 스트라이프 패턴의 피치가 3㎛이므로 그 피치 절반의 사이즈까지 결정이 성장해 성장방향의 결정입으로서는 약 1.5㎛가 된다. 결정의 성장방향과 수직방향의 입계사이즈는 0.5㎛ 이하이다. 직교하는 2 방향의 어닐주사에 의해 평균입경을 2 방향 모두 1.5㎛로 할 수 있다.
[실시예 4]
다음에 SLS법으로 투과율분포제어필터를 적용하는 실시예를 설명한다. 도 13은 투과율분포제어필터를 SLS법으로 적용한 레이저어닐장치의 광학계를 설명하는 모식도이다. 또, 도 14는 SLS법의 레이저어닐장치에 적용하는 투과율분포제어필터의 일례의 설명도이다. 도 13에 나타낸 것처럼 SLS법의 레이저어닐장치(SLS 결정화 장치)는 광원(2)에 대해서는 실시예 1과 같은 구성으로 한 것을 이용한다. 즉, 레이저광원(2)의 후단에 감쇠기(3), 호모게나이저(25), 렌즈(29), 마스크(26), 이미징 렌즈(27) 그리고 비정질실리콘반도체박막을 성막한 기판(1)이 놓여지는 이동스테이지(30)가 순차적으로 배열되고 있다. 그리고 렌즈(29)와 마스크(26)의 사이에 본 발명의 투과율분포제어필터(31)가 삽입되어 있다. 감쇠기(3)과 호모게나이저(25) 사이 및 이미징 렌즈(27)와 이동스테이지(30) 사이에는 입사 한 빛을 소정의 각도로 반사해 빛의 방향을 변화시키기 위한 밀러(23, 24, 28)이 각각 배치되고 있다.
호모게나이저(25)는 빔 정형과 빔내광강도를 균일하게 하기 위한 광학계이고 렌즈(29)와의 조합에 의해 마스크(26)의 위치에 균일한 빔내강도분포를 형성하도록되어 있다. 도 14에 있어서의 마스크(26)는 알루미늄제이고 마스크 통로인 슬리트(26A)의 폭이 15㎛이고, 슬리트(26A)간의 마스크의 폭도 15㎛로 하여 A영역과 B영역은 서로 기판의 주사방향에 대해서 슬리트(26A) 간격의 배열주기의 위상을 15㎛만 어긋나게 하였다. 동일하게 C영역과 D영역도 서로 15㎛만 어긋나게 하고 한편 A영역과 C영역의 주기위상의 차이를 서로 15㎛와는 다르게 설정한다.
렌즈(27)에 의해 마스크 패턴이 1/5 축소해 시료면상에 투영된다. 이것에 의해 기판 상에서는 6미크론 주기로 3미크론 폭의 명암 강도분포가 된다. 마스크(26) 사이즈는 50mm ×50mm이다. 마스크(26) 상에서의 A, B, C, D의 각 영역의 폭은 각 10 밀리미터이다.
도 14에 나타낸 투과율분포필터(31)는 마스크(26)와 동일사이즈로 해 석영 기판의 표면에 반사율 1%의 코팅막을 형성한 영역(32)과 반사율 16%의 코팅막을 형성한 영역(33)을 형성해 후면에는 모든 반사율 1%의 코팅막을 형성했다. 이것에 의해 영역 32 와 33의 투과율의 차이가 15%인 필터를 마스크 근방의 바로 상류측에 설치했다. 마스크패턴의 각 영역이 1 쇼트만 조사되도록 펄스 간격이 1/300초 사이의 주사이동량이 패턴의 각 영역 시료면상에서의 간격에 일치하도록 설정된다.
도 15는 SLS법으로 투과율분포필터를 이용해 얻을 수 있는 실리콘반도체박막결정화의 설명도이다. 상기한 조건으로 도 15a 기판표면의 비정질실리콘박막(1A)에 A영 조사(도 15b)+B영역조사(도 15c)+C영역조사(도 15d)+D영역조사(도 15e)의 프로세스로 레이저어닐된다. 그 결과, 결정화 한 실리콘반도체박막은 도 15e에 나타낸 것처럼 입계위치에 존재하는 돌기(39A)와 결정입내에 존재하는 돌기(40)를 가지는 결정이 구해졌다. 더구나 돌기의 높이는 모두 70nm 이하로 이루어졌다.
이 경우의 결정성장방향의 사이즈는 3㎛가 된다. 또, 이 경우 성장방향과 직교방향의 입계 사이즈도 실시예 3의 경우와 동일하도록 0.5㎛ 이하로 이루어졌다. 대략 직교하는 2 방향의 어닐주사에 의해 2 방향의 입계사이즈가 3㎛로 하는 것도 가능하다.
[실시예 5]
다음으로 본 발명에 의한 다결정실리콘반도체박막의 거칠기 평가방법의 실시예를 설명한다. 도 16은 입경평가장치에 표면거칠기 평가기능을 추가한 본 발명의 입경평가방법을 실현하는 입경평가장치의 광학계의 모식도이다. 이 장치의 기본적인 구성은 특허문헌 11에 개시된 것과 같다. 도 16에 있어서, 참조부호(69)는 테두리가 되고 이 테두리(69)에, 반도체박막을 성막한 기판(1)의 검사용(평가용) 파장 532nm이 연속발진레이저광원(60) 기판(1)에 레이저광을 조사하기 위한 밀러(62)와 렌즈(65) 및 개구(63)로 이루어지는 조사광학계, 기판(1)으로부터의 산란광각도분포를 검출하는 광검출기어레이(67)로 이루어지는 기본 구성이 설치되어 있다. 여기에 본 실시예의 거칠기 평가기능을 추가하기 위해서 반사율과 투과율을 측정하기 위한 구성을 추가한다.
거칠기 평가기능을 추가하기 위한 반사율과 투과율을 측정하기 위한 구성은 이 레이저광조사광학계에 하프-미러(64)와 반사광강도를 모니터하기 위한 광검출기 (66) 및 투과광강도를 모니터 하기위한 광검출기(68)를 6 계통분 추가한다. 또한,검사용레이저광의 입사강도를 모니터 하기위한 광검출기(61)를 추가한다. 이 추가에 의해 반사율과 투과율을 측정하는 것이 가능해진다.
본 실시예에서는 기판 전체면을 단시간에 계측하기 위한 6 계통의 멀티 빔의 구성을 채용하고 있지만 1 계통당 레이저광조사강도가 약 20mW 이상 있으면 좋기 때문에 출력이 높은 레이저를 검사용광원으로서 이용하면 계통수를 더 많이 할 수 있으므로 검사시간을 더 단축화하는 것이 가능해진다.
도 17은 도 16에 나타낸 입경평가장치를 이용해 측정한 표면거칠기양과 원자간력현미경으로 평가한 표면거칠기와의 상호관계 설명도이다. 도 17은 상기 실시예 3의 각종 조건의 다결정막의 기판을 측정한 결과를 원자간력현미경으로 계측 한 PV 값과 비교한 그래프이다. 종축은 원자간력현미경으로 계측 한 PV값이고 횡축은 「1-(T+R)」이다. 단, T는 투과율, R은 반사율을 나타내고 있다. 도 17에 있어서의 직선 α과 β은 각각 공통 기울기의 상관직선으로서 PV값의 분포의 상한과 하한을 나타낸다. 이와 같이 PV값과 「1- (T+R)」와는 상호관계가 있는 것을 알수있다.
도 18은 도 16에 나타낸 입경평가장치를 이용해 평가가능하게 한 입경에 관한 양과 표면거칠기에 관한 양과의 2차원 분포에 의한 다결정실리콘반도체박막의 측정결과의 일례의 설명도이다. 도 18은 특허문헌 11에 개시된 내용에 의한 산란 각도분포폭에 근거하는 입경과 1-(T+R)의 2차원 분포로 나타낸 다결정막의 평가 결과의 예이다. 도 17에 나타낸바와 같이 다결정막을 입경과 표면거칠기의 2개에 대해서 관리기준을 설정하여 레이저어닐공정의 관리를 실시한다. 즉, 평균입경의 관리기준을 0.5㎛로 해, 평균거칠기로서 PV값 70nm이하로 설정하고 어느 쪽의 관리 기준도 클리어 하지 않으면 재차 결정화 해 양쪽 관리기준이 만족할 때까지 반복한다. 이것에 의해 형성되는 다결정막은 모두 양쪽 관리기준을 만족한다.
[실시예 6]
실시예 5의 거칠기 평가방법은 실시예 1, 2, 3, 4로 결정화한 다결정실리콘반도체박막의 표면거칠기에 대해서 모두 적용할 수가 있지만 실시예 3과 실시예 4의 횡방향이 성장한 결정에 대해서는 돌기배열이 규칙적이므로 돌기배열간격과 돌기 높이의 양쪽을 평가가능한 방법을 설명한다.
이 방법에서는 실시예 5에 나타낸 구성의 장치를 이용해 산란광의 각도분포를 계측하는 어레이검출기를 2 차원검출기로 한다. 이것에 의해 돌기에 유래하는 회절스포트의 각도정보로부터 돌기간격을 평가하여 스포트 강도에 의해 돌기 높이를 평가한다.
도 19는 본 발명의 실시예 3에 있어서의 투과율분포필터를 사용하지 않고 3㎛피치의 위상쉬프트 스트라이프 패턴을 이용해 형성한 다결정실리콘반도체박막의 광회절패턴를 설명하는 사진이다. 도 19a는 1 방향으로 어닐주사 하여 형성한 다결정실리콘반도체박막의 광회절패턴이고 도 19b는 직교 한 2 방향으로 어닐주사 하여 형성한 다결정실리콘반도체박막의 광회절패턴이다.
도 19(a,b)로부터, 각각 돌기에 유래하는 회절스포트가 관찰되어 그 배열은 어닐주사 방향으로 의존하고 있는 것을 알수 있다. 회절스포트의 강도는 돌기의 높이와 검사용 레이저광의 지름에 포함되는 돌기 수와 돌기 배열질서에 의존한다. 검사용 레이저광의 지름은 일정하므로 돌기 수는 일정하고 피치가 일정한 위상 쉬프트 마스크를 이용하고 있는 경우는 배열질서는 일정하므로 회절스포트의 광강도는 돌기 높이에만 의존하는 양으로 이루어진다.
도 24는 본 발명의 실시예 3에 있어서의 투과율분포필터를 사용하지 않고 2㎛피치의 위상쉬프트 스트라이프 패턴을 이용해 조사 에너지밀도를 바꾸어 한방향의 어닐주사로 형성한 다결정실리콘반도체박막의 광회절패턴과 시트저항의 관계이다. 횡축 투과율은 조사레이저강도에 비례한다. 시트저항은 입경이 큰 만큼 작고 대략 역수 관계가 성립된다. 도 11에 나타낸 것처럼 결정입이 가늘고 길며 결정의 장축방향의 시트저항값은 단축방향의 시트저항값과 비교하면 투과율 84%로 약 절반 정도인 것을 알 수 있다. 이 때의 광회절패턴(B)에 있어서의 결정의 주사방향으로 장축방향의 각도분포와 단축방향의 각도분포를 비교하면 장축방향의 각도분포의 폭이 약 절반으로 이루어져 있는 것을 알 수 있다. 이것에 대해서 투과율이 72%로 레이저강도가 너무 약한 경우는 결정입의 주사방향으로 장축방향과 단축방향의 시트저항값의 비율은 1에 가깝지만 이것에 대응해 산란광의 장축방향의 각도분포의 폭과 단축방향의 각도분포의 폭도 대략 비등해져 있는 것을 알 수 있다. 이상에 의해 결정입이 가늘고 긴 경우도 산란광의 각도분포폭으로 입경을 평가할 수 있는 것을 알 수 있다.
도 20은 본 발명의 실시예 3과 실시예 4로 형성된 다결정실리콘반도체박막의 회절패턴 상의 회절스포트의 위치와 돌기 간격 관계의 설명도이다. 도 20에 있어서의 λ는 레이저광의 파장, d는 기판 상에 성막한 다결정실리콘반도체박막에 형성된 돌기(여기에서는 t로 나타낸다)의 간격, L는 시료와 회절패턴면의 거리, p는 「p=Lxtan (arcsin(mλ) /d)」이다. 도 20에 나타난 바와 같이 돌기(t)의 간격(d)은 회절면상에 있어서의 회절스포트의 위치(p)에 의해 평가할 수 있다. 즉, 회절스포트가 형성하는 방향은 각 돌기로부터 발생하는 산란광의 행로차가 파장의 정수배 에 비례하는 것으로 구해지는 함수에 의해 돌기간격을 회절스포트의 위치에서 평가할 수 있다. 이 돌기의 평가방법은 SLS법에 의해 형성한 다결정실리콘박막의 돌기의 평가에도 적용할 수가 있다.
이상에 의해, 위상쉬프트 스트라이프법이나 SLS법과 같이 돌기가 규칙적으로 배열하는 결정화하는 제조공정에 있어서 투과율분포필터를 이용한 돌기저감방법을 채용하고 또 광회절스포트의 강도를 측정해 그 측정값에 관리기준을 설정한다. 관 리기준의 강도를 넘는 영역이 있으면 그 영역을 조사에너지밀도를 바꾸어 재차 결정화하는 것을 관리기준이 만족할 때까지 반복하는 것에 의해 돌기의 높이를 PV값으로 모두 70nm 이하로 할 수가 있다.
[실시예 7]
다음에, 상기에 기술한 각 방법으로 작성하는 다결정박막을 이용해 형성한 박막트랜지스터와 이 박막트랜지스터를 포함한 구동회로나 화소회로로 구성한 표시 장치의 실시예를 설명한다.
도 21은 본 발명의 제조방법으로 형성한 다결정실리콘박막을 이용한 박막트랜지스터를 포함한 표시장치로서의 액티브?매트릭스형의 액정표시장치의 주요부 구성예를 설명하는 단면도이다. 이 액정표시장치는 다음과 같이 구성되고 있다. 즉, 박막트랜지스터(515), 칼라필터(510) 및 화소전극(511)을 갖추는 유리기판(501)과 대향전극(513)을 가지는 대향유리기판(514)의 간격에 액정(512)을 개재시켜 봉합하고 있다. 덧붙여 액정(512)과 각 기판의 경계에는 배향제어막이 성막되지만, 도시를 생략 하였다.
유리기판(501)의 표면에는 언더코트층(산화실리콘막 및 질화실리콘막, 502) 이 형성되어 그 위에 비정질실리콘반도체층이 형성되어 상기 제조방법의 실시예로 설명한 바와 같이 본 발명에 관련되는 레이저어닐에 의해 다결정실리콘박막의 층에 개질되고 있다. 이 레이저어닐에 의해 얻은 다결정실리콘박막의 층에 박막트랜지스터(515)가 만들어져 있다. 즉, 다결정실리콘반도체박막으로 이루어지는 반도체층 (503)의 양측으로 불순물을 도프함으로서 다결정실리콘의 소스반도체층(504a) 및 다결정실리콘의 드레인층(504b)이 형성되어 그 위에 게이트산화막(게이트절연층, 505)을 개재하여 게이트전극(506)이 형성되어 있다.
소스/드레인전극(508)이 층간절연막(507)에 형성된 접속구멍(컨택트홀)을 개재시켜 각각 소스반도체층(504a) 및 드레인반도체층(504b)에 접속되어 그 위에 보호막(509)이 설치된다. 그리고, 보호막(509) 상에 칼라필터(510) 및 화소전극(511)이 형성되어 있다. 특히, 본 발명의 실시예 3 및 실시예 4의 레이저어닐법에서는 1회의 주사에 의한 결정은 결정입 사이즈가 방향에 따라서 다르므로 박막트랜지스터(515)의 소스/드레인전극(508)의 방향(즉, 채널 방향)을 다결정실리콘반도체결정입의 사이즈가 큰 방향이 되도록 정렬한다. 덧붙여 주사방향을 2 방향으로서 어닐 한 다결정실리콘반도체결정에서는 이와 같이 정렬할 필요는 없다.
이 박막트랜지스터는 액정표시장치의 화소회로를 구성해 도시하지 않는 주사선구동회로로부터 선택신호로 선택되어 도시하지 않는 신호선구동회로로부터 공급되는 화상신호로 화소전극(511)이 구동된다. 구동된 화소전극(511)과 대향유리기판(514)의 내면이 가지는 대향전극(513) 사이에 전계가 형성된다. 이 전계에 의해 액정(512)의 분자배향방향이 제어되어 표시가 된다.
덧붙여 상기한 주사선 구동회로나 신호선구동회로를 구성하는 박막트랜지스터도 상기 화소회로와 같은 다결정실리콘반도체박막으로 형성할 수도 있다. 또, 본 발명은 액정표시장치에 한정하지 않고, 액티브?매트릭스형의 다른 표시 장치, 예를 들면 유기 EL표시 장치나 플라스마 표시 장치, 그 외의 각종 표시 장치에도 적용할 수 있어 혹은 태양전지를 구성하는 반도체박막의 제조에도와 같이 적용할 수 가 있다.
이상과 같이 본 발명의 레이저어닐법을 이용한 반도체제조방법과 그 평가방법을 채용하는 것으로, 뛰어난 특성을 나타내는 본 발명의 박막트랜지스터를 양산 할 수가 있어 이 박막트랜지스터를 이용하는 것으로, 고품질인 본 발명의 표시 장치를 매우 높은 제품 비율로 제조할 수가 있다.
또, 유리등의 절연 기판상에 박막트랜지스터로 대표되는 액티브 소자를 형성해, 화상표시장치를 형성하는 경우, 혹은 태양전지를 형성하는 경우의 해당 반도체박막의 표면거칠기를 저감 한 반도체 기판으로서 이용할 수가 있다.
본 발명의 반도체박막의 개질방법으로 복수의 에너지밀도의 레이저 광조사를 1회의 주사로 실현될 수 있다. 게다가 복수의 주사로 가고 있던 복수의 에너지밀도의 레이저광조사에 의한 돌기저감 효과로 주사간의 펄스간격의 차이에 의한 기판면내에서 얼룩이 발생하는 현상이 저감 해 표면거칠기가 PV값 70 nm이상의 영역이 없어진다. 또, 어떠한 트러블로 표면거칠기가 70 nm이상이 되었다고 해도, 전체면의 전체 수 검사에 의해 70nm 이상의 영역을 검출해 그 영역을 재차 결정화하는 것으로써 해당 돌기의 높이를 저감하는 것으로 최종적으로 돌기를 70nm 이하로 저감 할 수 있다. 돌기가 70nm의 폴리실리콘막을 이용하는 TFT에서는 절연파괴불량이 발생하지 않기 위한 게이트절연막의 두께로서 일반적으로 이용되는 테트라에틸 실리케이트(Tetraethyl Orthosilicate,TEOS) 막의 경우는, 110 nm이하로 할 수가 있다.
또, 본 발명의 박막트랜지스터는 높은 이동도를 얻을 수 있어 이 박막트랜지 스터를 이용한 화상표시장치에 의하면 구동회로나 화소회로의 박막트랜지스터를 고속으로 고정밀화 할 수 있어 표시품질이 향상한다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 라인빔으로 정형된 레이저광을 주사하면서 비정질반도체박막에 조사하여 결정화하는 것에 의해 상기 비정질반도체박막을 다결정반도체박막에 개질하는 반도체박막의 개질방법으로서,
    상기 레이저광을 일정한 투과율면내분포를 가지는 투과율분포필터와 위상 쉬프트 마스크를 투과시키는 것으로 상기 레이저광의 상기 주사방향에 있어서의 조사레이저광내의 광강도분포를 개질된 상기 다결정반도체박막이 두께방향으로 전체가 용융하는 에너지를 가지는 영역과 상기 다결정반도체박막이 두께방향으로 표층만이 용융하는 에너지를 가지는 영역으로 이루어지는 강도분포로 제어하여 결정화를 실시하는 것을 특징으로 하는 반도체박막의 개질방법.
  6. 청구항 5에 있어서,
    상기 투과율분포필터의 상기 투과율면내분포는 상기 레이저광의 투과율이 상기 라인 빔의 단축방향에서 다른영역으로 이루어지는 것을 특징으로 하는 반도체박막의 개질방법.
  7. 청구항 6에 있어서,
    상기 투과율분포필터의 상기 투과율면내분포는 상기 레이저광의 투과율이 다른영역이 상기 라인 빔의 단축방향에서 교대로 분포하고 있는 분포형상인 것을 특징으로 하는 반도체박막의 개질방법.
  8. 삭제
  9. 삭제
  10. 라인빔으로 정형된 레이저광을 주사하면서 비정질반도체박막에 조사해 결정화하는 것으로서 상기 비정질반도체박막을 다결정반도체박막에 개질하는 레이저어닐장치로서,
    상기 라인 빔내의 광강도분포를 일정한 투과율면내분포에 제어하는 투과율분포필터와 위상 쉬프트 마스크를 구비하고,
    상기 레이저광을 상기 투과율분포필터와 위상 쉬프트 마스크를 투과시키는 것으로, 상기 레이저광의 상기 주사방향에 있어서의 조사레이저광내의 광강도분포를 개질된 상기 다결정반도체박막이 두께방향으로 전체가 용융하는 에너지를 가지는 영역과 상기 다결정반도체박막이 두께방향으로 표층만이 용융하는 에너지를 가지는 영역으로 이루어지는 강도분포로 제어하여 상기 결정화를 실시하는 것을 특징으로 하는 레이저어닐장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020040055369A 2003-10-24 2004-07-16 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치 KR101151312B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00364539 2003-10-24
JP2003364539A JP2005129769A (ja) 2003-10-24 2003-10-24 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置

Publications (2)

Publication Number Publication Date
KR20050039521A KR20050039521A (ko) 2005-04-29
KR101151312B1 true KR101151312B1 (ko) 2012-06-08

Family

ID=34643489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055369A KR101151312B1 (ko) 2003-10-24 2004-07-16 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치

Country Status (5)

Country Link
US (2) US7151046B2 (ko)
JP (1) JP2005129769A (ko)
KR (1) KR101151312B1 (ko)
CN (1) CN100437906C (ko)
TW (1) TW200515485A (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
CN100362420C (zh) * 2005-07-27 2008-01-16 大连理工大学 一种利用激光退火提高掺稀土氧化铝薄膜光学特性的方法
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
KR20070078132A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 실리콘 결정화 마스크, 이를 갖는 실리콘 결정화 장치 및이를 이용한 실리콘 결정화 방법
JP2007208174A (ja) * 2006-02-06 2007-08-16 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
WO2008128781A1 (de) 2007-04-24 2008-10-30 Limo Patentverwaltung Gmbh & Co. Kg Verfahren zur umstrukturierung von halbleiterschichten
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) * 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US7906392B2 (en) 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
US8017429B2 (en) * 2008-02-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
KR100864062B1 (ko) * 2008-02-22 2008-10-16 한국철강 주식회사 태양전지 모듈 패터닝 장치
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2010016078A (ja) 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
JP5471046B2 (ja) * 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
JP5444053B2 (ja) * 2010-03-15 2014-03-19 株式会社日立ハイテクノロジーズ 多結晶シリコン薄膜検査方法及びその装置
JP5454911B2 (ja) * 2010-03-25 2014-03-26 株式会社日本製鋼所 アニール処理体の製造方法およびレーザアニール装置
JP2013527120A (ja) * 2010-06-03 2013-06-27 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 重ね合わせスキャン要素を用いた単一スキャンラインスキャン結晶化
TWI498207B (zh) * 2010-07-12 2015-09-01 Dexerials Corp Manufacturing method of mother board, manufacturing method of alignment film, manufacturing method of phase difference plate, and manufacturing method of display device
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
PL2869963T3 (pl) 2012-07-04 2017-05-31 Saint-Gobain Glass France Urządzenie i sposób obróbki laserowej podłoży o dużej powierzchni z wykorzystaniem co najmniej dwóch mostków
US8937770B2 (en) 2012-07-24 2015-01-20 Coherent Gmbh Excimer laser apparatus projecting a beam with a selectively variable short-axis beam profile
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
CN103839790B (zh) * 2012-11-23 2016-09-28 中芯国际集成电路制造(上海)有限公司 激光退火装置及退火方法
CN103995378B (zh) * 2013-12-31 2016-10-05 深圳市华星光电技术有限公司 制造显示装置的方法和修复方法以及液晶显示面板
US9529239B2 (en) 2013-12-31 2016-12-27 Shenzhen China Star Optoelectronics Technologies Co., Ltd. Manufacturing method and repairing method for display device as well as liquid crystal display panel
EP2899749A1 (en) * 2014-01-24 2015-07-29 Excico France Method for forming polycrystalline silicon by laser irradiation
CN103934577B (zh) * 2014-03-12 2017-02-15 苏州福唐智能科技有限公司 切宽可调的无杂光激光加工系统
WO2015171335A1 (en) * 2014-05-06 2015-11-12 Applied Materials, Inc. Directional treatment for multi-dimensional device processing
TWI577488B (zh) * 2014-11-17 2017-04-11 財團法人工業技術研究院 表面加工方法
KR102531651B1 (ko) * 2016-01-06 2023-05-11 삼성디스플레이 주식회사 레이저 결정화 장치
CN105654499B (zh) * 2016-01-27 2018-02-16 中国科学院力学研究所 一种激光表面改性的图像评价方法
CN105957023B (zh) * 2016-04-19 2018-11-23 南京工程学院 一种基于色度空间变换的激光线条纹图像增强和去噪方法
TWI637805B (zh) * 2016-10-25 2018-10-11 財團法人工業技術研究院 金屬表面之雷射加工系統及其方法
WO2018101154A1 (ja) * 2016-11-30 2018-06-07 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
JP7265743B2 (ja) * 2018-09-18 2023-04-27 株式会社オプトピア 光源装置及びそれを用いたラインビームホモジェナイザ
JP2020107716A (ja) * 2018-12-27 2020-07-09 株式会社ブイ・テクノロジー レーザアニール方法およびレーザアニール装置
KR20220022016A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 디스플레이 장치의 제조 장치 및 디스플레이 장치의 제조 방법
DE102020126269A1 (de) * 2020-10-07 2022-04-07 Trumpf Laser- Und Systemtechnik Gmbh Vorrichtung und Verfahren zum Erzeugen einer definierten Laserlinie auf einer Arbeitsebene

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182986A (ja) * 1998-10-05 2000-06-30 Semiconductor Energy Lab Co Ltd レ―ザ―照射装置及びレ―ザ―照射方法／ビ―ムホモジェナイザ―／半導体装置及びその作製方法
JP2001274088A (ja) * 2001-02-28 2001-10-05 Trustees Of Columbia Univ In The City Of New York 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2002299233A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体薄膜の形成方法
JP2003509845A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 順次側方凝固法を用いた低温での単結晶または多結晶のシリコンフィルムの生産システム及び方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476715A (en) 1987-09-17 1989-03-22 Nec Corp Manufacture of polycrystalline semiconductor thin film
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
US5854803A (en) * 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
DE69601432T2 (de) * 1995-03-16 1999-10-07 Minnesota Mining & Mfg Schwarz-Metall wärmebildbare Transparenz-Elemente
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP3734228B2 (ja) * 1995-07-14 2006-01-11 パイオニア株式会社 光記録媒体及びその製造方法
JP3844537B2 (ja) 1996-03-08 2006-11-15 シャープ株式会社 多結晶半導体膜の製造方法
WO1997045827A1 (en) 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP3349355B2 (ja) 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3337059B2 (ja) 1997-05-12 2002-10-21 カシオ計算機株式会社 半導体薄膜の結晶化方法及び薄膜トランジスタの製造方法並びにその方法に用いられるレーザアニール装置
JP4116141B2 (ja) 1998-03-26 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 結晶シリコン膜の製造方法
JP2000011417A (ja) 1998-06-26 2000-01-14 Toshiba Corp 半導体レーザアレイ及びその製造方法、光集積ユニット、光ピックアップ並びに光ディスク駆動装置
JP2000353664A (ja) 1999-06-11 2000-12-19 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP4220156B2 (ja) 2000-03-21 2009-02-04 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化法による処理中及び処理後のシリコンフィルムの表面平坦化法
TWI233098B (en) * 2000-08-31 2005-05-21 Matsushita Electric Ind Co Ltd Data recoding medium, the manufacturing method thereof, and the record reproducing method thereof
JP4135347B2 (ja) 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
JP3671010B2 (ja) 2002-02-18 2005-07-13 三洋電機株式会社 半導体膜のレーザーアニール方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182986A (ja) * 1998-10-05 2000-06-30 Semiconductor Energy Lab Co Ltd レ―ザ―照射装置及びレ―ザ―照射方法／ビ―ムホモジェナイザ―／半導体装置及びその作製方法
JP2003509845A (ja) * 1999-09-03 2003-03-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 順次側方凝固法を用いた低温での単結晶または多結晶のシリコンフィルムの生産システム及び方法
JP2001274088A (ja) * 2001-02-28 2001-10-05 Trustees Of Columbia Univ In The City Of New York 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2002299233A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体薄膜の形成方法

Also Published As

Publication number Publication date
US20050139830A1 (en) 2005-06-30
US7151046B2 (en) 2006-12-19
KR20050039521A (ko) 2005-04-29
CN100437906C (zh) 2008-11-26
JP2005129769A (ja) 2005-05-19
TWI364066B (ko) 2012-05-11
CN1610061A (zh) 2005-04-27
TW200515485A (en) 2005-05-01
US20060254497A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
KR101151312B1 (ko) 반도체박막의 개질방법, 개질한 반도체박막과 그 평가방법및 이 반도체박막으로 형성한 박막트랜지스터 및 이박막트랜지스터를 이용해 구성한 회로를 가지는화상표시장치
US6943086B2 (en) Laser annealing apparatus, TFT device and annealing method of the same
US6921434B2 (en) Regulated growth method for laser irradiating silicon films
US6372039B1 (en) Method and apparatus for irradiation of a pulse laser beam
US7247813B2 (en) Crystallization apparatus using pulsed laser beam
KR100837128B1 (ko) 다결정 실리콘막을 형성하기 위한 레이저 조사 방법 및장치
KR20010029978A (ko) 반도체 박막의 제조 방법
US7470602B2 (en) Crystalline film and its manufacture method using laser
US20110309370A1 (en) Systems and methods for the crystallization of thin films
KR20050065261A (ko) 표시 장치 및 그 제조 방법
US20060279744A1 (en) Method for measuring thickness of thin film, method for forming polycrystal semiconductor thin film, method for manufacturing semiconductor device, apparatus for manufacturing the same, and method for manufacturing image display device
US7723135B2 (en) Manufacturing method of display device
US6194023B1 (en) Method of manufacturing a poly-crystalline silicon film
KR20050094762A (ko) 다결정 반도체막 제조 방법과 그 장치 및 화상 표시 패널
KR101216719B1 (ko) 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법
KR100913618B1 (ko) 결정화 장치 및 결정화 방법
JP2010153876A (ja) 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
KR100360159B1 (ko) 다결정실리콘의 제조방법
JP4628879B2 (ja) 表示装置の製造方法
DE102006018801A1 (de) Vorrichtung sowie Verfahren zum Erhitzen eines Substrats
CN101071758A (zh) 半导体装置、退火方法、退火装置和显示装置
KR100397762B1 (ko) 비정질 실리콘 박막의 결정화 방법
JP5309059B2 (ja) 微結晶化判定方法及び装置
KR102108029B1 (ko) 레이저 처리방법 및 레이저 처리장치
KR20100074193A (ko) 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee