JP2000353664A - 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 - Google Patents

半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Info

Publication number
JP2000353664A
JP2000353664A JP16523399A JP16523399A JP2000353664A JP 2000353664 A JP2000353664 A JP 2000353664A JP 16523399 A JP16523399 A JP 16523399A JP 16523399 A JP16523399 A JP 16523399A JP 2000353664 A JP2000353664 A JP 2000353664A
Authority
JP
Japan
Prior art keywords
irradiation
density
laser
semiconductor film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16523399A
Other languages
English (en)
Inventor
Hiroyuki Abe
裕幸 阿部
Yutaka Kobashi
裕 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16523399A priority Critical patent/JP2000353664A/ja
Publication of JP2000353664A publication Critical patent/JP2000353664A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 非晶質の半導体膜にレーザアニールを施して
多結晶性の半導体膜を得る際に、そのアニール条件を最
適化することによりこの半導体膜から形成した半導体素
子の特性を向上すること。 【解決手段】 電気光学装置に用いるアクティブマトリ
クス基板の製造方法において、基板上に形成した非晶質
の半導体膜をレーザアニールによって多結晶化させる際
には、レーザ光の照射密度を低密度、中密度、高密度、
中密度、低密度というように照射密度を段階的に切り換
える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、非晶質の半導体膜
にレーザアニールを施して得た多結晶性の半導体膜を能
動層として用いた薄膜トランジスタ(以下、TFTとい
う。)の製造方法、この製造方法を利用したアクティブ
マトリクス基板の製造方法、およびこの方法で製造した
アクティブマトリクス基板を用いた電気光学装置に関す
るものである。
【0002】
【従来の技術】液晶表示装置のアクティブマトリクス基
板(半導体装置)の製造工程において、アクティブ素子
等として用いられるTFTを形成するにあたっては、石
英基板に代えて、安価なガラス基板を使用できるように
低温プロセスが採用されつつある。低温プロセスとは、
一般に、工程の最高温度(基板全体が同時に上がる最高
温度)が600℃程度未満(好ましくは500℃未満)
であるのに対して、高温プロセスとは工程の最高温度
(基板全体が同時に上がる最高温度)が800℃程度以
上になるものであり、シリコンの熱酸化等といった70
0℃〜1200℃の高温の工程を行うものである。
【0003】但し、低温プロセスでは、基板の上に多結
晶性の半導体膜を直接、形成するのは困難であるため、
プラズマCVD法あるいは低圧CVD法を用いて非晶質
の半導体膜を形成した後、この半導体膜を結晶化する。
この結晶化の方法としては、たとえばSPC法(Solid
Phase Crystallization )やRTA法(Rapid Thermal
Annealing )などといった手法があるが、XeClを用
いたエキシマレーザビームを照射することによるレーザ
アニール(ELA:Excimer Laser Annealing)によれ
ばガラス基板温度の上昇が抑えられ、かつ、大粒径の多
結晶Siが得られるため、最近では主流になりつつあ
る。
【0004】このレーザアニール法を用いた多結晶性の
半導体膜の製造方法では、まず、図3(A)に示すよう
に、超音波洗浄等により清浄化したガラス製等の基板3
0を準備した後、基板温度が約150℃から約450℃
の温度条件下で、図3(B)に示すように、基板30の
全面にシリコン酸化膜からなる下地保護膜301をプラ
ズマCVD法により形成する。次に、基板温度が約15
0℃から約450℃の温度条件下で基板30の全面にア
モルファスシリコン(非晶質)の半導体膜100をプラ
ズマCVD法などの方法により形成する。次に、図3
(C)に示すように、半導体膜100に対してレーザ光
を照射してレーザアニールを施す。このレーザアニール
工程では、たとえば、図4に示すように、レーザ光の照
射領域LがX方向に長いラインビームL0(たとえば、
レーザパルスの繰り返し周波数が200Hzのラインビ
ーム)を半導体膜100に照射し、その照射領域をY方
向にずらしていく。その結果、非晶質の半導体膜100
は、一度溶融し、冷却固化過程を経て結晶化する。この
際には、各領域へのレーザ光の照射時間が非常に短時間
であり、かつ、照射領域も基板全体に対して局所的であ
るため、基板全体が同時に高温に熱せられることがな
い。
【0005】このようなレーザアニール工程に関して、
非晶質の半導体膜100に照射するレーザ光の照射密度
と、この照射密度でレーザ光を照射した後の半導体膜1
00の結晶状態との関係は、図9に示す関係がある。こ
の図9には、各膜厚の非晶質の半導体膜100を形成
し、この半導体膜100に照射するレーザ光の照射密度
を変化させたとき、レーザ光を照射した後において、照
射密度が低すぎてまだ非晶質である条件範囲をα−Si
(A)で示し、照射密度が適正であるため非晶質から多
結晶化する条件範囲をp−Siで示し、照射密度が高す
ぎて多結晶化すべき半導体膜が微細な非晶質になってい
まう条件範囲をα−Si(B)で示してある。従って、
図9において各領域の境界を示す実線LLは、非晶質か
ら多結晶へ転移させるのに必要な照射密度の下限値ELt
hを表わし、実線LHは照射密度の上限値EHthを表わし
ている。このため、レーザアニール工程では、非晶質の
半導体膜100の膜厚が決まれば、レーザアニール工程
で半導体膜100に照射されるレーザ光の照射密度は、
下式 ELth≦EM≦EHth を満たす照射密度EMでレーザ光を照射すればよいとし
て、従来は、レーザ光を照射密度EM一定で半導体膜に
レーザ光を照射している。
【0006】
【発明が解決しようとする課題】しかしながら、図30
および図31を参照して説明するように、従来の条件で
行われているレーザアニール工程では、非晶質の半導体
膜100の表面がどのような状態にあるかにかかわら
ず、ある一定の範囲内の照射密度EMでレーザ光を照射
すればよいとされているので、結晶化した後の多結晶性
の半導体膜100において表面の凹凸が大きいという問
題点がある。このような表面の凹凸が大きな半導体膜1
00を用いてTFTを製造すると、ゲート耐圧が低下
し、かつおよび、オフリーク電流の低減あるいは信頼性
を向上する際の妨げとなる。また、従来のように、ある
照射密度EMに固定したまま、レーザ光を照射する方法
では、上限値EHthをわずかに下回る高いレベルに照射
密度EMを設定した場合でも、この半導体膜100を用
いたTFTでは、移動度が低いという問題点もある。
【0007】たとえば、前者の問題点を図30および図
31を参照して詳述する。図30には、レーザアニール
前の非晶質の半導体膜の表面の酸化膜の厚さと、レーザ
アニール後の多結晶性の半導体膜の表面の凹凸の大きさ
との関係が示されている。この図において、横軸は、レ
ーザアニール前の非晶質の半導体膜の表面の酸化膜の厚
さ(単位オングストローム)であり、縦軸は、レーザア
ニール後の多結晶性の半導体膜の10μm角内における
最大高低差(本願明細書では、単に凹凸という。/単位
オングストローム)である。この図には、レーザアニー
ル時のエネルギー密度条件を変えて行った測定結果のう
ち、グラフの傾きが最大のものと最小のものの2つの条
件で得られた結果を示してある。この図から明らかなよ
うに、レーザアニール前の非晶質の半導体膜の表面の酸
化膜の厚さが100オングストローム以下の範囲では、
レーザアニール工程を行う時点で非晶質の半導体膜の表
面に形成されている酸化膜の厚さが厚いほど、レーザア
ニール後の多結晶性の半導体膜の表面において凹凸が大
きくなる。このような「レーザアニール工程を行う時点
で非晶質の半導体膜の表面に形成されている酸化膜」と
は、基板の搬送中、あるいは洗浄後の乾燥などの間に大
気中で自然に成長した自然酸化膜などである。
【0008】図31は、多結晶性の半導体膜の表面の凹
凸と、ゲート耐圧との関係を示すグラフである。この図
において、横軸は、多結晶性の半導体膜表面の10μm
角内の最大高低差(本願明細書では、単に凹凸という。
/単位オングストローム)であり、縦軸はゲートリーク
電流が規定値を示すときのゲート印加電圧の変化量(高
低差〜0の時の値を取る100%ととる)であり、多結
晶性の半導体膜表面の凹凸が0のときのゲート耐圧を基
準にしたときのゲート耐圧の低下率に相当する。この図
から明らかなように、多結晶性の半導体膜の表面の凹凸
が大きいほど、ゲート耐圧が低下する傾向にある。
【0009】そこで、レーザアニール工程を行う前に非
晶質の半導体膜100の表面から酸化膜を除去しておく
方法が考えられるが、酸化膜除去後も時間の経過と共に
自然参加膜の形成が進むため、基板毎の表面状態をイコ
ールコンディションに保つことが難しく、結果として結
晶性のばらつきの原因となる。
【0010】以上の問題点に鑑みて、本発明の課題は、
非晶質の半導体膜にレーザアニールを施して多結晶性の
半導体膜を得る際に、そのアニール条件を最適化するこ
とにより、この半導体膜から形成した半導体素子の特性
を向上することのできる半導体装置の製造方法、TFT
の製造方法、この製造方法を利用したアクティブマトリ
クス基板の製造方法、およびこの方法で製造したアクテ
ィブマトリクス基板を用いた電気光学装置を提供するこ
とにある。
【0011】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に非晶質の半導体膜を形成する
成膜工程と、該非晶質の半導体膜に対してレーザ光を照
射して当該半導体膜を多結晶化させるレーザアニール工
程とを有する半導体装置の製造方法において、前記レー
ザアニール工程では前記半導体膜の少なくとも一部に対
し、一箇所につき少なくとも2段階以上の照射密度でレ
ーザーを照射することを特徴とする。
【0012】本発明において、前記レーザアニール工程
では、たとえば、レーザ光の照射密度を11段階以下で
変化させる。
【0013】本発明において、前記レーザアニール工程
では、レーザ光の照射密度を3段階から7段階の間で変
化させることが好ましい。
【0014】本発明において、前記レーザアニール工程
では、前記非晶質の半導体膜に照射するレーザ光の照射
密度と、該照射密度でレーザ光照射した後の当該半導体
膜の結晶状態との関係において、非晶質から多結晶へ転
移させるのに必要な照射密度の下限値をELthとし、上
限値をEHthとし、該上限値EHthと前記下限値ELthと
の差をΔEthとしたときに、下式 (EHth−0.2ΔEth)≦E0≦(EHth−0.05Δ
Eth) を満たす照射密度E0のレーザ光を照射する高密度照射
を行うとともに、当該高密度照射を行う前および行った
後の少なくとも一方では、下式 ELth≦E≦E0 を満たす照射密度Eのレーザ光を前記半導体膜に照射す
ることが好ましい。
【0015】たとえば、前記レーザアニール工程では、
前記高密度照射を行う前に、前記照射密度Eでのレーザ
照射として、下式 (E0−0.1ΔEth)≦E11≦(E0−0.05ΔEt
h) を満たす照射密度E11のレーザ光を照射する第1の中密
度照射を少なくとも行う。
【0016】本発明では、上限値EHthをわずかに下回
る照射密度E0でのレーザ照射(高密度照射)によって
結晶粒を成長させる前に、この照射密度E0よりも低い
照射密度E11でのレーザ照射(第1の中密度照射)を行
うことによって、半導体膜を改質しておく。すなわち、
半導体膜をプラズマCVD法あるいは低圧CVD法で成
膜すると、半導体膜中に水素が含まれているので、この
まま半導体膜に高密度照射を行うと、半導体膜から水素
が急激に放出されて半導体膜の表面が粗れてしまい、こ
の半導体膜を能動層として用いたTFTでは耐圧の低下
が起こる。しかるに本発明では、高密度照射に先立っ
て、中密度照射を行うことにより半導体膜から水素を放
出させておくので、半導体膜に高密度照射を行った際に
半導体膜の表面が粗れることがない。従って、この半導
体膜を能動層として用いたTFTを製造すると、耐圧の
高いTFTを得ることができる。また、このようなレー
ザ光の照射プロファイルを改良することにより、半導体
表面の粗れおよびそれに起因するTFTの耐圧の低下を
防ぐことができるのであれば、非晶質の半導体膜表面に
酸化膜を残した状態でレーザアニール工程を行うことが
できる。それ故、表面の酸化膜を除去してレーザアニー
ル工程を行った場合の問題点を解消することができる。
【0017】この場合に、前記レーザアニール工程で
は、たとえば、前記第1の中密度照射を行う前に、前記
照射密度Eでのレーザ照射として、下式 E12≦(E0−0.3ΔEth) を満たす照射密度E12のレーザ光を照射する第1の低密
度照射を行うことが好ましい。すなわち、半導体膜中か
ら水素が急激に蒸発しないように、最初は低い照射密度
E12でレーザ光の照射(低密度照射)を行なって水素を
徐々に放出させた後、水素がある程度、放出されてか
ら、中程度の照射密度E11でのレーザ光の照射(中密度
照射)を行い、しかる後に高い照射密度E0でのレーザ
光の照射(高密度照射)を行なって、結晶粒を成長させ
ることが好ましい。また、このような低密度照射は、半
導体膜の結晶性を高める効果もある。
【0018】また、本発明において、前記レーザアニー
ル工程では、たとえば、前記高密度照射を行った後に、
前記照射密度Eでのレーザ照射として、下式 (E0−0.1ΔEth)≦E21≦(E0−0.05ΔEt
h) を満たす照射密度E21のレーザ光を照射する第2の中密
度照射を少なくとも行う。このように構成すると、上限
値EHthをわずかに下回る照射密度E0でのレーザ照射
(高密度照射)によって結晶粒を成長させた後に、この
照射密度E0よりも低い照射密度E21でのレーザ照射
(第2の中密度照射)を行うことにより、結晶粒界の欠
陥を低減することができる。このような中密度照射は、
TFTのゲート耐圧を高める効果もある。
【0019】この場合に、前記レーザアニール工程で
は、たとえば、前記第2の中密度照射を行った後、前記
照射密度Eでのレーザ照射として、下式 E22≦(E0−0.3ΔEth) を満たす照射密度E22のレーザ光を照射する第2の低密
度照射を行う。このようにして、低密度照射を行うと、
結晶粒界の欠陥を低減するのにより効果的である。
【0020】本発明において、前記レーザアニール工程
では、前記半導体膜表面に酸化膜が存在している状態で
レーザ光の照射を行うことが好ましい。
【0021】本発明において、前記成膜工程を行った
後、当該成膜工程で形成された前記非晶質の半導体膜の
表面から酸化膜を除去し、次に、酸化膜を除去した前記
非晶質の半導体膜表面に酸化膜を新たに形成し、しかる
後に、前記レーザアニール工程では、新たに形成した当
該酸化膜を介して前記半導体膜にレーザ光を照射するこ
とが好ましい。レーザアニール工程では、前記半導体膜
表面に酸化膜が存在している状態でレーザ光の照射を行
うことが好ましいが、レーザアニール工程を行う時点で
非晶質の半導体膜の表面に形成されている酸化膜が、基
板の搬送中、あるいは洗浄後の乾燥などの間に大気中で
自然に成長する自然酸化膜などでは、その厚さを制御で
きない。その結果、酸化膜が厚すぎて、半導体膜に大き
な凹凸を形成させてしまうおそれがある一方、酸化膜が
薄すぎて、半導体膜の蒸発などを確実に防止できないお
それもある。従って、大気中で自然に成長した自然酸化
膜などについては除去した後、改めて、所定の膜厚の酸
化膜を形成してから、レーザアニール工程を行うことが
好ましい。
【0022】たとえば、前記レーザアニール工程を行う
際には、前記半導体膜上に厚さが5オングストローム以
上、30オングストローム以下の酸化膜が存在している
ことが好ましい。
【0023】このような半導体装置の製造方法として、
本発明では、前記多結晶の半導体膜を能動層にしてTF
Tなどを形成する。たとえば、電気光学装置のアクティ
ブマトリクス基板上に少なくとも画素スイッチング用の
TFTを製造する。
【0024】
【発明の実施の形態】以下に、図面を参照して本発明の
各実施の形態を説明する。本形態では、非晶質の半導体
膜をレーザアニールによって多結晶化させた後、この半
導体膜を能動層とするTFTをアクティブマトリクス基
板(半導体装置)上に形成する例を説明する。
【0025】[TFTの構成]図1および図2はそれぞ
れ、TFTの平面図および断面図である。ここに示すT
FTは、後述する液晶装置(電気光学装置)のアクティ
ブマトリクス基板(半導体装置)上に画素スイッチング
用のTFTとして形成される。すなわち、図1にアクテ
ィブマトリクス基板上に構成される画素群のうちの1つ
を一部の画素領域を抜き出して示すように、アクティブ
マトリクス基板上には、複数の透明なITO(Indi
um Tin Oxide)膜からなる画素電極8がマ
トリクス状に形成されており、これら各画素電極8に対
して画素スイッチング用のTFT10がそれぞれ接続し
ている。また、画素電極8の縦横の境界に沿って、デー
タ線90、走査線91および容量線92が形成され、T
FT10は、データ線90および走査線91に対して接
続している。すなわち、データ線90は、コンタクトホ
ールを介してTFT10のソース領域16に電気的に接
続し、画素電極8は、コンタクトホールを介してTFT
10のドレイン領域17に電気的に接続している。ま
た、TFT10のチャネル形成領域15に対向するよう
に走査線91が延びている。なお、保持容量40は、画
素スイッチング用のTFT10を形成するための半導体
膜10a(シリコン膜/図1に斜線を付した領域)の延
設部分に相当する半導体膜40a(シリコン膜/図1に
斜線を付した領域)を導電化したものを下電極41と
し、この下電極41に容量線92が上電極として重なっ
た構造になっている。
【0026】このように構成した画素領域のA−A′線
における断面は、図2に示すように表される。この図か
らわかるように、アクティブマトリクス基板11の基体
たる透明な基板30の表面には絶縁性の下地保護膜30
1が形成され、この下地保護膜301の表面には、島状
の半導体膜10a、40aが形成されている。半導体膜
10aの表面には、厚さが約1000オングストローム
のゲート絶縁膜13が形成され、このゲート絶縁膜13
の表面に走査線91がゲート電極として通っている。半
導体膜10aのうち、走査線91に対してゲート絶縁膜
13を介して対峙する領域がチャネル形成領域15にな
っている。このチャネル形成領域15に対して一方側に
は、低濃度ソース領域161および高濃度ソース領域1
62を備えるソース領域16が形成され、他方側には低
濃度ドレイン領域171および高濃度ドレイン領域17
2を備えるドレイン領域17が形成されている。
【0027】このように構成された画素スイッチング用
のTFT10の表面側には、第1層間絶縁膜18および
第2層間絶縁膜19が形成され、第1層間絶縁膜18の
表面に形成されたデータ線90は、第1層間絶縁膜18
に形成されたコンタクトホールを介して高濃度ソース領
域162に電気的に接続している。第1層間絶縁膜18
の表面にはデータ線90と同時形成されたドレイン電極
14が形成され、このドレイン電極14は、第1層間絶
縁膜18に形成されたコンタクトホールを介して高濃度
ドレイン領域172に電気的に接続している。また、第
2層間絶縁膜19の表面には画素電極8が形成され、こ
の画素電極8は、第2層間絶縁膜19に形成されたコン
タクトホールを介してドレイン電極14に電気的に接続
している。ここで、第2層間絶縁膜19はポリシラザン
塗布膜を焼成して得た下層側層間絶縁膜191と、CV
D法により形成されたシリコン酸化膜からなる上層側層
間絶縁膜192との2層構造になっている。画素電極8
の表面側にはシリコン酸化膜や有機膜からなる表面保護
膜45が形成され、この表面保護膜45の表面にポリイ
ミド膜からなる配向膜46が形成されている。この配向
膜46は、ポリイミド膜に対してラビング処理が施され
た膜である。
【0028】なお、高濃度ドレイン領域172から延設
された半導体膜(シリコン膜)40aには高濃度領域か
らなる下電極41が形成されている。この下電極41に
対しては、ゲート絶縁膜13と同時形成された絶縁膜
(誘電体膜)を介して容量線92が対向している。この
ようにして保持容量40が形成されている。
【0029】ここで、TFT10は、好ましくは上述の
ようにLDD構造をもつが、低濃度ソース領域161お
よび低濃度ドレイン領域171に相当する領域に不純物
イオンの打ち込みを行わないオフセット構造を有してい
てもよい。また、TFT10は、走査線91をマスクと
して高濃度で不純物イオンを打ち込み、自己整合的に高
濃度ソースおよびドレイン領域を形成したセルフアライ
ン型のTFTであってもよい。なお、本形態では、TF
T10のゲート電極(走査線91)をソース−ドレイン
領域の間に1個のみ配置したシングルゲート構造とした
が、これらの間に2個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにデュアルゲート(ダブルゲ
ート)或いはトリプルゲート以上でTFT10を構成す
れば、チャネルとソース−ドレイン領域の接合部でのリ
ーク電流を防止でき、オフ時の電流を低減することが出
来る。これらのゲート電極の少なくとも1個をLDD構
造或いはオフセット構造にすれば、さらにオフ電流を低
減でき、安定したスイッチング素子を得ることが出来
る。
【0030】[TFTの製造方法]このような構成のT
FT10を製造する方法を、図3ないし図8を参照して
説明する。図3、図5、図6、図7および図8は、本形
態のアクティブマトリクス基板11の製造方法を示す工
程断面図であり、いずれの図においても、図1のA−
A′線における断面に相当する。但し、ここでは画素用
TFT100の製造方法のみについて説明することし、
保持容量40などの製造方法の説明および図示を省略す
る。図4は、レーザアニール装置の概略構成図である。
【0031】ガラス基板上にTFTを製造するには、ま
ず、ガラス基板を変形させることなく、ガラス基板上に
多結晶性の半導体膜(シリコン膜)を形成する必要があ
る。このような制約下で多結晶の半導体膜を形成するに
は、図3(A)に示すように、超音波洗浄等により清浄
化したガラス製等の基板30を準備した後、基板温度が
約150℃から約450℃の温度条件下で、図3(B)
に示すように、基板30の全面にシリコン酸化膜からな
る下地保護膜301をプラズマCVD法により形成す
る。このときの原料ガスとしては、たとえばモノシラン
と笑気ガスとの混合ガスやTEOSと酸素、あるいはジ
シランとアンモニアを用いることができる。
【0032】次に、基板温度が約150℃から約450
℃の温度条件下で基板30の全面に非晶質シリコン膜か
らなる半導体膜100をプラズマCVD法により形成す
る。このときの原料ガスとしては、たとえばジシランや
モノシランを用いることができる(成膜工程)。
【0033】次に、図3(C)に示すように、半導体膜
100に対してレーザ光を照射してレーザアニールを施
す(レーザアニール工程)。
【0034】このレーザアニール工程では、図4に示す
ように、レーザ光の照射領域LがX方向(主走査方向)
に長いラインビームL0(たとえば、レーザパルスの繰
り返し周波数が200Hzのラインビーム)を半導体膜
100に照射する。その結果、アモファスの半導体膜1
00は、一度溶融し、冷却固化過程を経て結晶化する。
この際には、各領域へのレーザ光の照射時間が非常に短
時間であり、かつ、照射領域も基板全体に対して局所的
であるため、基板全体が同時に高温に熱せられることが
ない。それ故、基板30として用いたガラス基板は、石
英基板と比較して耐熱性の面で劣るが、熱による変形や
割れ等が生じない。
【0035】図4に示すアニール装置300では、非晶
質シリコン膜からなる半導体膜100が形成されたガラ
ス製の基板30を載置するX−Yステージ310と、レ
ーザ光源320と、このレーザ光源320から出射され
たレーザ光をステージ310上に載置された基板30に
向けてラインビームL0として出射、集光する光学系3
25とを有している。ここに示す例では、ラインビーム
L0の照射領域Lは約300mmの寸法でX方向に延び
ており、基板30の全面にレーザアニールを行うには、
X−Yステージ310がY方向に移動していくことにな
る。
【0036】なお、このようなアニール装置300を用
いて図11〜図23を参照して後述するようなプロファ
イルでレーザ光を照射するには、ラインビームL0の幅
方向におけるエネルギー強度のプロファイルを多段階に
設定するか、あるいは、半導体膜100にレーザ光を繰
り返し照射するときの照射密度を多段階に切り換える。
【0037】次に、図5(A)に示すように、半導体膜
100の表面にフォトリソグラフィ技術を用いてレジス
トマスク551を形成する。
【0038】次に、レジストマスク551を介して半導
体膜100をパターニングし、図5(B)に示すよう
に、島状の半導体膜10a(能動層)を形成する。
【0039】次に、図5(C)に示すように、350℃
以下の温度条件下で、CVD法などにより半導体膜10
aの表面に厚さが約1000オングストロームのシリコ
ン酸化膜からなるゲート絶縁膜13を形成する(ゲート
絶縁膜形成工程)。このときの原料ガスは、たとえばT
EOSと酸素ガスとの混合ガスを用いることができる。
ゲート絶縁膜13としてシリコン窒化膜を用いてもよ
い。
【0040】次に、図5(D)に示すように、ゲート電
極などを形成するためのタンタル膜910を絶縁基板3
0全面に形成した後、フォトリソグラフィ技術を用いて
レジストマスク552を形成する。
【0041】次に、レジストマスク552を介してタン
タル膜3をパターニングし、図5(E)に示すように、
走査線91(ゲート電極)を形成する。
【0042】次に、図6(A)に示すように、画素TF
T部および駆動回路のNチャネルTFT部の側には、走
査線91(ゲート電極)をマスクとして、約0.1×1
13/cm2 〜約10×1013/cm2 のドーズ量で低
濃度の不純物イオン(リンイオン)の打ち込みを行い、
画素TFT部の側には、ゲート電極に対して自己整合的
に低濃度のソース領域161および低濃度のドレイン領
域171を形成する。ここで、ゲート電極の真下に位置
しているため、不純物イオンが導入されなかった部分は
半導体膜のままのチャネル領域15となる。
【0043】次に、図6(B)に示すように、画素TF
T部では、ゲート電極より幅の広いレジストマスク55
3を形成して高濃度の不純物イオン(リンイオン)を約
0.1×1015/cm2 〜約10×1015/cm2 のド
ーズ量で打ち込み、高濃度のソース領域162およびド
レイン領域172を形成する。このようにして、図6
(C)に示すように、低濃度ソース領域161および高
濃度ソース領域162を備えるソース領域16を形成
し、低濃度ドレイン領域171および高濃度ドレイン領
域172を備えるドレイン領域17を形成する。
【0044】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極より幅の広い
レジストマスク553を形成した状態で高濃度の不純物
(リンイオン)を打ち込み、オフセット構造のソース領
域およびドレイン領域を形成してもよい。また、ゲート
電極の上に高濃度の不純物(リンイオン)を打ち込ん
で、セルフアライン構造のソース領域およびドレイン領
域を形成してもよいことは勿論である。
【0045】また、図示を省略するが、周辺駆動回路の
PチャネルTFT部を形成するために、前記画素部およ
びNチャネルTFT部をレジストで被覆保護して、ゲー
ト電極をマスクとして、約0.1×1015/cm2 〜約
10×1015/cm2 のドーズ量でボロンイオンを打ち
込むことにより、自己整合的にPチャネルのソース・ド
レイン領域を形成する。なお、NチャネルTFT部の形
成時と同様に、ゲート電極をマスクとして、約0.1×
1013/cm2 〜約10×1013/cm2 のドーズ量で
低濃度の不純物(ボロンイオン)を導入して、ポリシリ
コン膜に低濃度領域を形成した後、ゲート電極より幅の
広いマスクを形成して高濃度の不純物(ボロンイオン)
を約0.1×1015/cm2 〜約10×1015/cm2
のドーズ量で打ち込み、LDD構造(ライトリー・ドー
プト・ドレイン構造)のソース領域およびドレイン領域
を形成してもよい。また、低濃度の不純物の打ち込みを
行わずに、ゲート電極より幅の広いマスクを形成した状
態で高濃度の不純物(リンイオン)を打ち込み、オフセ
ット構造のソース領域およびドレイン領域を形成しても
よい。これらのイオン打ち込み工程によって、CMOS
化が可能になり、周辺駆動回路の同一基板内への内蔵が
可能となる。
【0046】次に、図6(D)に示すように、走査線9
1の表面側にCVD法などにより、酸化シリコン膜やN
SG膜(ボロンやリンを含まないシリケートガラス膜)
などからなる第1の層間絶縁膜18を3000オングス
トローム〜15000オングストローム程度の膜厚で形
成した後、フォトリソグラフィ技術を用いて、第1の層
間絶縁膜18にコンタクトホールや切断用孔を形成する
ためのレジストマスク554を形成する。
【0047】次に、レジストマスク554を介して第1
の層間絶縁膜18にエッチングを行い、図6(E)に示
すように、第1の層間絶縁膜18のうち、ソース領域1
62およびドレイン領域172に対応する部分にコンタ
クトホールをそれぞれ形成する。
【0048】次に、図7(A)に示すように、第1の層
間絶縁膜18の表面側に、ソース電極などを構成するた
めのアルミニウム膜900をスパッタ法などで形成した
後、フォトリソグラフィ技術を用いて、レジストマスク
555を形成する。
【0049】次に、レジストマスク555を介してアル
ミニウム膜900にエッチングを行い、図7(B)に示
すように、ソース領域162にコンタクトホールを介し
て電気的に接続するアルミニウム膜からなるソース電極
(データ線90の一部)と、ドレイン領域172にコン
タクトホールを介して電気的に接続するドレイン電極1
4とを形成する。
【0050】次に、図7(C)に示すように、ソース電
極90およびドレイン電極14の表面側に、ペルヒドロ
ポリシラザンまたはこれを含む組成物の塗布膜を焼成し
た層間絶縁膜191を形成する。さらに、この層間絶縁
膜191の表面に、TEOSを用いたCVD法によりた
とえば400℃程度の温度条件下で厚さが約500オン
グストローム〜約15000オングストロームのシリコ
ン酸化膜からなる上層側層間絶縁膜192を形成する。
これらの層間絶縁膜191、192によって、第2の層
間絶縁膜19が形成される。ここで、ペルヒドロポリシ
ラザンとは無機ポリシラザンの一種であり、大気中で焼
成することによってシリコン酸化膜に転化する塗布型コ
ーティング材料である。たとえば、東燃(株)製のポリ
シラザンは、−(SiH2 NH)−を単位とする無機ポ
リマーであり、キシレンなどの有機溶剤に可溶である。
従って、この無機ポリマーの有機溶媒溶液(たとえば、
20%キシレン溶液)を塗布液としてスピンコート法
(たとえば、2000rpm、20秒間)で塗布した
後、450℃の温度で大気中で焼成すると、水分や酸素
と反応し、CVD法で成膜したシリコン酸化膜と同等以
上の緻密な非晶質のシリコン酸化膜を得ることができ
る。従って、この方法で成膜した層間絶縁膜191(シ
リコン酸化膜)はCVD法で形成した層間絶縁膜と同様
の信頼性を有しているとともに、ドレイン電極14に起
因する凹凸などを平坦化してくれる。
【0051】次に、図7(C)に示すように、フォトリ
ソグラフィ技術を用いて、絶縁膜18、19にコンタク
トホールを形成するためのレジストマスク556を形成
する。
【0052】次に、レジストマスク556を介して第2
の層間絶縁膜19にエッチングを行い、図7(D)に示
すように、ドレイン電極14に対応する部分にコンタク
トホールを形成する。
【0053】次に、図8(A)に示すように、第2の層
間絶縁膜19の表面側に、厚さが約400オングストロ
ーム〜約2000オングストロームのITO膜80をス
パッタ法などで形成した後、フォトリソグラフィ技術を
用いて、ITO膜80をパターニングするためのレジス
トマスク557を形成する。
【0054】次に、レジストマスク557を介してIT
O膜80にエッチングを行って、図8(B)に示すよう
に、ドレイン電極14に電気的に接続する画素電極8を
形成する。
【0055】次に、図8(C)に示すように、画素電極
8の表面側にシリコン酸化膜や有機膜からなる表面保護
膜45を形成する。
【0056】次に、図8(D)に示すように、表面保護
膜45の表面にポリイミド膜(配向膜46)を形成す
る。それには、ブチルセロソルブやn−メチルピロリド
ンなどの溶媒に5〜10重量%のポリイミドやポリアミ
ド酸を溶解させたポリイミド・ワニスをフレキソ印刷し
た後、加熱・硬化(焼成)する。そして、ポリイミド膜
を形成した基板をレーヨン系繊維からなるパフ布で一定
方向に擦り、ポリイミド分子を表面近傍で一定方向に配
列させる。その結果、後で充填した液晶分子とポリイミ
ド分子との相互作用により液晶分子が一定方向に配列す
る。
【0057】[レーザアニール工程の適正化]このよう
なTFTの製造工程のうち、図3(C)および図4に示
すレーザアニール工程について、本形態では、以下のよ
うに条件設定する。
【0058】(半導体膜100の表面状態の最適化)ま
ず、本形態では、図3(B)に示すように、基板30の
全面に非晶質の半導体膜100をプラズマCVD法によ
り形成した後、図3(C)に示すレーザアニール工程を
行う前に、半導体膜100の表面に薄くエッチングを施
し、その表面に形成されていたシリコン酸化膜を除去す
る。たとえば、HF(フッ化水素酸):H2 O=1:5
0のエッチング液で30秒間〜1分間、ウエットエッチ
ングを行い、非晶質の半導体膜100の表面に形成され
ている酸化膜を完全に除去する。ここで除去される酸化
膜は、基板の搬送中、あるいは洗浄後の乾燥時に大気中
で自然に成長した自然酸化膜などである。
【0059】次に、半導体膜100に再度、自然酸化膜
などが形成されないうちに、アンモニア過水溶液中で1
0オングストローム〜20オングストロームのシリコン
酸化膜を形成する。このようにすると、自然酸化膜であ
れば膜厚などを制御できないので、レーザアニール工程
を行う際に、半導体膜100の表面にどれ位の膜厚の酸
化膜が存在するか不明であるが、自然酸化膜を除去した
後、所定のプロセスで半導体膜100の表面に酸化膜を
形成すれば、半導体膜100の表面に所定の膜厚の酸化
膜が存在することを前提にレーザアニール工程の条件を
設定できる。それ故、半導体膜100の表面に対して、
常に、同一、かつ最適の状態下でレーザアニール工程を
行うことができる。また、半導体膜100の表面に酸化
膜が存在している状態でレーザアニール工程を行うので
あれば、半導体膜100の表面の酸化膜を除去してレー
ザアニール工程を行った場合の問題点(不特定厚の自然
酸化膜が形成された上でのレーザアニール処理による結
晶性のばらつき)を解消することができる。
【0060】なお、半導体膜100の表面に酸化膜を形
成する方法としては、アンモニア過水溶液を用いる方法
の他、熱酸化法、あるいは酸素プラズマを利用する方法
であってもよい。
【0061】(レーザ照射条件の最適化)次に、本形態
では、レーザアニール工程でのレーザ光の照射条件を以
下に説明するように規定する。
【0062】まず、図9には、非晶質の半導体膜100
に照射するレーザ光の照射密度と、この照射密度でレー
ザ光を照射した後の半導体膜100の結晶状態との関係
を示してある。この図9には、従来の技術の欄でも説明
したように、各膜厚の非晶質の半導体膜100を形成
し、この半導体膜100に照射するレーザ光の照射密度
を変化させたとき、レーザ光を照射した後において、照
射密度が低すぎてまだ非晶質である条件範囲をα−Si
(A)で示し、照射密度が適正であるため非晶質から多
結晶化する条件範囲をp−Siで示し、照射密度が高す
ぎて多結晶化すべき半導体膜が微細な非晶質になってい
まう条件範囲をα−Si(B)で示してある。従って、
図9において各領域の境界を示す実線LLは、非晶質か
ら多結晶へ転移させるのに必要な照射密度の下限値ELt
hを表わし、実線LHは、照射密度が高すぎて多結晶化
すべき半導体膜100が微細な非晶質の半導体膜100
に転移してしまうことを防止しながら半導体膜100を
非晶質から多結晶に転移させることのできる照射密度の
上限値EHthを表わしている。
【0063】このため、本形態では、まず第1の条件と
して、レーザアニール工程では、非晶質の半導体膜10
0の膜厚が決まれば、レーザアニール工程で半導体膜1
00に照射されるレーザ光の照射密度は、あくまで下限
値ELthから上限値EHthの間に設定される。
【0064】また、個々の照射密度プロファイルについ
ては、レーザアニール後の半導体膜の評価結果と対応さ
せながら後述するが、本形態では、第2の条件として、
以下の条件でレーザ光の照射密度を多段階に変化させて
レーザ光を半導体膜に照射する。すなわち、本形態で
は、半導体膜100を非晶質から多結晶に転移させる際
の下限値ELthと、上限値EHthとの差をΔEthとしたと
きに、下式 (EHth−0.2ΔEth)≦E0≦(EHth−0.05Δ
Eth) を満たす照射密度E0のレーザ光を照射する高密度照射
を行うとともに、この高密度照射を行う前、あるいは行
った後には、下式 ELth≦E≦E0 を満たす照射密度Eのレーザ光を半導体膜100に照射
する。
【0065】そこで、以下の説明では、各照射密度のプ
ロファイルを変えながらTFTを製造したときのプロフ
ァイルとゲート耐圧との関係、プロファイルと移動度と
の関係、およびプロファイルとゲート電圧のシフト量
(ゲート電圧を変えていったときにソース・ドレイン間
電流が最小値を示すときのゲート電圧の±0Vからのシ
フト量)を説明する。ここで説明する一連の評価では、
最も高い密度でレーザ光を照射するときの条件(高密度
照射)として、照射密度E0を(EHth−0.1ΔEth)
に設定した。
【0066】(1)照射密度プロファイルとゲート耐圧
との関係について 照射密度プロファイルを図10〜図16に示すように変
えていったとき、TFTのゲート耐圧がどのように変化
するかの検討結果について説明する。ここでの評価で
は、レーザアニール工程を終えた半導体膜の表面に所定
の膜厚の酸化膜を形成した後、半導体膜に不純物を導入
して導電化し、しかる後に酸化膜表面に金属電極を形成
した状態において、半導体膜と金属電極との間に電場を
かけていったとき、半導体膜と金属電極との間に所定の
電流が流れたときの電圧値を耐圧として評価した。
【0067】まず、比較例11では、表面に10オング
ストロームから20オングストロームの酸化膜を形成し
た半導体膜100に対して、図10に示すように、照射
密度がE0=(EHth−0.10ΔEth)一定のレーザ光
を照射した(高密度照射)。この試料の耐圧は18Vで
ある。
【0068】比較例12では、表面から酸化膜を除去し
た半導体膜100に対して、図10に示すように、照射
密度がE0=(EHth−0.10ΔEth)一定のレーザ光
を照射した(高密度照射)。この試料の耐圧は31Vで
ある。
【0069】実施例11では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図11に示すように、照射密度が
E11=(E0−0.05ΔEth)のレーザ光を照射した
後(第1の中密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射した(高
密度照射)。この試料の耐圧は21Vであり、比較例1
と比較して3V向上している。
【0070】実施例12では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図12に示すように、照射密度が
E0=(EHth−0.10ΔEth)のレーザ光を照射した
後(高密度照射)、照射密度がE21=(E0−0.05
ΔEth)のレーザ光を照射した(第2の中密度照射)。
この試料の耐圧は26Vであり、比較例1と比較して8
V向上している。
【0071】実施例13では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図13に示すように、照射密度が
E11=(E0−0.05ΔEth)のレーザ光を照射した後
(第1の中密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE21=(E0−0.
05ΔEth)のレーザ光を照射した(第2の中密度照
射)。この試料の耐圧は27Vであり、比較例11と比
較して9V向上している。
【0072】実施例14では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図14に示すように、照射密度が
E12=(E0−0.15ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
15ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の耐圧は24Vであり、比較例11と比
較して6V向上している。
【0073】実施例15では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図15に示すように、照射密度が
E12=(E0−0.30ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
30ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の耐圧は19Vであり、比較例1と比較
して1V向上している。
【0074】実施例16では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図16に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
40ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の耐圧は20Vであり、比較例11と比
較して2V向上している。
【0075】このように、レーザ光の照射密度を多段階
に設定すると、照射密度が一定の場合よりも耐圧を向上
させることができ、かつ、特に、実施例11、12、1
3のように中密度照射を行った場合に耐圧が大きく向上
するという結果を得た。
【0076】(2)照射密度プロファイルと移動度との
関係について 照射密度プロファイルを図10〜図17に示すように変
えていったとき、TFTの移動度がどのように変化する
かの検討結果について説明する。ここでの評価では、レ
ーザアニール工程を終えた半導体膜を能動層としてTF
Tを製造し、その移動度を計測した。
【0077】まず、比較例21では、表面に10オング
ストロームから20オングストロームの酸化膜を形成し
た半導体膜100に対して、図10に示すように、照射
密度がE0=(EHth−0.10ΔEth)一定のレーザ光
を照射した(高密度照射)。この試料の移動度は57c
2/V・sである。
【0078】実施例21では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図11に示すように、照射密度が
E11=(E0−0.05ΔEth)のレーザ光を照射した
後(第1の中密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射した(高
密度照射)。この試料の移動度は75cm2/V・sで
あり、比較例21と比較して18cm2/V・s向上し
ている。
【0079】実施例22では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図12に示すように、照射密度が
E0=(EHth−0.10ΔEth)のレーザ光を照射した
後(高密度照射)、照射密度がE21=(E0−0.05
ΔEth)のレーザ光を照射した(第2の中密度照射)。
この試料の移動度は84cm2/V・sであり、比較例
21と比較して27cm2/V・s向上している。
【0080】実施例23では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図13に示すように、照射密度が
E11=(E0−0.05ΔEth)のレーザ光を照射した
後(第1の中密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE21=(E0−0.
05ΔEth)のレーザ光を照射した(第2の中密度照
射)。この試料の移動度は110cm2/V・sであ
り、比較例21と比較して53cm2/V・s向上して
いる。
【0081】実施例24では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図14に示すように、照射密度が
E12=(E0−0.15ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
15ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の移動度は101cm2/V・sであ
り、比較例21と比較して44cm2/V・s向上して
いる。
【0082】実施例25では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図15に示すように、照射密度が
E12=(E0−0.30ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
30ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の移動度は125cm2/V・sであ
り、比較例21と比較して68cm2/V・s向上して
いる。
【0083】実施例26では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図16に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
40ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の移動度は139cm2/V・sであ
り、比較例21と比較して82cm2/V・s向上して
いる。
【0084】実施例27では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図17に示すように、照射密度が
E12=(E0−0.60ΔEth)のレーザ光を照射した
後(第1の低密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE22=(E0−0.
60ΔEth)のレーザ光を照射した(第2の低密度照
射)。この試料の移動度は119cm2/V・sであ
り、比較例21と比較して62cm2/V・s向上して
いる。
【0085】このように、レーザ光の照射密度を多段階
に設定すると、照射密度が一定の場合よりもTFTの移
動度を向上させることができ、かつ、実施例25、26
のように、低密度照射を行った場合に移動度が大きく向
上するという結果を得た。
【0086】(3)照射密度プロファイルとゲート電圧
のシフト量について 照射密度プロファイルを図10、図16、図18〜図2
3に示すように変えていったとき、TFTのゲート電圧
のシフト量がどのように変化するかの検討結果について
説明する。ここでの評価では、レーザアニール工程を終
えた半導体膜を能動層としてTFTを製造した後、ゲー
ト電圧−ソース・ドレイン間電流を計測し、この−ソー
ス・ドレイン間電流が最小値を示すときのゲート電圧が
±0Vからどのようにずれているかを評価した。ここで
の評価において、ゲート電圧のシフト量は0Vであるこ
とが望ましい。
【0087】まず、比較例31では、表面に10オング
ストロームから20オングストロームの酸化膜を形成し
た半導体膜100に対して、図10に示すように、照射
密度がE0=(EHth−0.10ΔEth)一定のレーザ光
を照射した(高密度照射)。この試料のゲート電圧のシ
フト量は+1.18Vである。
【0088】比較例3では、表面から酸化膜を除去した
半導体膜100に対して、図10に示すように、照射密
度がE0=(EHth−0.10ΔEth)一定のレーザ光を
照射した(高密度照射)。この試料のゲート電圧のシフ
ト量は+0.17Vである。
【0089】実施例31では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図13に示すように、照射密度が
E11=(E0−0.05ΔEth)のレーザ光を照射した
後(第1の中密度照射)を行った後、照射密度がE0=
(EHth−0.10ΔEth)のレーザ光を照射し(高密
度照射)、しかる後に、照射密度がE21=(E0−0.
05ΔEth)のレーザ光を照射した(第2の中密度照
射)。この試料のゲート電圧のシフト量は+0.40V
であり、比較例31と比較して向上している。
【0090】実施例32では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図16に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光を照射した
後(第1の低密度照射)、照射密度がE0=(EHth−
0.10ΔEth)のレーザ光を照射し(高密度照射)、
しかる後に、照射密度がE22=(E0−0.40ΔEt
h)のレーザ光を照射した(第2の低密度照射)。この
試料のゲート電圧のシフト量は+0.38Vであり、比
較例31と比較して向上している。
【0091】実施例33では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図18に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光の照射(第
1の低密度照射)、および照射密度がE11=(E0−
0.05ΔEth)のレーザ光の照射(第1の中密度照
射)をこの順に行った後、照射密度がE0=(EHth−
0.10ΔEth)のレーザ光を照射し(高密度照射)、
しかる後に、照射密度がE21=(E0−0.05ΔEt
h)のレーザ光の照射(第2の中密度照射)、および照
射密度がE22=(E0−0.40ΔEth)のレーザ光の
照射(第2の低密度照射)をこの順に行った。この試料
のゲート電圧のシフト量は+0.08Vであり、比較例
31と比較して大幅に向上している。
【0092】実施例34では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図19に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光の照射(第
1の低密度照射)、および照射密度がE12=(E0−
0.25ΔEth)のレーザ光の照射(第1の低密度照
射)をこの順に行った後、照射密度がE0=(EHth−
0.10ΔEth)のレーザ光を照射し(高密度照射)、
しかる後に、照射密度がE22=(E0−0.25ΔEt
h)のレーザ光の照射(第2の低密度照射)、および照
射密度がE22=(E0−0.40ΔEth)のレーザ光の
照射(第2の低密度照射)をこの順に行った。この試料
のゲート電圧のシフト量は+0.07Vであり、比較例
31と比較して大幅に向上している。
【0093】実施例35では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図20に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光の照射(第
1の低密度照射)、照射密度がE12=(E0−0.20
ΔEth)のレーザ光の照射(第1の低密度照射)、およ
び照射密度がE11=(E0−0.05ΔEth)のレーザ
光の照射(第1の中密度照射)をこの順に行った後、照
射密度がE0=(EHth−0.10ΔEth)のレーザ光を
照射し(高密度照射)、しかる後に、照射密度がE21=
(E0−0.05ΔEth)のレーザ光の照射(第1の中
密度照射)、照射密度がE22=(E0−0.20ΔEt
h)のレーザ光の照射(第2の低密度照射)、および照
射密度がE22=(E0−0.40ΔEth)のレーザ光の
照射(第2の低密度照射)をこの順に行った。この試料
のゲート電圧のシフト量は+0.07Vであり、比較例
31と比較して大幅に向上している。
【0094】実施例36では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図21に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光の照射(第1の
低密度照射)、照射密度がE12=(E0−0.30ΔEt
h)のレーザ光の照射(第1の低密度照射)、照射密度
がE12=(E0−0.20ΔEth)のレーザ光の照射
(第1の低密度照射)、および照射密度がE11=(E0
−0.05ΔEth)のレーザ光の照射(第1の中密度照
射)をこの順に行った後、照射密度がE0=(EHth−
0.10ΔEth)のレーザ光を照射し(高密度照射)、
しかる後に、照射密度がE21=(E0−0.05ΔEt
h)のレーザ光の照射(第1の中密度照射)、照射密度
がE22=(E0−0.20ΔEth)のレーザ光の照射
(第2の低密度照射)、照射密度がE22=(E0−0.
30ΔEth)のレーザ光の照射(第2の低密度照射)、
および照射密度がE22=(E0−0.40ΔEth)のレ
ーザ光の照射(第2の低密度照射)をこの順に行った。
この試料のゲート電圧のシフト量は−1.19Vであ
り、比較例31と同等である。
【0095】実施例37では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図22に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光の照射(第
1の低密度照射)、照射密度がE12=(E0−0.30
ΔEth)のレーザ光の照射(第1の低密度照射)、照射
密度がE12=(E0−0.20ΔEth)のレーザ光の照
射(第1の低密度照射)、照射密度がE11=(E0−
0.10ΔEth)のレーザ光の照射(第1の中密度照
射)、および照射密度がE11=(E0−0.05ΔEt
h)のレーザ光の照射(第1の中密度照射)をこの順に
行った後、照射密度がE0=(EHth−0.10ΔEth)
のレーザ光を照射し(高密度照射)、しかる後に、照射
密度がE21=(E0−0.05ΔEth)のレーザ光の照
射(第1の中密度照射)、照射密度がE21=(E0−
0.10ΔEth)のレーザ光の照射(第1の中密度照
射)、照射密度がE22=(E0−0.20ΔEth)のレ
ーザ光の照射(第2の低密度照射)、照射密度がE22=
(E0−0.30ΔEth)のレーザ光の照射(第2の低
密度照射)、および照射密度がE22=(E0−0.40
ΔEth)のレーザ光の照射(第2の低密度照射)をこの
順に行った。この試料のゲート電圧のシフト量は−0.
95Vであり、比較例31よりやや向上している。
【0096】実施例38では、表面に10オングストロ
ームから20オングストロームの酸化膜を形成した半導
体膜100に対して、図23に示すように、照射密度が
E12=(E0−0.40ΔEth)のレーザ光の照射(第
1の低密度照射)、照射密度がE12=(E0−0.30
ΔEth)のレーザ光の照射(第1の低密度照射)、照射
密度がE12=(E0−0.20ΔEth)のレーザ光の照
射(第1の低密度照射)、照射密度がE12=(E0−
0.15ΔEth)のレーザ光の照射(第1の低密度照
射)、照射密度がE11=(E0−0.10ΔEth)のレ
ーザ光の照射(第1の中密度照射)、および照射密度が
E11=(E0−0.05ΔEth)のレーザ光の照射(第
1の中密度照射)をこの順に行った後、照射密度がE0
=(EHth−0.10ΔEth)のレーザ光を照射し(高
密度照射)、しかる後に、照射密度がE21=(E0−
0.05ΔEth)のレーザ光の照射(第1の中密度照
射)、照射密度がE21=(E0−0.10ΔEth)のレ
ーザ光の照射(第1の中密度照射)、照射密度がE22=
(E0−0.15ΔEth)のレーザ光の照射(第2の低
密度照射)、照射密度がE22=(E0−0.20ΔEt
h)のレーザ光の照射(第2の低密度照射)、照射密度
がE22=(E0−0.30ΔEth)のレーザ光の照射
(第2の低密度照射)、および照射密度がE22=(E0
−0.40ΔEth)のレーザ光の照射(第2の低密度照
射)をこの順に行った。この試料のゲート電圧のシフト
量は+3.25Vであり、比較例31より悪化してい
る。
【0097】このように、レーザ光の照射密度を多段階
に設定すると、照射密度が一定の場合よりもゲート電圧
のシフトを改善でき、かつ、実施例33、34、35の
ように、3段階から7段階に切り換えた場合には、ゲー
ト電圧のオフトが大幅に改善されるという結果を得た。
但し、11段階までの切り換えでは効果的であったが、
13段階まで切り換え数を増やすと、このゲート電圧の
シフトという面では好ましくない。
【0098】[電気光学装置の構成]このような方法で
形成されたTFTの使用例として、このTFTを画素ス
イッチング用および駆動回路用にアクティブマトリスク
基板に形成した例を説明する。
【0099】図24および図25はそれぞれ、本形態に
係る電気光学装置を対向基板の側からみた平面図、およ
び図24のH−H′線で切断したときの電気光学装置の
断面図である。
【0100】これらの図において、電気光学装置1は、
画素電極8がマトリクス状に形成されたアクティブマト
リクス基板11と、対向電極31が形成された対向基板
12と、これらの基板間に封入、挟持されている液晶3
9とから概略構成されている。アクティブマトリクス基
板11と対向基板12とは、対向基板12の外周縁に沿
って形成されたギャップ材含有のシール材52によって
所定の間隙を介して貼り合わされている。また、アクテ
ィブマトリクス基板11と対向基板12との間には、シ
ール材52によって液晶封入領域40が区画形成され、
この液晶封入領域40内に液晶39(電気光学物質)が
封入されている。この液晶封入領域40内において、ア
クティブマトリクス基板11と対向基板12と間にはス
ペーサ37を介在させることもある。但し、電気光学装
置1を投射型表示装置のライトバルブとして用いる場合
には、このスペーサ37の像が投射されることを防止す
ることを目的にスペーサ37の配置を省略するのが一般
的である。シール材52としては、エポキシ樹脂や各種
の紫外線硬化樹脂などを用いることができる。また、シ
ール材52に配合されるギャップ材としては、約2μm
〜約10μmの無機あるいは有機質のファイバ若しくは
球などが用いられる。
【0101】対向基板12はアクティブマトリクス基板
11よりも小さく、アクティブマトリクス基板11の周
辺部分は、対向基板12の外周縁よりはみ出た状態に貼
り合わされる。従って、アクティブマトリクス基板11
の駆動回路(走査線駆動回路70やデータ線駆動回路6
0)や入出力端子45は対向基板12から露出した状態
にある。ここで、シール材52は部分的に途切れている
ので、この途切れ部分によって、液晶注入口241が構
成されている。このため、対向基板12とアクティブマ
トリクス基板11とを貼り合わせた後、シール材52の
内側領域を減圧状態にすれば、液晶注入口241から液
晶39を減圧注入でき、液晶39を封入した後、液晶注
入口241を封止剤242で塞げばよい。なお、対向基
板12には、シール材52の内側において画面表示領域
7を見切りするための遮光膜54も形成されている。ま
た、対向基板12のコーナー部のいずれにも、アクティ
ブマトリクス基板30と対向基板12との間で電気的導
通をとるための上下導通材56が形成されている。
【0102】ここで、走査線に供給される走査信号の遅
延が問題にならないならば、走査線駆動回路70は片側
だけでも良いことは言うまでもない。また、データ線駆
動回路60を画面表示領域7の辺に沿って両側に配列し
ても良い。例えば奇数列のデータ線は画面表示領域7の
一方の辺に沿って配設されたデータ線駆動回路から画像
信号を供給し、 偶数列のデータ線は画面表示領域7の反
対側の辺に沿って配設されたデータ線駆動回路から画像
信号を供給するようにしても良い。このようにデータ線
を櫛歯状に駆動するようにすれば、データ線駆動回路6
0の形成面積を拡張することが出来るため、複雑な回路
を構成することが可能となる。また、アクティブマトリ
クス基板11において、データ線駆動回路60と対向す
る辺の側では、遮光膜54の下などを利用して、プリチ
ャージ回路や検査回路が設けられることもある。なお、
データ線駆動回路60および走査線駆動回路70をアク
ティブマトリクス基板11の上に形成する代わりに、た
とえば、駆動用LSIが実装されたTAB(テープ オ
ートメイテッド、ボンディング)基板をアクティブマト
リクス基板11の周辺部に形成された端子群に対して異
方性導電膜を介して電気的および機械的に接続するよう
にしてもよい。また、対向基板12およびアクティブマ
トリクス基板11の光入射側の面あるいは光出射側に
は、使用する液晶39の種類、すなわち、TN(ツイス
テッドネマティック)モード、STN(スーパーTN)
モード、 モード等々の動作モードや、ノーマリホワイ
トモード/ノーマリブラックモードの別に応じて、偏光
フィルム、位相差フィルム、偏光板などが所定の向きに
配置される。
【0103】本形態の電気光学装置1を透過型で構成し
た場合には、たとえば、投射型液晶表示装置(液晶プロ
ジェクタ)において使用される。この場合、3枚の電気
光学装置1がRGB用のライトバルブとして各々使用さ
れ、各電気光学装置1の各々には、RGB色分解用のダ
イクロイックミラーを介して分解された各色の光が投射
光として各々入射されることになる。従って、本形態の
電気光学装置1にはカラーフィルタが形成されていな
い。但し、対向基板12において各画素電極8に対向す
る領域にRGBのカラーフィルタをその保護膜とともに
形成することにより、投射型液晶表示以外にも、カラー
液晶テレビなどといったカラー液晶表示装置を構成する
ことができる。さらにまた、対向基板12に何層もの屈
折率の異なる干渉層を積層することにより、光の干渉作
用を利用して、RGB色をつくり出すダイクロイックフ
ィルタを形成してもよい。このダイクロイックフィルタ
付きの対向基板によれば、より明るいカラー表示を行う
ことができる。
【0104】(アクティブマトリクス基板の構成)図2
6は、アクティブマトリクス基板11の構成を模式的に
示すブロック図である。図26に示すように、液晶表示
装置用のアクティブマトリクス基板11上には、データ
線90および走査線91に接続する画素スイッチング用
のTFT10と、このTFT10を介してデータ線90
から画像信号が入力される液晶セル94が存在する。デ
ータ線90に対しては、シフトレジスタ84、レベルシ
フタ85、ビデオライン87、アナログスイッチ86を
備えるデータ線駆動回路60が形成されている。走査線
91に対しては、シフトレジスタ88およびレベルシフ
タ89を備える走査線駆動回路70が形成されている。
【0105】また、画素領域には、容量線92との間に
保持容量40(容量素子)が形成され、この保持容量4
0は、液晶セル94での電荷の保持特性を高める機能を
有している。なお、保持容量40は前段の走査線91と
の間に形成されることもある。
【0106】(対向基板の構成)図27は、電気光学装
置1の端部の断面図である。図27において、対向基板
12は、画素電極8の各々に向けて盛り上がった複数の
マイクロレンズ430(小さな凸レンズ)がアクティブ
マトリクス基板30の画素電極8に対応してマトリクス
状に形成されたレンズアレイ基板43と、このレンズア
レイ基板43に対してマイクロレンズ430を覆うよう
に接着剤48により貼り合わされた透明な薄板ガラス4
9とを有している。この薄板ガラス49の表面には対向
電極31が形成され、この対向電極31の表面のうち、
マイクロレンズ430の境界領域に対応する領域には遮
光膜6が形成されている。薄板ガラス49の表面におい
て、対向電極31および遮光膜6の表面には、シリコン
酸化膜または有機膜からなる表面保護膜44が形成さ
れ、この表面保護膜44の表面にポリイミド膜からなる
配向膜47が形成されている。
【0107】このような構成の対向基板12を用いた電
気光学装置1では、対向基板12の側から入射した光の
うち、TFT10のチャネル形成領域などに照射される
光は遮光膜6によって遮られるとともに、斜めに入射し
た光などは各マイクロレンズ430によって各画素電極
8に向けて集光される。従って、対向基板12の側に形
成した遮光膜6の幅が狭くても、あるいは対向基板12
の側に遮光膜6がなくても、マイクロレンズ430によ
ってTFT10のチャネル形成領域に光が入射すること
を防止することができる。それ故、TFT10のトラン
ジスタ特性の劣化を防止することができるので、信頼性
を向上させることができる。また、対向基板12の側に
形成した遮光膜6の幅を狭くでき、あるいは対向基板1
2の側から遮光膜6を省略してもよいので、表示に寄与
する光量が遮光膜6によって減少するのを防止すること
ができる。よって、液晶表示装置においてコントラスト
と明るさを大幅に向上させることができる。
【0108】このような構成の対向基板12においてマ
イクロレンズ430の形成領域の周辺領域120、ある
いはアクティブマトリクス基板11の外周縁よりやや内
側領域にギャップ材含有のシール材52が塗布され、こ
のシール材52によって、対向基板12とアクティブマ
トリクス基板11とが貼り合わされている。
【0109】[電気光学装置の電子機器への適用]次
に、電気光学装置1を備えた電子機器の一例を、図28
および図29を参照して説明する。
【0110】まず、図28には、上記の各形態に係る電
気光学装置1と同様に構成された電気光学装置を備えた
電子機器の構成をブロック図で示してある。
【0111】図29において、電子機器は、表示情報出
力源1000、表示情報処理回路1002、駆動回路1
004、電気光学装置1006、クロック発生回路10
08、および電源回路1010を含んで構成される。表
示情報出力源1000は、ROM(Read Only Memor
y)、RAM(Random Access Memory)、光ディスクな
どのメモリ、テレビ信号の画像信号を同調して出力する
同調回路などを含んで構成され、クロック発生回路10
08からのクロックに基づいて、所定フォーマットの画
像信号を処理して表示情報処理回路1002に出力す
る。この表示情報出力回路1002は、たとえば増幅・
極性反転回路、相展開回路、ローテーション回路、ガン
マ補正回路、あるいはクランプ回路等の周知の各種処理
回路を含んで構成され、クロック信号に基づいて入力さ
れた表示情報からデジタル信号を順次生成し、クロック
信号CLKとともに駆動回路1004に出力する。駆動
回路1004は、電気光学装置1006を駆動する。電
源回路1010は、上述の各回路に所定の電源を供給す
る。なお、前記した電気光学装置1のように、電気光学
装置1006を構成するアクティブマトリクス基板11
の上に駆動回路1004を形成してもよく、それに加え
て、表示情報処理回路1002もアクティブマトリクス
基板11の上に形成してもよい。
【0112】このような構成の電子機器としては、電気
光学装置1を透過型で構成した場合には、図29を参照
して後述する投射型液晶表示装置(液晶プロジェク
タ)、マルチメディア対応のパーソナルコンピュータ
(PC)、およびエンジニアリング・ワークステーショ
ン(EWS)、ページャ、あるいは携帯電話、ワードプ
ロセッサ、テレビ、ビューファインダ型またはモニタ直
視型のビデオテープレコーダ、電子手帳、電子卓上計算
機、カーナビゲーション装置、POS端末、タッチパネ
ルなどを挙げることができる。
【0113】図29に示す投射型液晶表示装置1100
は、前記の駆動回路1004がアクティブマトリクス基
板11上に搭載された電気光学装置1を含む液晶モジュ
ールを3個準備し、各々RGB用のライトバルブ100
R、100G、100Bとして用いたプロジェクタとし
て構成されている。この液晶プロジェクタ1100で
は、メタルハライドランプなどの白色光源のランプユニ
ット1102から光が出射されると、3枚のミラー11
06および2枚のダイクロイックミラー1108によっ
て、R、G、Bの3原色に対応する光成分R、G、Bに
分離され(光分離手段)、対応するライトバルブ100
R、100G、100B(電気光学装置100/液晶ラ
イトバルブ)に各々導かれる。この際に、光成分Bは、
光路が長いので、光損失を防ぐために入射レンズ112
2、リレーレンズ1123、および出射レンズ1124
からなるリレーレンズ系1121を介して導かれる。そ
して、ライトバルブ100R、100G、100Bによ
って各々変調された3原色に対応する光成分R、G、B
は、ダイクロイックプリズム1112(光合成手段)に
3方向から入射され、再度合成された後、投射レンズ1
114を介してスクリーン1120などにカラー画像と
して投射される。
【0114】
【発明の効果】以上説明したように、本発明では、非晶
質の半導体膜をレーザアニールによって結晶化させるに
あたって、高密度のレーザ照射によって結晶粒を成長さ
せる前、あるいは後にこの高密度照射よりも照射密度の
低い中密度照射あるいは低密度照射を行うことによっ
て、半導体膜から水素の放出、あるいは結晶の欠陥の低
減などを行う。従って、この半導体膜を能動層として用
いたTFTを製造すると、耐圧の高く、かつ、移動度の
大きなTFTを得ることができる。また、レーザ光の照
射強度プロファイルを改良することにより、半導体表面
の粗れおよびそれに起因するTFTの耐圧の低下を防ぐ
ことができるのであれば、非晶質の半導体膜表面に酸化
膜を残した状態でレーザアニール工程を行うことができ
る。それ故、表面の酸化膜を除去してレーザアニール工
程を行った場合のように、その後の自然酸化膜の形成を
気にすることなくレーザアニール工程を進めることがで
きる。
【図面の簡単な説明】
【図1】アクティブマトリクス基板に形成された画素の
構成を示す平面図である。
【図2】図1のA−A′線における断面図である。
【図3】(A)〜(C)は、図1に示すTFTの製造方
法を示す工程断面図である。
【図4】図3(C)で行うレーザアニール工程で用いる
レーザアニール装置の概略構成図である。
【図5】(A)〜(E)は、図1に示すTFTの製造方
法において図3に示す工程に続いて行う各工程を示す工
程断面図である。
【図6】(A)〜(E)は、図1に示すTFTの製造方
法において図5に示す工程に続いて行う各工程を示す工
程断面図である。
【図7】(A)〜(D)は、図1に示すTFTの製造方
法において図6に示す工程に続いて行う各工程を示す工
程断面図である。
【図8】(A)〜(D)は、図1に示すTFTの製造方
法において図7に示す工程に続いて行う各工程を示す工
程断面図である。
【図9】非晶質の半導体膜に照射するレーザ光の照射密
度と、この照射密度でレーザ光を照射した後の半導体膜
の結晶状態との関係を示す説明図である。
【図10】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第1例を示す説
明図である。
【図11】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第2例を示す説
明図である。
【図12】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第3例を示す説
明図である。
【図13】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第4例を示す説
明図である。
【図14】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第5例を示す説
明図である。
【図15】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第6例を示す説
明図である。
【図16】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第7例を示す説
明図である。
【図17】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第8例を示す説
明図である。
【図18】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第9例を示す説
明図である。
【図19】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第10例を示す
説明図である。
【図20】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第11例を示す
説明図である。
【図21】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第12例を示す
説明図である。
【図22】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第13例を示す
説明図である。
【図23】レーザアニール工程で非晶質の半導体膜に照
射されるレーザ光の照射プロファイルの第14例を示す
説明図である。
【図24】本発明を適用したアクティブマトリクス型の
液晶表示装置用の電気光学装置の平面図である。
【図25】図24のH−H′線における断面図である。
【図26】図24に示すアクティブマトリクス基板のブ
ロック図である。
【図27】図24に示す電気光学装置の端部を拡大して
示す断面図である。
【図28】図24および図25に示す電気光学装置の使
用例を示す電子機器の回路構成を示すブロック図であ
る。
【図29】図24および図25に示す電気光学装置の使
用例を示す投射型液晶表示装置の全体構成図である。
【図30】レーザアニール前の非晶質の半導体膜の表面
の酸化膜の厚さと、レーザアニール後の多結晶性の半導
体膜の表面の凹凸の大きさとの関係を示すグラフであ
る。
【図31】多結晶性の半導体膜の表面の凹凸と、この半
導体膜を用いたTFTのゲート耐圧との関係を示すグラ
フである。
【符号の説明】
1 電気光学装置 8 画素電極 10 画素スイッチング用のTFT 11 アクティブマトリクス基板 12 対向基板 13 ゲート絶縁膜 39 液晶 43 レンズアレイ基板 52 シール材 90 データ線 94 液晶セル 100 半導体膜
フロントページの続き Fターム(参考) 2H092 GA29 HA28 JA24 JA41 JA46 JB22 JB31 JB51 KA04 KA05 KB25 MA07 MA13 MA18 MA23 MA29 MA30 MA41 NA01 NA21 NA26 PA01 PA03 PA06 PA10 PA11 QA07 QA10 RA05 5F052 AA02 BA02 DA02 DB03 FA05 FA07 JA01 5F110 AA01 BB01 CC02 DD02 DD13 EE04 FF02 FF29 GG02 GG13 GG35 GG45 HJ13 HK39 HL03 HL23 NN03 NN23 NN27 NN35 NN36 PP03

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板上に非晶質の半導体膜を形成する成
    膜工程と、該非晶質の半導体膜に対してレーザ光を照射
    して当該半導体膜を多結晶化させるレーザアニール工程
    とを有する半導体装置の製造方法において、前記レーザ
    アニール工程では前記半導体膜の少なくとも一部に対
    し、一箇所につき少なくとも2段階以上の照射密度でレ
    ーザーを照射することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 請求項1において、前記レーザアニール
    工程では、レーザ光の照射密度を11段階以下で変化さ
    せることを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1または2において、前記レーザ
    アニール工程では、レーザ光の照射密度を3段階から7
    段階の間で変化させることを特徴とする半導体装置の製
    造方法。
  4. 【請求項4】 請求項1ないし3のいずれかにおいて、
    前記レーザアニール工程では、前記非晶質の半導体膜に
    照射するレーザ光の照射密度と該照射密度でレーザ光照
    射した後の当該半導体膜の結晶状態との関係において、
    前記半導体膜を非晶質から多結晶へ転移させるのに必要
    な照射密度の下限値をELthとし、上限値をEHthとし、
    該上限値EHthと前記下限値ELthとの差をΔEthとした
    ときに、下式 (EHth−0.2ΔEth)≦E0≦(EHth−0.05Δ
    Eth) を満たす照射密度E0のレーザ光を照射する高密度照射
    を行うとともに、当該高密度照射を行う前および行った
    後の少なくとも一方では、下式 ELth≦E≦E0 を満たす照射密度Eのレーザ光を前記半導体膜に照射す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4において、前記レーザアニール
    工程では、前記高密度照射を行う前に、前記照射密度E
    でのレーザ照射として、下式 (E0−0.1ΔEth)≦E11≦(E0−0.05ΔEt
    h) を満たす照射密度E11のレーザ光を照射する第1の中密
    度照射を少なくとも行うことを特徴とする半導体装置の
    製造方法。
  6. 【請求項6】 請求項4または5において、前記レーザ
    アニール工程では、前記照射密度Eでのレーザ照射とし
    て、下式 E12≦(E0−0.3ΔEth) を満たす照射密度E12のレーザ光を照射する第1の低密
    度照射を行うことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 請求項4ないし6のいずれかにおいて、
    前記レーザアニール工程では、前記高密度照射を行った
    後に、前記照射密度Eでのレーザ照射として、下式 (E0−0.1ΔEth)≦E21≦(E0−0.05ΔEt
    h) を満たす照射密度E21のレーザ光を照射する第2の中密
    度照射を少なくとも行うことを特徴とする半導体装置の
    製造方法。
  8. 【請求項8】 請求項4ないし7のいずれかにおいて、
    前記レーザアニール工程では、前記照射密度Eでのレー
    ザ照射として、下式 E22≦(E0−0.3ΔEth) を満たす照射密度E22のレーザ光を照射する第2の低密
    度照射を行うことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項1ないし8のいずれかにおいて、
    前記レーザアニール工程では、前記半導体膜表面に酸化
    膜が存在している状態でレーザ光の照射を行うことを特
    徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項9において、前記成膜工程を行
    った後、当該成膜工程で形成された前記非晶質の半導体
    膜の表面から酸化膜を除去し、次に、酸化膜を除去した
    前記非晶質の半導体膜表面に酸化膜を新たに形成し、し
    かる後に、前記レーザアニール工程では、新たに形成し
    た当該酸化膜を介して前記半導体膜にレーザ光を照射す
    ることを特徴とする半導体装置の製造方法。
  11. 【請求項11】 請求項9または10において、前記レ
    ーザアニール工程で前記半導体膜上に存在する酸化膜の
    厚さは5オングストローム以上、30オングストローム
    以下であることを特徴とする半導体装置の製造方法。
  12. 【請求項12】 請求項1ないし11のいずれかに規定
    する半導体装置の製造方法によって得られた多結晶の半
    導体膜を能動層にして薄膜トランジスタを形成すること
    を特徴とする薄膜トランジスタの製造方法。
  13. 【請求項13】 請求項12に規定する薄膜トランジス
    タの製造方法を用いて、電気光学装置のアクティブマト
    リクス基板上に少なくとも画素スイッチング用の薄膜ト
    ランジスタを製造することを特徴とするアクティブマト
    リクス基板の製造方法。
  14. 【請求項14】 請求項13に規定する製造方法により
    得たアクティブマトリクス基板を用いたことを特徴とす
    る電気光学装置。
JP16523399A 1999-06-11 1999-06-11 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置 Withdrawn JP2000353664A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16523399A JP2000353664A (ja) 1999-06-11 1999-06-11 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16523399A JP2000353664A (ja) 1999-06-11 1999-06-11 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Publications (1)

Publication Number Publication Date
JP2000353664A true JP2000353664A (ja) 2000-12-19

Family

ID=15808398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16523399A Withdrawn JP2000353664A (ja) 1999-06-11 1999-06-11 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Country Status (1)

Country Link
JP (1) JP2000353664A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151046B2 (en) 2003-10-24 2006-12-19 Hitachi Displays, Ltd. Semiconductor thin film decomposing method, decomposed semiconductor thin film, decomposed semiconductor thin film evaluation method, thin film transistor made of decomposed semiconductor thin film, and image display device having circuit constituted of thin film transistors
JP2013157549A (ja) * 2012-01-31 2013-08-15 V Technology Co Ltd レーザアニール装置及びレーザアニール方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151046B2 (en) 2003-10-24 2006-12-19 Hitachi Displays, Ltd. Semiconductor thin film decomposing method, decomposed semiconductor thin film, decomposed semiconductor thin film evaluation method, thin film transistor made of decomposed semiconductor thin film, and image display device having circuit constituted of thin film transistors
JP2013157549A (ja) * 2012-01-31 2013-08-15 V Technology Co Ltd レーザアニール装置及びレーザアニール方法

Similar Documents

Publication Publication Date Title
JP5153922B2 (ja) 液晶表示装置
KR100560020B1 (ko) 액정 표시 장치
KR100463625B1 (ko) 액정표시장치
KR100505804B1 (ko) 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
US6490021B1 (en) Reflective type semiconductor display device
JP3997682B2 (ja) 電気光学装置の製造方法及び電気光学装置
KR20090039623A (ko) 박막 트랜지스터 장치 및 그 제조방법과, 표시장치
KR19990045355A (ko) 액정 표시 장치의 제조 방법
JPH10153793A (ja) 液晶表示装置
JP2001036087A (ja) アクティブマトリクス基板、電気光学装置及び電子機器
JP2000353807A (ja) 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP2002076364A (ja) 基板装置及びその製造方法並びに電気光学装置
JP2000353664A (ja) 半導体装置の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP2006053572A (ja) 電気光学装置およびそれを用いた表示装置
JP2002164543A (ja) 半導体装置、電気光学装置およびそれらの製造方法
JP3835068B2 (ja) アクティブマトリクス基板及び電気光学装置及び電子機器
JP2001332737A (ja) 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP3965946B2 (ja) 基板装置及びその製造方法、電気光学装置並びに電子機器
JPH10135480A (ja) カラー表示装置とその製造方法およびカラー液晶装置
JP2000114535A (ja) 薄膜トランジスタの製造方法、および半導体膜形成装置
JP3832213B2 (ja) 半導体装置の製造方法および電気光学装置の製造方法
JP2006126867A (ja) アクティブマトリクス基板及び電気光学装置及び電子機器
JP2005266814A (ja) 電気光学装置及び電子機器
JP2009210681A (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905