JP2001332737A

JP2001332737A - 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法、および電気光学装置

Info

Publication number: JP2001332737A
Application number: JP2000151665A
Authority: JP
Inventors: Hiroyuki Abe; 裕幸阿部
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-05-23
Filing date: 2000-05-23
Publication date: 2001-11-30

Abstract

(57)【要約】（修正有）【課題】非晶質の半導体膜に真空を除く雰囲気におい
てレーザーアニールを施して得た多結晶半導体膜を能動
層として用いた場合でも、良好なトランジスタ特性を有
するＴＦＴの製造方法、アクティブマトリクス基板の製
造方法、およびこの方法で製造したアクティブマトリク
ス基板を用いた電気光学装置を提供すること。【解決手段】液晶パネルなどの電気光学装置に用いる
アクティブマトリクス基板の製造方法において、基板３
０上に形成した６５ｎｍから８０ｎｍ程度の非晶質の半
導体膜１００をレーザーアニールによって多結晶化した
後、エッチングによりその表面層を取り除き、６０ｎｍ
以下のバルク層からなる半導体膜を使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非晶質の半導体膜
にレーザーアニールを施して得た多結晶性の半導体膜を
能動層として用いた薄膜トランジスタ（以下、ＴＦＴと
いう。）の製造方法、この製造方法を利用したアクティ
ブマトリクス基板の製造方法、およびこの方法で製造し
たアクティブマトリクス基板を用いた電気光学装置に関
するものである。

【０００２】

【従来の技術】液晶ディスプレイのアクティブ素子等と
して用いられるＴＦＴを製造するにあたっては、石英基
板に代えて、安価なガラス基板を使用できるように低温
プロセスが採用されつつある。低温プロセスとは、一般
に、工程の最高温度（基板全体が同時に上がる最高温
度）が６００℃程度未満（好ましくは５００℃未満）で
あるのに対して、高温プロセスとは工程の最高温度（基
板全体が同時に上がる最高温度）が８００℃程度以上に
なるものであり、シリコンの熱酸化等といった７００℃
〜１２００℃の高温の工程を行うものである。

【０００３】但し、低温プロセスでは、基板の上に多結
晶性の半導体膜を直接、形成するのは不可能であるた
め、プラズマＣＶＤ法あるいは低圧ＣＶＤ法を用いて非
晶質の半導体膜を形成した後、この半導体膜を結晶化す
る必要がある。この結晶化の方法としては、たとえばＳ
ＰＣ法（Solid Phase Crystallization ）やＲＴＡ法
（Rapid Thermal Annealing ）などといった手法がある
が、ＸｅＣｌを用いたエキシマレーザービームを照射す
ることによるレーザーアニール（ＥＬＡ：ExcimerLaser
Annealing ）によればガラス基板温度の上昇が抑えら
れ、かつ、大粒径の多結晶Ｓｉが得られるため、主流と
なっている。

【０００４】このレーザーアニール法を用いた多結晶性
の半導体膜の製造方法では、まず、図３（Ａ）に示すよ
うに、超音波洗浄等により清浄化したガラス製等の基板
３０を準備した後、基板温度が約１５０℃から約４５０
℃の温度条件下で、図３（Ｂ）に示すように、基板３０
の全面にシリコン酸化膜からなる下地保護膜３０１をプ
ラズマＣＶＤ法により形成する。次に、基板温度が約１
５０℃から約４５０℃の温度条件下で基板３０の全面に
アモルファスシリコン（非晶質）の半導体膜１００をプ
ラズマＣＶＤ法などの方法により形成する。次に、図３
（Ｃ）に示すように、半導体膜１００に対してレーザー
光を照射してレーザーアニールを施す。このレーザーア
ニール工程では、たとえば、図４に示すように、レーザ
ー光の照射領域ＬがＸ方向に長いラインビームＬ０（た
とえば、レーザーパルスの繰り返し周波数が２００Ｈｚ
のラインビーム）を半導体膜１００に照射し、その照射
領域をＹ方向にずらしていく。その結果、非晶質の半導
体膜１００は、一度溶融し、冷却固化過程を経て結晶化
する。この際には、各領域へのレーザー光の照射時間が
非常に短時間であり、かつ、照射領域も基板全体に対し
て局所的であるため、基板全体が同時に高温に熱せられ
ることがない。

【０００５】

【発明が解決しようとする課題】しかしながら、レーザ
ーアニールによる結晶化においては、その結晶化の雰囲
気によって得られる多結晶半導体膜の結晶性が異なり、
特に、真空を除く雰囲気による結晶化においては、真空
雰囲気下において結晶化した多結晶半導体膜に比べて、
結晶性が劣るという問題点がある。このような結晶性に
劣る半導体膜を用いてＴＦＴを製造すると、オン電流の
低下や、立ち上がり特性の悪化などといった弊害が生じ
る。その一方で、真空雰囲気下における結晶化では、溶
融した半導体膜がレーザー光の照射窓に付着するなどし
て、照射窓の透過率を落とすなどといった製造上の問題
を引き起こすため、真空を除く雰囲気による結晶化を行
わざるをえないといった問題が生じている。

【０００６】以上の問題点に鑑みて、本発明の課題は、
非晶質の半導体膜に真空を除く雰囲気によりレーザーア
ニールを施して多結晶半導体膜を得た場合であっても高
い結晶性を有し、その多結晶半導体膜をトランジスタの
能動層に用いることによって良好なトランジスタ特性を
成すＴＦＴの製造方法、この製造方法を利用したアクテ
ィブマトリクス基板の製造方法、およびこの方法で製造
したアクティブマトリクス基板を用いた電気光学装置を
提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に非晶質の半導体膜を形成する
成膜工程と、該非晶質の半導体膜に対してレーザー光を
繰り返し照射して当該半導体膜を多結晶化させるレーザ
ーアニール工程と、該多結晶性の半導体膜表面にゲート
絶縁膜を形成するゲート絶縁膜形成工程とを有する薄膜
トランジスタの製造方法において、前記レーザーアニー
ル工程を行った後に、エッチング工程によって前記多結
晶半導体膜の表面を取り除き、バルク層を使用すること
を特徴とする。

【０００８】本発明において、前記非晶質半導体膜の膜
厚は６５ｎｍから８０ｎｍであることが好ましい。レー
ザーアニール工程においては前記非晶質半導体膜がひと
たび溶融する必要があるが、そのためには非晶質半導体
膜の膜厚には限界がある。ここで非晶質半導体膜の膜厚
が８０ｎｍを越えるものについては、表面から開始した
溶融が膜厚全体に及ぶに至らないため、バルク層におい
て結晶性の低下が生じてしまうので、非晶質半導体膜の
膜厚上限は８０ｎｍが好ましい。また、非晶質半導体膜
が６５ｎｍより薄い膜厚であれば、エッチングを行った
後、結晶性の高いバルク層を露出させた際に残る膜厚が
薄くなりすぎ、その表面の粗さを無視できなくなるた
め、非晶質半導体膜の膜厚下限は６５ｎｍが好ましい。

【０００９】本発明において、前記レーザーアニール工
程は、空気中において行われることが好ましい。

【００１０】本発明において、前記レーザーアニール工
程は、窒素もしくはアルゴンなど不活性ガス雰囲気中に
おいて行われることが好ましい。

【００１１】このように真空を除く雰囲気においてレー
ザーアニール工程を行えば、溶融した半導体膜が飛散し
たとしても、雰囲気中の分子とぶつかり、レーザー光の
照射窓への付着は最低限に抑えられ、照射窓の透過率に
も急激な低下が生じないため、安定した生産が望める。

【００１２】本発明において、前記レーザーアニール工
程でレーザー光を繰り返し照射するにあたっては、前記
レーザー光としてラインビームを用い、該ラインビーム
の長手方向と直交する方向に当該ラインビームの照射領
域を部分的に重ねながら前記半導体膜表面にレーザー光
を照射していくことが好ましい。たとえば、ラインビー
ムの照射領域の幅寸法が５００μｍであれば、５μｍピ
ッチでラインビームをずらしていくだけで半導体膜の１
箇所からみれば、レーザー光が１００回、照射されたこ
とになる。また、２５μｍピッチでラインビームをずら
していけば、半導体膜の１箇所からみればレーザー光が
２０回、照射されたことになる。

【００１３】本発明において、前記エッチング工程によ
って前記多結晶半導体膜の表面を取り除き、バルク層を
露出させるにあたっては、このバルク層の膜厚は６０ｎ
ｍ以下であることが好ましい。ここで非晶質半導体膜の
膜厚上限は８０ｎｍが好ましいため、エッチング工程に
おいて、削るべき前記多結晶半導体膜の厚さは２０ｎｍ
ということになる。同様に、非晶質半導体膜の膜厚下限
は６５ｎｍが好ましいため、そのまま２０ｎｍを削った
ならば４５ｎｍである。

【００１４】本発明において、このエッチング工程で
は、前記多結晶半導体膜の表面に対してアンモニアを含
むアルカリ性のエッチング液を用いたウエットエッチン
グを行うことが有効である。

【００１５】本発明において、このエッチング工程で
は、前記多結晶半導体膜の表面に対してフロンを含むエ
ッチングガスを用いたドライエッチングを行うことが有
効である。

【００１６】本発明においては、このエッチング工程を
行った後でも、前記多結晶半導体膜が、その膜厚の５０
％以下の表面の粗さを有していても弊害はなく、例え
ば、バルク層の厚さが６０ｎｍであれば、最大３０ｎｍ
程度の表面粗さを有していることになるが、これでも問
題はない。

【００１７】このようなＴＦＴの製造方法は、たとえ
ば、電気光学装置のアクティブマトリクス基板上に少な
くとも画素スイッチング用のＴＦＴを製造するのに利用
できる。

【００１８】

【発明の実施の形態】以下に、図面を参照して本発明の
各実施の形態を説明するが、その前に各形態で共通な内
容（ＴＦＴの構造およびその基本的な製造方法）を説明
する。

【００１９】［ＴＦＴの構成］図１および図２はそれぞ
れ、ＴＦＴの平面図および断面図である。ここに示すＴ
ＦＴは、後述する液晶装置（電気光学装置）のアクティ
ブマトリクス基板上に画素スイッチング用のＴＦＴとし
て形成される。すなわち、図１にアクティブマトリクス
基板上に構成される画素群のうちの１つを一部の画素領
域を抜き出して示すように、マトリクス状に複数の透明
なＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）膜から
なる画素電極８が形成されており、これら各画素電極８
に対して画素スイッチング用のＴＦＴ１０がそれぞれ接
続されている。また、画素電極８の縦横の境界に沿っ
て、データ線９０、走査線９１および容量線９２が形成
され、ＴＦＴ１０は、データ線９０および走査線９１に
対して接続されている。すなわち、データ線９０は、コ
ンタクトホールを介してＴＦＴ１０のソース領域１６に
電気的に接続され、画素電極８は、コンタクトホールを
介してＴＦＴ１０のドレイン領域１７に電気的に接続さ
れている。また、ＴＦＴ１０のチャネル形成領域１５に
対向するように走査線９１が延びている。なお、保持容
量４０は、画素スイッチング用のＴＦＴ１０を形成する
ためのシリコン膜１０ａ（半導体膜／図１に斜線を付し
た領域）の延設部分に相当するシリコン膜４０ａ（半導
体膜／図１に斜線を付した領域）を導電化したものを下
電極４１とし、この下電極４１に容量線９２が上電極と
して重なった構造になっている。

【００２０】このように構成した画素領域のＡ−Ａ′線
における断面は、図２に示すように表される。この図か
らわかるように、アクティブマトリクス基板１１の基体
たる透明な基板３０の表面に絶縁性の下地保護膜３０１
が形成され、この下地保護膜３０１の表面には、島状の
シリコン膜１０ａ、４０ａが形成されている。シリコン
膜１０ａの表面には、厚さが約７５ｎｍのゲート絶縁膜
１３が形成され、このゲート絶縁膜１３の表面に走査線
９１がゲート電極として通っている。シリコン膜１０ａ
のうち、走査線９１に対してゲート絶縁膜１３を介して
対峙する領域がチャネル形成領域１５になっている。こ
のチャネル形成領域１５に対して一方側には、低濃度ソ
ース領域１６１および高濃度ソース領域１６２を備える
ソース領域１６が形成され、他方側には低濃度ドレイン
領域１７１および高濃度ドレイン領域１７２を備えるド
レイン領域１７が形成されている。

【００２１】このように構成された画素スイッチング用
のＴＦＴ１０の表面側には、第１層間絶縁膜１８および
第２層間絶縁膜１９が形成され、第１層間絶縁膜１８の
表面に形成されたデータ線９０は、第１層間絶縁膜１８
に形成されたコンタクトホールを介して高濃度ソース領
域１６２に電気的に接続されている。第１層間絶縁膜１
８の表面にはデータ線９０と同時形成されたドレイン電
極１４が形成され、このドレイン電極１４は、第１層間
絶縁膜１８に形成されたコンタクトホールを介して高濃
度ドレイン領域１７２に電気的に接続されている。ま
た、第２層間絶縁膜１９の表面には画素電極８が形成さ
れ、この画素電極８は、第２層間絶縁膜１９に形成され
たコンタクトホールを介してドレイン電極１４に電気的
に接続されている。ここで、第２層間絶縁膜１９はポリ
シラザン塗布膜を焼成して得た下層側層間絶縁膜１９１
と、ＣＶＤ法により形成されたシリコン酸化膜からなる
上層側層間絶縁膜１９２との２層構造になっている。画
素電極８の表面側にはシリコン酸化膜や有機膜からなる
表面保護膜４５が形成され、この表面保護膜４５の表面
にポリイミド膜からなる配向膜４６が形成されている。
この配向膜４６は、ポリイミド膜に対してラビング処理
が施された膜である。

【００２２】なお、高濃度ドレイン領域１７２から延設
されたシリコン膜４０ａには低濃度領域からなる下電極
４１が形成されている。この下電極４１に対しては、ゲ
ート絶縁膜１３と同時形成された絶縁膜（誘電体膜）を
介して容量線９２が対向している。このようにして保持
容量４０が形成されている。

【００２３】ここで、ＴＦＴ１０は、好ましくは上述の
ようにＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉ
ｎ）構造をもつが、低濃度ソース領域１６１および低濃
度ドレイン領域１７１に相当する領域に不純物イオンの
打ち込みを行わないオフセット構造としてもよい。ま
た、ＴＦＴ１０は、走査線９１をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソースお
よびドレイン領域を形成したセルフアライン型のＴＦＴ
であってもよい。なお、本形態では、ＴＦＴ１０のゲー
ト電極（走査線９１）をソース−ドレイン領域の間に１
個のみ配置したシングルゲート構造としたが、これらの
間に２個以上のゲート電極を配置してもよい。この際、
各々のゲート電極には同一の信号が印加されるようにす
る。このようにデュアルゲート（ダブルゲート）或いは
トリプルゲート以上でＴＦＴ１０を構成すれば、チャネ
ルとソース−ドレイン領域の接合部でのリーク電流を防
止でき、オフ時の電流を低減することが出来る。これら
のゲート電極の少なくとも１個をＬＤＤ構造或いはオフ
セット構造にすれば、さらにオフ電流を低減でき、安定
したスイッチング素子を得ることが出来る。

【００２４】［ＴＦＴの製造方法］このような構成のＴ
ＦＴ１０を製造する方法を、図３ないし図８を参照して
説明する。図３、図５、図６、図７および図８は、本形
態のアクティブマトリクス基板１１の製造方法を示す工
程断面図であり、いずれの図においても、図１のＡ−
Ａ′線における断面に相当する。但し、ここでは画素用
ＴＦＴ１００の製造方法についてのみ説明することし、
保持容量４０などの製造方法の説明および図示を省略す
る。図４は、レーザーアニール装置の概略構成図であ
る。

【００２５】ガラス基板上にＴＦＴを製造するには、ま
ず、ガラス基板を変形させることなく、ガラス基板上に
多結晶からなる半導体膜を形成する必要がある。このよ
うな制約下で多結晶の半導体膜を形成するには、図３
（Ａ）に示すように、超音波洗浄等により清浄化したガ
ラス製等の基板３０を準備した後、基板温度が約１５０
℃から約４５０℃の温度条件下で、図３（Ｂ）に示すよ
うに、基板３０の全面にシリコン酸化膜からなる下地保
護膜３０１をプラズマＣＶＤ法により形成する。このと
きの原料ガスとしては、たとえばモノシランと笑気ガス
との混合ガスやＴＥＯＳと酸素、あるいはジシランとア
ンモニアを用いることができる。

【００２６】次に、基板温度が約１５０℃から約４５０
℃の温度条件下で基板３０の全面にアモルファスシリコ
ン膜からなる半導体膜１００をプラズマＣＶＤ法により
形成する。このときの原料ガスとしては、たとえばジシ
ランやモノシランを用いることができる（成膜工程）。

【００２７】次に、図３（Ｃ）に示すように、半導体膜
１００に対してレーザー光を照射してレーザーアニール
を施す（レーザーアニール工程）。

【００２８】このレーザーアニール工程では、図４に示
すように、レーザー光の照射領域ＬがＸ方向（主走査方
向）に長いラインビームＬ０（たとえば、レーザーパル
スの繰り返し周波数が２００Ｈｚのラインビーム）を半
導体膜１００に照射する。その結果、アモファスの半導
体膜１００は、一度溶融し、冷却固化過程を経て結晶化
する。この際には、各領域へのレーザー光の照射時間が
非常に短時間であり、かつ、照射領域も基板全体に対し
て局所的であるため、基板全体が同時に高温に熱せられ
ることがない。それ故、基板３０として用いたガラス基
板は、石英基板と比較して耐熱性の面で劣るが、熱によ
る変形や割れ等が生じない。

【００２９】図４に示すアニール装置３００では、アモ
ルファスシリコン膜からなる半導体膜１００が形成され
たガラス製の基板３０を載置するＸ−Ｙステージ３１０
と、レーザー光源３２０と、このレーザー光源３２０か
ら出射されたレーザー光をステージ３１０上に載置され
た基板３０に向けてラインビームＬ０として出射、集光
する光学系３２５とを有している。ここに示す例では、
ラインビームＬ０の照射領域Ｌは約３００ｍｍの寸法で
Ｘ方向に延びており、基板３０の全面にレーザーアニー
ルを行うには、Ｘ−Ｙステージ３１０がＹ方向に移動し
ていくことになる。

【００３０】次に、図５（Ａ）に示すように、半導体膜
１００の表面にフォトリソグラフィ技術を用いてレジス
トマスク５５１を形成する。

【００３１】次に、レジストマスク５５１を介して半導
体膜１００をパターニングし、図５（Ｂ）に示すよう
に、島状の半導体膜１０ａ（能動層）を形成する。

【００３２】次に、図５（Ｃ）に示すように、３５０℃
以下の温度条件下で、ＣＶＤ法などにより半導体膜１０
ａの表面に厚さが約７５ｎｍのシリコン酸化膜からなる
ゲート絶縁膜１３を形成する（ゲート絶縁膜形成工
程）。このときの原料ガスは、たとえばＴＥＯＳと酸素
ガスとの混合ガスを用いることができる。ゲート絶縁膜
１３としてシリコン窒化膜を用いてもよい。

【００３３】次に、図５（Ｄ）に示すように、ゲート電
極などを形成するためのタンタル膜９１０を絶縁基板３
０全面に形成した後、フォトリソグラフィ技術を用いて
レジストマスク５５２を形成する。

【００３４】次に、レジストマスク５５２を介してタン
タル膜３をパターニングし、図５（Ｅ）に示すように、
走査線９１（ゲート電極）を形成する。

【００３５】次に、図６（Ａ）に示すように、画素ＴＦ
Ｔ部および駆動回路のＮチャネルＴＦＴ部の側には、走
査線９１（ゲート電極）をマスクとして、約０．１×１
０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低
濃度の不純物イオン（リンイオン）の打ち込みを行い、
画素ＴＦＴ部の側には、ゲート電極に対して自己整合的
に低濃度のソース領域１６１および低濃度のドレイン領
域１７１を形成する。ここで、ゲート電極の真下に位置
しているため、不純物イオンが導入されなかった部分は
半導体膜のままのチャネル領域１５となる。

【００３６】次に、図６（Ｂ）に示すように、画素ＴＦ
Ｔ部では、ゲート電極より幅の広いレジストマスク５５
３を形成して高濃度の不純物イオン（リンイオン）を約
０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のド
ーズ量で打ち込み、高濃度のソース領域１６２およびド
レイン領域１７２を形成する。このようにして、図６
（Ｃ）に示すように、低濃度ソース領域１６１および高
濃度ソース領域１６２を備えるソース領域１６を形成
し、低濃度ドレイン領域１７１および高濃度ドレイン領
域１７２を備えるドレイン領域１７を形成する。

【００３７】これらの不純物導入工程に代えて、低濃度
の不純物の打ち込みを行わずにゲート電極より幅の広い
レジストマスク５５３を形成した状態で高濃度の不純物
（リンイオン）を打ち込み、オフセット構造のソース領
域およびドレイン領域を形成してもよい。また、ゲート
電極の上に高濃度の不純物（リンイオン）を打ち込ん
で、セルフアライン構造のソース領域およびドレイン領
域を形成してもとよいことは勿論である。

【００３８】また、図示を省略するが、周辺駆動回路の
ＰチャネルＴＦＴ部を形成するために、前記画素部およ
びＮチャネルＴＦＴ部をレジストで被覆保護して、ゲー
ト電極をマスクとして、約０．１×１０¹⁵／ｃｍ² 〜約
１０×１０¹⁵／ｃｍ² のドーズ量でボロンイオンを打ち
込むことにより、自己整合的にＰチャネルのソース・ド
レイン領域を形成する。なお、ＮチャネルＴＦＴ部の形
成時と同様に、ゲート電極をマスクとして、約０．１×
１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で
低濃度の不純物（ボロンイオン）を導入して、ポリシリ
コン膜に低濃度領域を形成した後、ゲート電極より幅の
広いマスクを形成して高濃度の不純物（ボロンイオン）
を約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ²
のドーズ量で打ち込み、ＬＤＤ構造のソース領域および
ドレイン領域を形成してもよい。また、低濃度の不純物
の打ち込みを行わずに、ゲート電極より幅の広いマスク
を形成した状態で高濃度の不純物（リンイオン）を打ち
込み、オフセット構造のソース領域およびドレイン領域
を形成してもよい。これらのイオン打ち込み工程によっ
て、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板
内への内蔵が可能となる。

【００３９】次に、図６（Ｄ）に示すように、走査線９
１の表面側にＣＶＤ法などにより、酸化シリコン膜やＮ
ＳＧ膜（ボロンやリンを含まないシリケートガラス膜）
などからなる第１の層間絶縁膜１８を３００ｎｍ〜１５
００ｎｍ程度の膜厚で形成した後、フォトリソグラフィ
技術を用いて、第１の層間絶縁膜１８にコンタクトホー
ルや切断用孔を形成するためのレジストマスク５５４を
形成する。

【００４０】次に、レジストマスク５５４を介して第１
の層間絶縁膜１８にエッチングを行い、図６（Ｅ）に示
すように、第１の層間絶縁膜１８のうち、ソース領域１
６２およびドレイン領域１７２に対応する部分にコンタ
クトホールをそれぞれ形成する。

【００４１】次に、図７（Ａ）に示すように、第１の層
間絶縁膜１８の表面側に、ソース電極などを構成するた
めのアルミニウム膜９００をスパッタ法などで形成した
後、フォトリソグラフィ技術を用いて、レジストマスク
５５５を形成する。

【００４２】次に、レジストマスク５５５を介してアル
ミニウム膜９００にエッチングを行い、図７（Ｂ）に示
すように、ソース領域１６２にコンタクトホールを介し
て電気的に接続するアルミニウム膜からなるソース電極
（データ線９０の一部）と、ドレイン領域１７２にコン
タクトホールを介して電気的に接続するドレイン電極１
４とを形成する。

【００４３】次に、図７（Ｃ）に示すように、ソース電
極９０およびドレイン電極１４の表面側に、ペルヒドロ
ポリシラザンまたはこれを含む組成物の塗布膜を焼成し
た層間絶縁膜１９１を形成する。さらに、この層間絶縁
膜１９１の表面に、ＴＥＯＳを用いたＣＶＤ法によりた
とえば４００℃程度の温度条件下で厚さが約５０ｎｍ〜
約１５００ｎｍのシリコン酸化膜からなる上層側層間絶
縁膜１９２を形成する。これらの層間絶縁膜１９１、１
９２によって、第２の層間絶縁膜１９が形成される。こ
こで、ペルヒドロポリシラザンとは無機ポリシラザンの
一種であり、大気中で焼成することによってシリコン酸
化膜に転化する塗布型コーティング材料である。この方
法で成膜した層間絶縁膜１９１（シリコン酸化膜）はＣ
ＶＤ法で形成した層間絶縁膜と同様の信頼性を有してい
るとともに、ドレイン電極１４に起因する凹凸などを平
坦化してくれる。

【００４４】次に、図７（Ｃ）に示すように、フォトリ
ソグラフィ技術を用いて、絶縁膜１８、１９にコンタク
トホールを形成するためのレジストマスク５５６を形成
する。

【００４５】次に、レジストマスク５５６を介して第２
の層間絶縁膜１９にエッチングを行い、図７（Ｄ）に示
すように、ドレイン電極１４に対応する部分にコンタク
トホールを形成する。

【００４６】次に、図８（Ａ）に示すように、第２の層
間絶縁膜１９の表面側に、厚さが約４０ｎｍ〜約２００
ｎｍのＩＴＯ膜８０をスパッタ法などで形成した後、フ
ォトリソグラフィ技術を用いて、ＩＴＯ膜８０をパター
ニングするためのレジストマスク５５７を形成する。

【００４７】次に、レジストマスク５５７を介してＩＴ
Ｏ膜８０にエッチングを行って、図８（Ｂ）に示すよう
に、ドレイン電極１４に電気的に接続する画素電極８を
形成する。

【００４８】次に、図８（Ｃ）に示すように、画素電極
８の表面側にシリコン酸化膜や有機膜からなる表面保護
膜４５を形成する。

【００４９】次に、図８（Ｄ）に示すように、表面保護
膜４５の表面にポリイミド膜（配向膜４６）を形成す
る。それには、ブチルセロソルブやｎ−メチルピロリド
ンなどの溶媒に５〜１０重量％のポリイミドやポリアミ
ド酸を溶解させたポリイミド・ワニスをフレキソ印刷し
た後、加熱・硬化（焼成）する。そして、ポリイミド膜
を形成した基板をレーヨン系繊維からなるパフ布で一定
方向に擦り、ポリイミド分子を表面近傍で一定方向に配
列させる。その結果、後で充填した液晶分子とポリイミ
ド分子との相互作用により液晶分子が一定方向に配列す
る。

【００５０】このようなＴＦＴ１０の製造方法におい
て、図３（Ｃ）に示すレーザーアニール工程を行うにあ
たって、得られる多結晶半導体膜の膜質を最優先に考え
るのであれば、レーザー照射を行う雰囲気については、
最もコンタミの侵入が少ない真空が好ましいのである
が、レーザー照射により溶融した半導体膜がレーザー光
の照射窓に付着するなどして透過率を落とすなどといっ
た製造装置上の問題を引き起こす。

【００５１】しかしながら真空を除く雰囲気により結晶
化を行った場合の多結晶半導体膜においては、真空雰囲
気下において結晶化を行った多結晶半導体膜に比べて結
晶性が劣り、このような多結晶半導体膜を用いてＴＦＴ
を製造すると、オン電流の低下や、立ち上がり特性の悪
化が生じる。

【００５２】そこで、本形態では、以下に示す図９に示
す知見に基づいて、真空を除く雰囲気により行うレーザ
ーアニール工程における非晶質な半導体膜１００の膜厚
を適正化し、さらにレーザーアニール後の多結晶半導体
膜をエッチングすることによって、真空雰囲気下におい
て結晶化を行った多結晶半導体膜に比べても同等な結晶
性が得られるバルク層を露出させ、これをＴＦＴの能動
層に使用せしめるものである。

【００５３】図９は、同じ膜厚を有する多結晶半導体膜
の結晶性をラマン分光分析によって評価を行った結果で
ある。ラマンピークの半値幅は、その値が小さいほど結
晶性が高いことを表し、極限である単結晶シリコンウエ
ハーは最小値３．０ｃｍ^-1を示す。ここで、もともと５
０ｎｍの厚さを持って成膜された非晶質なシリコン膜を
真空、そして空気中においてそれぞれレーザーアニール
を行って得られた多結晶なシリコン膜のラマンピークの
半値幅は、真空中であれば３．９〜４．１ｃｍ ^-1、空気
中であれば４．８〜５．２ｃｍ^-1と、およそ１．０ｃｍ
^-1の差がある。つまり、もともと５０ｎｍの厚さであっ
たならば、真空中において結晶化を行った方が、高い結
晶性が得られるということである。

【００５４】これに対して、もともとの非晶質シリコン
の膜厚が７５ｎｍである場合において、同じく空気中で
レーザーアニールを行ったとしても、その後に表面の２
５ｎｍをエッチングにより取り除き、バルク質を露出さ
せた上で同様な測定を行うと、同じくラマンピークの半
値幅は４．０〜４．２ｃｍ^-1となって、ほぼ５０ｎｍの
非晶質膜を真空中においてレーザーアニールを行ったも
のと同等な結果が得られるに至った。

【００５５】そこで、本形態では、以下のようにして、
レーザーアニール工程を行う前の非晶質半導体膜１００
の膜厚を６５ｎｍから８０ｎｍとし、レーザーアニール
を空気中もしくは、窒素またはアルゴンなど不活性ガス
雰囲気中において行った後、アンモニアを含むアルカリ
性のエッチング液を用いたウエットエッチングもしく
は、フロンを含むエッチングガスを用いたドライエッチ
ングによって、前記多結晶半導体膜の表面を取り除き、
バルク層が６０ｎｍ以下となる程度まで露出させる。な
お、この際に、エッチング工程を行った後であっても、
前記多結晶半導体膜が、その膜厚の５０％以下の表面の
粗さを有していても問題はない。

【００５６】次に、ＴＦＴの製造方法のうち、図３を参
照して説明した多結晶性の半導体膜の製造工程を以下の
ように改良した形態について説明する。

【００５７】まず、図３（Ａ）に示すように、ガラス製
等の基板３０を準備した後、温度が約１５０℃から約４
５０℃の温度条件下で、図３（Ｂ）に示すように、基板
３０の全面にシリコン酸化膜からなる下地保護膜３０１
をプラズマＣＶＤ法により形成する。

【００５８】次に、基板温度が約１５０℃から約４５０
℃の温度条件下で基板３０の全面に膜厚が６５ｎｍ〜８
０ｎｍ、たとえば７５ｎｍのアモルファスシリコン膜か
らなる半導体膜１００をプラズマＣＶＤあるいは低圧Ｃ
ＶＤ法により形成する。

【００５９】次に、成膜・搬送中に付着したゴミを除去
するために純水とナイロンブラシでスクラブ洗浄を行っ
たあと、ＨＦ（フッ化水素酸）：Ｈ₂ Ｏ＝１：５０のエ
ッチング液で３０秒間〜１分間、ウエットエッチングを
行い、非晶質の半導体膜１００の表面に形成されている
シリコン酸化膜を完全に除去する（エッチング工程）。

【００６０】しかる後に、超音波振動を加えた純水槽で
１０分間リンスを行い、最後にスピン乾燥で水を切る。

【００６１】その後、速やかに、たとえば１時間以内
に、レーザーアニール装置で、図３（Ｃ）に示すよう
に、３０８ｎｍのＸｅＣｌエキシマレーザービームを、
例えば、４００ｍＪ／ｃｍ² のエネルギー密度で照射す
る。ビーム形状は、適当な光学系で２００ｍｍ×４００
μｍとし、短軸方向に所定のピッチだけずらしながら基
板全面に照射を行う（レーザーアニール工程）。

【００６２】本形態においては、ラインビームの照射領
域幅４００μｍに対して、２０μｍピッチでラインビー
ムをずらして照射を行っているので、半導体膜の１箇所
からみればレーザー光が２０回、照射されたことにな
る。

【００６３】ここで行うレーザーアニールは、空気中な
いし、窒素もしくはアルゴンといった不活性ガス中など
真空を除く、どの雰囲気にて行っても構わないが、本形
態においては空気中で照射を行っているため、一度の真
空引きをも行うことなくレーザーアニール処理すること
が可能であるから、作業に要する時間を短くすることが
可能となる。

【００６４】このように空気中でレーザーアニール処理
を行うことのメリットとしては、レーザー光によって溶
融されたシリコンが、部分的には昇華して舞い上がる
が、空気中の分子との衝突によって、レーザー光をアニ
ール室に導入する石英ガラスからなる照射窓まで届かな
い、もしくはわずかしか付着しない。そのため長時間に
渡って照射窓の安定した透過率が保たれるため、常に安
定した強度によるレーザーアニールが可能である。

【００６５】しかる後に、得られた多結晶からなるシリ
コン膜は、その表面をエッチングすることによって取り
除き、バルク層を露出させる。このエッチングの手法と
しては、ドライエッチングにおいてもウエットエッチン
グにおいても可能であるが、特に本形態ではフロン１４
（ＣＦ₄）とＯ₂からなるエッチングガスを用いてドライ
エッチングを行っている。ここでドライエッチングの手
法としては、ＣＤＥ（ＣｈｅｍｉｃａｌＤｒｙＥｔ
ｃｈｉｎｇ）を用いることによって、発生したラジカル
種が化学的な反応によってシリコンのエッチングを進め
るため、プラズマダメージなどとは無縁に、表面のシリ
コン膜を取り除くことが可能である。

【００６６】こうして得られたバルク層のシリコン膜は
ラマン分光分析において、平均的にラマン半値幅４．０
ｃｍ^-1を有し、ＴＦＴの能動層とするには最適である。

【００６７】本形態においては、このエッチング工程を
行った後であっても、多結晶からなるシリコン膜が、そ
の膜厚の４０％程度に相当する２０ｎｍ程の粗さを有し
ているが、ことＴＦＴの電流−電圧特性においては問題
とならない。

【００６８】しかる後に、図５（Ａ）、（Ｂ）に示すパ
ターニング工程を行った後、図５（Ｃ）に示すゲート絶
縁膜形成工程において、プラズマＣＶＤ法により膜厚が
７５ｎｍのゲート絶縁膜１３を形成する（ゲート絶縁膜
形成工程）。

【００６９】このように、本形態のＴＦＴの製造方法で
は、照射雰囲気を気遣うことなくレーザーアニール工程
を行うことが可能であり、得られた多結晶からなるシリ
コン膜をエッチングすることによってバルク層の良好な
結晶性を有するシリコン膜を使用することが可能であ
る。

【００７０】それ故、本形態によれば、高いオン電流を
低いスイッチング電圧によって得ることができ、かつ、
信頼性の高いＴＦＴを製造することができる。

【００７１】［液晶パネルの構成］以上の方法で形成さ
れたＴＦＴの使用例として、このＴＦＴを画素スイッチ
ング用および駆動回路用にアクティブマトリスク基板に
形成した例を以下に説明する。

【００７２】図１０および図１１はそれぞれ、本形態に
係る液晶表示装置に用いた電気光学装置を対向基板の側
からみた平面図、および図１０のＨ−Ｈ′線で切断した
ときの電気光学装置の断面図である。

【００７３】これらの図において、液晶表示装置に用い
る電気光学装置１は、画素電極８がマトリクス状に形成
されたアクティブマトリクス基板１１と、対向電極３１
が形成された対向基板１２と、これらの基板間に封入、
挟持されている液晶３９とから概略構成されている。ア
クティブマトリクス基板１１と対向基板１２とは、対向
基板１２の外周縁に沿って形成されたギャップ材含有の
シール材５２によって所定の間隙を介して貼り合わされ
ている。また、アクティブマトリクス基板１１と対向基
板１２との間には、シール材５２によって液晶封入領域
４０が区画形成され、この液晶封入領域４０内に液晶３
９が封入されている。この液晶封入領域４０内におい
て、アクティブマトリクス基板１１と対向基板１２と間
にはスペーサ３７を介在させることもある。但し、電気
光学装置１を投射型表示装置のライトバルブとして用い
る場合には、このスペーサ３７の像が投射されることを
防止するためにスペーサ３７の配置を省略するのが一般
的である。シール材５２としては、エポキシ樹脂や各種
の紫外線硬化樹脂などを用いることができる。また、シ
ール材５２に配合されるギャップ材としては、約２μｍ
〜約１０μｍの無機あるいは有機質のファイバ若しくは
球などが用いられる。

【００７４】対向基板１２はアクティブマトリクス基板
１１よりも小さく、アクティブマトリクス基板１１の周
辺部分は、対向基板１２の外周縁よりはみ出た状態に貼
り合わされる。従って、アクティブマトリクス基板１１
の駆動回路（走査線駆動回路７０やデータ線駆動回路６
０）や入出力端子４５は対向基板１２から露出した状態
にある。ここで、シール材５２は部分的に途切れている
ので、この途切れ部分によって、液晶注入口２４１が構
成されている。このため、対向基板１２とアクティブマ
トリクス基板１１とを貼り合わせた後、シール材５２の
内側領域を減圧状態にすれば、液晶注入口２４１から液
晶３９を減圧注入でき、液晶３９を封入した後、液晶注
入口２４１を封止剤２４２で塞げばよい。なお、対向基
板１２には、シール材５２の内側において画面表示領域
７を見切りするための遮光膜５４も形成されている。ま
た、対向基板１２のコーナー部のいずれにも、アクティ
ブマトリクス基板３０と対向基板１２との間で電気的導
通をとるための上下導通材５６が形成されている。

【００７５】ここで、走査線に供給される走査信号の遅
延が問題にならないならば、走査線駆動回路７０は片側
だけでも良いことは言うまでもない。また、データ線駆
動回路６０を画面表示領域７の辺に沿って両側に配列し
ても良い。例えば奇数列のデータ線は画面表示領域７の
一方の辺に沿って配設されたデータ線駆動回路から画像
信号を供給し、偶数列のデータ線は画面表示領域７の反
対側の辺に沿って配設されたデータ線駆動回路から画像
信号を供給するようにしても良い。このようにデータ線
を櫛歯状に駆動するようにすれば、データ線駆動回路６
０の形成面積を拡張することが出来るため、複雑な回路
を構成することが可能となる。また、アクティブマトリ
クス基板１１において、データ線駆動回路６０と対向す
る辺の側では、遮光膜５４の下などを利用して、プリチ
ャージ回路や検査回路が設けられることもある。なお、
データ線駆動回路６０および走査線駆動回路７０をアク
ティブマトリクス基板１１の上に形成する代わりに、た
とえば、駆動用ＬＳＩが実装されたＴＡＢ（テープオ
ートメイテッド、ボンディング）基板をアクティブマト
リクス基板１１の周辺部に形成された端子群に対して異
方性導電膜を介して電気的および機械的に接続するよう
にしてもよい。また、対向基板１２およびアクティブマ
トリクス基板１１の光入射側の面あるいは光出射側に
は、使用する液晶３９の種類、すなわち、ＴＮ（ツイス
テッドネマティック）モード、ＳＴＮ（スーパーＴＮ）
モード等々の動作モードや、ノーマリホワイトモード／
ノーマリブラックモードの別に応じて、偏光フィルム、
位相差フィルム、偏光板などが所定の向きに配置され
る。

【００７６】本形態の電気光学装置１を透過型で構成し
た場合には、たとえば、投射型液晶表示装置（液晶プロ
ジェクタ）において使用される。この場合、３枚の電気
光学装置１がＲＧＢ用のライトバルブとして各々使用さ
れ、各電気光学装置１の各々には、ＲＧＢ色分解用のダ
イクロイックミラーを介して分解された各色の光が投射
光として各々入射されることになる。従って、本形態の
電気光学装置１にはカラーフィルタが形成されていな
い。但し、対向基板１２において各画素電極８に対向す
る領域にＲＧＢのカラーフィルタをその保護膜とともに
形成することにより、投射型液晶表示以外にも、カラー
液晶テレビなどといったカラー液晶表示装置を構成する
ことができる。さらにまた、対向基板１２に何層もの屈
折率の異なる干渉層を積層することにより、光の干渉作
用を利用して、ＲＧＢ色をつくり出すダイクロイックフ
ィルタを形成してもよい。このダイクロイックフィルタ
付きの対向基板によれば、より明るいカラー表示を行う
ことができる。

【００７７】（アクティブマトリクス基板の構成）図１
２は、アクティブマトリクス基板１１の構成を模式的に
示すブロック図である。図１２に示すように、液晶表示
装置用のアクティブマトリクス基板１１上には、データ
線９０および走査線９１に接続する画素スイッチング用
のＴＦＴ１０と、このＴＦＴ１０を介してデータ線９０
から画像信号が入力される液晶セル９４が存在する。デ
ータ線９０に対しては、シフトレジスタ８４、レベルシ
フタ８５、ビデオライン８７、アナログスイッチ８６を
備えるデータ線駆動回路６０が形成されている。走査線
９１に対しては、シフトレジスタ８８およびレベルシフ
タ８９を備える走査線駆動回路７０が形成されている。

【００７８】また、画素領域には、容量線９２との間に
保持容量４０（容量素子）が形成され、この保持容量４
０は、液晶セル９４での電荷の保持特性を高める機能を
有している。なお、保持容量４０は前段の走査線９１と
の間に形成されることもある。

【００７９】（対向基板の構成）図１３は、電気光学装
置１の端部の断面図である。図１３において、対向基板
１２は、画素電極８の各々に向けて盛り上がった複数の
マイクロレンズ４３０（小さな凸レンズ）がアクティブ
マトリクス基板３０の画素電極８に対応してマトリクス
状に形成されたレンズアレイ基板４３と、このレンズア
レイ基板４３に対してマイクロレンズ４３０を覆うよう
に接着剤４８により貼り合わされた透明な薄板ガラス４
９とを有している。この薄板ガラス４９の表面には対向
電極３１が形成され、この対向電極３１の表面のうち、
マイクロレンズ４３０の境界領域に対応する領域には遮
光膜６が形成されている。薄板ガラス４９の表面におい
て、対向電極３１および遮光膜６の表面には、シリコン
酸化膜または有機膜からなる表面保護膜４４が形成さ
れ、この表面保護膜４４の表面にポリイミド膜からなる
配向膜４７が形成されている。この配向膜４７も、アク
ティブマトリクス基板１１の配向膜４６と同様、レーヨ
ン系繊維からなるパフ布で一定方向に擦るラビング処理
が施された膜である。

【００８０】このような構成の対向基板１２を用いた電
気光学装置１では、対向基板１２の側から入射した光の
うち、ＴＦＴ１０のチャネル形成領域などに照射される
光は遮光膜６によって遮られるとともに、斜めに入射し
た光などは各マイクロレンズ４３０によって各画素電極
８に向けて集光される。従って、対向基板１２の側に形
成した遮光膜６の幅が狭くても、あるいは対向基板１２
の側に遮光膜６がなくても、マイクロレンズ４３０によ
ってＴＦＴ１０のチャネル形成領域に光が入射すること
を防止することができる。それ故、ＴＦＴ１０のトラン
ジスタ特性の劣化を防止することができるので、信頼性
を向上させることができる。また、対向基板１２の側に
形成した遮光膜６の幅を狭くでき、あるいは対向基板１
２の側から遮光膜６を省略してもよいので、表示に寄与
する光量が遮光膜６によって減少するのを防止すること
ができる。よって、液晶表示装置においてコントラスト
と明るさを大幅に向上させることができる。

【００８１】このような構成の対向基板１２においてマ
イクロレンズ４３０の形成領域の周辺領域１２０、ある
いはアクティブマトリクス基板１１の外周縁よりやや内
側領域にギャップ材含有のシール材５２が塗布され、こ
のシール材５２によって、対向基板１２とアクティブマ
トリクス基板１１とが貼り合わされている。

【００８２】［電気光学装置の電子機器への適用］次
に、電気光学装置を備えた電子機器の一例を、図１４お
よび図１５を参照して説明する。

【００８３】まず、図１４には、上記の各形態に係る電
気光学装置１と同様に構成された電気光学装置を備えた
電子機器の構成をブロック図で示してある。

【００８４】図１４において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、電気光学装置１００６、クロック発生回路１０
０８、および電源回路１０１０を含んで構成される。表
示情報出力源１０００は、ＲＯＭ（Read Only Memor
y）、ＲＡＭ（Random Access Memory）、光ディスクな
どのメモリ、テレビ信号の画像信号を同調して出力する
同調回路などを含んで構成され、クロック発生回路１０
０８からのクロックに基づいて、所定フォーマットの画
像信号を処理して表示情報処理回路１００２に出力す
る。この表示情報出力回路１００２は、たとえば増幅・
極性反転回路、相展開回路、ローテーション回路、ガン
マ補正回路、あるいはクランプ回路等の周知の各種処理
回路を含んで構成され、クロック信号に基づいて入力さ
れた表示情報からデジタル信号を順次生成し、クロック
信号ＣＬＫとともに駆動回路１００４に出力する。駆動
回路１００４は、電気光学装置１００６を駆動する。電
源回路１０１０は、上述の各回路に所定の電源を供給す
る。なお、前記した電気光学装置１のように、電気光学
装置１００６を構成するアクティブマトリクス基板１１
の上に駆動回路１００４を形成してもよく、それに加え
て、表示情報処理回路１００２もアクティブマトリクス
基板１１の上に形成してもよい。

【００８５】このような構成の電子機器としては、電気
光学装置１を透過型で構成した場合には、図１５を参照
して後述する投射型液晶表示装置（液晶プロジェク
タ）、マルチメディア対応のパーソナルコンピュータ
（ＰＣ）、およびエンジニアリング・ワークステーショ
ン（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプ
ロセッサ、テレビ、ビューファインダ型またはモニタ直
視型のビデオテープレコーダ、電子手帳、電子卓上計算
機、カーナビゲーション装置、ＰＯＳ端末、タッチパネ
ルなどを挙げることができる。

【００８６】図１５に示す投射型液晶表示装置１１００
は、前記の駆動回路１００４がアクティブマトリクス基
板１１上に搭載された電気光学装置１を含む液晶モジュ
ールを３個準備し、各々ＲＧＢ用のライトバルブ１００
Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとし
て構成されている。この液晶プロジェクタ１１００で
は、メタルハライドランプなどの白色光源のランプユニ
ット１１０２から光が出射されると、３枚のミラー１１
０６および２枚のダイクロイックミラー１１０８によっ
て、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに
分離され（光分離手段）、対応するライトバルブ１００
Ｒ、１００Ｇ、１００Ｂ（電気光学装置１００／液晶ラ
イトバルブ）に各々導かれる。この際に、光成分Ｂは、
光路が長いので、光損失を防ぐために入射レンズ１１２
２、リレーレンズ１１２３、および出射レンズ１１２４
からなるリレーレンズ系１１２１を介して導かれる。そ
して、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによ
って各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂ
は、ダイクロイックプリズム１１１２（光合成手段）に
３方向から入射され、再度合成された後、投射レンズ１
１１４を介してスクリーン１１２０などにカラー画像と
して投射される。

【００８７】

【発明の効果】以上説明したように、本発明に係るＴＦ
Ｔの製造方法では、レーザーアニールを行う非晶質の半
導体膜の厚さを６５ｎｍから８０ｎｍとしてレーザー結
晶化を行い、しかる後に、得られた多結晶からなる半導
体膜表面をエッチングによって取り除き、６０ｎｍ以下
の厚さであるバルク層を露出させＴＦＴの能動層として
使用している。これによって照射雰囲気を考慮すること
なくレーザーアニールが可能であり、かつ、結晶性の高
い半導体膜を利用することが可能になり、オン電流およ
びしきい値電圧などの面で良好なトランジスタ特性を有
するＴＦＴを製造できる。

【００８８】

【図面の簡単な説明】

【図１】アクティブマトリクス基板に形成された画素の
構成を示す平面図である。

【図２】図１のＡ−Ａ′線における断面図である。

【図３】（Ａ）〜（Ｃ）は、図１に示すＴＦＴの製造方
法を示す工程断面図である。

【図４】図３（Ｃ）で行うレーザーアニール工程で用い
るレーザーアニール装置の概略構成図である。

【図５】（Ａ）〜（Ｅ）は、図１に示すＴＦＴの製造方
法において図３に示す工程に続いて行う各工程を示す工
程断面図である。

【図６】（Ａ）〜（Ｅ）は、図１に示すＴＦＴの製造方
法において図５に示す工程に続いて行う各工程を示す工
程断面図である。

【図７】（Ａ）〜（Ｄ）は、図１に示すＴＦＴの製造方
法において図６に示す工程に続いて行う各工程を示す工
程断面図である。

【図８】（Ａ）〜（Ｄ）は、図１に示すＴＦＴの製造方
法において図７に示す工程に続いて行う各工程を示す工
程断面図である。

【図９】図１に示すＴＦＴの製造方法において、５０ｎ
ｍ厚の非晶質半導体膜をレーザーアニールすることによ
り得られる多結晶半導体前のラマン半値幅と、そのレー
ザー結晶化雰囲気との関係を示すグラフである。

【図１０】本発明を適用したアクティブマトリクス型の
液晶表示装置用の電気光学装置の平面図である。

【図１１】図１０のＨ−Ｈ′線における断面図である。

【図１２】図１０に示すアクティブマトリクス基板のブ
ロック図である。

【図１３】図１０に示す電気光学装置の端部を拡大して
示す断面図である。

【図１４】図１０および図１１に示す電気光学装置の使
用例を示す電子機器の回路構成を示すブロック図であ
る。

【図１５】図１０および図１１に示す電気光学装置の使
用例を示す投射型液晶表示装置の全体構成図である。

【符号の説明】

１電気光学装置８画素電極１０画素スイッチング用のＴＦＴ１１アクティブマトリクス基板１２対向基板１３ゲート絶縁膜３９液晶４３レンズアレイ基板５２シール材９０データ線９４液晶セル１００半導体膜３２０レーザー光源３２５レーザー光学系

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１８ＺＦターム(参考） 2H092 GA59 JA25 JA29 JA33 JA35 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 MA05 MA08 MA13 MA17 MA18 MA27 MA30 MA35 MA37 MA41 NA24 NA25 PA06 QA07 RA05 5F043 AA10 BB03 DD02 GG10 5F052 AA02 BA07 BB07 CA04 CA10 DA02 DB02 DB03 EA15 EA16 JA01 JA04 5F110 AA07 AA08 BB02 BB04 BB05 CC02 DD02 DD13 DD25 EE04 FF02 FF03 FF29 FF30 GG02 GG06 GG13 GG25 GG45 GG47 HJ01 HJ04 HJ13 HL03 HL07 HL23 HM14 HM15 NN03 NN04 NN23 NN27 NN35 NN36 NN72 PP03 PP05 PP06 PP13 PP31 PP38 QQ04 QQ05 QQ11 QQ19

Claims

【特許請求の範囲】

【請求項１】基板上に非晶質の半導体膜を形成する成
膜工程と、該非晶質の半導体膜に対してレーザー光を繰
り返し照射して当該半導体膜を多結晶化させるレーザー
アニール工程と、該多結晶性の半導体膜表面にゲート絶
縁膜を形成するゲート絶縁膜形成工程とを有する薄膜ト
ランジスタの製造方法において、前記レーザーアニール
工程を行った後に、エッチング工程によって前記多結晶
半導体膜の表面を取り除き、バルク層を使用することを
特徴とする薄膜トランジスタの製造方法。
【請求項２】前記非晶質半導体膜の膜厚が６５ｎｍか
ら８０ｎｍであることを特徴とする請求項１記載の薄膜
トランジスタの製造方法。
【請求項３】前記レーザーアニール工程は、空気中に
おいて行われることを特徴とする請求項１記載の薄膜ト
ランジスタの製造方法。
【請求項４】前記レーザーアニール工程は、窒素もし
くはアルゴンなど不活性ガス雰囲気中において行われる
ことを特徴とする請求項１記載の薄膜トランジスタの製
造方法。
【請求項５】前記レーザーアニール工程では、前記レ
ーザー光としてラインビームを用い、該ラインビームの
長手方向と直交する方向に当該ラインビームの照射領域
を部分的に重ねながら前記半導体膜表面にレーザー光を
照射していくことを特徴とする請求項１乃至４記載の薄
膜トランジスタの製造方法。
【請求項６】前記エッチング工程によって前記多結晶
半導体膜の表面を取り除き、バルク層を露出させるにあ
たって、このバルク層の膜厚は６０ｎｍ以下であること
を特徴とする請求項１乃至５記載の薄膜トランジスタの
製造方法。
【請求項７】前記エッチング工程では、前記多結晶半
導体膜の表面に対してアンモニアを含むアルカリ性のエ
ッチング液を用いたウエットエッチングを行うことを特
徴とする請求項６記載の薄膜トランジスタの製造方法。
【請求項８】前記エッチング工程では、前記多結晶半
導体膜の表面に対してフロンを含むエッチングガスを用
いたドライエッチングを行うことを特徴とする請求項６
記載の薄膜トランジスタの製造方法。
【請求項９】前記エッチング工程を行った後でも、前
記多結晶半導体膜は、その膜厚の５０％以下の表面の粗
さを有していることを特徴とする請求項６乃至８記載の
薄膜トランジスタの製造方法。
【請求項１０】請求項１乃至９のいずれかに記載の薄
膜トランジスタの製造方法を用いて、電気光学装置のア
クティブマトリクス基板上に少なくとも画素スイッチン
グ用の薄膜トランジスタを製造することを特徴とするア
クティブマトリクス基板の製造方法。
【請求項１１】請求項１０に記載のアクティブマトリ
クス基板を用いたことを特徴とする電気光学装置。