JP3965946B2 - 基板装置及びその製造方法、電気光学装置並びに電子機器 - Google Patents
基板装置及びその製造方法、電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP3965946B2 JP3965946B2 JP2001220588A JP2001220588A JP3965946B2 JP 3965946 B2 JP3965946 B2 JP 3965946B2 JP 2001220588 A JP2001220588 A JP 2001220588A JP 2001220588 A JP2001220588 A JP 2001220588A JP 3965946 B2 JP3965946 B2 JP 3965946B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- substrate
- film
- semiconductor layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像表示領域に画素スイッチング用のトランジスタを有すると共に、周辺領域にトランジスタを含んで構成される駆動回路を内蔵する駆動回路内蔵型の液晶装置等の電気光学装置において、素子アレイ基板等として好適に用いられる基板装置及びそのような基板装置の製造方法、そのような基板装置を備えてなる液晶装置等の電気光学装置、並びに該電気光学装置を備えてなる投射型表示装置等の各種電子機器の技術分野に属する。
【０００２】
【背景技術】
この種の基板装置は例えば、石英基板等の基板上に、ソース領域、ドレイン領域及びチャネル領域を含むポリシリコン膜等又はアモルファスシリコン等の半導体膜を備える。この半導体膜表面には、ドライ酸化又はウエット酸化による熱酸化膜等、又は、ＨＴＯ膜、ＴＥＯＳ膜、プラズマ酸化膜からゲート絶縁膜が形成される。更に、このゲート絶縁膜上にゲート電極膜が形成されることにより、基板上に薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）が構築される。この場合、ＴＦＴは、上述した駆動回路内蔵型の基板装置においては、画像表示領域内における各画素に作り込まれることにより、画素スイッチング用素子として用いられる。更に、画像表示領域外の周辺に位置する周辺領域に作り込まれることにより、該基板装置の内蔵駆動回路の一部として用いられる。
【０００３】
このようにＴＦＴが画像表示領域及び周辺領域の両者に作り込まれた駆動回路内蔵型の基板装置は、ＴＦＴアクティブマトリクス駆動方式の液晶装置等を初めとする各種電気光学装置に広く用いられている。
【０００４】
【発明が解決しようとする課題】
この種の基板装置においては、良好なトランジスタ特性を長期に亘って維持すると共に表示画像の品位を高めるという一般的要請がある。
【０００５】
しかしながら、本願発明者らによる研究によれば、前述の駆動回路内蔵型の基板装置の場合には、本願発明者らによる研究によれば、前述の駆動回路内蔵型の基板装置の場合には、時間的に見てトランジスタ特性を維持することが課題として顕在化してきた。そして特に、駆動回路を構成するＰチャネル型のＴＦＴの劣化が、コントラスト比や明るさ低下等の画像品位の低下を招いて、装置全体の寿命を短くすることが判明している。例えば、駆動回路を構成するＴＦＴにおける閾値電圧が高まって通常の駆動電圧ではスイッチング素子として機能しなくなったり、ＴＦＴにおけるオフ電流（即ちリーク電流）が増加して規定のデューティー比に対処できなくなったりする。この結果、同一基板上における同一製造プロセス等により作り込まれた画像表示領域内のＴＦＴについては正常に動作していても、駆動回路内のＴＦＴの経時劣化により装置全体としては不良化してしまうという問題点がある。
【０００６】
これに対し、本願発明者らによる研究では、半導体製造技術におけるゲート酸化膜に対する窒素ドープ技術を応用して、ＴＦＴの寿命を長くすることについても検討したが、このように窒素ドープを実施すると、画素スイッチング用ＴＦＴにおけるトランジスタ特性のばらつきやキャリア移動度の低下が顕在化して、表示ムラやチラツキが顕著に発生する事実が確認されており、結局、この窒素ドープ技術を単純に応用したのでは、今度は、高品位の画像表示を行なうことが非常に困難になるという問題点がある。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、長寿命であり、しかも高品位の画像表示を長期に亘って可能ならしめる基板装置及びその製造方法を提供すること、並びにそのような基板装置を備えた電気光学装置及び該電気光学装置を備えた電子機器を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の基板装置は上記課題を解決するために、基板と、該基板上における画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、前記第１トランジスタを構成する第１ゲート絶縁膜は、窒素が導入されていない酸化膜からなり、前記第２トランジスタを構成する第２ゲート絶縁膜は、窒素が導入された酸窒化膜からなる。
【０００９】
本発明の基板装置によれば、周辺領域において第２トランジスタを含んで構成されている、例えば走査線駆動回路、データ線駆動回路等の駆動回路により、走査線、データ線等の配線を介して、画像表示領域に配置された第１トランジスタが駆動される。更に、第１トランジスタにより画素電極が駆動制御或いはスイッチング制御されることにより、画像表示領域においてアクティブマトリクス駆動が行なわれる。
【００１０】
ここで特に、第１トランジスタを構成する第１ゲート絶縁膜は、窒素が導入されていない酸化膜からなるので、ゲート絶縁膜への窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化による表示ムラやチラツキが生じることは無い。そして、ゲート絶縁膜に窒素が導入されないため窒素を導入した場合と比べて、トランジスタの寿命は延びないものの、一般に装置寿命を律則していない画素スイッチング用のトランジスタとして用いられる限りにおいて、特に当該トランジスタ自体の寿命が延びなくとも装置寿命に対する影響は少ないか又は全く無いと論理付けられる。即ち、第１ゲート絶縁膜を酸化膜から構成することで、装置寿命についての実用上の問題は殆ど又は全く生じない。
【００１１】
他方、一般に装置寿命を律則する駆動回路の第２トランジスタを構成する第２ゲート絶縁膜は、窒素が導入された酸窒化膜からなるので、ゲート絶縁膜が窒素導入のない酸化膜からなる場合と比べて、トランジスタの寿命は顕著に延びるので、装置全体の寿命を非常に効率的に伸ばすことが可能となる。即ち、当該第２トランジスタの寿命が延びる分だけ、そのまま装置寿命を延ばすことも可能となる。そして、画素スイッチング用の第１トランジスタの場合と異なり、画素ピッチに合わせたり各画素の開口領域を狭めないようにするという制約が課されない駆動回路の第２トランジスタの場合には、チャネル幅やチャネル長等のトランジスタ構造自体に若干の修正や変更を加えることが可能であり、これによりゲート絶縁膜への窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化が、駆動回路の動作に悪影響を与えるのを効果的に防止できる。
【００１２】
以上の結果、本発明の基板装置を用いて液晶装置等の電気光学装置を構成すれば、画像表示領域における第１ゲート絶縁膜が酸化膜からなると共に周辺領域における第２ゲート絶縁膜が酸窒化膜からなる本発明独自の構成によって、装置寿命を顕著に延ばすことが可能となると同時に、高品位の画像表示を長期に亘って維持することが可能となる。
【００１３】
本発明の基板装置の一態様では、前記第２トランジスタは、Ｐチャネル型ＴＦＴ又はＣＭＯＳ（Complementary MOS）型ＴＦＴからなる。
【００１４】
この態様によれば、第２トランジスタは、Ｐチャネル型ＴＦＴを含んでなる。ここで、本発明者らによる研究によれば、Ｐチャネル型ＴＦＴの寿命は、Ｎチャネル型ＴＦＴの寿命と比べて、基本的に短いことが判明している。従って、Ｐチャネル型ＴＦＴにおける第２ゲート絶縁膜を酸窒化膜から構成して当該Ｐチャネル型のＴＦＴの寿命を延ばすことにより、装置寿命を延ばす上で絶大な効果が得られる。特に、駆動回路の少なくとも一部をＣＭＯＳ型ＴＦＴから構成する場合、キャリア移動度や装置寿命等の基本性能に優れたＮチャネル型ＴＦＴのみから構成することはできず、Ｐチャネル型ＴＦＴを作り込まざるを得ないので、この態様の如き構成は実用上非常に優れている。
【００１５】
本発明の基板装置の他の態様では、前記第１トランジスタは、Ｎチャネル型である。
【００１６】
この態様によれば、画素スイッチング用には、キャリア移動度や装置寿命等の基本性能においてより優れたＮチャネル型ＴＦＴを用いることにより、高品位の画像表示を可能とし得、しかも、駆動回路までも含めた装置全体の長寿命化が図られる。
【００１７】
本発明の基板装置の他の態様では、前記第１及び第２トランジスタを構成する半導体層は、低温又は高温ポリシリコン若しくはアモルファスシリコンからなるこの態様によれば、基板上には、低温ポリシリコンＴＦＴ又は高温ポリシリコンＴＦＴ又はアモルファスシリコンＴＦＴが構築されるが、駆動回路における第２ゲート絶縁膜を酸窒化膜から構成することにより、ポリシリコンＴＦＴ又はアモルファスシリコンＴＦＴを備えてなる基板装置全体を長寿命化できる。
【００１８】
本発明の基板装置の他の態様では、前記第２トランジスタは、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として前記駆動回路内に設けられている。
【００１９】
この態様によれば、第２トランジスタは、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として設けられているので、即ちトランジスタとして極めて単純な動作を行なうものとして設けられているので、ゲート絶縁膜を酸窒化膜から構成することに起因する、トランジスタ特性のばらつきやキャリア移動度の劣化が、悪影響として殆ど表面化しないようにできる
本発明の基板装置の他の態様では、前記第２トランジスタは、他の基板上に形成された後に前記周辺領域に貼り付けられている。
【００２０】
この態様によれば、他の基板上において酸窒化膜をゲート絶縁膜として持つ第２トランジスタを構成した後、これを周辺領域に貼り付ければよいので、装置構成及び製造プロセスの単純化を図れる。
【００２１】
本発明の基板装置の第１製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第１及び第２半導体層に酸窒化膜を形成する酸窒化膜形成工程と、該形成された酸窒化膜のうち前記第２半導体層上に形成された部分をマスクしつつ該形成された酸窒化膜のうち前記第１半導体層上に形成された部分を選択的に除去する除去工程と、前記酸窒化膜が除去された第１半導体層上に、前記酸化膜を形成する酸化膜形成工程と、前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２２】
本発明の第１製造方法によれば、第１及び第２半導体層を形成後に、これらに酸窒化膜を形成する。そして、この酸窒化膜のうち第２半導体層上に形成された部分をマスクしつつ、第１半導体層上に形成された部分を選択的に除去する。従って、第２半導体層上に酸窒化膜が形成されたことになる。更に、この酸窒化膜が除去された第１半導体層上に、酸化膜を形成するので、第１半導体層上に酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２３】
本発明の基板装置の第２製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第２半導体層をマスクしつつ前記第１半導体層に窒化膜を選択的に形成する窒化膜形成工程と、前記窒化膜が形成されていない第２半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜を除去する除去工程と、前記窒化膜が除去された第１半導体層上に酸化膜を形成する酸化膜形成工程と、前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２４】
本発明の第２製造方法によれば、第１及び第２半導体層を形成後に、これらのうち第２半導体層をマスクしつつ、第１半導体層に窒化膜を形成する。そして、今度はこの窒化膜をマスクとして、この窒化膜が形成されていない第２半導体層上に酸窒化膜を形成する。従って、第２半導体層上に酸窒化膜が形成されたことになる。更に、この窒化膜が除去された第１半導体層上に、酸化膜を形成するので、第１半導体層上に酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２５】
本発明の基板装置の第３製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第１及び第２半導体層に酸化膜を形成する酸化膜形成工程と、前記第１半導体層上に形成された酸化膜を窒化膜でマスクしつつ前記第２半導体層上に形成された酸化膜に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜を除去後に前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２６】
本発明の第３製造方法によれば、第１及び第２半導体層を形成後に、これら両者に酸化膜を形成する。そして、これらのうち第１半導体層上に形成された酸化膜については窒化膜でマスクして、第２半導体層上に形成された酸化膜に対しては更に酸窒化膜を形成する。この際、例えば、酸化膜に対して窒素を注入してもよいし、酸化膜上に酸窒化膜を積層形成してもよいし、Ｎ２Ｏ、ＮＯＮＨ２ガスでアニールすることで酸化膜に窒素導入してもよい。従って、第２半導体層上に酸窒化膜が形成されたことになる。更に、この酸窒化膜が形成された後に、窒化膜を除去すれば、第１半導体層上には、酸窒化膜ではなく、酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２７】
第４製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第２半導体層を窒化膜又はレジストでマスクしつつ前記第１半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜を除去後に前記第２半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２８】
本発明の第４製造方法によれば、第１及び第２半導体層を形成後に、第２半導体層を窒化膜又はレジストでマスクしつつ、第１半導体層上に酸化膜を形成する。そして、この酸化膜が形成された後に、窒化膜を除去し、更に第２半導体層に酸窒化膜を形成する。従って、第２半導体層上に酸窒化膜が形成されたことになると共に第１半導体層上には、酸窒化膜ではなく、酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２９】
本発明の第１から第４製造方法の一態様では、前記酸窒化膜形成工程は、窒素を含む雰囲気で酸化する工程を含む。
【００３０】
この態様によれば、既存のファーネス（拡散炉）等を用いて、窒素原子を含むガスの雰囲気中でアニールすることにより、酸窒化膜形成工程を比較的簡単に行える。
【００３１】
この態様では、前記酸窒化膜形成工程は、Ｎ２Ｏ（一酸化二窒素）ガス、ＮＯ（一酸化一窒素）ガス及びＮＨ４（アンモニア）ガスのうち少なくとも一つを含む雰囲気中でアニールする工程を含んでもよい。
【００３２】
このように製造すれば、比較的簡単且つ安価に、酸窒化膜形成工程を行える。
【００３３】
本発明の第１から第４製造方法の他の態様では、前記酸窒化膜形成工程は、縦型あるいは横型拡散炉、プラズマを使用した窒化、ランプアニール又はイオン注入のいずれか１つの工程を含む。
【００３４】
この態様によれば、既存のプラズマ技術、ランプアニール又はイオン注入により、酸窒化膜形成工程を比較的簡単に行える。
【００３５】
本発明の第１から第４製造方法の他の態様では、前記酸窒化膜形成工程は、酸化膜を形成後に窒素をドープする工程を含む。
【００３６】
この態様によれば、一旦、酸化膜を形成した後に、窒素をドープ或いは注入することにより、酸窒化膜形成工程を行なえるので、酸化膜形成工程と酸窒化膜形成工程とを相前後して連続して行なうことも可能となる。
【００３７】
本発明の第１から第４製造方法の他の態様では、前記第１及び第２半導体層上に形成された酸化膜或いは酸窒化膜を薄膜化する薄膜化工程を更に含む。
【００３８】
この態様によれば、第２半導体層上に一旦形成した酸化膜或いは酸窒化膜を、薄膜化することにより、所望膜厚の酸窒化膜を比較的容易に形成できる。
【００３９】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備する。
【００４０】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備するので、長寿命であり、しかも高品位の画像表示を長期に亘って行なえる投射型表示装置等の各種電子機器を実現できる。
【００４１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４３】
（基板装置の第１実施形態）
先ず第１実施形態の基板装置の製造方法及び構成について図１から図４を参照して説明する。図１及び図２は、第１実施形態の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、左半面）及び周辺駆動回路を構成するＴＦＴ（図中、右半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。図３は、工程（２）で形成された、ゲート絶縁膜から半導体層に至る部分における酸素及びケイ素の２次強度と、窒素濃度とをゲート絶縁膜表面からの深度に対して示す特性図である。また、図４は、窒素原子の導入量を変化させた複数の実施例及び窒素原子を導入しない比較例における動作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示す特性図である。
【００４４】
図１において工程（１）では、石英基板１０及び石英基板１０上に形成された酸化膜が用意され、その上にポリシリコン膜が形成された後、フォトリソグラフィ及びエッチングにより、画素部及び周辺駆動回路部の夫々において、ＴＦＴのソース領域、チャネル領域及びドレイン領域を含む所定パターンの半導体層１ａが形成される。このような半導体層１ａとしては、低温ポリシリコン膜でもよいし、高温ポリシリコン膜、またはアモルファスシリコンでもよい。また、石英基板１０に代えて、プラスチック基板や、ガラス基板等を用いてもよい。
【００４５】
次に、工程(２)では、ドライ酸化又はウエット酸化により、半導体層１ａの表面に、先ず熱酸化シリコン膜を形成し、続いて、ファーネス（拡散炉）内にて、窒素原子を含むガスの雰囲気中でアニールすることにより、窒素原子を導入したゲート絶縁膜２ｂを形成する。係るガスは、Ｎ２Ｏガス、ＮＯガス、ＮＨ４ガス等の窒素ガスが用いられる。尚、このゲート絶縁膜２ｂの形成と同時に、同一基板上における画素部にも、ゲート絶縁膜２ｂと同一膜２ｂ’が形成される。
【００４６】
こうして窒素原子を導入すると、例えば窒素原子は図３の特性図に示したような濃度分布を持つようになる。
【００４７】
その後、工程（３）では、ゲート絶縁膜２ｂ上を、レジスト６０１でマスクした状態で、反応性ガスを用いた反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングとを組み合わせたエッチングにより、エッチャント５０１により、ゲート絶縁膜２ｂと同一膜２ｂ’を画素部において除去する。これにより、画素部では、半導体層１ａが再び露出した状態になる。そして、工程（４）において、このレジスト６０１を剥離除去すれば、周辺駆動回路部にのみ、窒素が導入された酸窒化膜からなるゲート絶縁膜２ｂが形成された状態が得られる。
【００４８】
次に、工程（５）では、ドライ酸化、ウエット酸化、又はＨＴＯ膜により、画素部におけるゲート絶縁膜２ａとして、半導体層１ａの表面に熱酸化シリコン膜が形成される。尚、このゲート絶縁膜２ａの形成と同時に、同一基板上における周辺回路部にも、ゲート絶縁膜２ａと同一膜２ａ’が形成される。
【００４９】
次に、工程（６）では、画素部におけるゲート絶縁膜２ａ上を、レジスト６０２でマスクした状態で、反応性ガスを用いた反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングとを組み合わせたエッチングにより、エッチャント５０２より、ゲート絶縁膜２ａと同一膜２ａ’を周辺駆動回路部において除去する。そして、図２の工程（７）において、このレジスト６０２を剥離除去すれば、画素部にのみ、窒素が導入されていない酸化膜からなるゲート絶縁膜２ａが形成された状態が得られる。しかも、周辺駆動回路部においては、工程（４）と同じく、窒素が導入された酸窒化膜からなるゲート絶縁膜２ｂが形成された状態が維持されている。
【００５０】
次に、工程（８）では、導電性のポリシリコン膜等からなるゲート電極３ａ及び３ｂが、ゲート絶縁膜２ａ及び２ｂ上に夫々形成される。更に、工程（９）では、ゲート絶縁膜２ａ及び２ｂに夫々、ソース電極及びドレイン電極接続用のコンタクトホールをドライエッチング、ウエットエッチング又は両者の組み合わせにより開孔する。そして、これらのコンタクトホールを介して、図中破線で示したように画素部では、Ａｌ（アルミニウム）等からなるデータ線６ａの端部及びＩＴＯ（インジウムティンオキサイド）等からなる画素電極９ａの端部を、ソース電極及びドレイン電極として接続する。これと相前後或いは並行して、周辺駆動回路部では、Ａｌ等からなる配線６ｂ及び６ｃをソース電極及びドレイン電極として接続する。
【００５１】
以上の工程（１）〜（９）により、基板１０上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。
【００５２】
このように周辺駆動回路部においては、ゲート絶縁膜２ｂへの窒素導入により、ＴＦＴの閾値のずれの主要因である、界面における正孔トラップ及び正電荷の発生並びに界面準位の増加を低減する。そして、窒素導入により、窒化膜結合を混在させて耐湿性を向上させる。これにより、半導体層１ａに入る水分量を低減でき、Ｓｉ−Ｈ結合やＳ−ＯＨ結合の発生を低減させて正電荷の発生並びに界面準位の増加を低減できる。加えて窒素原子の導入により、この領域における原子と原子とのネットワーク中に窒素原子を入り込ませることで、界面の歪みを緩和でき、更に結合の弱い部分を補強可能となる。ここで、結合エネルギーの安定度についての大小関係は、次の通りである。
【００５３】
Ｓｉ−Ｏの結合エネルギー（４．８ｅＶ）
＞Ｓｉ−Ｎの結合エネルギー（３．５ｅＶ）
＞Ｓｉ−Ｈの結合エネルギー（３．２ｅＶ）
＞Ｓｉ−Ｓｉの結合エネルギー（２．０ｅＶ）
このうち比較的高いＳｉ−Ｏの結合エネルギーは、結合状態が歪むことで小さくなっていると考えられるので、窒素原子を存在させることにより、Ｓｉ−Ｓｉ結合や歪んだＳｉ−Ｏ−Ｓｉ結合、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合を減少できる。ホットキャリアによる酸化膜の界面準位やトラップ中心ができるのを防止できる。
【００５４】
因みに、耐湿性については酸化膜（ＳｉＯ２膜）と比べて、窒化膜（Ｓｉ３Ｎ４膜）が優れている。しかしながら仮に、本発明の如き基板装置において窒化膜でゲート絶縁膜を構成したのでは、ＴＦＴのＩＶ特性は、プールフレンケル電流が流れることによりスイッチング素子として利用できない特性となってしまう。更に、窒化膜からゲート絶縁膜を構成したのでは、半導体層とのコンタクトをとるためのコンタクトホールを既存のエッチング技術により開孔することが極めて困難となってしまう。
【００５５】
そこで、周辺駆動回路部において、ゲート絶縁膜２ｂは、窒化膜（窒化シリコン膜）からではなく酸化シリコン膜で形成しつつ、この酸化シリコン膜内に窒素原子を導入することにより、このＴＦＴのＩＶ特性は、ゲート絶縁膜として通常の酸化膜を用いたＴＦＴと同様にＦＮ電流が流れるＩＶ特性とすることができ、スイッチング素子として好適に利用できる。更に、図１の工程（９）でコンタクトホールを開孔する際に、窒化膜のようにエッチングし難いことはなく、既存のドライエッチング技術やウエットエッチング技術により比較的容易に且つ高精度でコンタクトホールを開孔可能となる。
【００５６】
このように本実施形態によれば周辺回路部においては、ゲート絶縁膜２ｂは、窒素が導入された酸窒化膜からなるので、窒素導入のない酸化膜からなるゲート絶縁膜２ａと比べて、ＴＦＴの寿命は顕著に延びるので、装置全体の寿命を非常に効率的に伸ばすことが可能となる。即ち、例えば数千時間から一万数千時間或いは数万時間のオーダーにおいては、周辺駆動回路部におけるＴＦＴの寿命が延びる分だけ、そのまま基板装置全体の装置寿命を延ばすことも可能となる。加えて、チャネル幅やチャネル長等のトランジスタ構造自体に若干の修正や変更を加えることで、ゲート絶縁膜２ｂへの窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化が、駆動回路の動作に悪影響を与えるのを防止できる。
【００５７】
尚、窒素原子を僅かに入れただけでも、同傾向の効果が確認されている。また、技術的には比較的容易に、窒素を２０重量％位まで導入することが可能であるが、窒素濃度を高めることにより更なる効果が期待できる。
【００５８】
他方、本実施形態によれば画素部においては、ゲート絶縁膜２ａに対し、窒素導入を行なわないので、ゲート絶縁膜２ａは、酸化膜からなる。従って、ゲート絶縁膜への窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化による表示ムラやチラツキが生じることは無い。そして、ゲート絶縁膜２ａに窒素が導入されないため窒素を導入したゲート絶縁膜２ｂと比べて、ＴＦＴの寿命は延びないものの、装置寿命を律則していない画素スイッチング用のＴＦＴとして用いられるので、基板装置全体の装置寿命についての実用上の問題は殆ど生じない。
【００５９】
ここで、ゲート絶縁膜に対する窒素原子の導入量を変化させた複数の実施例及び窒素原子を導入しない比較例における動作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を図４に示す。図４では、ファーネス内温度を１０００℃又は１１５０℃とし、ファーネス内の雰囲気中におけるＮ２Ｏガス濃度を２０流量％又は５流量％とし、拡散時間を２０分又は１０分にした各実施例についてのＶｄｄと、比較例（Reference）についての電圧Ｖｄｄとを示してある。
【００６０】
図４において比較例として示すように、従来のゲート絶縁膜としてドライ酸化膜が用いられている基板装置の場合、通常動作を続けていくと、ＴＦＴをオンするためのゲート電圧の閾値Ｖｔｈが、エンハンス側にずれていき、１０００時間程度で、ずれ量Ｖｄｄが例えば電源回路における供給電圧増加により対処可能な電圧を超えてしまう。これに対して、窒素原子を界面付近２０３に導入した各実施例では、導入量に応じてずれ量Ｖｄｄが減少している。特に、窒素ガス濃度を高くする程、ずれ量Ｖｄｄの増加は抑制されることが分かる。
【００６１】
以上詳細に説明したように第１実施形態の基板装置によれば、周辺駆動回路部を構成するＴＦＴにおけるトランジスタ特性の経時劣化や、特に高湿、高温等の使用環境下におけるトランジスタ特性の劣化を低減できる。これにより、長期に亘って且つ使用環境によらずに安定した性能を保持し得るＴＦＴを周辺駆動回路部に備えることにより、基板装置を長寿命化できる。そして、図１及び図２に示したように、第１実施形態によれば、このような構成を有する基板装置を比較的簡単に製造できる。
【００６２】
尚、以上説明した実施形態における当該基板装置の仕様に応じて、半導体層１ａにドープする不純物の種類を代えて、Ｎチャネル型のＴＦＴを構築してもよいし、Ｐチャネル型のＴＦＴを構築してもよい。例えば、画素部におけるＴＦＴを、キャリア移動度や装置寿命等の基本性能においてより優れたＮチャネル型とすることで、高品位の画像表示を可能とし得る。他方、周辺駆動回路におけるＴＦＴを、ＣＭＯＳ（Complementary MOS）型ＴＦＴとすることで、画素部におけるＴＦＴと同時に、Ｎチャネル型ＴＦＴ部分を形成でき、製造プロセスの簡略化を図ることができる。更に、Ｐチャネル型ＴＦＴ部分については、ゲート絶縁膜２ｂを酸窒化膜から構成することで、その寿命を延ばせことにより、全体として装置寿命を延ばせる。特にこの場合、周辺駆動回路部におけるＰチャネル型ＴＦＴについては、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として当該周辺駆動回路内に設ければ、ゲート絶縁膜２ｂを酸窒化膜から構成することに起因する、トランジスタ特性のばらつきやキャリア移動度の劣化が、悪影響として殆ど表面化しないようにできる。いずれにせよ、周辺駆動回路部におけるＰチャネル型ＴＦＴのゲート絶縁膜２ｂに窒素導入を行なうことで、ＴＦＴの顕著な長寿命化が確認されており、Ｐチャネル型ＴＦＴの場合にも、ゲート絶縁膜に対する窒素導入によりトランジスタ特性の超寿命化の効果が得られる。
【００６３】
また本実施形態では、図１の工程（２）においてファーネス内で窒素原子を含むガス雰囲気中でアニールを行なうことによりゲート絶縁膜２ｂに対する窒素導入したが、この工程は、既存技術であるプラズマ技術、ランプアニール、レーザーアニール又はイオン注入で行ってもよい。特に、酸化と窒素導入を一つの酸窒化工程として同時に行なってもよいし、酸化工程の後に窒素導入工程を連続して行なってもよい。
【００６４】
（基板装置の第２実施形態）
次に図５及び図６を参照して本発明の第２実施形態の基板装置の製造方法及び構成について説明する。図５及び図６は、第２実施形態の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、左半面）及び周辺駆動回路を構成するＴＦＴ（図中、右半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。尚、図５及び図６において、図１及び図２に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００６５】
図５において第１実施形態と同様に工程（１）が行なわれた後、工程（２）では、例えば減圧ＣＶＤ（Chemical Vapor Deposition：化学蒸着）等により、窒化膜７００を周辺回路部及び画素部における半導体層１ａの表面全体に形成する。
【００６６】
次に工程（３）では、画素部における半導体層１ａ上をレジスト６０４でマスクし、工程（４）では、レジスト６０４でマスクされていない部分における窒化膜７００をエッチング除去する。この結果、画素部における半導体層１ａが、窒化膜７００からなるマスクで覆われている構造が得られる。
【００６７】
次に工程（５）では、ドライ酸化又はウエット酸化により、周辺駆動回路部の半導体層１ａの表面に、先ず熱酸化シリコン膜を形成し、続いて、ファーネス（拡散炉）内にて、窒素原子を含むガスの雰囲気中でアニールすることにより、窒素原子を導入したゲート絶縁膜２ｂを形成する。尚、窒化膜は酸化され難いという性質上、このゲート絶縁膜２ｂの形成と同時には、窒化膜７００上に酸化膜は殆ど形成されない。
【００６８】
その後、工程（６）では、１４０〜１７０℃程度の熱燐酸等のエッチャント５０３を用いて、窒化膜７００を選択的にエッチング除去する。この際、酸窒化膜からなるゲート絶縁膜２ｂについては、熱燐酸等によっては殆どエッチング除去されない。これにより、画素部では、半導体層１ａが再び露出した状態になる。他方、周辺回路部の半導体層１ａ上に酸窒化膜からなるゲート絶縁膜２ｂが形成された構造は維持される。
【００６９】
そして、図６の工程（７）において、ドライ酸化、ウエット酸化、又はＨＴＯ膜により、画素部の半導体層１ａの表面に、熱酸化シリコン膜等からなるゲート絶縁膜２ａを形成する。
【００７０】
次に、工程（８）では、導電性のポリシリコン膜等からなるゲート電極３ａ及び３ｂが、ゲート絶縁膜上に夫々形成され、更に工程（９）では、ソース電極及びドレイン電極接続用のコンタクトホールをドライエッチング、ウエットエッチング又は両者の組み合わせにより開孔し、これらを介して、図中破線で示したように画素部では、Ａｌ等からなるデータ線６ａの端部及びＩＴＯ等からなる画素電極９ａの端部を、ソース電極及びドレイン電極として接続する。これと相前後或いは並行して、周辺駆動回路部では、Ａｌ等からなる配線６ｂ及び６ｃをソース電極及びドレイン電極として接続する。
【００７１】
以上の工程（１）〜（９）により、基板１０上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。
【００７２】
以上詳細に説明したように第２実施形態の基板装置によれば、周辺駆動回路部を構成するＴＦＴにおけるトランジスタ特性の経時劣化や、特に高湿、高温等の使用環境下におけるトランジスタ特性の劣化を低減できる。これにより、長期に亘って且つ使用環境によらずに安定した性能を保持し得るＴＦＴを周辺駆動回路部に備えることにより、基板装置を長寿命化できる。そして、図５及び図６に示したように、第２実施形態によれば、このような構成を有する基板装置を比較的簡単に製造できる。
【００７３】
（基板装置の第３実施形態）
次に図７を参照して本発明の第３実施形態の基板装置の製造方法及び構成について説明する。図７は、第３実施形態の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、左半面）及び周辺駆動回路を構成するＴＦＴ（図中、右半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。尚、図７において、図１及び図２に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００７４】
図７において第１実施形態と同様に工程（１）が行なわれた後、工程(２)では、ドライ酸化又はウエット酸化により、画素部の半導体層１ａの表面に、先ず熱酸化シリコン膜からなるゲート絶縁膜２ａとする。同時に周辺駆動回路部にも、ゲート絶縁膜２ｂと同一膜２ａ’が形成される。
【００７５】
次に工程（３）では、係る画素部におけるゲート絶縁膜２ａを窒化膜からなるマスク６０５でマスクする。続いて、工程（４）では、ファーネス（拡散炉）内にて、窒素原子を含むガス５０５の雰囲気中でアニールすることにより、マスク６０５により覆われていない周辺駆動回路部における絶縁膜２ａ’に窒素原子を導入したゲート絶縁膜２ｂを形成する。
【００７６】
次に、マスク６０５を剥離除去することにより、画素部の半導体層１ａ上に、酸化膜からなるゲート絶縁膜２ａが形成されており、周辺回路部の半導体層１ａ上に、酸窒化膜からなるゲート絶縁膜２ｂが形成されている構造が得られる。
【００７７】
その後は、図２に示した第１実施形態における工程（７）から（９）と同様の製造プロセスを行なうことで、基板１０上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。
【００７８】
以上詳細に説明したように第３実施形態の基板装置によれば、周辺駆動回路部を構成するＴＦＴにおけるトランジスタ特性の経時劣化や、特に高湿、高温等の使用環境下におけるトランジスタ特性の劣化を低減できる。これにより、長期に亘って且つ使用環境によらずに安定した性能を保持し得るＴＦＴを周辺駆動回路部に備えることにより、基板装置を長寿命化できる。そして、図７に示したように、第３実施形態によれば、このような構成を有する基板装置を比較的簡単に製造できる。
【００７９】
尚、上述した第１から第３実施形態では、周辺駆動回路を基板１０上に薄膜形成プロセスにより直接形成するようにしたが、周辺駆動回路部を他の基板上に形成した後に、基板１０の周辺領域に貼り付けることによって、駆動回路内蔵型の基板装置を製造することも可能である。
【００８０】
（電気光学装置の実施形態における画素部の構成例）
次に図８から図１０を参照して本発明の基板装置を備えた電気光学装置の実施形態について説明する。本実施形態は、上述した基板装置の第１から第３実施形態のいずれかをＴＦＴアレイ基板として備えたものであり、該ＴＦＴアレイ基板と対向基板とを対向配置して、両者間に液晶等の電気光学物質を挟持してなる電気光学装置に係る実施形態である。ここに、図８は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図９は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、図９のＡ−Ａ’断面図である。尚、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８１】
図８において、特に上述した基板装置の第１から第３実施形態をＴＦＴアレイ基板として備えてなる本実施形態の電気光学装置では、その画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aと当該画素電極９ａを制御するためのＴＦＴ３０とがマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。電気光学物質は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される電気光学物質容量と並列に蓄積容量７０を付加する。
【００８２】
図９において、特に上述した基板装置の第１から第３実施形態をＴＦＴアレイ基板として備えてなる本実施形態の電気光学装置においては、ＴＦＴアレイ基板上に、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右下がりの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。また、図中太線で示した矩形の島状領域には夫々、各ＴＦＴの少なくともチャネル領域をＴＦＴアレイ基板側から見て一画素毎に夫々覆う位置に、島状の第１遮光膜１１ａが設けられている。
【００８３】
次に図１０の断面図に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。ＴＦＴアレイ基板１０には、図１０に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。対向基板２０には、更に図１０に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、第２遮光膜２３が設けられている。
【００８４】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１７及び図１８参照）により囲まれた空間に液晶等の電気光学物質が封入され、電気光学物質層５０が形成される。電気光学物質層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。電気光学物質層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００８５】
図９及び図１０において本実施の形態では、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ３０を含む図７中右上がりの斜線が引かれた網目状の領域においては、ＴＦＴアレイ基板１０が凹状に窪んでおり、画像表示領域の平坦化用の溝が形成されている。
【００８６】
図１０に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、一画素毎に島状に第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００８７】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。
【００８８】
本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体層１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００８９】
図１０において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。本実施の形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。
【００９０】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極をソース−ドレイン領域間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。
【００９１】
（電気光学装置の実施形態における周辺駆動回路部の構成例）
次に、図１１から図１６を参照して、周辺駆動回路の構成例について説明する。
【００９２】
先ず、図１１から図１３を参照して、電気光学装置の周辺領域における駆動回路の一部として作り込まれるシフトレジスタ回路について説明する。ここに、図１１は、このシフトレジスタ回路の等価回路の一例を示す等価回路図である。図１２（Ａ）は、図１１のシフトレジスタ回路のＳ部分の基板上におけるレイアウト平面図の一例を示しており、１２（Ｂ）は、図１２（Ａ）のＣ−Ｃ’断面図である。図１３（Ａ）は、図１１のシフトレジスタ回路のＳ部分の基板上におけるレイアウト平面図の他の例を示しており、図１３（Ｂ）は、図１３（Ａ）のＤ−Ｄ’断面図である。尚、図１１から図１３において、前述した図８から図１０に示した電気光学装置の画素部に係る実施形態の場合と、同様の構成要素には同様の参照符号を付し、それらの説明については省略する。更に、図１３では、図１２と同様の構成要素には同様の参照符号を付し、それらの説明については省略する。
【００９３】
図１１において、シフトレジスタ回路は、多数のＣＭＯＳ型ＴＦＴを含んで構成されている。これらのうち少なくともＰチャネル型ＴＦＴについては、そのゲート絶縁膜が、前述した第１から第３実施形態の如く、窒素導入された酸窒化膜から構成されている。また、この例において、転送信号をラッチする回路は、トランスミッションゲート回路で構成してもよいし、クロックドインバータ回路等で構成してもよい。
【００９４】
図１２（Ａ）及び図１２（Ｂ）に示した例は、Ｐ型領域２５０及びＮ型領域２５１を有し、駆動回路を構成するＰチャネル型ＴＦＴ２４６を備えて構成されている。本段のシフトレジスタ回路と次段のシフトレジスタ回路との接続部Ｎ４に配線を通すために、トランスミッションゲート回路を制御するクロック信号線ＣＬの表面に形成した第２層間絶縁膜４の上で、データ線と同一工程で形成した同一層間のＡｌ等の金属膜等からなる配線２４０が、用いられている。そして、トランスミッションゲート回路のソース・ドレイン電極２４１、２４２は、配線２４０と同一層で形成される。
【００９５】
図１３（Ａ）及び図１３（Ｂ）に示した例は、基板１０と下地絶縁膜１２との間には、導電性の遮光膜１１ａが形成されており、シフトレジスタ回路と次段のシフトレジスタ回路との接続部Ｎ４の配線材料として用いられている。これにより、トランスミッションゲート回路のソース及びドレイン電極２４１、２４２と同一層間には配線がなくなる。
【００９６】
次に、図１４から図１６を参照して、周辺駆動回路を構成するクロックドインバータ回路、トランスミッションゲート回路及びインバータ回路について説明する。ここに、図１４（Ａ）は、周辺駆動回路で用いている等価回路の一例で、クロックドインバータ回路を示し、図１４（Ｂ）は、トランスミッションゲート回路を示し、図１４（Ｃ）は、インバータ回路を示している。図１５（Ａ）は、図１４（Ｃ）のインバータ回路の一具体例における液晶装置用基板上でのレイアウトを示す平面図であり、図１５（Ｂ）は、図１５（Ａ）のＥ−Ｅ'間の断面図を示している。また、図１６（Ａ）は、図１４（Ｃ）のインバータ回路の他の具体例における液晶装置用基板３００上におけるレイアウトの平面図であり、図１６（Ｂ）は図１６（Ａ）のＦ−Ｆ'間の断面図を示し、図１６（Ｃ）は、図１６（Ａ）におけるＧ−Ｇ'間の断面図を示している。尚、図１４から図１６において、上述した図１１から図１３と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００９７】
図１４（Ａ）、図１４（Ｂ）及び図１４（Ｃ）に夫々示すように、各々の等価回路は、Ｐチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７を含んでなるＣＭＯＳ型ＴＦＴにより構成されている。これらの図において、ＣＬはクロック信号、ＣＬＢは前記クロック信号の反転信号、ＶＤＤは周辺駆動回路の高電位側の定電圧電源、ＶＳＳは周辺駆動回路の低電位側の定電圧電源をそれぞれ示している。これらのうち少なくともＰチャネル型ＴＦＴ２４６は、第１実施形態から第３実施形態で説明したように窒素が導入された窒素酸化膜からなるゲート絶縁膜を有する。
【００９８】
図１５（Ａ）及び図１５（Ｂ）に示す一の具体例では、インバータ回路を構成するＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７の各々のソース電極２４４に対して、下地絶縁膜１２のコンタクトホール２０５を経由して遮光膜１１ａを接続する。この遮光膜１１ａはＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７のゲート電極２４３下部のチャネル領域２５２、２５３を下地絶縁膜１２を介して完全に覆うように形成されている。従って、Ｐチャネル型ＴＦＴ２４６のソース電極２４８（周辺駆動回路の高電位側の定電圧電源ＶＤＤ）及びＮチャネル型ＴＦＴ２４７のソース電極２４９（周辺駆動回路の低電位側の定電圧電源ＶＳＳ）から印加される電圧で、遮光膜１１ａが擬似的な第２のゲート電極としての機能を果たす。このため、Ｎチャネル型ＴＦＴ２４７では、そのチャネル領域２５３において空乏層のゲート絶縁膜２に接する部分の電位が従来より大きく上昇し、電子に対するポテンシャルエネルギーが低下する。その結果、空乏層のゲート絶縁膜２に接する部分に電子が集まり反転層ができやすくなるため、半導体層の抵抗が下がり、ＴＦＴ特性が向上する。Ｐチャネル型ＴＦＴ２４６のチャネル領域２５２では、前記電子を正孔に置き換えた現象が生じる。
【００９９】
図１５（Ｂ）では、周辺駆動回路のＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７はゲートセルフアライン構造で表してあるが、製造プロセスで説明したように、ＴＦＴの耐圧を向上し、信頼性を高めるために、該周辺駆動回路のＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７をＬＤＤ構造やオフセットゲート構造で形成してもよい。
【０１００】
図１６（Ａ）及び図１６（Ｂ）に示す他の具体例では、インバータ回路を構成するＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７の各々のゲート電極２４３に重なるように形成した遮光膜１１ａをゲート電極２４３に接続する。また、遮光膜１１ａをゲート電極２４３と同一かあるいは幅を狭くして、チャネル領域２５２、２５３の上下をゲート絶縁膜２及び下地絶縁膜１２を介してゲート電極２４３及び遮光膜１１ａで挟むようにしてダブルゲート構造のＴＦＴを構成する。また、インバータ回路の入力側の配線２４４は、データ線と同一層で形成されており、下地絶縁膜１２のコンタクトホール２０５を経由してゲート電極２４３と接続され、下地絶縁膜１２のコンタクトホール２０５を経由して遮光膜１１ａと接続される。コンタクトホール２０５の開孔は同一工程により行う。したがって、このダブルゲート構造のＴＦＴは遮光膜１１ａが第２のゲート電極の働きをするため、バックチャネル効果により、ＴＦＴ特性の更なる向上を図ることができる。
【０１０１】
（電気光学装置の実施形態における全体構成例）
次に図１７及び図１８を参照して、以上のように構成された電気光学装置の全体構成を説明する。尚、図１７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１８は、対向基板２０を含めて示す図１７のＨ−Ｈ’断面図である。
【０１０２】
図１７において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図１８に示すように、図１７に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０３】
以上図１７から図１８を参照して説明した電気光学装置の実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、本願発明をＴＦＴアクティブマトリクス駆動方式以外の、ＴＦＤアクティブマトリクス方式、パッシブマトリクス駆動方式などいずれの方式に適用しても高品位の画像表示が可能な電気光学装置を実現できる。更にまた、上述の電気光学装置では、対向基板２０の外面及びＴＦＴアレイ基板１０の外面には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０４】
（電子機器の実施形態）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１９は、投射型カラー表示装置の図式的断面図である。
【０１０５】
図１９において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１０６】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう基板装置及びその製造方法並びに電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の基板装置の第１実施形態の製造方法を順を追って示す工程図（その１）である。
【図２】本発明の基板装置の第１実施形態の製造方法を順を追って示す工程図（その２）である。
【図３】図１の工程（２）で導入された窒素濃度と、ゲート絶縁膜から半導体層に至る部分における酸素及びケイ素の２次強度とをゲート絶縁膜表面からの深度に対して示す特性図である。
【図４】窒素原子の導入量を変化させた複数の実施例及び窒素原子を導入しない比較例における動作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示す特性図である。
【図５】本発明の基板装置の第２実施形態の製造方法を順を追って示す工程図（その１）である。
【図６】本発明の基板装置の第２実施形態の製造方法を順を追って示す工程図（その２）である。
【図７】本発明の基板装置の第３実施形態の製造方法を順を追って示す工程図である。
【図８】本発明の電気光学装置の実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図９】図８の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図９のＡ−Ａ’断面図である。
【図１１】実施形態において周辺駆動回路を構成するシフトレジスタ回路の一例を示した等価回路図である。
【図１２】（Ａ）は、図１１のシフトレジスタ回路のＳ部分の一例の、基板上におけるレイアウト平面図であり、（Ｂ）は（Ａ）のＣ−Ｃ’断面図である。
【図１３】（Ａ）は、図１１のシフトレジスタ回路のＳ部分の他の例の、基板上におけるレイアウト平面図であり、（Ｂ）は（Ａ）のＤ−Ｄ’断面図である。
【図１４】（Ａ）は、周辺駆動回路で用いている等価回路の一例で、クロックドインバータ回路の回路図であり、（Ｂ）は、トランスミッションゲート回路を示す回路図であり、（Ｃ）は、インバータ回路を示す回路図である。
【図１５】（Ａ）は、図１４（Ｃ）のインバータ回路の一具体例における液晶装置用基板上でのレイアウトを示す平面図であり、（Ｂ）は、（Ａ）のＥ−Ｅ'断面図である。
【図１６】（Ａ）は、図１４（Ｃ）のインバータ回路の他の具体例における液晶装置用基板３００上におけるレイアウトの平面図であり、（Ｂ）は（Ａ）のＦ−Ｆ'断面図であり、（Ｃ）は（Ａ）のＧ−Ｇ'断面図である。
【図１７】本発明の電気光学装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１８】図１７のＨ−Ｈ’断面図である。
【図１９】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
２ａ…ゲート絶縁膜（酸化膜）
２ｂ…ゲート絶縁膜（酸窒化膜）
３ａ…走査線
３ｂ…容量線
５…コンタクトホール
６ａ…データ線
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１０ａ…画像表示領域
１１ａ…第１遮光膜
２０…対向基板
２１…対向電極
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…電気光学物質層
５２…シール材
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
６０１〜６０４…マスク
７００…窒化膜
【発明の属する技術分野】
本発明は、画像表示領域に画素スイッチング用のトランジスタを有すると共に、周辺領域にトランジスタを含んで構成される駆動回路を内蔵する駆動回路内蔵型の液晶装置等の電気光学装置において、素子アレイ基板等として好適に用いられる基板装置及びそのような基板装置の製造方法、そのような基板装置を備えてなる液晶装置等の電気光学装置、並びに該電気光学装置を備えてなる投射型表示装置等の各種電子機器の技術分野に属する。
【０００２】
【背景技術】
この種の基板装置は例えば、石英基板等の基板上に、ソース領域、ドレイン領域及びチャネル領域を含むポリシリコン膜等又はアモルファスシリコン等の半導体膜を備える。この半導体膜表面には、ドライ酸化又はウエット酸化による熱酸化膜等、又は、ＨＴＯ膜、ＴＥＯＳ膜、プラズマ酸化膜からゲート絶縁膜が形成される。更に、このゲート絶縁膜上にゲート電極膜が形成されることにより、基板上に薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）が構築される。この場合、ＴＦＴは、上述した駆動回路内蔵型の基板装置においては、画像表示領域内における各画素に作り込まれることにより、画素スイッチング用素子として用いられる。更に、画像表示領域外の周辺に位置する周辺領域に作り込まれることにより、該基板装置の内蔵駆動回路の一部として用いられる。
【０００３】
このようにＴＦＴが画像表示領域及び周辺領域の両者に作り込まれた駆動回路内蔵型の基板装置は、ＴＦＴアクティブマトリクス駆動方式の液晶装置等を初めとする各種電気光学装置に広く用いられている。
【０００４】
【発明が解決しようとする課題】
この種の基板装置においては、良好なトランジスタ特性を長期に亘って維持すると共に表示画像の品位を高めるという一般的要請がある。
【０００５】
しかしながら、本願発明者らによる研究によれば、前述の駆動回路内蔵型の基板装置の場合には、本願発明者らによる研究によれば、前述の駆動回路内蔵型の基板装置の場合には、時間的に見てトランジスタ特性を維持することが課題として顕在化してきた。そして特に、駆動回路を構成するＰチャネル型のＴＦＴの劣化が、コントラスト比や明るさ低下等の画像品位の低下を招いて、装置全体の寿命を短くすることが判明している。例えば、駆動回路を構成するＴＦＴにおける閾値電圧が高まって通常の駆動電圧ではスイッチング素子として機能しなくなったり、ＴＦＴにおけるオフ電流（即ちリーク電流）が増加して規定のデューティー比に対処できなくなったりする。この結果、同一基板上における同一製造プロセス等により作り込まれた画像表示領域内のＴＦＴについては正常に動作していても、駆動回路内のＴＦＴの経時劣化により装置全体としては不良化してしまうという問題点がある。
【０００６】
これに対し、本願発明者らによる研究では、半導体製造技術におけるゲート酸化膜に対する窒素ドープ技術を応用して、ＴＦＴの寿命を長くすることについても検討したが、このように窒素ドープを実施すると、画素スイッチング用ＴＦＴにおけるトランジスタ特性のばらつきやキャリア移動度の低下が顕在化して、表示ムラやチラツキが顕著に発生する事実が確認されており、結局、この窒素ドープ技術を単純に応用したのでは、今度は、高品位の画像表示を行なうことが非常に困難になるという問題点がある。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、長寿命であり、しかも高品位の画像表示を長期に亘って可能ならしめる基板装置及びその製造方法を提供すること、並びにそのような基板装置を備えた電気光学装置及び該電気光学装置を備えた電子機器を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の基板装置は上記課題を解決するために、基板と、該基板上における画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、前記第１トランジスタを構成する第１ゲート絶縁膜は、窒素が導入されていない酸化膜からなり、前記第２トランジスタを構成する第２ゲート絶縁膜は、窒素が導入された酸窒化膜からなる。
【０００９】
本発明の基板装置によれば、周辺領域において第２トランジスタを含んで構成されている、例えば走査線駆動回路、データ線駆動回路等の駆動回路により、走査線、データ線等の配線を介して、画像表示領域に配置された第１トランジスタが駆動される。更に、第１トランジスタにより画素電極が駆動制御或いはスイッチング制御されることにより、画像表示領域においてアクティブマトリクス駆動が行なわれる。
【００１０】
ここで特に、第１トランジスタを構成する第１ゲート絶縁膜は、窒素が導入されていない酸化膜からなるので、ゲート絶縁膜への窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化による表示ムラやチラツキが生じることは無い。そして、ゲート絶縁膜に窒素が導入されないため窒素を導入した場合と比べて、トランジスタの寿命は延びないものの、一般に装置寿命を律則していない画素スイッチング用のトランジスタとして用いられる限りにおいて、特に当該トランジスタ自体の寿命が延びなくとも装置寿命に対する影響は少ないか又は全く無いと論理付けられる。即ち、第１ゲート絶縁膜を酸化膜から構成することで、装置寿命についての実用上の問題は殆ど又は全く生じない。
【００１１】
他方、一般に装置寿命を律則する駆動回路の第２トランジスタを構成する第２ゲート絶縁膜は、窒素が導入された酸窒化膜からなるので、ゲート絶縁膜が窒素導入のない酸化膜からなる場合と比べて、トランジスタの寿命は顕著に延びるので、装置全体の寿命を非常に効率的に伸ばすことが可能となる。即ち、当該第２トランジスタの寿命が延びる分だけ、そのまま装置寿命を延ばすことも可能となる。そして、画素スイッチング用の第１トランジスタの場合と異なり、画素ピッチに合わせたり各画素の開口領域を狭めないようにするという制約が課されない駆動回路の第２トランジスタの場合には、チャネル幅やチャネル長等のトランジスタ構造自体に若干の修正や変更を加えることが可能であり、これによりゲート絶縁膜への窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化が、駆動回路の動作に悪影響を与えるのを効果的に防止できる。
【００１２】
以上の結果、本発明の基板装置を用いて液晶装置等の電気光学装置を構成すれば、画像表示領域における第１ゲート絶縁膜が酸化膜からなると共に周辺領域における第２ゲート絶縁膜が酸窒化膜からなる本発明独自の構成によって、装置寿命を顕著に延ばすことが可能となると同時に、高品位の画像表示を長期に亘って維持することが可能となる。
【００１３】
本発明の基板装置の一態様では、前記第２トランジスタは、Ｐチャネル型ＴＦＴ又はＣＭＯＳ（Complementary MOS）型ＴＦＴからなる。
【００１４】
この態様によれば、第２トランジスタは、Ｐチャネル型ＴＦＴを含んでなる。ここで、本発明者らによる研究によれば、Ｐチャネル型ＴＦＴの寿命は、Ｎチャネル型ＴＦＴの寿命と比べて、基本的に短いことが判明している。従って、Ｐチャネル型ＴＦＴにおける第２ゲート絶縁膜を酸窒化膜から構成して当該Ｐチャネル型のＴＦＴの寿命を延ばすことにより、装置寿命を延ばす上で絶大な効果が得られる。特に、駆動回路の少なくとも一部をＣＭＯＳ型ＴＦＴから構成する場合、キャリア移動度や装置寿命等の基本性能に優れたＮチャネル型ＴＦＴのみから構成することはできず、Ｐチャネル型ＴＦＴを作り込まざるを得ないので、この態様の如き構成は実用上非常に優れている。
【００１５】
本発明の基板装置の他の態様では、前記第１トランジスタは、Ｎチャネル型である。
【００１６】
この態様によれば、画素スイッチング用には、キャリア移動度や装置寿命等の基本性能においてより優れたＮチャネル型ＴＦＴを用いることにより、高品位の画像表示を可能とし得、しかも、駆動回路までも含めた装置全体の長寿命化が図られる。
【００１７】
本発明の基板装置の他の態様では、前記第１及び第２トランジスタを構成する半導体層は、低温又は高温ポリシリコン若しくはアモルファスシリコンからなるこの態様によれば、基板上には、低温ポリシリコンＴＦＴ又は高温ポリシリコンＴＦＴ又はアモルファスシリコンＴＦＴが構築されるが、駆動回路における第２ゲート絶縁膜を酸窒化膜から構成することにより、ポリシリコンＴＦＴ又はアモルファスシリコンＴＦＴを備えてなる基板装置全体を長寿命化できる。
【００１８】
本発明の基板装置の他の態様では、前記第２トランジスタは、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として前記駆動回路内に設けられている。
【００１９】
この態様によれば、第２トランジスタは、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として設けられているので、即ちトランジスタとして極めて単純な動作を行なうものとして設けられているので、ゲート絶縁膜を酸窒化膜から構成することに起因する、トランジスタ特性のばらつきやキャリア移動度の劣化が、悪影響として殆ど表面化しないようにできる
本発明の基板装置の他の態様では、前記第２トランジスタは、他の基板上に形成された後に前記周辺領域に貼り付けられている。
【００２０】
この態様によれば、他の基板上において酸窒化膜をゲート絶縁膜として持つ第２トランジスタを構成した後、これを周辺領域に貼り付ければよいので、装置構成及び製造プロセスの単純化を図れる。
【００２１】
本発明の基板装置の第１製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第１及び第２半導体層に酸窒化膜を形成する酸窒化膜形成工程と、該形成された酸窒化膜のうち前記第２半導体層上に形成された部分をマスクしつつ該形成された酸窒化膜のうち前記第１半導体層上に形成された部分を選択的に除去する除去工程と、前記酸窒化膜が除去された第１半導体層上に、前記酸化膜を形成する酸化膜形成工程と、前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２２】
本発明の第１製造方法によれば、第１及び第２半導体層を形成後に、これらに酸窒化膜を形成する。そして、この酸窒化膜のうち第２半導体層上に形成された部分をマスクしつつ、第１半導体層上に形成された部分を選択的に除去する。従って、第２半導体層上に酸窒化膜が形成されたことになる。更に、この酸窒化膜が除去された第１半導体層上に、酸化膜を形成するので、第１半導体層上に酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２３】
本発明の基板装置の第２製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第２半導体層をマスクしつつ前記第１半導体層に窒化膜を選択的に形成する窒化膜形成工程と、前記窒化膜が形成されていない第２半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜を除去する除去工程と、前記窒化膜が除去された第１半導体層上に酸化膜を形成する酸化膜形成工程と、前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２４】
本発明の第２製造方法によれば、第１及び第２半導体層を形成後に、これらのうち第２半導体層をマスクしつつ、第１半導体層に窒化膜を形成する。そして、今度はこの窒化膜をマスクとして、この窒化膜が形成されていない第２半導体層上に酸窒化膜を形成する。従って、第２半導体層上に酸窒化膜が形成されたことになる。更に、この窒化膜が除去された第１半導体層上に、酸化膜を形成するので、第１半導体層上に酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２５】
本発明の基板装置の第３製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第１及び第２半導体層に酸化膜を形成する酸化膜形成工程と、前記第１半導体層上に形成された酸化膜を窒化膜でマスクしつつ前記第２半導体層上に形成された酸化膜に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜を除去後に前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２６】
本発明の第３製造方法によれば、第１及び第２半導体層を形成後に、これら両者に酸化膜を形成する。そして、これらのうち第１半導体層上に形成された酸化膜については窒化膜でマスクして、第２半導体層上に形成された酸化膜に対しては更に酸窒化膜を形成する。この際、例えば、酸化膜に対して窒素を注入してもよいし、酸化膜上に酸窒化膜を積層形成してもよいし、Ｎ２Ｏ、ＮＯＮＨ２ガスでアニールすることで酸化膜に窒素導入してもよい。従って、第２半導体層上に酸窒化膜が形成されたことになる。更に、この酸窒化膜が形成された後に、窒化膜を除去すれば、第１半導体層上には、酸窒化膜ではなく、酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２７】
第４製造方法は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を製造する基板装置の製造方法であって、前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、前記第２半導体層を窒化膜又はレジストでマスクしつつ前記第１半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記窒化膜を除去後に前記第２半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程とを含む。
【００２８】
本発明の第４製造方法によれば、第１及び第２半導体層を形成後に、第２半導体層を窒化膜又はレジストでマスクしつつ、第１半導体層上に酸化膜を形成する。そして、この酸化膜が形成された後に、窒化膜を除去し、更に第２半導体層に酸窒化膜を形成する。従って、第２半導体層上に酸窒化膜が形成されたことになると共に第１半導体層上には、酸窒化膜ではなく、酸化膜が形成されたことになる。その後、これらの酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するので、上述した本発明の基板装置を比較的簡単に製造できる。
【００２９】
本発明の第１から第４製造方法の一態様では、前記酸窒化膜形成工程は、窒素を含む雰囲気で酸化する工程を含む。
【００３０】
この態様によれば、既存のファーネス（拡散炉）等を用いて、窒素原子を含むガスの雰囲気中でアニールすることにより、酸窒化膜形成工程を比較的簡単に行える。
【００３１】
この態様では、前記酸窒化膜形成工程は、Ｎ２Ｏ（一酸化二窒素）ガス、ＮＯ（一酸化一窒素）ガス及びＮＨ４（アンモニア）ガスのうち少なくとも一つを含む雰囲気中でアニールする工程を含んでもよい。
【００３２】
このように製造すれば、比較的簡単且つ安価に、酸窒化膜形成工程を行える。
【００３３】
本発明の第１から第４製造方法の他の態様では、前記酸窒化膜形成工程は、縦型あるいは横型拡散炉、プラズマを使用した窒化、ランプアニール又はイオン注入のいずれか１つの工程を含む。
【００３４】
この態様によれば、既存のプラズマ技術、ランプアニール又はイオン注入により、酸窒化膜形成工程を比較的簡単に行える。
【００３５】
本発明の第１から第４製造方法の他の態様では、前記酸窒化膜形成工程は、酸化膜を形成後に窒素をドープする工程を含む。
【００３６】
この態様によれば、一旦、酸化膜を形成した後に、窒素をドープ或いは注入することにより、酸窒化膜形成工程を行なえるので、酸化膜形成工程と酸窒化膜形成工程とを相前後して連続して行なうことも可能となる。
【００３７】
本発明の第１から第４製造方法の他の態様では、前記第１及び第２半導体層上に形成された酸化膜或いは酸窒化膜を薄膜化する薄膜化工程を更に含む。
【００３８】
この態様によれば、第２半導体層上に一旦形成した酸化膜或いは酸窒化膜を、薄膜化することにより、所望膜厚の酸窒化膜を比較的容易に形成できる。
【００３９】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備する。
【００４０】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備するので、長寿命であり、しかも高品位の画像表示を長期に亘って行なえる投射型表示装置等の各種電子機器を実現できる。
【００４１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４３】
（基板装置の第１実施形態）
先ず第１実施形態の基板装置の製造方法及び構成について図１から図４を参照して説明する。図１及び図２は、第１実施形態の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、左半面）及び周辺駆動回路を構成するＴＦＴ（図中、右半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。図３は、工程（２）で形成された、ゲート絶縁膜から半導体層に至る部分における酸素及びケイ素の２次強度と、窒素濃度とをゲート絶縁膜表面からの深度に対して示す特性図である。また、図４は、窒素原子の導入量を変化させた複数の実施例及び窒素原子を導入しない比較例における動作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示す特性図である。
【００４４】
図１において工程（１）では、石英基板１０及び石英基板１０上に形成された酸化膜が用意され、その上にポリシリコン膜が形成された後、フォトリソグラフィ及びエッチングにより、画素部及び周辺駆動回路部の夫々において、ＴＦＴのソース領域、チャネル領域及びドレイン領域を含む所定パターンの半導体層１ａが形成される。このような半導体層１ａとしては、低温ポリシリコン膜でもよいし、高温ポリシリコン膜、またはアモルファスシリコンでもよい。また、石英基板１０に代えて、プラスチック基板や、ガラス基板等を用いてもよい。
【００４５】
次に、工程(２)では、ドライ酸化又はウエット酸化により、半導体層１ａの表面に、先ず熱酸化シリコン膜を形成し、続いて、ファーネス（拡散炉）内にて、窒素原子を含むガスの雰囲気中でアニールすることにより、窒素原子を導入したゲート絶縁膜２ｂを形成する。係るガスは、Ｎ２Ｏガス、ＮＯガス、ＮＨ４ガス等の窒素ガスが用いられる。尚、このゲート絶縁膜２ｂの形成と同時に、同一基板上における画素部にも、ゲート絶縁膜２ｂと同一膜２ｂ’が形成される。
【００４６】
こうして窒素原子を導入すると、例えば窒素原子は図３の特性図に示したような濃度分布を持つようになる。
【００４７】
その後、工程（３）では、ゲート絶縁膜２ｂ上を、レジスト６０１でマスクした状態で、反応性ガスを用いた反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングとを組み合わせたエッチングにより、エッチャント５０１により、ゲート絶縁膜２ｂと同一膜２ｂ’を画素部において除去する。これにより、画素部では、半導体層１ａが再び露出した状態になる。そして、工程（４）において、このレジスト６０１を剥離除去すれば、周辺駆動回路部にのみ、窒素が導入された酸窒化膜からなるゲート絶縁膜２ｂが形成された状態が得られる。
【００４８】
次に、工程（５）では、ドライ酸化、ウエット酸化、又はＨＴＯ膜により、画素部におけるゲート絶縁膜２ａとして、半導体層１ａの表面に熱酸化シリコン膜が形成される。尚、このゲート絶縁膜２ａの形成と同時に、同一基板上における周辺回路部にも、ゲート絶縁膜２ａと同一膜２ａ’が形成される。
【００４９】
次に、工程（６）では、画素部におけるゲート絶縁膜２ａ上を、レジスト６０２でマスクした状態で、反応性ガスを用いた反応性エッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングとを組み合わせたエッチングにより、エッチャント５０２より、ゲート絶縁膜２ａと同一膜２ａ’を周辺駆動回路部において除去する。そして、図２の工程（７）において、このレジスト６０２を剥離除去すれば、画素部にのみ、窒素が導入されていない酸化膜からなるゲート絶縁膜２ａが形成された状態が得られる。しかも、周辺駆動回路部においては、工程（４）と同じく、窒素が導入された酸窒化膜からなるゲート絶縁膜２ｂが形成された状態が維持されている。
【００５０】
次に、工程（８）では、導電性のポリシリコン膜等からなるゲート電極３ａ及び３ｂが、ゲート絶縁膜２ａ及び２ｂ上に夫々形成される。更に、工程（９）では、ゲート絶縁膜２ａ及び２ｂに夫々、ソース電極及びドレイン電極接続用のコンタクトホールをドライエッチング、ウエットエッチング又は両者の組み合わせにより開孔する。そして、これらのコンタクトホールを介して、図中破線で示したように画素部では、Ａｌ（アルミニウム）等からなるデータ線６ａの端部及びＩＴＯ（インジウムティンオキサイド）等からなる画素電極９ａの端部を、ソース電極及びドレイン電極として接続する。これと相前後或いは並行して、周辺駆動回路部では、Ａｌ等からなる配線６ｂ及び６ｃをソース電極及びドレイン電極として接続する。
【００５１】
以上の工程（１）〜（９）により、基板１０上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。
【００５２】
このように周辺駆動回路部においては、ゲート絶縁膜２ｂへの窒素導入により、ＴＦＴの閾値のずれの主要因である、界面における正孔トラップ及び正電荷の発生並びに界面準位の増加を低減する。そして、窒素導入により、窒化膜結合を混在させて耐湿性を向上させる。これにより、半導体層１ａに入る水分量を低減でき、Ｓｉ−Ｈ結合やＳ−ＯＨ結合の発生を低減させて正電荷の発生並びに界面準位の増加を低減できる。加えて窒素原子の導入により、この領域における原子と原子とのネットワーク中に窒素原子を入り込ませることで、界面の歪みを緩和でき、更に結合の弱い部分を補強可能となる。ここで、結合エネルギーの安定度についての大小関係は、次の通りである。
【００５３】
Ｓｉ−Ｏの結合エネルギー（４．８ｅＶ）
＞Ｓｉ−Ｎの結合エネルギー（３．５ｅＶ）
＞Ｓｉ−Ｈの結合エネルギー（３．２ｅＶ）
＞Ｓｉ−Ｓｉの結合エネルギー（２．０ｅＶ）
このうち比較的高いＳｉ−Ｏの結合エネルギーは、結合状態が歪むことで小さくなっていると考えられるので、窒素原子を存在させることにより、Ｓｉ−Ｓｉ結合や歪んだＳｉ−Ｏ−Ｓｉ結合、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結合を減少できる。ホットキャリアによる酸化膜の界面準位やトラップ中心ができるのを防止できる。
【００５４】
因みに、耐湿性については酸化膜（ＳｉＯ２膜）と比べて、窒化膜（Ｓｉ３Ｎ４膜）が優れている。しかしながら仮に、本発明の如き基板装置において窒化膜でゲート絶縁膜を構成したのでは、ＴＦＴのＩＶ特性は、プールフレンケル電流が流れることによりスイッチング素子として利用できない特性となってしまう。更に、窒化膜からゲート絶縁膜を構成したのでは、半導体層とのコンタクトをとるためのコンタクトホールを既存のエッチング技術により開孔することが極めて困難となってしまう。
【００５５】
そこで、周辺駆動回路部において、ゲート絶縁膜２ｂは、窒化膜（窒化シリコン膜）からではなく酸化シリコン膜で形成しつつ、この酸化シリコン膜内に窒素原子を導入することにより、このＴＦＴのＩＶ特性は、ゲート絶縁膜として通常の酸化膜を用いたＴＦＴと同様にＦＮ電流が流れるＩＶ特性とすることができ、スイッチング素子として好適に利用できる。更に、図１の工程（９）でコンタクトホールを開孔する際に、窒化膜のようにエッチングし難いことはなく、既存のドライエッチング技術やウエットエッチング技術により比較的容易に且つ高精度でコンタクトホールを開孔可能となる。
【００５６】
このように本実施形態によれば周辺回路部においては、ゲート絶縁膜２ｂは、窒素が導入された酸窒化膜からなるので、窒素導入のない酸化膜からなるゲート絶縁膜２ａと比べて、ＴＦＴの寿命は顕著に延びるので、装置全体の寿命を非常に効率的に伸ばすことが可能となる。即ち、例えば数千時間から一万数千時間或いは数万時間のオーダーにおいては、周辺駆動回路部におけるＴＦＴの寿命が延びる分だけ、そのまま基板装置全体の装置寿命を延ばすことも可能となる。加えて、チャネル幅やチャネル長等のトランジスタ構造自体に若干の修正や変更を加えることで、ゲート絶縁膜２ｂへの窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化が、駆動回路の動作に悪影響を与えるのを防止できる。
【００５７】
尚、窒素原子を僅かに入れただけでも、同傾向の効果が確認されている。また、技術的には比較的容易に、窒素を２０重量％位まで導入することが可能であるが、窒素濃度を高めることにより更なる効果が期待できる。
【００５８】
他方、本実施形態によれば画素部においては、ゲート絶縁膜２ａに対し、窒素導入を行なわないので、ゲート絶縁膜２ａは、酸化膜からなる。従って、ゲート絶縁膜への窒素導入に起因するトランジスタ特性のばらつきやキャリア移動度の劣化による表示ムラやチラツキが生じることは無い。そして、ゲート絶縁膜２ａに窒素が導入されないため窒素を導入したゲート絶縁膜２ｂと比べて、ＴＦＴの寿命は延びないものの、装置寿命を律則していない画素スイッチング用のＴＦＴとして用いられるので、基板装置全体の装置寿命についての実用上の問題は殆ど生じない。
【００５９】
ここで、ゲート絶縁膜に対する窒素原子の導入量を変化させた複数の実施例及び窒素原子を導入しない比較例における動作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を図４に示す。図４では、ファーネス内温度を１０００℃又は１１５０℃とし、ファーネス内の雰囲気中におけるＮ２Ｏガス濃度を２０流量％又は５流量％とし、拡散時間を２０分又は１０分にした各実施例についてのＶｄｄと、比較例（Reference）についての電圧Ｖｄｄとを示してある。
【００６０】
図４において比較例として示すように、従来のゲート絶縁膜としてドライ酸化膜が用いられている基板装置の場合、通常動作を続けていくと、ＴＦＴをオンするためのゲート電圧の閾値Ｖｔｈが、エンハンス側にずれていき、１０００時間程度で、ずれ量Ｖｄｄが例えば電源回路における供給電圧増加により対処可能な電圧を超えてしまう。これに対して、窒素原子を界面付近２０３に導入した各実施例では、導入量に応じてずれ量Ｖｄｄが減少している。特に、窒素ガス濃度を高くする程、ずれ量Ｖｄｄの増加は抑制されることが分かる。
【００６１】
以上詳細に説明したように第１実施形態の基板装置によれば、周辺駆動回路部を構成するＴＦＴにおけるトランジスタ特性の経時劣化や、特に高湿、高温等の使用環境下におけるトランジスタ特性の劣化を低減できる。これにより、長期に亘って且つ使用環境によらずに安定した性能を保持し得るＴＦＴを周辺駆動回路部に備えることにより、基板装置を長寿命化できる。そして、図１及び図２に示したように、第１実施形態によれば、このような構成を有する基板装置を比較的簡単に製造できる。
【００６２】
尚、以上説明した実施形態における当該基板装置の仕様に応じて、半導体層１ａにドープする不純物の種類を代えて、Ｎチャネル型のＴＦＴを構築してもよいし、Ｐチャネル型のＴＦＴを構築してもよい。例えば、画素部におけるＴＦＴを、キャリア移動度や装置寿命等の基本性能においてより優れたＮチャネル型とすることで、高品位の画像表示を可能とし得る。他方、周辺駆動回路におけるＴＦＴを、ＣＭＯＳ（Complementary MOS）型ＴＦＴとすることで、画素部におけるＴＦＴと同時に、Ｎチャネル型ＴＦＴ部分を形成でき、製造プロセスの簡略化を図ることができる。更に、Ｐチャネル型ＴＦＴ部分については、ゲート絶縁膜２ｂを酸窒化膜から構成することで、その寿命を延ばせことにより、全体として装置寿命を延ばせる。特にこの場合、周辺駆動回路部におけるＰチャネル型ＴＦＴについては、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として当該周辺駆動回路内に設ければ、ゲート絶縁膜２ｂを酸窒化膜から構成することに起因する、トランジスタ特性のばらつきやキャリア移動度の劣化が、悪影響として殆ど表面化しないようにできる。いずれにせよ、周辺駆動回路部におけるＰチャネル型ＴＦＴのゲート絶縁膜２ｂに窒素導入を行なうことで、ＴＦＴの顕著な長寿命化が確認されており、Ｐチャネル型ＴＦＴの場合にも、ゲート絶縁膜に対する窒素導入によりトランジスタ特性の超寿命化の効果が得られる。
【００６３】
また本実施形態では、図１の工程（２）においてファーネス内で窒素原子を含むガス雰囲気中でアニールを行なうことによりゲート絶縁膜２ｂに対する窒素導入したが、この工程は、既存技術であるプラズマ技術、ランプアニール、レーザーアニール又はイオン注入で行ってもよい。特に、酸化と窒素導入を一つの酸窒化工程として同時に行なってもよいし、酸化工程の後に窒素導入工程を連続して行なってもよい。
【００６４】
（基板装置の第２実施形態）
次に図５及び図６を参照して本発明の第２実施形態の基板装置の製造方法及び構成について説明する。図５及び図６は、第２実施形態の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、左半面）及び周辺駆動回路を構成するＴＦＴ（図中、右半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。尚、図５及び図６において、図１及び図２に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００６５】
図５において第１実施形態と同様に工程（１）が行なわれた後、工程（２）では、例えば減圧ＣＶＤ（Chemical Vapor Deposition：化学蒸着）等により、窒化膜７００を周辺回路部及び画素部における半導体層１ａの表面全体に形成する。
【００６６】
次に工程（３）では、画素部における半導体層１ａ上をレジスト６０４でマスクし、工程（４）では、レジスト６０４でマスクされていない部分における窒化膜７００をエッチング除去する。この結果、画素部における半導体層１ａが、窒化膜７００からなるマスクで覆われている構造が得られる。
【００６７】
次に工程（５）では、ドライ酸化又はウエット酸化により、周辺駆動回路部の半導体層１ａの表面に、先ず熱酸化シリコン膜を形成し、続いて、ファーネス（拡散炉）内にて、窒素原子を含むガスの雰囲気中でアニールすることにより、窒素原子を導入したゲート絶縁膜２ｂを形成する。尚、窒化膜は酸化され難いという性質上、このゲート絶縁膜２ｂの形成と同時には、窒化膜７００上に酸化膜は殆ど形成されない。
【００６８】
その後、工程（６）では、１４０〜１７０℃程度の熱燐酸等のエッチャント５０３を用いて、窒化膜７００を選択的にエッチング除去する。この際、酸窒化膜からなるゲート絶縁膜２ｂについては、熱燐酸等によっては殆どエッチング除去されない。これにより、画素部では、半導体層１ａが再び露出した状態になる。他方、周辺回路部の半導体層１ａ上に酸窒化膜からなるゲート絶縁膜２ｂが形成された構造は維持される。
【００６９】
そして、図６の工程（７）において、ドライ酸化、ウエット酸化、又はＨＴＯ膜により、画素部の半導体層１ａの表面に、熱酸化シリコン膜等からなるゲート絶縁膜２ａを形成する。
【００７０】
次に、工程（８）では、導電性のポリシリコン膜等からなるゲート電極３ａ及び３ｂが、ゲート絶縁膜上に夫々形成され、更に工程（９）では、ソース電極及びドレイン電極接続用のコンタクトホールをドライエッチング、ウエットエッチング又は両者の組み合わせにより開孔し、これらを介して、図中破線で示したように画素部では、Ａｌ等からなるデータ線６ａの端部及びＩＴＯ等からなる画素電極９ａの端部を、ソース電極及びドレイン電極として接続する。これと相前後或いは並行して、周辺駆動回路部では、Ａｌ等からなる配線６ｂ及び６ｃをソース電極及びドレイン電極として接続する。
【００７１】
以上の工程（１）〜（９）により、基板１０上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。
【００７２】
以上詳細に説明したように第２実施形態の基板装置によれば、周辺駆動回路部を構成するＴＦＴにおけるトランジスタ特性の経時劣化や、特に高湿、高温等の使用環境下におけるトランジスタ特性の劣化を低減できる。これにより、長期に亘って且つ使用環境によらずに安定した性能を保持し得るＴＦＴを周辺駆動回路部に備えることにより、基板装置を長寿命化できる。そして、図５及び図６に示したように、第２実施形態によれば、このような構成を有する基板装置を比較的簡単に製造できる。
【００７３】
（基板装置の第３実施形態）
次に図７を参照して本発明の第３実施形態の基板装置の製造方法及び構成について説明する。図７は、第３実施形態の製造方法を順を追って示す工程図であり、画素部に設けられる画素スイッチング用のＴＦＴ（図中、左半面）及び周辺駆動回路を構成するＴＦＴ（図中、右半面）について夫々、工程毎のＴＦＴ付近における断面構造を示している。尚、図７において、図１及び図２に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００７４】
図７において第１実施形態と同様に工程（１）が行なわれた後、工程(２)では、ドライ酸化又はウエット酸化により、画素部の半導体層１ａの表面に、先ず熱酸化シリコン膜からなるゲート絶縁膜２ａとする。同時に周辺駆動回路部にも、ゲート絶縁膜２ｂと同一膜２ａ’が形成される。
【００７５】
次に工程（３）では、係る画素部におけるゲート絶縁膜２ａを窒化膜からなるマスク６０５でマスクする。続いて、工程（４）では、ファーネス（拡散炉）内にて、窒素原子を含むガス５０５の雰囲気中でアニールすることにより、マスク６０５により覆われていない周辺駆動回路部における絶縁膜２ａ’に窒素原子を導入したゲート絶縁膜２ｂを形成する。
【００７６】
次に、マスク６０５を剥離除去することにより、画素部の半導体層１ａ上に、酸化膜からなるゲート絶縁膜２ａが形成されており、周辺回路部の半導体層１ａ上に、酸窒化膜からなるゲート絶縁膜２ｂが形成されている構造が得られる。
【００７７】
その後は、図２に示した第１実施形態における工程（７）から（９）と同様の製造プロセスを行なうことで、基板１０上における画素部及び周辺駆動回路部にＴＦＴが夫々構築される。
【００７８】
以上詳細に説明したように第３実施形態の基板装置によれば、周辺駆動回路部を構成するＴＦＴにおけるトランジスタ特性の経時劣化や、特に高湿、高温等の使用環境下におけるトランジスタ特性の劣化を低減できる。これにより、長期に亘って且つ使用環境によらずに安定した性能を保持し得るＴＦＴを周辺駆動回路部に備えることにより、基板装置を長寿命化できる。そして、図７に示したように、第３実施形態によれば、このような構成を有する基板装置を比較的簡単に製造できる。
【００７９】
尚、上述した第１から第３実施形態では、周辺駆動回路を基板１０上に薄膜形成プロセスにより直接形成するようにしたが、周辺駆動回路部を他の基板上に形成した後に、基板１０の周辺領域に貼り付けることによって、駆動回路内蔵型の基板装置を製造することも可能である。
【００８０】
（電気光学装置の実施形態における画素部の構成例）
次に図８から図１０を参照して本発明の基板装置を備えた電気光学装置の実施形態について説明する。本実施形態は、上述した基板装置の第１から第３実施形態のいずれかをＴＦＴアレイ基板として備えたものであり、該ＴＦＴアレイ基板と対向基板とを対向配置して、両者間に液晶等の電気光学物質を挟持してなる電気光学装置に係る実施形態である。ここに、図８は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図９は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図１０は、図９のＡ−Ａ’断面図である。尚、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８１】
図８において、特に上述した基板装置の第１から第３実施形態をＴＦＴアレイ基板として備えてなる本実施形態の電気光学装置では、その画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aと当該画素電極９ａを制御するためのＴＦＴ３０とがマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。電気光学物質は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される電気光学物質容量と並列に蓄積容量７０を付加する。
【００８２】
図９において、特に上述した基板装置の第１から第３実施形態をＴＦＴアレイ基板として備えてなる本実施形態の電気光学装置においては、ＴＦＴアレイ基板上に、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右下がりの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。また、図中太線で示した矩形の島状領域には夫々、各ＴＦＴの少なくともチャネル領域をＴＦＴアレイ基板側から見て一画素毎に夫々覆う位置に、島状の第１遮光膜１１ａが設けられている。
【００８３】
次に図１０の断面図に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。ＴＦＴアレイ基板１０には、図１０に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。対向基板２０には、更に図１０に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、第２遮光膜２３が設けられている。
【００８４】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１７及び図１８参照）により囲まれた空間に液晶等の電気光学物質が封入され、電気光学物質層５０が形成される。電気光学物質層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。電気光学物質層５０は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、ＴＦＴ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００８５】
図９及び図１０において本実施の形態では、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ３０を含む図７中右上がりの斜線が引かれた網目状の領域においては、ＴＦＴアレイ基板１０が凹状に窪んでおり、画像表示領域の平坦化用の溝が形成されている。
【００８６】
図１０に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、一画素毎に島状に第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００８７】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。
【００８８】
本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体層１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００８９】
図１０において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。本実施の形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。
【００９０】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部であるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施の形態では、画素スイッチング用ＴＦＴ３０のゲート電極をソース−ドレイン領域間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。
【００９１】
（電気光学装置の実施形態における周辺駆動回路部の構成例）
次に、図１１から図１６を参照して、周辺駆動回路の構成例について説明する。
【００９２】
先ず、図１１から図１３を参照して、電気光学装置の周辺領域における駆動回路の一部として作り込まれるシフトレジスタ回路について説明する。ここに、図１１は、このシフトレジスタ回路の等価回路の一例を示す等価回路図である。図１２（Ａ）は、図１１のシフトレジスタ回路のＳ部分の基板上におけるレイアウト平面図の一例を示しており、１２（Ｂ）は、図１２（Ａ）のＣ−Ｃ’断面図である。図１３（Ａ）は、図１１のシフトレジスタ回路のＳ部分の基板上におけるレイアウト平面図の他の例を示しており、図１３（Ｂ）は、図１３（Ａ）のＤ−Ｄ’断面図である。尚、図１１から図１３において、前述した図８から図１０に示した電気光学装置の画素部に係る実施形態の場合と、同様の構成要素には同様の参照符号を付し、それらの説明については省略する。更に、図１３では、図１２と同様の構成要素には同様の参照符号を付し、それらの説明については省略する。
【００９３】
図１１において、シフトレジスタ回路は、多数のＣＭＯＳ型ＴＦＴを含んで構成されている。これらのうち少なくともＰチャネル型ＴＦＴについては、そのゲート絶縁膜が、前述した第１から第３実施形態の如く、窒素導入された酸窒化膜から構成されている。また、この例において、転送信号をラッチする回路は、トランスミッションゲート回路で構成してもよいし、クロックドインバータ回路等で構成してもよい。
【００９４】
図１２（Ａ）及び図１２（Ｂ）に示した例は、Ｐ型領域２５０及びＮ型領域２５１を有し、駆動回路を構成するＰチャネル型ＴＦＴ２４６を備えて構成されている。本段のシフトレジスタ回路と次段のシフトレジスタ回路との接続部Ｎ４に配線を通すために、トランスミッションゲート回路を制御するクロック信号線ＣＬの表面に形成した第２層間絶縁膜４の上で、データ線と同一工程で形成した同一層間のＡｌ等の金属膜等からなる配線２４０が、用いられている。そして、トランスミッションゲート回路のソース・ドレイン電極２４１、２４２は、配線２４０と同一層で形成される。
【００９５】
図１３（Ａ）及び図１３（Ｂ）に示した例は、基板１０と下地絶縁膜１２との間には、導電性の遮光膜１１ａが形成されており、シフトレジスタ回路と次段のシフトレジスタ回路との接続部Ｎ４の配線材料として用いられている。これにより、トランスミッションゲート回路のソース及びドレイン電極２４１、２４２と同一層間には配線がなくなる。
【００９６】
次に、図１４から図１６を参照して、周辺駆動回路を構成するクロックドインバータ回路、トランスミッションゲート回路及びインバータ回路について説明する。ここに、図１４（Ａ）は、周辺駆動回路で用いている等価回路の一例で、クロックドインバータ回路を示し、図１４（Ｂ）は、トランスミッションゲート回路を示し、図１４（Ｃ）は、インバータ回路を示している。図１５（Ａ）は、図１４（Ｃ）のインバータ回路の一具体例における液晶装置用基板上でのレイアウトを示す平面図であり、図１５（Ｂ）は、図１５（Ａ）のＥ−Ｅ'間の断面図を示している。また、図１６（Ａ）は、図１４（Ｃ）のインバータ回路の他の具体例における液晶装置用基板３００上におけるレイアウトの平面図であり、図１６（Ｂ）は図１６（Ａ）のＦ−Ｆ'間の断面図を示し、図１６（Ｃ）は、図１６（Ａ）におけるＧ−Ｇ'間の断面図を示している。尚、図１４から図１６において、上述した図１１から図１３と同様の構成要素には同様の参照符号を付し、それらの説明は省略する。
【００９７】
図１４（Ａ）、図１４（Ｂ）及び図１４（Ｃ）に夫々示すように、各々の等価回路は、Ｐチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７を含んでなるＣＭＯＳ型ＴＦＴにより構成されている。これらの図において、ＣＬはクロック信号、ＣＬＢは前記クロック信号の反転信号、ＶＤＤは周辺駆動回路の高電位側の定電圧電源、ＶＳＳは周辺駆動回路の低電位側の定電圧電源をそれぞれ示している。これらのうち少なくともＰチャネル型ＴＦＴ２４６は、第１実施形態から第３実施形態で説明したように窒素が導入された窒素酸化膜からなるゲート絶縁膜を有する。
【００９８】
図１５（Ａ）及び図１５（Ｂ）に示す一の具体例では、インバータ回路を構成するＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７の各々のソース電極２４４に対して、下地絶縁膜１２のコンタクトホール２０５を経由して遮光膜１１ａを接続する。この遮光膜１１ａはＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７のゲート電極２４３下部のチャネル領域２５２、２５３を下地絶縁膜１２を介して完全に覆うように形成されている。従って、Ｐチャネル型ＴＦＴ２４６のソース電極２４８（周辺駆動回路の高電位側の定電圧電源ＶＤＤ）及びＮチャネル型ＴＦＴ２４７のソース電極２４９（周辺駆動回路の低電位側の定電圧電源ＶＳＳ）から印加される電圧で、遮光膜１１ａが擬似的な第２のゲート電極としての機能を果たす。このため、Ｎチャネル型ＴＦＴ２４７では、そのチャネル領域２５３において空乏層のゲート絶縁膜２に接する部分の電位が従来より大きく上昇し、電子に対するポテンシャルエネルギーが低下する。その結果、空乏層のゲート絶縁膜２に接する部分に電子が集まり反転層ができやすくなるため、半導体層の抵抗が下がり、ＴＦＴ特性が向上する。Ｐチャネル型ＴＦＴ２４６のチャネル領域２５２では、前記電子を正孔に置き換えた現象が生じる。
【００９９】
図１５（Ｂ）では、周辺駆動回路のＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７はゲートセルフアライン構造で表してあるが、製造プロセスで説明したように、ＴＦＴの耐圧を向上し、信頼性を高めるために、該周辺駆動回路のＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７をＬＤＤ構造やオフセットゲート構造で形成してもよい。
【０１００】
図１６（Ａ）及び図１６（Ｂ）に示す他の具体例では、インバータ回路を構成するＰチャネル型ＴＦＴ２４６及びＮチャネル型ＴＦＴ２４７の各々のゲート電極２４３に重なるように形成した遮光膜１１ａをゲート電極２４３に接続する。また、遮光膜１１ａをゲート電極２４３と同一かあるいは幅を狭くして、チャネル領域２５２、２５３の上下をゲート絶縁膜２及び下地絶縁膜１２を介してゲート電極２４３及び遮光膜１１ａで挟むようにしてダブルゲート構造のＴＦＴを構成する。また、インバータ回路の入力側の配線２４４は、データ線と同一層で形成されており、下地絶縁膜１２のコンタクトホール２０５を経由してゲート電極２４３と接続され、下地絶縁膜１２のコンタクトホール２０５を経由して遮光膜１１ａと接続される。コンタクトホール２０５の開孔は同一工程により行う。したがって、このダブルゲート構造のＴＦＴは遮光膜１１ａが第２のゲート電極の働きをするため、バックチャネル効果により、ＴＦＴ特性の更なる向上を図ることができる。
【０１０１】
（電気光学装置の実施形態における全体構成例）
次に図１７及び図１８を参照して、以上のように構成された電気光学装置の全体構成を説明する。尚、図１７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１８は、対向基板２０を含めて示す図１７のＨ−Ｈ’断面図である。
【０１０２】
図１７において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図１８に示すように、図１７に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１０３】
以上図１７から図１８を参照して説明した電気光学装置の実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、本願発明をＴＦＴアクティブマトリクス駆動方式以外の、ＴＦＤアクティブマトリクス方式、パッシブマトリクス駆動方式などいずれの方式に適用しても高品位の画像表示が可能な電気光学装置を実現できる。更にまた、上述の電気光学装置では、対向基板２０の外面及びＴＦＴアレイ基板１０の外面には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０４】
（電子機器の実施形態）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１９は、投射型カラー表示装置の図式的断面図である。
【０１０５】
図１９において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１０６】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう基板装置及びその製造方法並びに電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の基板装置の第１実施形態の製造方法を順を追って示す工程図（その１）である。
【図２】本発明の基板装置の第１実施形態の製造方法を順を追って示す工程図（その２）である。
【図３】図１の工程（２）で導入された窒素濃度と、ゲート絶縁膜から半導体層に至る部分における酸素及びケイ素の２次強度とをゲート絶縁膜表面からの深度に対して示す特性図である。
【図４】窒素原子の導入量を変化させた複数の実施例及び窒素原子を導入しない比較例における動作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示す特性図である。
【図５】本発明の基板装置の第２実施形態の製造方法を順を追って示す工程図（その１）である。
【図６】本発明の基板装置の第２実施形態の製造方法を順を追って示す工程図（その２）である。
【図７】本発明の基板装置の第３実施形態の製造方法を順を追って示す工程図である。
【図８】本発明の電気光学装置の実施形態における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図９】図８の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１０】図９のＡ−Ａ’断面図である。
【図１１】実施形態において周辺駆動回路を構成するシフトレジスタ回路の一例を示した等価回路図である。
【図１２】（Ａ）は、図１１のシフトレジスタ回路のＳ部分の一例の、基板上におけるレイアウト平面図であり、（Ｂ）は（Ａ）のＣ−Ｃ’断面図である。
【図１３】（Ａ）は、図１１のシフトレジスタ回路のＳ部分の他の例の、基板上におけるレイアウト平面図であり、（Ｂ）は（Ａ）のＤ−Ｄ’断面図である。
【図１４】（Ａ）は、周辺駆動回路で用いている等価回路の一例で、クロックドインバータ回路の回路図であり、（Ｂ）は、トランスミッションゲート回路を示す回路図であり、（Ｃ）は、インバータ回路を示す回路図である。
【図１５】（Ａ）は、図１４（Ｃ）のインバータ回路の一具体例における液晶装置用基板上でのレイアウトを示す平面図であり、（Ｂ）は、（Ａ）のＥ−Ｅ'断面図である。
【図１６】（Ａ）は、図１４（Ｃ）のインバータ回路の他の具体例における液晶装置用基板３００上におけるレイアウトの平面図であり、（Ｂ）は（Ａ）のＦ−Ｆ'断面図であり、（Ｃ）は（Ａ）のＧ−Ｇ'断面図である。
【図１７】本発明の電気光学装置の実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１８】図１７のＨ−Ｈ’断面図である。
【図１９】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
２ａ…ゲート絶縁膜（酸化膜）
２ｂ…ゲート絶縁膜（酸窒化膜）
３ａ…走査線
３ｂ…容量線
５…コンタクトホール
６ａ…データ線
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１０ａ…画像表示領域
１１ａ…第１遮光膜
２０…対向基板
２１…対向電極
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…電気光学物質層
５２…シール材
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路
６０１〜６０４…マスク
７００…窒化膜
Claims (15)
- 基板と、
該基板上における画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、
前記第１トランジスタを構成する第１ゲート絶縁膜は、窒素が導入されていない酸化膜からなり、
前記第２トランジスタを構成する第２ゲート絶縁膜は、窒素が導入された酸窒化膜からなることを特徴とする基板装置。 - 前記第２トランジスタは、Ｐチャネル型ＴＦＴ又はＣＭＯＳ（Complementary MOS）型ＴＦＴからなることを特徴とする請求項１に記載の基板装置。
- 前記第１トランジスタは、Ｎチャネル型ＴＦＴからなることを特徴とする請求項１又は２に記載の基板装置。
- 前記第１及び第２トランジスタを構成する半導体層は、低温又は高温ポリシリコン若しくはアモルファスシリコンからなることを特徴とする請求項１から３のいずれか一項に記載の基板装置。
- 前記第２トランジスタは、ゲート電圧が閾値を超えることでオンオフ動作するスイッチング素子として前記駆動回路内に設けられていることを特徴とする請求項１から４のいずれか一項に記載の基板装置。
- 基板上の画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、基板装置を製造する基板装置の製造方法であって、
前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、
前記第１及び第２半導体層に酸窒化膜を形成する酸窒化膜形成工程と、
該形成された酸窒化膜のうち前記第２半導体層上に形成された部分をマスクしつつ該形成された酸窒化膜のうち前記第１半導体層上に形成された部分を選択的に除去する除去工程と、
前記酸窒化膜が除去された第１半導体層上に、酸化膜を形成する酸化膜形成工程と、
前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程と
を含むことを特徴とする基板装置の製造方法。 - 基板上の画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、基板装置を製造する基板装置の製造方法であって、
前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、
前記第２半導体層をマスクしつつ前記第１半導体層に窒化膜を選択的に形成する窒化膜形成工程と、
前記窒化膜が形成されていない第２半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成工程と、
前記窒化膜を除去する除去工程と、
前記窒化膜が除去された第１半導体層上に酸化膜を形成する酸化膜形成工程と、
前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程と
を含むことを特徴とする基板装置の製造方法。 - 基板上の画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、基板装置を製造する基板装置の製造方法であって、
前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、
前記第１及び第２半導体層に酸化膜を形成する酸化膜形成工程と、
前記第１半導体層上に形成された酸化膜を窒化膜でマスクしつつ前記第２半導体層上に形成された酸化膜に酸窒化膜を選択的に形成する酸窒化膜形成工程と、 前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程と
を含むことを特徴とする基板装置の製造方法。 - 基板上の画像表示領域に、画素電極及び該画素電極に接続された第１トランジスタを備えており、
前記基板上における前記画像表示領域の周辺に位置する周辺領域に、前記第１トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第２トランジスタを備えており、基板装置を製造する基板装置の製造方法であって、
前記基板上に、前記第１トランジスタを構成する第１半導体層及び前記第２トランジスタを構成する第２半導体層を形成する半導体層形成工程と、
前記第２半導体層を窒化膜又はレジストでマスクしつつ前記第１半導体層上に酸化膜を選択的に形成する酸化膜形成工程と、
前記窒化膜又はレジストを除去後に前記第２半導体層上に酸窒化膜を選択的に形成する酸窒化膜形成
工程と、
前記形成された酸窒化膜及び酸化膜上に夫々、ゲート電極を形成するゲート電極形成工程と
を含むことを特徴とする基板装置の製造方法。 - 前記酸窒化膜形成工程は、窒素を含む雰囲気で酸化する工程を含むことを特徴とする請求項６から９のいずれか一項に記載の基板装置の製造方法。
- 前記酸窒化膜形成工程は、Ｎ２Ｏ（一酸化二窒素）ガス、ＮＯ（一酸化一窒素）ガス及びＮＨ４（アンモニア）ガスのうち少なくとも一つを含む雰囲気中でアニールする工程を含むことを特徴とする請求項１０に記載の基板装置の製造方法。
- 前記酸窒化膜形成工程は、縦型あるいは横型拡散炉、プラズマを使用した窒化、ランプアニール、レーザーアニール又はイオン注入のいずれか１つの工程を含むことを特徴とする請求項６から９のいずれか一項に記載の基板装置の製造方法。
- 前記酸窒化膜形成工程は、酸化膜を形成後に窒素をドープする工程を含むことを特徴とする請求項６から９のいずれか一項に記載の基板装置の製造方法
。 - 請求項１から５のいずれか一項に記載の基板装置を具備してなることを特徴とする電気光学装置。
- 請求項１４に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220588A JP3965946B2 (ja) | 2001-07-19 | 2001-07-19 | 基板装置及びその製造方法、電気光学装置並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220588A JP3965946B2 (ja) | 2001-07-19 | 2001-07-19 | 基板装置及びその製造方法、電気光学装置並びに電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003029299A JP2003029299A (ja) | 2003-01-29 |
| JP2003029299A5 JP2003029299A5 (ja) | 2004-12-24 |
| JP3965946B2 true JP3965946B2 (ja) | 2007-08-29 |
Family
ID=19054387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220588A Expired - Fee Related JP3965946B2 (ja) | 2001-07-19 | 2001-07-19 | 基板装置及びその製造方法、電気光学装置並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965946B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332172A (ja) * | 2005-05-24 | 2006-12-07 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| KR101209041B1 (ko) | 2005-11-25 | 2012-12-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN101517629B (zh) | 2006-09-26 | 2012-02-08 | 夏普株式会社 | 有源矩阵基板 |
| TW200826055A (en) * | 2006-12-06 | 2008-06-16 | Gigno Technology Co Ltd | Display apparatus and manufacturing method thereof |
-
2001
- 2001-07-19 JP JP2001220588A patent/JP3965946B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003029299A (ja) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716580B2 (ja) | 液晶装置及びその製造方法、並びに投写型表示装置 | |
| KR100505804B1 (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
| JP4211644B2 (ja) | 電気光学装置の製造方法 | |
| JP2007102054A (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| KR100471954B1 (ko) | 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기 | |
| KR100626134B1 (ko) | 박막 트랜지스터, 액티브 매트릭스 기판, 표시 장치 및전자 기기 | |
| JP5422945B2 (ja) | 薄膜トランジスタの製造方法および電気光学装置の製造方法 | |
| JP2001036087A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP3918741B2 (ja) | 電気光学装置の製造方法、及び半導体装置の製造方法 | |
| JPH10111520A (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JP3965946B2 (ja) | 基板装置及びその製造方法、電気光学装置並びに電子機器 | |
| US6670636B2 (en) | Substrate device, method of manufacturing the same, and electro-optical device | |
| JP2004140329A (ja) | 基板装置及びその製造方法、電気光学装置及び電子機器 | |
| JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
| JP4631250B2 (ja) | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 | |
| JP3570410B2 (ja) | 液晶装置用基板、液晶装置及び投写型表示装置 | |
| JP3835068B2 (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
| JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
| JP3714022B2 (ja) | アクティブマトリクス基板、表示装置、及び電子機器 | |
| JP2001298196A (ja) | トランジスタアレイ基板および電気光学装置 | |
| JP2003209253A (ja) | 基板装置及びその製造方法並びに電気光学装置及び電子機器 | |
| JP3726567B2 (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP3674631B2 (ja) | 液晶装置及び投写型表示装置 | |
| JP2005266814A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |