CN101517629B - 有源矩阵基板 - Google Patents

有源矩阵基板 Download PDF

Info

Publication number
CN101517629B
CN101517629B CN2007800349684A CN200780034968A CN101517629B CN 101517629 B CN101517629 B CN 101517629B CN 2007800349684 A CN2007800349684 A CN 2007800349684A CN 200780034968 A CN200780034968 A CN 200780034968A CN 101517629 B CN101517629 B CN 101517629B
Authority
CN
China
Prior art keywords
mentioned
grid bus
conductive
matrix substrate
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800349684A
Other languages
English (en)
Other versions
CN101517629A (zh
Inventor
宫本忠芳
田中充浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Innovation Technology Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101517629A publication Critical patent/CN101517629A/zh
Application granted granted Critical
Publication of CN101517629B publication Critical patent/CN101517629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

在本发明的有源矩阵基板(100)中，栅极总线(105)和栅极电极(166)沿第1方向(x方向)延伸，在将栅极总线(105)与第1导电型晶体管部(162)和第2导电型晶体管部(164)的漏极区域电连接的接点部(168)中，表示多个第1导电型漏极连接部(168c)中离栅极总线(105)最近的第1导电型漏极连接部(168c)与栅极总线(105)之间的最短距离(d1)的直线(L1)的方向相对于第2方向(y方向)倾斜。

Description

有源矩阵基板
技术领域
本发明涉及有源矩阵基板。 
背景技术
像素电极被配置成矩阵状的有源矩阵基板被应用在显示装置、例如液晶显示装置中。液晶显示装置不仅应用于大型电视机，也应用于便携电话的显示部等小型显示装置中，在用作小型显示装置的情况下适合使用驱动一体型的有源矩阵基板。 
图6示出使用现有的有源矩阵基板600的液晶显示装置700的等效电路图。如图6所示，在有源矩阵基板600中，对应于各像素电极620而设有薄膜晶体管(Thin Film Transistor：TFT)615，TFT 615的栅极与在行方向上延伸的栅极总线605连接，TFT 615的源极区域与在列方向上延伸的源极总线610连接。在有源矩阵基板600的外围区域设有栅极驱动器650和源极驱动器680，栅极驱动器650对栅极总线605施加扫描信号电压，源极驱动器680对源极总线610施加数据信号电压。在栅极驱动器650中，对像素的每一行分别设有缓冲倒相器660。 
下面，参照图7说明现有的有源矩阵基板600的结构。图7(a)表示外围区域中的缓冲倒相器660和其附近的示意性的平面，图7(b)表示显示区域中的像素电极620和其附近的示意性的平面。 
如图7(a)所示，缓冲倒相器660具有Pch晶体管部662和Nch晶体管部664。Pch晶体管部662由2个PMOS(P-channel Metal-OxideSemiconductor：P沟道金属氧化物半导体)晶体管662a、662b构成，Nch晶体管部664由2个NMOS(N-channel Metal-OxideSemiconductor：N沟道金属氧化物半导体)晶体管664a、664b构成。这样，晶体管部662、664分别具有2个晶体管，由此可以增大驱动能力(输出容量)。另外，在缓冲倒相器660中，相同导电型的晶体管共用漏极区域并排列在列方向(y方向)上。 
在有源矩阵基板600中，栅极总线605在显示区域中沿行方向(x方向)延伸，在缓冲倒相器660附近垂直地(向列方向)弯曲。另外，源极总线610沿列方向(y方向)延伸。 
接点部668将晶体管662a、662b的漏极区域与栅极总线605沿列方向延伸的部分中的某个区域电连接，接点部669将晶体管664a、664b的漏极区域与栅极总线605沿列方向延伸的部分中的另一区域电连接。这样，晶体管662a、662b的漏极区域以及晶体管664a、664b的漏极区域通过接点部668、669与栅极总线605电连接。 
接点部670a、670b将晶体管662a、662b的源极区域与高压电源电连接，接点部672a、672b将晶体管664a、664b的源极区域与低压电源电连接。通过这种Pch晶体管部662和Nch晶体管部664，构成了成为缓冲倒相器的CMOS。 
从图7可知，在有源矩阵基板600中，接点部668、669分别通过彼此分离的多个连接部668b、668c、669b、669c与半导体层663或665和栅极总线605接触。另外，接点部670a、670b、672a、672b分别通过相互分离的多个连接部670c、670d、672c、672d与半导体层663、665接触。这样通过多个连接部进行2个部件的连接，由此在一个连接部的接触不充分时也可以抑制连接不良。 
在有源矩阵基板中，以前就要求窄边框化，另外，还要求将现有的部件配置在外围区域内的更狭小的区域中，并在空的区域中配置新的电路来实现高性能化。另外，近年来，在显示面积有限的小型显示装置中也要求高精细化显示，因此，需要缩小像素尺寸并提高分辨率。例如，作为便携电话的显示部，现在一般采用QVGA(分辨率320×240)的显示装置，但是市面上也开始销售分辨率更高4倍的VGA(分辨率640×480)的显示装置，今后，高精细化将得到进一步发展。 
但是，如图7所示的有源矩阵基板600那样，将相同导电型的晶体管沿列方向(y方向)排列时，不能缩小与1行像素对应的缓冲倒相器在y方向上的宽度，不能实现高精细化。因此，如专利文献1所公开的那样，与将相同导电型的晶体管沿与栅极电极延伸方向正交的方向排列相比，通过将相同导电型的晶体管沿栅极电极延伸的方向排列更能缩小缓冲倒相器在y方向的宽度。
下面参照图8和图9说明其他现有的有源矩阵基板800的结构。图8的(a)表示外围区域中的缓冲倒相器860和其附近的示意性的平面，图8的(b)表示显示区域中的像素电极820和其附近的示意性的平面。另外，图9表示沿着图8的(a)的A-A′线的截面。 
在有源矩阵基板800中，相同导电型的晶体管分别沿行方向排列，由此可以增大栅极宽度(x方向的长度)并提高驱动能力，并且缓冲倒相器860在列方向(y方向)上的宽度也小于图7的(a)示出的缓冲倒相器660的宽度。这样，随着缓冲倒相器860在列方向上宽度的缩小，可以缩小像素尺寸，实现高精细化显示。 
另外，如图9所示，接点部868具有设置在层间膜876上的平坦部868a、栅极总线连接部868b、Pch漏极连接部868c以及Nch漏极连接部868d。另外，与接点部868一样，接点部870具有设置在层间膜876上的平坦部870a和Pch源极连接部870b，接点部872具有设置在层间膜876上的平坦部872a和Nch源极连接部872b。各连接部868b、868c、868d、870b、872b被设置在形成于绝缘层874、层间膜876中的接触孔中。 
如下制作有源矩阵基板800。 
首先，在绝缘基板861上形成底涂层(base coat)膜(未图示)，在其上形成非晶硅层。通过激光退火等使非晶硅层结晶化。之后，进行硅层的图案化。由此制作岛状的半导体层863、865。然后，通过堆积氧化硅层来形成包含栅极绝缘膜863i、865i的绝缘层874。 
然后，用溅射法等使钽、钨等堆积到绝缘层874上进行图案化。为了实现细微化而通过干式蚀刻进行该图案化。通过该图案化形成栅极总线805、辅助电容线825、栅极电极866a、866b。这样，通过同一工序制作栅极总线805、辅助电容线825和栅极电极866a、866b。将这样构成栅极总线805、辅助电容线825、栅极电极866a、866b的层称为栅极电极层。 
然后，将栅极电极866a、866b用作掩模对半导体层863、865 注入离子后，进行活性化退火等，形成TFT 815。然后，堆积氧化硅等并通过图案化形成接触孔，由此形成层间膜876。 
然后，在层间膜876的接触孔内和层间膜876上堆积铝等并进行图案化。通过该图案化来制作源极总线810和接点部868、870、872。 
然后，堆积氧化硅、有机绝缘膜等，对接触孔进行图案化，由此在显示区域形成层间膜(未图示)，在该层间膜上用ITO等形成像素电极820。如上所述来制作有源矩阵基板800。 
专利文献1：日本特开平9-97909号公报 
发明内容
发明要解决的问题
但是，当像有源矩阵基板800那样追求高精细化时，由于静电放电(Electrostatic Discharge：EDS)导致缓冲倒相器860的一部分被破坏，线缺陷的产生增多，由此降低了成品率。 
在图10中，表示产生了线缺陷的有源矩阵基板800中的缓冲倒相器860和其附近的示意图。如图10所示，位于栅极总线805和栅极电极866a之间的接触孔和其附近产生龟裂，栅极绝缘膜被破坏，这就是线缺陷产生的原因。这种线缺陷的产生，可通过用电气方式测量泄露来检测。另外，通过使用截面SEM(scanning electronmicroscope：扫描电镜)图像、TEM(Transmission ElectronMicroscope：透射电镜)图像来分析结构，也可以检查出龟裂本身。 
栅极总线805是长引线，在栅极总线805中可以蓄积大量电荷。如上所述，将栅极电极866a、866b用作掩模对半导体层863、865注入离子，但是在该离子注入时，会在与栅极电极866a、866b同一工序制作的栅极总线805上蓄积电荷。另外，采用干式蚀刻细微地进行栅极电极层的图案化，此时容易在栅极总线805上蓄积电荷。 
这样在栅极总线805上蓄积的电荷，当在层间膜876中形成接触孔时有可能会泄漏。特别是在有源矩阵基板800中，为了追求高精细化显示而将像素尺寸缩小，与此同时，栅极电极866a、866b与栅 极总线805之间的距离以及接点部868的漏极连接部868c、868d与栅极总线805之间的距离变短。在制作接点部868之前，在层间膜876中形成漏极连接部868c、868d所用的接触孔，但是当该接触孔与栅极总线805之间的距离较短时，蓄积在栅极总线805上的电荷会通过接触孔对栅极电极866a、866b放电。产生这种静电放电后，接触孔和其附近会发生龟裂，栅极绝缘膜被破坏。如上所述静电放电造成静电破坏，其结果是导致线缺陷的发生。 
已知采用几种方式可以抑制这种因静电放电造成的静电破坏。但是，将这些方式应用于在显示装置中使用的有源矩阵基板时，从以下几点看不合适。 
具体而言，已知有缩短引线长度、减少在引线上蓄积的电荷量的方式(参照日本特开平8-262486号公报)，采用这种方式，通过由其他引线层构成的引线连接部连接由分离部分离的2个引线部分来构成栅极总线，减少了有源矩阵基板制作工序中的引线部分所蓄积的电荷量，抑制了静电破坏。但是，采用这种方式，由于设置引线连接部而使像素电极的面积缩小，会导致像素的数值孔径降低，显示品质降低。 
另外，还已知通过中和栅极总线所带的静电来抑制产生静电放电的方式(例如，参照日本特开2000-147556号公报)，在这种方式中，通过设置与栅极总线电连接的天线TFT，将蓄积在栅极总线上的电荷泄漏到天线TFT，在天线TFT的杂质半导体层内被中和，由此抑制了静电放电的产生。但是，如该公报所述，制作天线TFT需要像素TFT的几十倍以上的面积，采用这种方式无法实现有源矩阵基板的窄边框化，另外，也不能配置用于高集成化的新电路，防碍显示装置的高性能化。因此，这些方式不适用于制作有源矩阵基板。 
本发明是鉴于上述问题而完成的，目的在于提供适用于制作追求高精细化显示并且能合适地抑制线缺陷发生的显示装置的有源矩阵基板。 
用于解决问题的方案
本发明的有源矩阵基板具有栅极总线、缓冲倒相器、层间膜、 接点部，所述缓冲倒相器包括第1导电型晶体管部和第2导电型晶体管部，上述第1导电型晶体管部和第2导电型晶体管部都具有构成源极区域、漏极区域和沟道区域的半导体层和栅极电极，所述层间膜覆盖上述栅极总线和上述栅极电极，所述接点部使上述第1导电型晶体管部和上述第2导电型晶体管部的漏极区域与上述栅极总线电连接，所述有源矩阵基板的特征在于：上述栅极总线和上述栅极电极沿第1方向延伸，上述第1导电型晶体管部具有在上述第1方向上排列的多个第1导电型晶体管，上述第2导电型晶体管部具有在上述第1方向上排列的多个第2导电型晶体管，上述接点部具有设置在上述层间膜上的平坦部、分别使上述平坦部与上述栅极总线电连接的多个栅极总线连接部、分别使上述平坦部与第1导电型晶体管部的上述漏极区域电连接的多个第1导电型漏极连接部、分别使上述平坦部和第2导电型晶体管部的上述漏极区域电连接的多个第2导电型漏极连接部，表示上述多个第1导电型漏极连接部中离上述栅极总线最近的第1导电型漏极连接部与上述栅极总线之间的最短距离的直线的方向相对于与上述第1方向正交的第2方向倾斜。 
在某种实施方式中，上述有源矩阵基板还具备绝缘层，所述绝缘层包括设置在上述半导体层的上述沟道区域与上述栅极电极之间的栅极绝缘膜，上述栅极总线和上述栅极电极被设置在上述绝缘层上。 
在某种实施方式中，上述多个栅极总线连接部被设置在形成于上述层间膜中的多个接触孔中，上述多个第1导电型漏极连接部被设置在形成于上述层间膜和上述绝缘层中的多个接触孔中。 
在某种实施方式中，上述多个第1导电型漏极连接部中从离上述栅极总线最近的第1导电型漏极连接部到上述栅极总线之间的最短距离是7μm。 
在某种实施方式中，表示上述多个第2导电型漏极连接部中离上述栅极总线最近的第2导电型漏极连接部与上述栅极总线之间的最短距离的直线的方向相对于上述第2方向倾斜。 
在某种实施方式中，上述有源矩阵基板还具备与上述第1导电 型晶体管部的上述源极区域接触的第1源极接点部和与上述第2导电型晶体管的上述源极区域接触的第2源极接点部。 
在某种实施方式中，上述第1源极接点部和上述第2源极接点部由与上述接点部相同的材料制作。 
在某种实施方式中，上述第1源极接点部具有：另一平坦部，其被设置在上述层间膜上；以及多个第1导电型源极连接部，所述多个第1导电型源极连接部分别将上述另一平坦部与上述第1导电型晶体管部的上述源极区域电连接。 
在某种实施方式中，上述多个第1导电型漏极连接部和上述多个第1导电型源极连接部相对于上述第1导电型晶体管的栅极电极对称设置。 
在某种实施方式中，表示上述栅极电极与上述栅极总线之间的最短距离的直线的方向为上述第2方向。 
在某种实施方式中，上述多个第1导电型漏极连接部和上述多个第1导电型源极连接部相对于上述第1导电型晶体管的栅极电极非对称设置。 
在某种实施方式中，表示上述栅极电极与上述栅极总线之间的最短距离的直线的方向相对于上述第2方向倾斜。 
本发明的显示装置，具备上面记载的有源矩阵基板和设置在上述有源矩阵基板上的显示介质层。 
本发明涉及的有源矩阵基板的制造方法，包括如下工序：形成半导体层的工序，所述半导体层用于被包含在缓冲倒相器中的、在第1方向上排列多个第1导电型晶体管的第1导电型晶体管部和在上述第1方向上排列多个第2导电型晶体管的第2导电型晶体管部，并都具有源极区域、沟道区域以及漏极区域；形成栅极总线、上述第1导电型晶体管部和上述第2导电型晶体管部的栅极电极的工序，其中，上述栅极总线和上述栅极电极分别沿上述第1方向延伸；形成覆盖上述栅极总线和上述栅极电极的层间膜的工序；以及形成接点部的工序，所述接点部使上述第1导电型晶体管部和上述第2导电型晶体管部的上述漏极区域和上述栅极总线电连接，该接点部具有：设置在上述层间膜上的平坦部、分别使上述平坦部与上述栅极总线电连接的多个栅极总线连接部、分别使上述平坦部与上述第1导电型晶体管部的上述漏极区域电连接的多个第1导电型漏极连接部、分别使上述平坦部与上述第2导电型晶体管部的上述漏极区域电连接的多个第2导电型漏极连接部，所述制造方法的特征在于：在形成上述接点部的工序中，表示上述多个第1导电型漏极连接部中离上述栅极总线最近的第1导电型漏极连接部与上述栅极总线之间的最短距离的直线的方向相对于与上述第1方向正交的第2方向倾斜。
在某种实施方式中，上述方法还包括在上述层间膜中形成用于上述多个第1导电型漏极连接部的多个接触孔的工序，在形成上述多个接触孔的工序中，表示用于上述多个第1导电型漏极连接部的多个接触孔中离上述栅极总线最近的接触孔与上述栅极总线之间的最短距离的直线的方向相对于上述第2方向倾斜。 
发明的效果
本发明的有源矩阵基板适用于制作追求显示高精细化并且适当地抑制线缺陷发生的显示装置。 
附图说明
图1是表示使用了本发明的有源矩阵基板的第1实施方式的显示装置的等效电路图 
图2是表示实施方式1的有源矩阵基板中的栅极驱动器和其附近的结构的平面图。 
图3是说明实施方式1的有源矩阵基板的结构的示意图，(a)是外围区域的平面图，(b)是显示区域的平面图，(c)是(a)的放大图。 
图4的(a)是沿图3的(a)的A-A′线的截面图，(b)是沿图3的(b)的B-B′线的截面图。 
图5是用于说明本发明的有源矩阵基板的第2实施方式的示意图，(a)是外围区域的平面图，(b)是显示区域的平面图，(c)是 (a)的放大图。 
图6是使用现有的有源矩阵基板的显示装置的等效电路图。 
图7是用于说明现有的有源矩阵基板的示意图，(a)是外围区域的平面图，(b)是显示区域的平面图。 
图8是用于说明现有的其他有源矩阵基板的结构的示意图，(a)是外围区域的平面图，(b)是显示区域的平面图。 
图9是沿图8(a)的A-A′线的截面图。 
图10是表示在图8示出的有源矩阵基板中发生静电破坏时的缓冲倒相器和其附近的平面图。 
附图标记说明
100：有源矩阵基板；105：栅极总线；110：源极总线；110a：连接部；111：连接部；115：TFT；116：半导体层；120：像素电极；120a：连接部；125：辅助电容线；150：栅极驱动器；152：移位寄存器电路；154：电平移位电路；156：缓冲电路；160：缓冲倒相器；161：绝缘基板；162：Pch晶体管部；162a、162b：PMOS晶体管；163：半导体层；163i：栅极绝缘膜；164：Nch晶体管部；164a、164b：NMOS晶体管；165：半导体层；165i：栅极绝缘膜；166：栅极电极；168：接点部；168a：平坦部；168b：栅极总线连接部；168c：Pch漏极连接部；168d：Nch漏极连接部；170：第1源极接点部；170a：平坦部；170b：Pch源极连接部；172：第2源极接点部；172a：平坦部；172b：Nch源极连接部；174：绝缘层；176：第1层间膜；178：第2层间膜；180：源极驱动器。 
具体实施方式
下面，参照附图说明本发明中的有源矩阵基板和使用了有源矩阵基板的显示装置的实施方式。此外，在以下说明中，将液晶显示装置作为显示装置的一个例子进行说明，但本发明中的显示装置不局限于液晶显示装置，可以是使用了有源矩阵基板的任意的显示装置。 
实施方式1
下面说明本发明的有源矩阵基板的第1实施方式。 
图1表示使用本实施方式的有源矩阵基板100的显示装置200的等效电路。在此，显示装置200是液晶显示装置，显示装置200具有有源矩阵基板100、设有对置电极310的对置基板(未图示)以及配置在对置基板和有源矩阵基板100之间的液晶层350。 
在有源矩阵基板100上，设有栅极总线105、源极总线110、薄膜晶体管(TFT)115、像素电极120、辅助电容线125、栅极驱动器150以及源极驱动器180。像素电极120沿多个行方向(x方向)和列方向(y方向)矩阵状设置，TFT115对应各像素电极而设置。TFT115和像素电极120被设置在显示区域，栅极驱动器150和源极驱动器180被设置在外围区域。栅极总线105和辅助电容线125沿行方向(x方向)延伸，源极总线110沿与行方向正交的列方向(y方向)延伸。 
图2表示栅极驱动器150和其附近的结构。栅极驱动器150设有移位寄存器电路152、电平移位电路154以及缓冲电路156，在缓冲电路156中对应于像素的各行设有缓冲倒相器160。缓冲倒相器160被设置在栅极总线105的一方端部附近。 
下面，参照图3和图4说明本实施方式的有源矩阵基板100的结构。图3的(a)示意性地表示外围区域中的栅极总线105和其附近的平面，图3的(b)示意性地表示显示区域中的1个像素电极120和其附近的平面，图3的(c)表示将图3的(a)的接点部168和其附近放大后的结构。另外，图4的(a)表示沿图3的(a)的A-A′线的截面，图4的(b)表示沿图3的(b)的B-B′线的截面。 
如图3的(a)所示，在此，Pch晶体管部162由沿行方向(x方向)排列的2个PMOS晶体管162a、162b构成，Nch晶体管部164由沿行方向排列的2个NMOS晶体管164a、164b构成。栅极电极166a由PMOS晶体管162a、162b共用，栅极电极166b由NMOS晶体管164a、164b共用。栅极电极166a和166b相互电连接。在本说明书的以下说明中，将栅极电极166a和166b总称并表示为栅极电极166。栅极电极166和栅极总线105一起沿x方向延伸。 
晶体管162a、162b分别具有半导体层163a、163b，晶体管164a、164b分别具有半导体层165a、165b。相互分离设置的半导体层163a、163b、165a、165b分别具有源极区域、漏极区域以及设置在源极区域和漏极区域之间的沟道区域。在本说明书的以下说明中，将Pch晶体管部162的半导体层163a、163b总称并表示为半导体层163，将Nch晶体管部164的半导体层165a、165b总称并表示为半导体层165。 
接点部168将栅极总线105与PMOS晶体管162a、162b的漏极区域和NMOS晶体管164a、164b的漏极区域电连接。接点部168具有设置在层间膜176上的平坦部168a、栅极总线连接部168b、Pch漏极连接部168c以及Nch漏极连接部168d。连接部168b、168c、168d分别将栅极总线105、半导体层163的漏极区域、半导体层165的漏极区域与平坦部168a电连接。 
另外，源极接点部170将PMOS晶体管162a、162b的源极区域与高压电源电连接，源极接点部172将NMOS晶体管164a、164b的源极区域与低压电源电连接。在本说明书的以下说明中，将源极接点部170还称为第1源极接点部，将源极接点部172还称为第2源极接点部。另外，如图4的(a)所示，第1源极接点部170与接点部168同样具有设置在层间膜176上的平坦部170a和Pch源极连接部170b，第2源极连接部172具有设置在层间膜176上的平坦部172a和Nch源极连接部172b。连接部170b、172b分别将半导体层163的源极区域、半导体层165的源极区域与平坦部170a、172a电连接。此外，连接部168b被设置在形成在层间膜176中的接触孔中，另外，连接部168b、168c、168d、170b、172b被设置在形成在绝缘层174和层间膜176中的接触孔中。 
在本实施方式的有源矩阵基板100中，如图3的(c)所示，栅极总线105在x方向上与栅极电极166重叠，即，表示栅极电极166与栅极总线105之间的最短距离d3、d4的直线L3、L4的方向是y方向。此外，栅极电极166与栅极总线105之间的最短距离d3、d4例如为8μm。 
从图3的(a)和图4的(a)可知，在本实施方式的有源矩阵基 板100中，在半导体层163a的漏极区域中的显示区域侧的区域中不设置Pch漏极连接部168c，表示多个Pch漏极连接部168c中离栅极总线105最近的Pch漏极连接部168c与栅极总线105的最短距离d1的直线L1的方向相对于y方向倾斜。此外，这里所说的Pch漏极连接部168c与栅极总线105之间的最短距离，不是指将在x方向上延伸的栅极总线105虚拟延长后的直线与Pch漏极连接部168c之间沿着y方向的垂线，而是指实际配置的栅极总线105自身与Pch漏极连接部168c之间的最短距离。由此，离栅极总线105最近的Pch漏极连接部168c与栅极总线105之间的最短距离d1与图8示出的以往的有源矩阵基板800相比更长，例如为7μm。这样，用于Pch漏极连接部168c的接触孔与栅极总线105之间的最短距离d1比较长，因此即使用于Pch漏极连接部168c的接触孔形成在层间膜176中，也不会发生静电放电，可抑制栅极绝缘膜163i的破坏。另外，同样地，表示多个Nch漏极连接部168d中离栅极总线105最近的Nch漏极连接部168d与栅极总线105之间的最短距离d2的直线L2的方向也相对于y方向倾斜，由此可抑制栅极绝缘膜165i的破坏。 
另外，在本实施方式的有源矩阵基板100中，如图3的(c)所示，在表示栅极电极166a、166b与栅极电极105之间的最短距离d3、d4的直线L3、L4上不设置漏极连接部168c、168d，漏极连接部168c、168d与源极连接部170b、172b相对于栅极电极166a、166b是非对称的。此外，比较图3的(a)和图8的(a)可知，在本实施方式的有源矩阵基板100中，漏极连接部168c、168d的数量比有源矩阵基板800上的数量少，因此半导体层163、165的漏极区域和漏极连接部168c、168d之间的接触电阻上升，但是两者通过多个漏极连接部168c、168d接触，因此接触电阻上升也不会对信号传递产生很大的影响。 
另外，如图3的(a)所示，通过1个接点部168将PMOS晶体管162a、162b的漏极区域和NMOS晶体管164a、164b的漏极区域与栅极总线105电连接，由此，能够缩小缓冲倒相器160在y方向上的宽度。另外，接点部168、170、172分别通过相互分离的多个连接部 168b、168c、168d、170b以及172b与半导体层163、165、栅极总线105接触。2个部件这样通过多个连接部进行连接，由此在1个连接部的接触不充分的情况下也能够抑制接触不良。此外，在本实施方式的有源矩阵基板100中，将栅极电极166配置在半导体层163、165的上方，有源矩阵基板100具有顶栅(top gate)结构。 
另外，如图3的(b)所示，半导体层116的一部分用于TFT 115。半导体层116的源极区域通过连接部110a与源极总线110电连接，半导体层116的漏极区域通过连接部111(参照图4的(b))、连接部120a与像素电极120电连接。栅极总线105的一部分沿y方向延伸，与半导体层116中位于源极区域和漏极区域之间的沟道区域重叠，成为TFT 115的栅极电极。另外，辅助电容线125被设置为与半导体层116的其他部分重叠。 
另外，如图4的(a)所示，在PMOS晶体管162a中，在半导体层163a的沟道区域和栅极电极166a之间设有栅极绝缘膜163i，同样地，在NMOS晶体管164a中，在半导体层165a的沟道区域和栅极电极166b之间设有栅极绝缘膜165i。此外，这些栅极绝缘膜163i、165i成为层间膜174的一部分。 
另外，如图4的(b)所示，在显示区域中，源极总线110通过连接部110a与半导体层116电连接，像素电极120通过设置在层间膜178的接触孔中的连接部120a和设置在层间膜176的接触孔中的连接部111与半导体层116电连接。此外，在本说明书的以下说明中，有时将层间膜176称为第1层间膜，将层间膜178称为第2层间膜。 
如下所述制造本实施方式的有源矩阵基板100。 
首先，在绝缘基板161的主面上形成底涂层膜(未图示)。绝缘基板161例如是玻璃基板。另外，作为底涂层膜，可用SiO2膜、SiNx膜，也可用这些膜的层叠物。 
接着，在底涂层膜上形成厚度为50mm的非晶硅(a-Si)膜。a-Si膜例如可用等离子化学气相成长(Plasma Chemical VaporDeposition：PCVD)法等形成。或者，也可用其他方法形成a-Si膜。然后，通过使a-Si膜结晶化来形成多晶硅(poly-Si)膜。可以通过 使用准分子激光的光照射来实现a-Si膜结晶化(准分子激光退火法)，另外，还可以通过对a-Si膜进行600℃的热处理来实现a-Si膜结晶化(固相结晶法：Solid-phase crystallization)。然后，在多晶硅膜上形成抗蚀剂层，将抗蚀剂层作为图案化掩模进行干式蚀刻，由此进行多晶硅膜的图案化。由此，形成岛状的半导体层163、165。 
接着，形成覆盖半导体层163、165的绝缘层174。通过用CVD法等堆积例如厚度为80nm的SiO2来形成绝缘层174。绝缘层174的一部分成为晶体管115、162a、162b、164a、164b的栅极绝缘膜。 
接着，使用溅射法或者CVD法等在绝缘层174上堆积导电材料，并将其图案化为规定的形状，由此形成栅极总线105、辅助电容线125、栅极电极166。这样，在同一工序中制作栅极总线105、辅助电容线125以及栅极电极166。将这样构成栅极总线105、辅助电容线125以及栅极电极166的层称为栅极电极层。优选使用例如钽、钨等金属作为栅极电极层的导电材料。 
接着，将栅极电极166a、166b作为掩模对半导体层163、165注入杂质离子并且进行活性化退火等，由此分别在半导体层163、165上形成源极区域和漏极区域。另外，与此同时，半导体层163、165中源极区域和漏极区域之间的区域成为沟道区域。 
接着，在形成第1层间膜176使其覆盖基板表面后，形成贯通第1层间膜176和绝缘层174并到达半导体层163、165的源极区域和漏极区域的接触孔，并且，形成贯通第1层间膜176并到达栅极总线105的接触孔。此外，在上述以往的有源矩阵基板800中，用于漏极连接部868c、868d的接触孔与栅极总线805之间的距离较短，当在层间膜876中形成接触孔时，有可能发生静电放电并破坏栅极绝缘膜，而在本实施方式的有源矩阵基板100中，用于漏极连接部168c、168d的接触孔与栅极总线105之间的距离比较长，因此当在层间膜176中形成接触孔时也可抑制静电放电的发生。 
然后，在第1层间膜176的接触孔内和第1层间膜176上堆积导电材料并将其图案化为规定的形状，由此形成接点部168、170、172以及源极总线110。此外，接点部168的一部分成为Pch晶体管部162 和Nch晶体管部164的漏极电极，接点部170、172的一部分分别成为Pch晶体管部162和Nch晶体管部164的源极电极。这样，在同一工序中制作接点部168、170、172和源极总线110。将这样构成接点部168、170、172和源极总线110的层称为源极电极层。优选使用例如包含铝等的金属化合物作为源极电极层的导电材料。如上所述，在外围区域中制作晶体管162a、162b、164a、164b。另外，与这些晶体管同样地在显示区域中制作TFT 115。 
然后，在显示区域中形成覆盖TFT 115的钝化(passivation)膜，并在该钝化膜中形成接触孔。这样，形成第2层间膜178。然后，在第2层间膜178的接触孔内和第2层间膜178上堆积ITO并将其图案化为规定的形状，由此形成连接到半导体层116的漏极区域的像素电极。如上所述，能够制作有源矩阵基板100。 
此外，通过对图8示出的以往的有源矩阵基板800的制作工序只改变接触孔的制作位置，可以制作本实施方式的有源矩阵基板100，由此，不用对已有装置进行大幅度的变更就能抑制线缺陷的产生。 
此外，在图3的(a)示出的缓冲倒相器160中，Pch晶体管部162和Nch晶体管部164分别由2个晶体管构成，但本发明不限于此。Pch晶体管部162和Nch晶体管部164也可以由3个以上的晶体管构成。 
另外，在上述说明中，直线L1、L2的方向相对于y方向倾斜，其中，该直线L1、L2表示分别在Pch晶体管部162和Nch晶体管部164中、多个漏极连接部168c和168d中离栅极总线105最近的漏极连接部168c、168d与栅极总线105之间的最短距离d1、d2，但本发明不限于此。也可以是表示Pch晶体管部162和Nch晶体管部164的仅一方中的漏极连接部到栅极总线105的最短距离的直线的方向相对于y方向倾斜。 
另外，在上述说明中，漏极连接部168c、168d和源极连接部170b、172b相对于栅极电极166a、166b是非对称的，但本发明不限于此。也可以在半导体层163a、165b的源极区域内的显示区域侧的区域中不设置源极连接部170b、172b，使漏极连接部168c、168d和源极连接部170b、172b相对于栅极电极166a、166b对称设置。 
实施方式2
在实施方式1的有源矩阵基板中，栅极总线105在x方向上与栅极电极166重叠，表示从栅极电极166到栅极总线105的最短距离d3、d4的直线L3、L4的方向为y方向，但本发明不限于此。 
下面，参照图5说明本发明的有源矩阵基板的第2实施方式。图5的(a)示意性地表示本实施方式的有源矩阵基板100的外围区域中的栅极总线105和其附近的平面，图5的(b)示意性地表示显示区域中的1个像素电极120和其附近的平面，图5的(c)是图5的(a)的接点部168和其附近的放大图。在本实施方式的有源矩阵基板100中，除了栅极总线105在x方向上与栅极电极166不重叠这一点以外，具有与参照图1、图2和图4说明的实施方式1的有源矩阵基板相同的结构，为了避免冗长而省略重复的说明。 
如图3的(c)所示，在实施方式1的有源矩阵基板中，表示栅极电极166与栅极总线105之间的最短距离d3、d4的直线L3、L4的方向为y方向，但是如图5的(c)所示，在本实施方式的有源矩阵基板100中，表示栅极电极166与栅极总线105之间的最短距离d3、d4的直线L3、L4的方向相对于y方向倾斜。 
另外，如图5的(a)和图5的(c)所示，在有源矩阵基板100中，与图3的(a)示出的实施方式1的有源矩阵基板不同，漏极连接部168c、168d也设置在半导体层163a、165a的漏极区域中的显示区域侧的区域中，漏极连接部168c、168d和源极连接部170b、172b相对于栅极电极166a、166b对称。但是，如图5的(c)所示，栅极总线105在x方向上与栅极电极166不重叠，因此表示多个漏极连接部168c中离栅极总线105最近的漏极连接部168c与栅极总线105之间的最短距离d1的直线L1的方向相对于y方向倾斜，另外同样地，表示多个漏极连接部168d中离栅极总线105最近的漏极连接部168d与栅极总线105之间的最短距离d2的直线L2的方向相对于y方向倾斜。 
因此，如上所述，即使栅极电极166与栅极总线105之间的距离较短，用于漏极连接部168c、168d的接触孔与栅极总线105之间的 距离也比较长，因此能够抑制在栅极总线105上蓄积的电荷引起的栅极绝缘膜破坏。 
此外，在上述说明中，TFT 115和PMOS晶体管162a、162b以及NMOS晶体管164a、164b具有顶栅结构，但本发明不限于此。也可以具有底栅结构。 
另外，在上述说明中，显示装置是液晶显示装置，液晶层是显示介质层，但本发明不限于此。显示装置也可以是有机EL显示装置、等离子显示装置、SED显示装置等任意的显示装置。此外，当显示装置是有机EL显示装置时，显示装置不需要具备对置基板，也可以将显示介质层、即有机EL层配置在有源矩阵基板上。 
工业上的可利用性
根据本发明，能够提供适用于显示装置、特别是液晶显示装置的有源矩阵基板。该有源矩阵基板适用于便携电话的显示部等小型显示装置中，能够抑制线缺陷的产生。 

Claims (15)

1.一种有源矩阵基板，具备栅极总线、缓冲倒相器、层间膜以及接点部，其中
所述缓冲倒相器包括第1导电型晶体管部和第2导电型晶体管部，上述第1导电型晶体管部和上述第2导电型晶体管部都具有构成源极区域、漏极区域以及沟道区域的半导体层和栅极电极，
所述层间膜覆盖上述栅极总线和上述栅极电极，
所述接点部使上述第1导电型晶体管部和上述第2导电型晶体管部的漏极区域与上述栅极总线电连接，
所述有源矩阵基板的特征在于：
上述栅极总线和上述栅极电极沿第1方向延伸，
上述第1导电型晶体管部具有在上述第1方向上排列的多个第1导电型晶体管，
上述第2导电型晶体管部具有在上述第1方向上排列的多个第2导电型晶体管，
上述接点部具有设置在上述层间膜上的平坦部、分别使上述平坦部与上述栅极总线电连接的多个栅极总线连接部、分别使上述平坦部与第1导电型晶体管部的上述漏极区域电连接的多个第1导电型漏极连接部、分别使上述平坦部与第2导电型晶体管部的上述漏极区域电连接的多个第2导电型漏极连接部，
表示上述多个第1导电型漏极连接部中离上述栅极总线最近的第1导电型漏极连接部与上述栅极总线之间的最短距离的直线的方向相对于与上述第1方向正交的第2方向倾斜。
2.根据权利要求1所述的有源矩阵基板，其特征在于：
还具备绝缘层，所述绝缘层包括设置在上述半导体层的上述沟道区域与上述栅极电极之间的栅极绝缘膜，
上述栅极总线和上述栅极电极被设置在上述绝缘层上。
3.根据权利要求2所述的有源矩阵基板，其特征在于：
上述多个栅极总线连接部被设置在形成于上述层间膜中的多个接触孔中，
上述多个第1导电型漏极连接部被设置在形成于上述层间膜和上述绝缘层中的多个接触孔中。
4.根据权利要求1～3中的任一项所述的有源矩阵基板，其特征在于：
上述多个第1导电型漏极连接部中离上述栅极总线最近的第1导电型漏极连接部与上述栅极总线之间的最短距离为7μm。
5.根据权利要求1～3中的任一项所述的有源矩阵基板，其特征在于：
表示上述多个第2导电型漏极连接部中离上述栅极总线最近的第2导电型漏极连接部与上述栅极总线之间的最短距离的直线的方向相对于上述第2方向倾斜。
6.根据权利要求1～3中的任一项所述的有源矩阵基板，其特征在于：
还具备与上述第1导电型晶体管部的上述源极区域接触的第1源极接点部和与上述第2导电型晶体管部的上述源极区域接触的第2源极接点部。
7.根据权利要求6所述的有源矩阵基板，其特征在于：
上述第1源极接点部和上述第2源极接点部由与上述接点部相同的材料制作。
8.根据权利要求6所述的有源矩阵基板，其特征在于：
上述第1源极接点部具有：
另一平坦部，其被设置在上述层间膜上；以及
多个第1导电型源极连接部，所述多个第1导电型源极连接部分别使上述另一平坦部与上述第1导电型晶体管部的上述源极区域电连接。
9.根据权利要求8所述的有源矩阵基板，其特征在于：
上述多个第1导电型漏极连接部和上述多个第1导电型源极连接部相对于上述第1导电型晶体管的栅极电极对称设置。
10.根据权利要求1～3中的任一项所述的有源矩阵基板，其特征在于：
表示上述栅极电极与上述栅极总线之间的最短距离的直线的方向为上述第2方向。
11.根据权利要求8所述的有源矩阵基板，其特征在于：
上述多个第1导电型漏极连接部和上述多个第1导电型源极连接部相对于上述第1导电型晶体管的栅极电极非对称设置。
12.根据权利要求1～3和11中的任一项所述的有源矩阵基板，其特征在于：
表示上述栅极电极与上述栅极总线之间的最短距离的直线的方向相对于上述第2方向倾斜。
13.一种显示装置，其特征在于，具备：
权利要求1～3中的任一项所述的有源矩阵基板；以及
设置在上述有源矩阵基板上的显示介质层。
14.一种有源矩阵基板的制造方法，包括以下工序：
形成半导体层的工序，所述半导体层是用于被包含在缓冲倒相器中的、在第1方向上排列有多个第1导电型晶体管的第1导电型晶体管部和在上述第1方向上排列有多个第2导电型晶体管的第2导电型晶体管部的半导体层，都具有源极区域、沟道区域以及漏极区域；
形成栅极总线、上述第1导电型晶体管部和上述第2导电型晶体管部的栅极电极的工序，在该工序中将上述栅极总线和上述栅极电极分别沿上述第1方向延伸；
形成覆盖上述栅极总线和上述栅极电极的层间膜的工序；以及
形成接点部的工序，所述接点部使上述第1导电型晶体管部和上述第2导电型晶体管部的上述漏极区域与上述栅极总线电连接，该接点部具有：设置在上述层间膜上的平坦部、分别使上述平坦部与上述栅极总线电连接的多个栅极总线连接部、分别使上述平坦部与上述第1导电型晶体管部的上述漏极区域电连接的多个第1导电型漏极连接部、分别使上述平坦部与上述第2导电型晶体管部的上述漏极区域电连接的多个第2导电型漏极连接部，
所述制造方法的特征在于：
在形成上述接点部的工序中，表示上述多个第1导电型漏极连接部中离上述栅极总线最近的第1导电型漏极连接部与上述栅极总线之间的最短距离的直线的方向相对于与上述第1方向正交的第2方向倾斜。
15.根据权利要求14所述的有源矩阵基板的制造方法，其特征在于：
还包括在上述层间膜中形成用于上述多个第1导电型漏极连接部的多个接触孔的工序，
在形成上述多个接触孔的工序中，表示用于上述多个第1导电型漏极连接部的多个接触孔中离上述栅极总线最近的接触孔与上述栅极总线之间的最短距离的直线的方向相对于上述第2方向倾斜。
CN2007800349684A 2006-09-26 2007-09-25 有源矩阵基板 Active CN101517629B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP261409/2006 2006-09-26
JP2006261409 2006-09-26
PCT/JP2007/068580 WO2008038635A1 (en) 2006-09-26 2007-09-25 Active matrix substrate

Publications (2)

Publication Number Publication Date
CN101517629A CN101517629A (zh) 2009-08-26
CN101517629B true CN101517629B (zh) 2012-02-08

Family

ID=39230071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800349684A Active CN101517629B (zh) 2006-09-26 2007-09-25 有源矩阵基板

Country Status (5)

Country Link
US (1) US8093601B2 (zh)
EP (1) EP2071555A4 (zh)
JP (1) JP4976405B2 (zh)
CN (1) CN101517629B (zh)
WO (1) WO2008038635A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009014796A (ja) 2007-06-30 2009-01-22 Sony Corp Ｅｌ表示パネル、電源線駆動装置及び電子機器
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
CN205621414U (zh) 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
WO2019138495A1 (ja) * 2018-01-11 2019-07-18 シャープ株式会社 表示デバイス
JP7467976B2 (ja) 2019-03-04 2024-04-16 東レ株式会社 薄膜トランジスタ、その製造方法、ならびにそれを備えた半導体装置
CN110010078B (zh) * 2019-03-14 2022-02-08 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN114333562B (zh) * 2020-09-28 2023-11-10 京东方科技集团股份有限公司 显示装置和无线信号接收终端

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122003B2 (ja) 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
JPH08213628A (ja) 1995-02-07 1996-08-20 Semiconductor Energy Lab Co Ltd 半導体集積回路とその作製方法
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JPH11338439A (ja) 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP4094179B2 (ja) * 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP3631384B2 (ja) * 1998-11-17 2005-03-23 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及び液晶表示装置の基板製造方法
JP4058847B2 (ja) 1999-03-25 2008-03-12 セイコーエプソン株式会社 電気光学装置の駆動回路および電気光学装置および投射型表示装置
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3965946B2 (ja) 2001-07-19 2007-08-29 セイコーエプソン株式会社 基板装置及びその製造方法、電気光学装置並びに電子機器

Also Published As

Publication number Publication date
JP4976405B2 (ja) 2012-07-18
JPWO2008038635A1 (ja) 2010-01-28
EP2071555A1 (en) 2009-06-17
EP2071555A4 (en) 2011-10-05
CN101517629A (zh) 2009-08-26
US20100072493A1 (en) 2010-03-25
US8093601B2 (en) 2012-01-10
WO2008038635A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101517629B (zh) 有源矩阵基板
US10903367B2 (en) Semiconductor device
CN100495730C (zh) 半导体器件以及图像显示装置
US8184219B2 (en) Stacked storage capacitor-on-gate structure for a thin film transistor liquid crystal display
CN101800229B (zh) 显示装置
CN1841780B (zh) 薄膜晶体管、薄膜晶体管显示板及其制造方法
KR100289980B1 (ko) 액티브 매트릭스 액정 패널
US7817216B2 (en) Flat panel display and method for fabricating the same
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
CN101414638B (zh) 显示装置和显示装置的制造方法
CN101196668B (zh) 显示装置及其制造方法
CN101241937A (zh) 薄膜晶体管装置、其制造方法以及显示装置
CN102822734B (zh) 电子基板的制造方法、液晶显示装置的制造方法、电子基板以及液晶显示装置
TWI392096B (zh) 薄膜電晶體陣列面板
CN101681882B (zh) 薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
JP4381063B2 (ja) アレイ基板および平面表示装置
JP4661076B2 (ja) Ｔｆｔアレイ基板、液晶表示パネル及び液晶表示装置
CN1928683A (zh) 薄膜晶体管阵列基板及其制造方法
CN111613627B (zh) 像素结构及其制造方法
KR100391156B1 (ko) 액정표시장치용 어레이 패널 및 그 제조방법
KR20200121478A (ko) 이중 소스층을 가지는 박막 트랜지스터 및 그 제조 방법
JP2010224162A (ja) アクティブマトリクス基板及びその検査方法
JP2001135823A (ja) 電極基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: UNITED INNOVATION TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20140612

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140612

Address after: Delaware

Patentee after: United Innovation Technology Co., Ltd.

Address before: Osaka Japan

Patentee before: Sharp Corporation