CN101241937A

CN101241937A - 薄膜晶体管装置、其制造方法以及显示装置

Info

Publication number: CN101241937A
Application number: CNA2008100058030A
Authority: CN
Inventors: 西浦笃德
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-02-08
Filing date: 2008-02-05
Publication date: 2008-08-13
Also published as: JP2008218960A; KR20080074729A; TW200837961A

Abstract

提供一种用于良好的源极漏极接触以及保持电容部的电容稳定化、减小源极漏极间的泄漏、栅极绝缘膜的耐压提高、接触电阻的低电阻化的薄膜晶体管装置及其制造方法、以及具有薄膜晶体管装置的显示装置。本发明的薄膜晶体管装置的特征在于，具有：在衬底上的预定区域形成的具有源极区域、漏极区域和沟道区域的半导体层；形成在半导体层上的金属膜；形成在金属膜上和半导体层上的栅极绝缘膜；栅电极；层间绝缘膜；以及布线电极，其中，在半导体层的源极区域以及漏极区域上，至少在成为接触孔底部的区域形成金属膜，没有形成金属膜的区域的半导体层的膜厚比形成有金属膜的半导体层的膜厚薄。

Description

薄膜晶体管装置、其制造方法以及显示装置

技术领域

本发明涉及一种有源矩阵(active matrix)方式的光电显示装置，特别涉及在液晶显示装置和有机电致发光(EL：Electroluminescence)显示装置中所使用的薄膜晶体管(TFT：Thin Film Transistor)装置、其制造方法以及显示装置。

背景技术

近年来，一直在进行采用TFT的液晶显示装置和EL显示装置等薄型显示装置的研发。采用多晶硅作为活性区域的材料的TFT与现有的非晶硅(amorphous silicon)TFT相比较，因为具有可以形成高精度的面板(panel)、可以一体形成驱动电路区域和像素区域、以及由于不需要驱动电路芯片(chip)以及安装的成本(cost)而可以降低成本等的优点而被关注。

TFT结构具有交错(Staggered)型和共面(coplanar)型。在多晶硅(poly silicon)TFT中，从在工艺(process)的起始进行高温的硅结晶化步骤来看，共面型是主流。采用图11说明共面型多晶硅TFT的一般结构和制造步骤。

如图11所示，在玻璃(glass)衬底91上形成作为基底膜的绝缘膜92，在该绝缘膜92上形成膜厚例如是50～100nm的多晶硅膜93，并且进行构图。由此，形成TFT。此时，在多晶硅膜93位于栅电极的下层的情况下，具有在除沟道区域以外的导电膜中也采用多晶硅膜93的情况。例如，存在如下的情况：在与活性区域不同地在活性区域的延伸上对多晶硅膜93进行构图(patterning)，用作保持电容部的下部电极。在对多晶硅膜93进行构图之后，在多晶硅膜93上形成由氧化硅膜等构成的栅极绝缘膜95。在其上形成栅电极96和保持电容部的上部电极100，形成层间绝缘膜97。接下来，以到达多晶硅膜93的方式，在栅极绝缘膜95和层间绝缘膜97中形成深度例如是500～600nm的接触孔98。在层间绝缘膜97上形成布线电极99。该布线电极99通过接触孔98与多晶硅膜93连接。并且，在布线电极99上形成上部绝缘膜101，以到达布线电极99的方式形成上部接触孔102。在此，为了防止上部接触孔102的开口不良，上部接触孔102以不与接触孔98重叠的方式形成。在上部绝缘膜101上形成像素电极103。像素电极103通过上部接触孔102连接到布线电极99。即，像素电极103通过布线电极99连接到多晶硅膜93。由此，形成有源矩阵型TFT装置。

如上所述，制造在栅电极的下层形成多晶硅膜的TFT装置时有几点要注意。对于第一个注意点来说，在采用多晶硅膜作为保持电容部的下部电极的情况下，为了起到下部电极的作用，要求多晶硅膜的电阻率非常小。因此，考虑增加针对多晶硅膜的杂质的掺杂(doping)量的方法。此时，由于增加掺杂量时也增大了对栅极绝缘膜的损伤(damage)，所以，需要抑制损伤并且增加针对多晶硅膜的掺杂量。例如，在专利文献1中记载了如下的方法：在成为保持电容部的下部电极的多晶硅膜中掺杂杂质时，对保持电容部以外进行掩膜(mask)，使成为下部电极的区域的电阻率降低。

对于第二个注意点来说，在由层间绝缘膜和栅极绝缘膜构成的绝缘膜中对到达下层的多晶硅膜的接触孔进行开口时，要求不穿透成为接触孔的底部的多晶硅膜的蚀刻处理(etching process)。若产生穿透，则接触孔的底部和多晶硅膜不连接。因此，可通过接触孔电连接像素电极和多晶硅膜的地方仅为与接触孔的侧面连接的多晶硅膜，连接电阻增大。

此外，在绝缘膜的膜厚为层间绝缘膜以及栅极绝缘膜合计为约600nm，另一方面，由于下层的多晶硅膜的膜厚是约50nm，所以，仅在提高工艺的均一性和控制性上，在所有的接触孔中，不穿透多晶硅膜地完全蚀刻绝缘膜是非常困难的。由此，在这样的蚀刻工艺中，需要绝缘膜与多晶硅绝缘膜的蚀刻速度比高。在进行仅重视蚀刻速度比的蚀刻时，可以不穿透多晶硅膜地很好地对接触孔进行开口。但是，在仅重视蚀刻速度比的情况下，由于与蚀刻速度降低相关，所以，为了对非常厚的绝缘膜进行开口需要较长时间，存在TFT装置的生产率降低的问题。这样，在重视蚀刻速度比的情况下，为了解决生产率降低这样的折衷(trade-off)，例如，在专利文献2中记载了通过以二至三阶段进行蚀刻来同时满足选择性和批量生产性的技术。

并且，在专利文献3中记载了如下的方法：在多晶硅膜的下层形成硅膜、硅化物(silicide)膜或金属膜等，由此，扩大蚀刻的工艺余量(process margin)而消除多晶硅膜的穿透和蚀刻不足。

专利文献1特开2001-296550号公报

专利文献2特开2001-264813号公报

专利文献3特开平10-170952号公报

但是，如专利文献1中所述，在采用多晶硅膜作为保持电容部的下部电极的情况下，需要以较高的浓度对多晶硅膜进行掺杂。这种情况下，由于需要较长的处理时间，所以，在具有该掺杂步骤的情况下，TFT装置的批量生产性降低。此外，不可避免由掺杂导致的成为保持电容部的电容的绝缘膜的破坏，会引起保持电容部的恶化。并且，在由多晶硅膜形成下部电极的情况下，在仅改变掺杂浓度上，在低电阻化上存在限度。因此，下部电极自身具有电容成分，存在不能得到期望的保持电容特性的问题。此外，除了保持电容特性以外，由多晶硅膜形成保持电容的下部电极，由此，也存在与保持电容串联地形成的电阻成分增大的问题。

并且，在专利文献2记载的技术中，由二至三阶段的蚀刻进行接触孔的开口，由此，存在半导体装置的批量生产性降低的情况。并且，如专利文献3中所述的那样，对于在多晶硅膜下另外形成硅膜等的方法来说，从选择性的观点来看效果低，存在层间绝缘膜的蚀刻速度和膜厚的面内分布的不规则不能够完全对应的情况。此外，例如，在良好地进行接触孔的开口的情况下，信号布线和多晶硅膜的掺杂区域不能充分导通。并且，存在多晶硅膜的掺杂区域和像素电极的信号传送也不可良好地进行的情况，所以存在显示时引起缺陷的情况。

为了解决所述问题，考虑例如至少在形成沟道部的多晶硅膜的掺杂区域上、并且在成为接触孔的底部的区域上形成金属膜的结构。此外，考虑通过该接触孔将上层的像素电极等直接连接到金属膜的结构、以及延伸形成多晶硅膜和金属膜从而形成保持电容部的下部电极的结构。

即，在所述结构中，能够减小与通过接触孔连接的上层的像素电极等的连接电阻，可得到良好的显示特性。此外，由于在保持电容部的下部电极上形成低电阻的金属膜，所以，可以抑制掺杂时绝缘膜的恶化，并且能够确保批量生产性。因此，可以形成稳定的电容，并且可以提高显示特性。

但是，在所述结构中，在金属膜与多晶硅膜进行硅化物反应等情况下，在栅电极正下方和周边的金属膜的除去步骤之后，还存在没有完全去除硅化物膜的情况。该硅化物膜残留在沟道层上时，硅化物膜成为源极漏极间的泄漏路径(leak pass)。由此，存在截止电流增大、不能得到良好的晶体管特性的问题。

发明内容

本发明是为了解决所述问题而进行的，其目的在于提供用于半导体层的源极区域以及漏极区域与布线间的良好接触、以及保持电容部的电容的稳定化、同时可以减小源极漏极间的泄漏、提高栅极绝缘膜的耐压、减小接触电阻的薄膜晶体管装置及其制造方法、以及具有薄膜晶体管装置的显示装置。

为了解决所述技术问题，本发明的薄膜晶体管装置的特征在于，具有：半导体层，形成在衬底上的预定区域并具有源极区域、漏极区域以及沟道区域；形成在所述半导体层上的金属膜；形成在所述金属膜上和所述半导体层上的栅极绝缘膜；形成在所述栅极绝缘膜上的栅电极；形成在所述栅电极上以及所述栅极绝缘膜上的层间绝缘膜；形成在所述层间绝缘膜上并通过接触孔连接到所述金属膜的布线电极，其中，在所述半导体层的源极区域和漏极区域上，至少在成为所述接触孔底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄。

此外，为了解决所述技术问题，本发明的薄膜晶体管装置的制造方法的特征在于，具有如下步骤：在衬底上的预定区域形成具有源极区域、漏极区域和沟道区域的半导体层；在所述半导体层上形成金属膜；在所述金属膜上和所述半导体层上形成栅极绝缘膜；在所述栅极绝缘膜上形成栅电极；在所述栅电极上和所述栅极绝缘膜上形成层间绝缘膜；形成在所述层间绝缘膜上形成、且通过接触孔连接到所述金属膜的布线电极，其中，在所述半导体层的源极区域和漏极区域上，至少在成为所述接触孔底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄。

根据本发明的薄膜晶体管装置，实现半导体层的源极区域以及漏极区域与布线间的良好接触、以及保持电容部的电容的稳定化，同时可以减小源极漏极间的泄露，提高栅极绝缘膜的耐压，减小接触(contact)电阻。

附图说明

图1是实施方式1的TFT阵列衬底的平面模式图。

图2是实施方式1的TFT装置的制造步骤截面图。

图3是实施方式1的TFT装置的制造步骤截面图。

图4是示出在图3中示出的TFT装置的一部分的截面图。

图5是在多晶硅膜上形成金属膜的制造步骤截面图。

图6是示出栅极绝缘膜的栅极耐压的图。

图7是实施方式2的TFT装置的截面图。

图8是实施方式3的TFT装置的截面图。

图9是与实施方式3相比较的现有的TFT装置的截面图。

图10是实施方式4的TFT装置的截面图。

图11是现有的TFT装置的截面图。

具体实施方式

实施方式1

下面参考附图详细说明采用本发明的具体实施方式。本发明实施方式的薄膜晶体管装置构成TFT阵列(TFT array)衬底1。图1是示出本实施方式的TFT阵列衬底1的结构的平面模式图。TFT阵列衬底1具有显示区域2和包围显示区域2设置的框架区域3。在该显示区域2中，形成多个栅极信号线4和多个源极信号线5。多个栅极信号线4分别平行地设置。同样地，多个源极信号线5分别平行地设置。此外，栅极信号线4和源极信号线5正交。栅极信号线4和源极信号线5所包围的区域成为像素6。即，在TFT阵列衬底1上，像素6矩阵状地排列。

并且，在TFT阵列衬底1的框架区域3中，设置栅极信号驱动电路7和源极信号驱动电路8。栅极信号线4和源极信号线5分别从显示区域2延伸设置到框架区域3。栅极信号线4在TFT阵列衬底1的端部与栅极信号驱动电路7连接。在栅极信号驱动电路7的附近形成未图示的外部布线，并且与栅极信号驱动电路7连接。源极信号线5在TFT阵列衬底1的端部与源极信号驱动电路8连接。此外，在源极信号驱动电路8的附近形成未图示的外部布线，并且与源极信号驱动电路8连接。

在像素6内，形成至少一个TFT9和保持电容部10。TFT9在栅极信号线4和源极信号线5交叉的附近形成。此外，在TFT9上串联连接保护电容部10。

接下来，更详细地说明这样构成的TFT阵列衬底1。本实施方式可将本发明应用于例如构成液晶显示装置的薄膜晶体管装置的液晶面板用衬底。在图3(b)中示出本实施方式的构成TFT阵列衬底1的薄膜晶体管装置(下面称为TFT装置)的截面图。如图3(b)所示，在玻璃衬底11上形成保护绝缘膜12。在保护绝缘膜12上形成成为半导体层的多晶硅膜13，夹持沟道区域13c形成源极区域13a和漏极区域13b。在多晶硅膜13上形成金属膜14。在金属膜14上形成栅极绝缘膜15，夹持栅极绝缘膜15在与沟道区域13c对置的位置上形成栅电极16。并且，在其上形成由SiO₂等构成的层间绝缘膜17。在层间绝缘膜17和栅极绝缘膜15中形成到达金属膜14的接触孔18。此外，布线电极19形成在层间绝缘膜17上。布线电极19通过接触孔18与形成在源极区域13a以及漏极区域13b上的金属膜14连接。

在图3(b)所示的TFT装置中，在源极区域13a以及漏极区域13b上，至少在成为接触孔18的底部的区域形成金属膜14，所以，在对接触孔18进行开口时的蚀刻中，可抑制穿透多晶硅膜13。其理由将在下面描述。此外，可通过金属膜14将布线电极19与多晶硅膜13的源极区域13a以及漏极区域13b以低电阻连接。由此，可提高具有该TFT装置的显示装置的显示特性。此外，如下所述，利用蚀刻，除去在沟道区域13c上所形成的硅化物膜等。由此，能够防止由源极漏极间的泄漏路径等导致的晶体管特性的降低。此外，如下所述，例如利用湿法蚀刻(wetetching)对形成在多晶硅膜13上的金属膜14进行构图。此时，在作为去除了金属膜14的区域的沟道区域13c的表面的凹凸(粗糙度)比在作为形成多晶硅膜13的金属膜14的区域的源极区域13a以及漏极区域13b的凹凸小。由此，可提高栅极绝缘膜15的耐压。下面将详细地描述。

接下来，采用图2(a)至(c)以及图3(a)以及(b)示出在图3(b)中示出的TFT装置的制造方法。如图2(a)所示，在由石英衬底或玻璃衬底等构成的衬底11的表面上，采用CVD法形成由氧化硅膜或氮化硅膜等绝缘性膜构成的保护绝缘膜12。在保护绝缘膜12上，形成例如膜厚50～200nm的多晶硅膜13。以蚀刻对该多晶硅膜13进行构图，形成岛状的多晶硅膜13。在之后的步骤中，在多晶硅膜13上，夹持沟道区域13c形成源极区域13a和漏极区域13b(未图示)。

如图2(b)所示，通过溅射(spattering)法等在多晶硅膜13上形成金属膜14。并且，以照相制版法或利用磷酸以及硝酸等混合液的湿法蚀刻对金属膜14进行构图。此时，在构图中残留金属膜14的区域，是至少相当于下述的接触孔18的底部的区域，是源极区域13a和漏极区域13b的上部。在该金属膜14的膜厚较厚的情况下，存在针对形成在金属膜14的下层的多晶硅膜13的杂质的掺杂变得困难的情况。由此，金属膜14的膜厚优选为在大约20nm以下。此外，为了提高TFT的阈值以及迁移率的性能，优选地在下面的步骤中对金属膜14进行350～500度的热处理。为了容易地进行该热处理，优选金属膜14例如采用Ti(钛)(Titanium)、Ta(钽)(Tantalum)、W(钨)(Tungsten)和Mo(钼)(molybdenum)等高熔点金属、或者TiN、TaN、WN、MoN、ZrN、VN、NbN、TiB₂、ZrB₂、HfB₂、VB₂、NbB₂、或TaB₂等导电性金属化合物。接下来，在金属膜14上形成抗蚀剂24。

如图2(c)所示，通过采用CF₄和CHF₃等混合气体的干法蚀刻，对除了多晶硅膜13上的形成金属膜14的源极区域13a和漏极区域13b上以外的区域进行例如2～20nm的蚀刻。由此，形成金属膜14和多晶硅膜13，从多晶硅膜13的沟道区域13c上去除在金属膜14的构图时未被去除的硅化物膜等。在该硅化物膜残留在沟道区域13c的表面上的情况下，存在成为源极漏极间的泄漏路径的情况。由此，存在截止电流增大、晶体管特性降低的情况。此外，对多晶硅膜13的表面进行干法蚀刻，由此，可减小多晶硅膜13的表面凹凸，提高后述的栅极绝缘膜的耐压。此外，除去形成在沟道区域13c上的硅化物膜等，由此，使沟道区域13c的多晶硅膜13的膜厚变薄。由此，存在能够减小TFT的阈值电压Vth的情况。

并且，如图3(a)所示，采用CVD法等在保护绝缘膜12、多晶硅膜13以及金属膜14上例如形成膜厚70～150nm的栅极绝缘膜15。栅极绝缘膜15例如由氧化硅膜等形成。之后，在栅极绝缘膜15上，采用溅射法等，形成成为TFT的栅电极的金属膜。此时，优选金属膜的膜厚形成为100～150nm。并且，对成为该栅电极的金属膜进行刻蚀，进行构图，形成栅电极16。接下来，以栅电极16作为掩膜，通过掺入例如磷等杂质的离子(ion)，在作为TFT的有源层的多晶硅膜13上自对准地形成成为源极区域13a和漏极区域13b的区域。此时，在栅电极16的下侧的区域未注入杂质。该未注入杂质的区域成为沟道区域13c。

在此，如图3(a)所示，为了防止TFT的泄漏，优选栅电极16的漏极区域13b侧的端部和形成在漏极区域13b上的金属膜14的沟道区域13c侧的端部的距离L是L≥1μm。接下来，在栅电极16和栅极绝缘膜15上例如采用CVD法形成由氧化硅膜等构成的层间绝缘膜17。此时，层间绝缘膜17的膜厚优选为300～700nm。

接下来，如图3(b)所示，以到达形成在多晶硅膜13上的金属膜14的方式，例如采用各向异性干法蚀刻在层间绝缘膜17和栅极绝缘膜15中形成接触孔18。对于干法蚀刻(dry etching)来说，例如采用将CF₄和SF₆用作蚀刻气体(etching gas)的反应性离子蚀刻(ion etching)、化学干法蚀刻(chemical dry etching)或等离子体蚀刻(plasma etching)等。此时，改变蚀刻气体的混合比，也可以改变蚀刻速度。

一般地，在化学干法蚀刻或等离子体蚀刻中，多晶硅膜13和氧化硅膜的蚀刻速度比大约在10以上。即，多晶硅膜13的蚀刻速度比作为栅极绝缘膜15的氧化硅膜快。由此，化学干法蚀刻或等离子体蚀刻时，蚀刻在多晶硅膜13的表面也不停止，存在穿透多晶硅膜13的情况。另一方面，在反应性离子蚀刻中，使蚀刻速度比相反，能够使多晶硅膜13的蚀刻速度比氧化硅膜慢。但是，为了对形成在衬底面内的多个接触孔18进行开口，考虑到层间绝缘膜17的膜厚的不均匀，需要进行过蚀刻(over etching)。此外，多晶硅膜13的膜厚比层间绝缘膜17的膜厚薄。由此，在多晶硅膜13的表面蚀刻停止是困难的。并且，使蚀刻速度比相反，使多晶硅膜13的蚀刻速度比氧化硅膜慢时，蚀刻整体的速度变慢，所以，使TFT装置的批量生产性降低，还有在蚀刻面附着有残渣的情况。在这种情况下，需要用于除去该残渣的后处理。

因此，在本实施方式中，在多晶硅膜13上，至少在相当于接触孔18的底部的区域的源极区域13a和漏极区域13b上形成金属膜14。由此，在接触孔18的底部形成金属膜14。一般地，使金属膜和氧化硅膜的蚀刻速度比大概小于1是容易的。因此，在多晶硅膜13上形成金属膜14，由此，可防止在蚀刻时接触孔18穿透多晶硅膜13，可使后述的布线电极与源极区域13a和漏极区域13b的连接良好。

之后，例如采用溅射法在TFT装置的衬底整个面上形成铝(Aluminum)等的低电阻导电膜，进行构图，由此，在层间绝缘膜17上形成布线电极19。该布线电极19通过接触孔18和金属膜14连接到源极区域13a或漏极区域13b。

在此，在图4中示出由图3(b)示出的薄膜晶体管装置的虚线圆内的放大图。如图4所示，对于作为半导体层的多晶硅膜13来说，在该多晶硅膜13上，形成有金属膜14的区域即源极区域13a和没有形成金属膜14的区域即沟道区域13c的表面的凹凸不同。没有形成金属膜14的区域即沟道区域13c的多晶硅膜13的表面的凹凸(粗糙度)比形成有金属膜14的区域即源极区域13a的表面小。下面，采用图5说明多晶硅膜13的表面凹凸的不同。

图5是示出在多晶硅膜13上形成金属膜14且除去该金属膜14的步骤的制造步骤截面图。如图5(a)所示，多晶硅膜13的表面具有凹凸。接下来，如图5(b)所示，在多晶硅膜13上形成金属膜14。此时，在多晶硅膜13和金属膜14之间，形成膜厚约1～3mm的硅化物膜30。并且，如图5(c)所示，例如，由湿法蚀刻将硅化物膜30和金属膜14除去。因为由湿法蚀刻将形成在多晶硅膜13上的硅化物膜30和金属膜14除去，所以，多晶硅膜13表面的凹凸减小。由此，在图5(c)中示出的除去金属膜14后的区域的多晶硅膜13的表面的凹凸比图5(a)中示出的多晶硅膜13的表面减小。此时，除去金属膜14和硅化物膜30后的区域的多晶硅膜13的由JISB0601规定的表面粗糙度Ra，相对形成有金属膜14的区域的多晶硅膜13的表面粗糙度Ra，约为1/2以下。并且，由于多晶硅膜13表面的凹凸减小，所以，可提高形成在多晶硅膜13上的栅极绝缘膜15的栅极绝缘耐压。在此，在通过干法蚀刻除去沟道区域13c上的硅化物膜30和金属膜14的情况下，可进一步地减小除去硅化物膜30和金属膜14后的区域的多晶硅膜13的表面的凹凸，所以，可以进一步地提高栅极绝缘膜15的栅极绝缘耐压。此外，在多晶硅膜13的源极区域13a和漏极区域13b，当预先将表面的凹凸形成得较大时，通过金属膜14，可增大源极区域13a以及漏极区域13b与布线电极19的接触面积。由此，可减小接触电阻。

在此，在图6中示出对多晶硅膜13的沟道区域13c进行刻蚀的情况和未进行刻蚀的情况下的栅极绝缘耐压。图6的横轴示出栅极绝缘膜内部的电场强度(MV/cm)，纵轴示出栅极电流(A)。如图6所示，蚀刻后的多晶硅膜13具有比未进行蚀刻的多晶硅膜13高的栅极绝缘耐压。

在本实施方式中，在多晶硅膜13的源极区域13a以及漏极区域13b上，至少在成为接触孔18的底部的区域形成金属膜14。并且，使金属膜和氧化硅膜的蚀刻速度比略小于1，进行用于形成接触孔18的蚀刻。由此，在蚀刻时，可防止接触孔18穿透多晶硅膜13。此外，可以抑制源极区域13a或漏极区域13b与布线电极19的连接电阻的增大。并且，蚀刻没有形成金属膜14的沟道区域13c的表面，将沟道区域13c的膜厚形成得比形成有金属膜14的源极区域13a以及漏极区域13b的膜厚薄。由此，由于硅化物膜等被除去，所以，可防止由源极漏极间的泄漏路径等导致的晶体管特性的降低等。并且，在多晶硅膜13上形成金属膜14，除去沟道区域13c的金属膜14，由此，多晶硅膜13的沟道区域13c的表面的凹凸减小。由此，可提高栅极绝缘膜15的栅极绝缘耐压。

实施方式2

参考图7说明根据实施方式2的显示装置。图7是实施方式2的TFT装置的截面图。在图7所示的实施方式2的TFT装置中，与在图2和图3中示出的实施方式1相同的结构要素采用相同的符号，并且省略其详细的说明。

在图7所示的TFT装置中，与在图2和图3中示出的实施方式1不同点是：具有形成在与栅电极16相同的层上的保持电容部的上部电极20；夹持栅极绝缘膜15在与保持电容部的上部电极20对置的下部电极具有金属膜14以及多晶硅膜13的层叠膜。

下面，详细说明本实施方式的TFT装置的制造方法。省略与实施方式1共同的TFT装置的详细制造方法。首先，在将多晶硅膜13构图为岛状时和形成金属膜14时，以将多晶硅膜13和金属膜14延伸到形成保持电容部的下部电极的区域的方式形成。接下来，在金属膜14上形成栅极绝缘膜15。在此，在成为保持电容部的下部电极的多晶硅膜13以及金属膜14上所形成的栅极绝缘膜15成为保持电容部的电介质膜。即，保持电容部的电介质膜和栅极绝缘膜15由相同的材料构成。对形成在栅极绝缘膜15上的金属膜进行构图，形成栅电极16以及保持电容部的上部电极20。即，栅电极16和保护电容部的上部电极20由相同的材料构成。此时，在夹持成为保护电容部的电介质膜的栅极绝缘膜15与形成在多晶硅膜13上的金属膜14对置的位置上，形成保持电容部的上部电极20。

在此，如现有的技术，在仅在多晶硅膜13上形成保持电容部的下部电极的情况下，在保持电容部的上部电极20形成之前，为了减小下部电极的电阻率，需要在多晶硅膜13中掺杂高剂量的杂质。在本实施方式中，由于在多晶硅膜13上形成金属膜14，所以，可谋求保持电容部的下部电极的低电阻化，所以不需要这样的掺杂步骤。在形成栅电极16以及保持电容部的上部电极20之后，与实施方式1相同地，依次形成层间绝缘膜17、接触孔18和布线电极19。

此外，作为形成在保持电容部的上部电极20和下部电极之间的电介质膜，可采用所述的栅极绝缘膜15。这种情况下，由于采用栅极绝缘膜15作为保持电容部的电介质膜，所以，TFT装置的制造工时数不增加。此外，在本实施方式中，采用栅极绝缘膜15作为保持电容部的电介质膜，但是不限于此，也可以另外形成。例如，也可以另外形成氮化硅膜等介电常数较高的绝缘膜。在这种情况下，可以使保持电容部的电容增大。

在这样构成的本实施方式中，以延伸到形成保持电容部的下部电极的区域的方式形成多晶硅膜13和金属膜14。即，在源极区域13a和漏极区域13b上，至少在成为接触孔18的底部的区域上形成金属膜14。此时，在沟道区域13c上所形成的金属膜14以及硅化物膜30利用蚀刻被除去。此外，在成为保持电容部的下部电极的多晶硅膜13上形成金属膜14。对于没有形成金属膜14的沟道区域13c的膜厚来说，除去形成在沟道区域13c上的硅化物膜等，由此，比形成有金属膜14的区域即源极区域13a以及漏极区域13b的膜厚形成得薄。并且，将栅极绝缘膜15延伸到保持电容部地形成，将栅极绝缘膜15作为保持电容部的电介质膜。在栅极绝缘膜15上，在与栅电极16相同的层上形成保持电容部的上部电极20。

在多晶硅膜13的源极区域13a以及漏极区域13b上，由于在成为接触孔18的底部的区域形成金属膜14，所以，在蚀刻时可以防止接触孔18穿透多晶硅膜13。此外，除去硅化物膜等，由此，可以防止由源极漏极间的泄漏路径等导致的晶体管特性的降低。并且，由于将金属膜14和多晶硅膜13的层叠膜作为保持电容部的下部电极，所以不需要用于下部电极低电阻化的掺杂步骤，从而可大幅缩短TFT装置的制造步骤时间。此外，与保持电容部的下部电极仅是多晶硅膜13的情况相比较，可进一步低电阻化，可以减小与保持电容部串联地形成的电阻成分。即，可以使保持电容部的电容稳定。并且，除去在多晶硅膜13的沟道区域13c上形成的硅化物膜以及金属膜14，由此，多晶硅膜13的沟道区域13c的表面的凹凸减小。由此，可提高栅极绝缘膜15的栅极绝缘耐压。

实施方式3

参考图3(a)和图8说明实施方式3的TFT装置。在图8所示的TFT装置中，与在图2和图3中示出的实施方式1的TFT装置不同点是：具有形成在层间绝缘膜17上的上部绝缘膜21；具有形成在上部绝缘膜21上的像素电极23；具有用于连接像素电极23和金属膜14的上部接触孔22。

即，在图3(a)所示的TFT装置中，以到达形成在源极区域13a上的金属膜14的方式对层间绝缘膜17以及栅极绝缘膜15进行刻蚀，形成接触孔18。在层间绝缘膜17上形成通过金属膜14与源极区域13a或漏极区域13b连接的布线电极19。上部绝缘膜21例如采用CVD法形成氧化硅膜或氮化硅膜等。或者，也可以涂敷树脂膜等。并且，也可以是这些膜的层叠膜。之后，以形成在漏极区域13b上的金属膜14露出的方式，对上部绝缘膜21、层间绝缘膜17以及栅极绝缘膜15进行刻蚀，形成上部接触孔22。并且，在上部绝缘膜21上形成像素电极23，由此，连接像素电极23和金属膜14。例如，采用溅射法形成ITO等的透明导电材料或Al等的金属材料，其后进行构图，形成像素电极23。

在对上部接触孔22进行开口时被蚀刻的绝缘膜是上部绝缘膜21、层间绝缘膜17以及栅极绝缘膜15。在实施方式1中，在漏极区域13b上形成接触孔18时被蚀刻的绝缘膜是层间绝缘膜17以及栅极绝缘膜15。即，本实施方式的上部接触孔22的被蚀刻的绝缘膜的膜厚较厚。在被蚀刻的绝缘膜的膜厚较厚的情况下，为了扩大接触孔的底面的开口，需要长时间进行蚀刻。因此，利用蚀刻所形成的接触孔穿透多晶硅膜13的可能性增大。但是，由于在多晶硅膜13上形成金属膜14，所以，在蚀刻上部接触孔22时，能够除去绝缘膜而上部接触孔22不穿透多晶硅膜13。此外，由于像素电极23和漏极区域13b通过金属膜14连接，所以，以低电阻地连接，可提高显示装置的显示特性。

在此，在图9中示出现有的形成有上部接触孔22的TFT装置。如图9所示，在现有技术中，像素电极23通过上部接触孔22连接到布线电极19。并且，布线电极19通过接触孔18连接到金属膜14。在本实施方式的TFT装置中，在像素电极23和漏极区域13b之间所形成的导电层可以从布线电极19以及金属膜14这两种减少到金属膜14这一种。即，形成在像素电极23和漏极区域13b之间的导电层从两种变成一种，由此，可减小在由不同材料构成的导电层间产生的连接电阻，所以，可减小TFT装置整体的连接电阻，可提高显示装置的显示特性。

在这样构成的本实施方式中，在源极区域13a上，至少在成为接触孔18的底部的区域形成金属膜14。此外，在漏极区域13b，至少在成为上部接触孔22的底部的区域形成金属膜14。此时，形成在沟道区域13c上的金属膜14以及硅化物膜30利用蚀刻等被除去。对于没有形成金属膜14的沟道区域13c的膜厚来说，除去形成在沟道区域13c上的硅化物膜等，由此，比形成有金属膜14的区域的源极区域13a以及漏极区域13b的膜厚形成得薄。并且，在布线电极19上形成上部绝缘膜21。接下来，对上部绝缘膜21、层间绝缘膜17以及栅极绝缘膜15进行刻蚀，由此，形成上部接触孔22。在上部绝缘膜21上形成像素电极23。

在源极区域13a和漏极区域13b上，至少在成为接触孔18以及上部接触孔22的底部的区域形成金属膜14，由此，在蚀刻时可防止接触孔18以及上部接触孔22穿透多晶硅膜13。此外，形成在沟道区域13c上的硅化物膜等被除去，所以，可防止由源极漏极间的泄漏路径等导致的晶体管特性的降低等。并且，在像素电极23和多晶硅膜13的漏极区域13b之间所形成的导电膜能够仅为金属膜14，所以，可减小TFT装置整体的连接电阻。由此，可提高显示装置的显示特性。此外，除去在多晶硅膜13的沟道区域13c上所形成的金属膜14以及硅化物膜30。由此，多晶硅膜13的沟道区域13c的表面的凹凸减小，所以，可提高栅极绝缘膜15的栅极绝缘耐压。

实施方式4

参考图3(a)和图10说明实施方式4的TFT装置。在图10所示的TFT装置中，与在图2和图3中示出的实施方式1的TFT装置不同点是：在层间绝缘膜17上形成布线电极19；布线电极19不直接连接到金属膜14，而通过形成在上部绝缘膜21上的像素电极23连接到金属膜14。

即，在图3(a)所示的TFT装置中，形成到层间绝缘膜17之后，在层间绝缘膜17上，在与源极区域13a以及漏极区域13b不同的区域上形成布线电极19。并且，在布线电极19上形成上部绝缘膜21。接下来，以到达分别形成在源极区域13a以及漏极区域13b上的金属膜14的方式形成上部接触孔22。在上部绝缘膜21上形成像素电极23，由此，通过像素电极23连接布线电极19和金属膜14。在一个步骤中形成分别形成在源极区域13a和漏极区域13b上的上部接触孔22，连接形成在上部绝缘膜21上的像素电极23和金属膜14，所以，可以缩短TFT装置的制造时间。此外，可以消减用于形成接触孔所需要的掩膜数。

在这样构成的本实施方式中，在源极区域13a以及漏极区域13b上，至少在成为上部接触孔22的底部的区域形成金属膜14。此时，形成在沟道区域13c上的金属膜14以及硅化物膜30例如通过蚀刻被除去。此外，对于没有形成金属膜14的沟道区域13c的膜厚来说，除去形成在沟道区域13c上的硅化物膜等，由此，比形成有金属膜14的区域的源极区域13a以及漏极区域13b的膜厚形成得薄。此外，在层间绝缘膜17上形成布线电极19，在形成在布线电极19上的上部绝缘膜21上形成像素电极23。通过该像素电极23，连接布线电极19和金属膜14。在源极区域13a和漏极区域13b上，至少在成为上部接触孔22的底部的区域形成金属膜14，在蚀刻时可以防止上部接触孔22穿透多晶硅膜13。此外，除去了形成在沟道区域13c上的硅化物膜等，所以，可防止由源极漏极间的泄漏路径等导致的晶体管特性的降低等。并且，可以在一个步骤中形成分别形成在源极区域13a和漏极区域13b上的上部接触孔22，所以，可以进一步缩短TFT装置的制造时间。并且，除去形成在多晶硅膜13的沟道区域13c上的金属膜14和硅化物膜30，由此，多晶硅膜13的沟道区域13c的表面的凹凸减小。由此，可提高栅极绝缘膜15的栅极绝缘耐压。

并且，本发明不仅限于所述实施方式，当然在不脱离本发明主旨的范围内可以进行各种变化。

Claims

1.一种薄膜晶体管装置，其中，

具有：形成在衬底上的具有源极区域、漏极区域和沟道区域的半导体层；金属膜，形成在所述半导体层上的预定区域；栅极绝缘膜，形成在所述金属膜上以及所述半导体层上；栅电极，形成在所述栅极绝缘膜上；层间绝缘膜，形成在所述栅电极上以及所述栅极绝缘膜上；布线电极，形成在所述层间绝缘膜上，通过接触孔连接到所述金属膜，

在所述半导体层的源极区域以及漏极区域，至少在成为所述接触孔底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄。

2.一种薄膜晶体管装置，其中，

具有：形成在衬底上的具有源极区域、漏极区域和沟道区域的半导体层；金属膜，形成在所述半导体层上的预定区域；栅极绝缘膜，形成在所述金属膜上以及所述半导体层上；栅电极，形成在所述栅极绝缘膜上；层间绝缘膜，形成在所述栅电极上以及所述栅极绝缘膜上；布线电极，形成在所述层间绝缘膜上，通过接触孔与形成在所述源极区域上的所述金属膜连接；上部绝缘膜，形成在所述布线电极上；像素电极，在所述上部绝缘膜上，通过上部接触孔与形成在所述漏极区域上的所述金属膜连接，

在所述半导体层的源极区域以及漏极区域，至少在成为所述接触孔和所述上部接触孔的底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄。

3.一种薄膜晶体管装置，其中，

具有：形成在衬底上的具有源极区域、漏极区域和沟道区域的半导体层；金属膜，形成在所述半导体层上的预定区域；栅极绝缘膜，形成在所述金属膜上以及所述半导体层上；栅电极，形成在所述栅极绝缘膜上；层间绝缘膜，形成在所述栅电极上以及所述栅极绝缘膜上；布线电极，形成在所述层间绝缘膜上；上部绝缘膜，形成在所述层间绝缘膜以及所述布线电极上；像素电极，形成在所述上部绝缘膜上，通过上部接触孔连接所述布线电极和所述金属膜，

在所述半导体层的源极区域以及漏极区域，至少在成为所述上部接触孔的底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄。

4.一种薄膜晶体管装置，其中，

具有：形成在衬底上的具有源极区域、漏极区域和沟道区域的半导体层；金属膜，形成在所述半导体层上的预定区域；栅极绝缘膜，形成在所述金属膜上以及所述半导体层上；栅电极，形成在所述栅极绝缘膜上；层间绝缘膜，形成在所述栅电极上以及所述栅极绝缘膜上；布线电极，形成在所述层间绝缘膜上，通过接触孔与所述金属膜连接，

在所述半导体层的源极区域以及漏极区域，至少在成为所述接触孔的底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄。

5.一种薄膜晶体管装置，其中，

在所述半导体层的源极区域以及漏极区域，至少在成为所述接触孔的底部的区域形成所述金属膜，没有形成所述金属膜的区域的所述半导体层的膜厚比形成有所述金属膜的所述半导体层的膜厚薄，

没有形成所述金属膜的区域的所述半导体层的由JISB0601规定的表面粗糙度Ra是形成有所述金属膜的所述半导体层的表面粗糙度Ra的1/2以下。

6.根据权利要求1的薄膜晶体管装置，其特征在于，还具有：

半导体层，在所述衬底上，在成为保持电容部的区域延伸地形成；

形成在所述半导体层上的金属膜；

栅极绝缘膜，形成在所述金属膜上，成为所述保持电容部的电介质膜；

形成在所述栅极绝缘膜上的所述保持电容部的上部电极。

7.根据权利要求6的薄膜晶体管装置，其特征在于，

所述栅电极和所述保持电容部的所述上部电极由相同的材料构成。

8.根据权利要求6的薄膜晶体管装置，其特征在于，

所述栅极绝缘膜和成为所述保持电容部的电介质膜的所述栅极绝缘膜由相同的材料构成。

9.根据权利要求1的薄膜晶体管装置，其特征在于，

所述金属膜由高熔点金属或导电性金属化合物构成。

10.根据权利要求9的薄膜晶体管装置，其特征在于，

所述高熔点金属由Ti、Ta、W或Mo构成，所述导电性金属化合物由TiN、TaN、WN、MoN、ZrN、VN、NbN、TiB₂、ZrB₂、HfB₂、VB₂、NbB₂或TaB₂中的至少一个构成。