CN109192668A - 薄膜晶体管及其制造方法、显示面板 - Google Patents
薄膜晶体管及其制造方法、显示面板 Download PDFInfo
- Publication number
- CN109192668A CN109192668A CN201811096601.1A CN201811096601A CN109192668A CN 109192668 A CN109192668 A CN 109192668A CN 201811096601 A CN201811096601 A CN 201811096601A CN 109192668 A CN109192668 A CN 109192668A
- Authority
- CN
- China
- Prior art keywords
- layer
- underlay substrate
- orthographic projection
- gate insulation
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 238000009413 insulation Methods 0.000 claims abstract description 88
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 38
- 239000010408 film Substances 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 46
- 150000002500 ions Chemical class 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- LCKIEQZJEYYRIY-UHFFFAOYSA-N Titanium ion Chemical compound [Ti+4] LCKIEQZJEYYRIY-UHFFFAOYSA-N 0.000 claims description 6
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 239000007769 metal material Substances 0.000 description 14
- 238000000059 patterning Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 238000002207 thermal evaporation Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制造方法、显示面板，属于显示技术领域。所述薄膜晶体管包括：层叠设置在衬底基板上的有源层、第一栅绝缘层、栅极、第二栅绝缘层和源漏极，所述源漏极包括源极和漏极；所述源极和所述漏极分别通过所述第二栅绝缘层上的第一过孔与所述有源层连接，且所述有源层与所述源极的接触位置处，及所述有源层与所述漏极的接触位置处均掺杂有金属离子。本发明减小了有源层与源漏极之间的接触电阻，有效地提高了薄膜晶体管的电学性能。本发明用于显示图像。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、显示面板。
背景技术
显示面板通常包括多个像素单元，每个像素单元中均设置有薄膜晶体管(英文：Thin Film Transistor；缩写：TFT)。该薄膜晶体管是控制对应像素单元显示亮度的基本电路元件。该薄膜晶体管可以包括：有源层、栅极绝缘层、栅电极和源漏极等。该源漏极包括源极和漏极，有源层为源极和漏极提供导电通道。
相关技术中，该有源层通常由铟镓锌氧化物(英文：indium gallium zinc oxide；缩写：IGZO)、非晶硅(英文：Amorphous silicone；缩写：a-Si)或多晶硅(英文：polycrystalline silicon；缩写：P-Si)等半导体材料制成。
但是，相关技术中的有源层与源漏极之间的接触电阻通常较大，导致薄膜晶体管的电学性能较差。
发明内容
本发明实施例提供了一种薄膜晶体管及其制造方法、显示面板，可以解决相关技术中有源层与源漏极之间的接触电阻通常较大，导致薄膜晶体管的电学性能较差的问题。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，包括：
层叠设置在衬底基板上的有源层、第一栅绝缘层、栅极、第二栅绝缘层和源漏极，所述源漏极包括源极和漏极；
所述源极和所述漏极分别通过所述第二栅绝缘层上的第一过孔与所述有源层连接，且所述有源层与所述源极的接触位置处，及所述有源层与所述漏极的接触位置处均掺杂有金属离子。
可选地，所述薄膜晶体管还包括：位于所述栅极与所述第二栅绝缘层之间的第三绝缘层，所述第三绝缘层由所述金属离子的氧化物制成，且所述第三绝缘层上设置有与所述第一过孔连通的第二过孔，第一正投影与第二正投影围成的整体投影覆盖所述有源层与所述源极以及所述漏极的接触位置在所述衬底基板上的正投影，所述第一正投影为所述第三绝缘层在所述衬底基板上的正投影，所述第二正投影为所述第二过孔在所述衬底基板上的正投影。
可选的，所述第一过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影重合。
可选地，所述金属离子包括：铝离子或钛离子。
可选地，所述第一栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影；
所述第二栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影。
第二方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
提供衬底基板；
在所述衬底基板上依次形成有源薄膜层、第一栅绝缘层和栅极；
对所述有源薄膜层进行离子掺杂，得到有源层，所述有源层用于与源极接触的接触位置处，及所述有源层用于与漏极接触的接触位置处均掺杂有金属离子；
在形成有所述栅极的衬底基板上形成第二栅绝缘层，所述第二栅绝缘层上形成有第一过孔；
在形成有所述第二栅绝缘层的衬底基板上形成源漏极，所述源漏极包括所述源极和所述漏极，所述源极和所述漏极分别通过形成在所述第二栅绝缘层上的第一过孔与所述有源层连接。
可选地，所述对所述有源薄膜层进行离子掺杂，得到有源层，包括：
在形成有所述栅极的衬底基板上形成金属薄膜层，所述金属薄膜层在所述衬底基板上的正投影覆盖接触位置在所述衬底基板上的正投影；
通过所述金属薄膜层对所述有源薄膜层进行离子掺杂；
对掺杂有离子的有源薄膜层进行退火处理，得到所述有源层；
对所述金属薄膜层进行氧化处理；
对氧化后的金属薄膜层进行图形化处理，得到第三绝缘层，所述第三绝缘层上形成有与所述第一过孔连通的第二过孔，且第一正投影与第二正投影围成的整体投影覆盖所述有源层与所述源极以及所述漏极的接触位置在所述衬底基板上的正投影，所述第一正投影为所述第三绝缘层在所述衬底基板上的正投影，所述第二正投影为所述第二过孔在所述衬底基板上的正投影。
可选地，所述金属离子包括：铝离子或钛离子。
可选地，所述第一栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影；
所述第二栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影。
第三方面，提供了一种显示面板，所述显示面板包括：阵列排布的多个像素单元，每个所述像素单元包括：第一方面任一所述的薄膜晶体管。
本发明实施例提供的薄膜晶体管及其制造方法、显示面板，由于有源层与源极的接触位置处，及有源层与漏极的接触位置处均掺杂有金属离子，且金属离子具有较强的导电性，相较于相关技术，减小了有源层与源漏极之间的接触电阻，有效地提高了薄膜晶体管的电学性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的另一种薄膜晶体管的结构示意图；
图3是本发明实施例提供的又一种薄膜晶体管的结构示意图；
图4是本发明实施例提供的一种薄膜晶体管的制造方法的流程图；
图5是本发明实施例提供的另一种薄膜晶体管的制造方法的流程图；
图6是本发明实施例提供的一种在形成有第一栅绝缘层的衬底基板上形成栅极后的结构示意图；
图7是本发明实施例提供的一种对有源薄膜层进行离子掺杂的方法流程图；
图8是本发明实施例提供的一种在形成有栅极的衬底基板上形成金属薄膜层后的结构示意图；
图9是本发明实施例提供的另一种在形成有栅极的衬底基板上形成金属薄膜层后的结构示意图；
图10是本发明实施例提供的一种对图9所示的有源薄膜层进行离子掺杂后的结构示意图；
图11是本发明实施例提供的一种在形成有第三绝缘层的衬底基板上形成第二栅绝缘层后的结构示意图；
图12是其示出了本发明实施例提供的一种在形成有第二栅绝缘层的衬底基板上形成源漏极后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种薄膜晶体管，如图1所示，该薄膜晶体管可以包括：层叠设置在衬底基板101上的有源层102、第一栅绝缘层103、栅极104、第二栅绝缘层105和源漏极106。
其中，源漏极106可以包括源极1061和漏极1062。第二栅绝缘层105上可以设置有多个第一过孔，该源极1061可以通过设置在第二栅绝缘层105上的至少一个第一过孔与有源层102连接。该漏极1062可以通过设置在第二栅绝缘层105上的至少一个第一过孔与有源层102连接。且用于供源极1061与有源层102连接的第一过孔与用于供漏极1062与有源层102连接的第一过孔不同。例如，如图1所示，该源极1061可以通过设置在第二栅绝缘层105上的一个第一过孔与有源层102连接，该漏极1062可以通过设置在第二栅绝缘层105上的另一个第一过孔与有源层102连接。且有源层102与源极1061的接触位置处，及有源层102与漏极1062的接触位置处均可以掺杂有金属离子(该有源层102中的点状阴影处掺杂有金属离子)。示例地，该金属离子可以为铝离子或钛离子等。该有源层102可以由IGZO、单晶硅或多晶硅制成。
综上所述，本发明实施例提供的薄膜晶体管，由于有源层与源极的接触位置处，及有源层与漏极的接触位置处均掺杂有金属离子，且金属离子具有较强的导电性，相较于相关技术，减小了有源层与源漏极之间的接触电阻，有效地提高了薄膜晶体管的电学性能。
请继续参考图1，有源层102在衬底基板101上的正投影与第一栅绝缘层103在衬底基板101上的正投影可以存在不重叠区域，且该有源层102在衬底基板101上的正投影与栅极104在衬底基板101上的正投影可以存在不重叠区域。且对于位于该不重叠区域上方的有源层102，该有源层102远离衬底基板101的一侧上可以形成有第二栅绝缘层105。该第二栅绝缘层105上可以设置有第一过孔，源极1061和漏极1062可以分别通过至少一个第一过孔与有源层102连接。
其中，第一栅绝缘层103用于将有源层102与栅极104进行绝缘隔离。第二栅绝缘层105用于将源漏极106与栅极104进行绝缘隔离。并且，为了保证有源层102与栅极104的有效绝缘，第一栅绝缘层103在衬底基板101上的正投影可以覆盖栅极104在衬底基板101上的正投影。以及，为了保证源漏极106与栅极104的有效绝缘，第二栅绝缘层105在衬底基板101上的正投影可以覆盖栅极104在衬底基板101上的正投影。
可选地，可以通过离子注入技术将金属离子注入至接触位置处的有源层102中，使得该有源层102与源极1061的接触位置处掺杂的金属离子，以及，有源层102与漏极1062的接触位置处均掺杂的金属离子。
示例地，如图2或图3所示，栅极104与第二栅绝缘层105之间可以设置有第三绝缘层107，该第三绝缘层107可以由该金属离子对应的金属氧化物制成。采用离子注入技术对有源层102进行离子注入时，可以先在形成有栅极104的衬底基板101上形成金属薄膜层，该金属薄膜层由金属离子对应的金属制成。然后，通过该金属薄膜层对有源层102的接触位置处进行离子掺杂，使得该接触位置处掺杂有该金属离子。并且，还可以对掺杂后的有源层102进行退火处理，以消除离子注入过程中在有源层102中形成的晶格缺陷。进一步地，为了保证有源层102与栅极104的有效绝缘，还可以对该金属薄膜层进行氧化处理以得到由该金属离子对应的氧化物。并对氧化后的金属薄膜层进行图形化处理，以得到第三绝缘层107。该第三绝缘层107上可以设置有与第一过孔连通的第二过孔。其中，该第一过孔在衬底基板101上的正投影可以与第二过孔在衬底基板101上的正投影重合。
并且，第一正投影与第二正投影围成的整体投影可以覆盖该有源层与该源极以及该漏极的接触位置在衬底基板101上的正投影。其中，该第一正投影为第三绝缘层107在衬底基板101上的正投影，第二正投影为第二过孔在衬底基板101上的正投影。示例的，如图2所示，第一正投影与第二正投影围成的整体投影可以与接触位置在衬底基板101上的正投影重合，此时，该第三绝缘层107位于第二栅绝缘层105与有源层102之间。或者，如图3所示，第一正投影与第二正投影围成的整体投影可以与第二栅绝缘层105在衬底基板101上的正投影重合。
同时，为了保证能够通过该金属薄膜层有效地对有源层进行掺杂，该金属薄膜层的厚度可以为10～100纳米，相应的，该第三绝缘层的厚度范围可以为10～100纳米。
其中，该金属离子可以包括：铝离子或钛离子等具有较强的导电性的离子。且该金属离子的氧化物为绝缘物质。由于该金属离子具有较强的导电性，将其掺杂至有源层与源极1061的接触位置处，及有源层与漏极1062的接触位置处，可以减小有源层102与源漏极106之间的接触电阻，进而提高薄膜晶体管的电学性能。
综上所述，本发明实施例提供的薄膜晶体管，由于有源层与源极的接触位置处，及有源层与漏极的接触位置处均掺杂有金属离子，且金属离子具有较强的导电性，相较于相关技术，减小了有源层与源漏极之间的接触电阻，有效地提高了薄膜晶体管的电学性能。
本发明实施例提供了一种薄膜晶体管的制造方法，该薄膜晶体管的制造方法可用于制造本发明实施例所提供的薄膜晶体管。请参考图4，该方法可以包括：
步骤201、提供衬底基板。
步骤202、在衬底基板上依次形成有源薄膜层、第一栅绝缘层和栅极。
步骤203、对有源薄膜层进行离子掺杂，得到有源层，有源层用于与源极接触的接触位置处，及有源层用于与漏极接触的接触位置处均掺杂有金属离子。
步骤204、在形成有栅极的衬底基板上形成第二栅绝缘层，该第二栅绝缘层上形成有第一过孔。
步骤205、在形成有第二栅绝缘层的衬底基板上形成源漏极，源漏极包括源极和漏极，源极和漏极分别通过形成在第二栅绝缘层上的第一过孔与有源层连接。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过该方法制造的薄膜晶体管中的有源层与源极的接触位置处，及有源层与漏极的接触位置处均掺杂有金属离子，由于金属离子具有较强的导电性，相较于相关技术，减小了有源层与源漏极之间的接触电阻，有效地提高了薄膜晶体管的电学性能。
本发明实施例提供了另一种薄膜晶体管的制造方法，该薄膜晶体管的制造方法用于制造本发明实施例所提供的薄膜晶体管，请参考图5，该方法可以包括：
步骤301、提供衬底基板。
可选地，衬底基板可以为透明基板，其具体可以是由玻璃或聚对苯二甲酸乙二醇酯(英文：Polyethylene terephthalate；缩写：PET)等具有一定硬度的导光且非金属材料制成的基板。
步骤302、在衬底基板上形成有源薄膜层。
可选地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；缩写：PECVD)等方法在衬底基板上沉积一层具有一定厚度的半导体材料，得到半导体材质层，然后通过一次构图工艺对半导体材质层进行处理得到有源薄膜层。其中，一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。半导体材料可以为IGZO、单晶硅或多晶硅等材料。且该有源薄膜层的厚度可以根据实际需要确定。
步骤303、在形成有源薄膜层的衬底基板上形成第一栅绝缘层。
可以采用磁控溅射、热蒸发或者PECVD等方法在形成有有源薄膜层的衬底基板上，沉积一层具有一定厚度的第一绝缘材料，得到第一绝缘材质层，然后通过一次构图工艺对第一绝缘材质层进行处理得到第一栅绝缘层。其中，第一绝缘材料可以为氮化硅(英文：SINX)、二氧化硅(英文：SIO2)或有机膜(英文：Resin)等材料。且该第一栅绝缘层的厚度可以根据实际需要确定。
步骤304、在形成有第一栅绝缘层的衬底基板上形成栅极。
可以采用磁控溅射、热蒸发或者PECVD等方法在形成有第一栅绝缘层的衬底基板上，沉积一层具有一定厚度的栅极金属材料，得到栅极金属材质层，然后通过一次构图工艺对栅极金属材质层进行处理得到栅极。其中，栅极金属材料可以为金属钼(英文：Mo)、金属铜(英文：Cu)、金属铝(英文：Al)或及其合金材料。且该栅极的厚度可以根据实际需要确定。
该第一栅绝缘层用于将有源层与栅极进行绝缘隔离。并且，为了保证有源层与栅极的有效绝缘，第一栅绝缘层在衬底基板上的正投影可以覆盖栅极在衬底基板上的正投影。例如，第一栅绝缘层在衬底基板上的正投影与栅极在衬底基板上的正投影可以重合。此时，可以采用一次构图工艺形成该第一栅绝缘层和该栅极。其形成过程可以包括：在形成有有源薄膜层的衬底基板上，依次形成第一绝缘材质层和栅极金属材质层，然后，通过一次构图工艺对该第一绝缘材质层和该栅极金属材质层进行处理得到第一栅绝缘层和栅极。当通过一次构图工艺形成第一栅绝缘层和栅极时，相较于分别采用构图工艺形成第一栅绝缘层和栅极的实现方式，可以减少至少一次构图工艺，以简化薄膜晶体管的制造过程和制造成本。
示例的，图6为在形成有源薄膜层102a的衬底基板上形成第一栅绝缘层103和栅极104后的结构示意图，如图6所示，该第一栅绝缘层103在衬底基板101上的正投影与栅极104在衬底基板101上的正投影重合。
步骤305、对有源薄膜层进行离子掺杂，得到有源层，该有源层用于与源极接触的接触位置处，及该有源层用于与漏极接触的接触位置处均掺杂有金属离子。
如图7所示，该步骤305的实现过程可以包括：
步骤3051、在形成有栅极的衬底基板上形成金属薄膜层。
可以在形成有栅极的衬底基板上，采用磁控溅射、热蒸发或者PECVD等方法沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对该金属材质层进行处理得到该金属薄膜层，其中，该金属材料可以为金属Al或金属钛(英文：Ti)等材料，且该金属材料的氧化物为绝缘物质。该金属薄膜层的厚度可以根据实际需要确定。例如：金属薄膜层厚度可以设置为10～100纳米。
并且，该金属薄膜层在衬底基板上的正投影可以覆盖接触位置在衬底基板上的正投影，该接触位置指有源层用于与源极接触的接触位置，及该有源层用于与漏极接触的接触位置。例如，该金属薄膜层在衬底基板上的正投影可以与接触位置在衬底基板上的正投影重合。或者，接触位置在衬底基板上的正投影可以位于该金属薄膜层在衬底基板上的正投影内部。
示例的，图8为一种在形成有栅极104的衬底基板101上形成金属薄膜层107a后的结构示意图。图9为另一种在形成有栅极104的衬底基板101上形成金属薄膜层107a后的结构示意图。如图8和图9所示，该金属薄膜层107a在衬底基板101上的正投影覆盖接触位置在衬底基板101上的正投影。
步骤3052、通过金属薄膜层对有源薄膜层进行离子掺杂。
在一种可实现方式中，可以对金属薄膜层进行退火处理，使金属薄膜层中金属离子扩散至有源薄膜层，使得有源薄膜层中的接触位置处掺杂有金属离子。
在另一种可实现方式中，可以通过离子注入技术将金属离子掺杂入有源薄膜层中，以得到有源层。该离子离子注入技术可以将金属材料电离成金属离子，并用强电场对其加速，使得金属离子获得较高的动能并轰击有源薄膜层中的晶体，进而使金属离子“挤”进该晶体中。
在执行该步骤3052时，可以从栅极远离衬底基板的一侧对有源薄膜层进行离子注入，且该离子注入的方向可以垂直于衬底基板与有源薄膜层的接触面。并且，由于在形成栅极和第一栅绝缘层后，该接触位置会露出，因此，在对该有源薄膜层进行离子注入时，栅极和第一栅绝缘层不会遮挡注入至接触位置处的金属离子，使得在经过离子注入后，该有源薄膜层中的接触位置处会掺杂有金属离子。
步骤3053、对掺杂有离子的有源薄膜层进行退火处理，得到有源层。
在采用离子注入技术进行离子掺杂时，会使有源薄膜层中产生出许多晶格缺陷，因此，在经过离子注入以后，还需要对晶体进行退火处理，以消除出现的缺陷，并使进入到晶体中的金属离子“激活"，以得到有源层。
示例的，如图10所示，其示出了对图9所示的有源薄膜层102a进行离子注入后的结构示意图，经过离子注入过程，有源层102用于与源极接触的接触位置处，及该有源层102用于与漏极接触的接触位置处掺杂有金属离子，且该掺杂有金属离子的接触位置分别位于该有源层102的两端。
步骤3054、对金属薄膜层进行氧化处理和图形化处理，得到第三绝缘层。
可选地，通过对金属薄膜层进行氧化处理，并对氧化后的金属薄膜层进行图形化处理，以得到第三绝缘层，该第三绝缘层能够使有源层与栅极有效绝缘。其中，第三绝缘层上形成有与第一过孔连通的第二过孔。可选的，该第二过孔在衬底基板上的正投影与第一过孔在衬底基板上的正投影可以重合。且第一正投影与第二正投影围成的整体投影可以覆盖该有源层与该源极以及该漏极的接触位置在衬底基板上的正投影，该第一正投影为第三绝缘层在衬底基板上的正投影，该第二正投影为第二过孔在衬底基板上的正投影。
步骤306、在形成有栅极的衬底基板上形成第二栅绝缘层，该第二栅绝缘层上形成有第一过孔。
可选地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有栅极的衬底基板上，沉积一层具有一定厚度的第二绝缘材料，得到第二栅绝缘薄膜层，然后通过一次构图工艺对第二栅绝缘薄膜层进行处理得到第二栅绝缘层，且该第二栅绝缘层上形成有多个第一过孔，每个第一过孔与一个第二过孔连通，以保证有源层与源极，及有源层与漏极的有效接触。可选的，第二过孔在衬底基板上的正投影可以与第一过孔在衬底基板上的正投影重合。其中，第二绝缘材料可以为氮化硅、二氧化硅或有机膜等绝缘材料。且该第二绝缘材料与第一绝缘材料可以为相同的材料，或者，可以为不同的材料，本发明实施例对其不做具体限定。
需要说明的是，当通过第三绝缘层对有源层进行离子掺杂时，在步骤306的实现过程可以为：在形成有第三绝缘层的衬底基板上形成第二栅绝缘层。且该实现过程请相应参考在形成有栅极的衬底基板上形成第二栅绝缘层的实现过程。
并且，当第二过孔在衬底基板上的正投影与第一过孔在衬底基板上的正投影重合时，在步骤3054中也可以不对氧化后的金属薄膜层进行图形化处理，此时，可以在对第二栅绝缘薄膜层进行图形化处理时，通过一次构图工艺对该第二栅绝缘薄膜层和该氧化后的金属薄膜层进行处理，以使在该氧化后的金属薄膜层上形成第二过孔，在第二栅绝缘薄膜层上形成的第一过孔，以简化薄膜晶体管的制造工艺。
示例的，如图11所示，其示出了在形成有第三绝缘层107的衬底基板101上形成第二栅绝缘层105后的结构示意图，且该第二栅绝缘层105上形成有第一过孔，第三绝缘层107上形成有第二过孔，每个第二过孔与一个第一过孔连通。
步骤307、在形成有第二栅绝缘层的衬底基板上形成源漏极。
可以采用磁控溅射、热蒸发或者PECVD等方法在形成有第二栅绝缘层的衬底基板上，沉积一层具有一定厚度的源漏极金属材料，得到源漏极金属薄膜层，然后通过一次构图工艺对该源漏极金属薄膜层进行处理，以得到源极和漏极。其中，该源漏极包括源极和漏极，该源极和该漏极可以分别通过第一过孔与有源层连接。该源漏极金属材料可以为金属Mo、金属Cu、金属Al及其合金材料。且该源漏极的厚度可以根据实际需要进行确定。
并且，为了保证该源漏极与有源层的有效接触，有源层在衬底基板上的正投影与栅极在衬底基板上的正投影可以存在不重叠区域，且有源层在衬底基板上的正投影与第一栅绝缘层在衬底基板上的正投影可以存在不重叠区域，以便于在该不重叠区域上方的有源层远离衬底基板的一侧上形成有第二栅绝缘层，并在该第二栅绝缘层上设置有第一过孔，使源极和漏极可以分别通过第一过孔与有源层连接。
示例的，如图12所示，其示出了在形成有第二栅绝缘层105的衬底基板101上形成源漏极106后的结构示意图，第二栅绝缘层105上形成有多个第一过孔，源极1061和漏极1062可以分别通过至少一个第一过孔与有源层102连接。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过该方法制造的薄膜晶体管中的有源层与源极的接触位置处，及有源层与漏极的接触位置处均掺杂有金属离子，由于金属离子具有较强的导电性，相较于相关技术，减小了有源层与源漏极之间的接触电阻，有效地提高了薄膜晶体管的电学性能。
需要说明的是，本发明实施例提供的薄膜晶体管的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
本发明实施例提供一种显示面板，该显示面板可以包括：阵列排布的多个像素单元，每个所述像素单元包括：本发明实施例所提供的薄膜晶体管。例如，显示面板可以包括多个阵列排布的多个像素单元，每个像素单元中可以设置有红色亚像素、绿色亚像素和蓝色亚像素，该每个亚像素中可以设置有本发明实施例所提供的薄膜晶体管。
可选地，该显示面板可以为：液晶面板、电子纸、有机发光二极管面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等装置的部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
层叠设置在衬底基板上的有源层、第一栅绝缘层、栅极、第二栅绝缘层和源漏极，所述源漏极包括源极和漏极；
所述源极和所述漏极分别通过所述第二栅绝缘层上的第一过孔与所述有源层连接，且所述有源层与所述源极的接触位置处，及所述有源层与所述漏极的接触位置处均掺杂有金属离子。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：位于所述栅极与所述第二栅绝缘层之间的第三绝缘层，所述第三绝缘层由所述金属离子的氧化物制成，且所述第三绝缘层上设置有与所述第一过孔连通的第二过孔，第一正投影与第二正投影围成的整体投影覆盖所述有源层与所述源极以及所述漏极的接触位置在所述衬底基板上的正投影，所述第一正投影为所述第三绝缘层在所述衬底基板上的正投影，所述第二正投影为所述第二过孔在所述衬底基板上的正投影。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
所述第一过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影重合。
4.根据权利要求1至3任一所述的薄膜晶体管，其特征在于，
所述金属离子包括：铝离子或钛离子。
5.根据权利要求1至3任一所述的薄膜晶体管，其特征在于，
所述第一栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影；
所述第二栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影。
6.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
提供衬底基板；
在所述衬底基板上依次形成有源薄膜层、第一栅绝缘层和栅极；
对所述有源薄膜层进行离子掺杂，得到有源层，所述有源层用于与源极接触的接触位置处，及所述有源层用于与漏极接触的接触位置处均掺杂有金属离子；
在形成有所述栅极的衬底基板上形成第二栅绝缘层，所述第二栅绝缘层上形成有第一过孔；
在形成有所述第二栅绝缘层的衬底基板上形成源漏极，所述源漏极包括所述源极和所述漏极，所述源极和所述漏极分别通过形成在所述第二栅绝缘层上的第一过孔与所述有源层连接。
7.根据权利要求6所述的方法，其特征在于，所述对所述有源薄膜层进行离子掺杂，得到有源层，包括：
在形成有所述栅极的衬底基板上形成金属薄膜层，所述金属薄膜层在所述衬底基板上的正投影覆盖接触位置在所述衬底基板上的正投影；
通过所述金属薄膜层对所述有源薄膜层进行离子掺杂；
对掺杂有离子的有源薄膜层进行退火处理，得到所述有源层；
对所述金属薄膜层进行氧化处理；
对氧化后的金属薄膜层进行图形化处理，得到第三绝缘层，所述第三绝缘层上形成有与所述第一过孔连通的第二过孔，且第一正投影与第二正投影围成的整体投影覆盖所述有源层与所述源极以及所述漏极的接触位置在所述衬底基板上的正投影，所述第一正投影为所述第三绝缘层在所述衬底基板上的正投影，所述第二正投影为所述第二过孔在所述衬底基板上的正投影。
8.根据权利要求6或7所述的方法，其特征在于，
所述金属离子包括：铝离子或钛离子。
9.根据权利要求6或7所述的方法，其特征在于，
所述第一栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影；
所述第二栅绝缘层在所述衬底基板上的正投影覆盖所述栅极在所述衬底基板上的正投影。
10.一种显示面板，其特征在于，所述显示面板包括：阵列排布的多个像素单元，每个所述像素单元包括：权利要求1至5任一所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811096601.1A CN109192668A (zh) | 2018-09-19 | 2018-09-19 | 薄膜晶体管及其制造方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811096601.1A CN109192668A (zh) | 2018-09-19 | 2018-09-19 | 薄膜晶体管及其制造方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109192668A true CN109192668A (zh) | 2019-01-11 |
Family
ID=64908805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811096601.1A Pending CN109192668A (zh) | 2018-09-19 | 2018-09-19 | 薄膜晶体管及其制造方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109192668A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524915A (zh) * | 2020-04-28 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管器件及其制作方法 |
| CN113141780A (zh) * | 2019-11-01 | 2021-07-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266507A (en) * | 1992-05-18 | 1993-11-30 | Industrial Technology Research Institute | Method of fabricating an offset dual gate thin film field effect transistor |
| CN101241937A (zh) * | 2007-02-08 | 2008-08-13 | 三菱电机株式会社 | 薄膜晶体管装置、其制造方法以及显示装置 |
| CN103959477A (zh) * | 2011-11-18 | 2014-07-30 | 高通Mems科技公司 | 非晶氧化物半导体薄膜晶体管制造方法 |
| US20160020327A1 (en) * | 2014-07-16 | 2016-01-21 | Sony Corporation | Semiconductor device, display unit, and electronic apparatus |
-
2018
- 2018-09-19 CN CN201811096601.1A patent/CN109192668A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266507A (en) * | 1992-05-18 | 1993-11-30 | Industrial Technology Research Institute | Method of fabricating an offset dual gate thin film field effect transistor |
| CN101241937A (zh) * | 2007-02-08 | 2008-08-13 | 三菱电机株式会社 | 薄膜晶体管装置、其制造方法以及显示装置 |
| CN103959477A (zh) * | 2011-11-18 | 2014-07-30 | 高通Mems科技公司 | 非晶氧化物半导体薄膜晶体管制造方法 |
| US20160020327A1 (en) * | 2014-07-16 | 2016-01-21 | Sony Corporation | Semiconductor device, display unit, and electronic apparatus |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113141780A (zh) * | 2019-11-01 | 2021-07-20 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法和显示装置 |
| CN111524915A (zh) * | 2020-04-28 | 2020-08-11 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管器件及其制作方法 |
| CN111524915B (zh) * | 2020-04-28 | 2022-07-12 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876327B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105206626B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN109686794B (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN103794555A (zh) | 制造阵列基板的方法 | |
| CN106057827A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109696781A (zh) | 阵列基板、阵列基板的制作方法和显示装置 | |
| CN106847830A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| WO2022267554A1 (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 | |
| CN106449653B (zh) | 一种显示基板及其制备方法、显示面板、显示装置 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN110098201A (zh) | 晶体管器件及其制造方法、显示基板、显示装置 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN109192668A (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| CN106206428A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |
|
| RJ01 | Rejection of invention patent application after publication |