CN103959477A - 非晶氧化物半导体薄膜晶体管制造方法 - Google Patents

非晶氧化物半导体薄膜晶体管制造方法 Download PDF

Info

Publication number
CN103959477A
CN103959477A CN201280056853.6A CN201280056853A CN103959477A CN 103959477 A CN103959477 A CN 103959477A CN 201280056853 A CN201280056853 A CN 201280056853A CN 103959477 A CN103959477 A CN 103959477A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
substrate
cation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280056853.6A
Other languages
English (en)
Other versions
CN103959477B (zh
Inventor
金天弘
塔利斯·扬·张
约翰·贤哲·洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Qualcomm MEMS Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm MEMS Technologies Inc filed Critical Qualcomm MEMS Technologies Inc
Publication of CN103959477A publication Critical patent/CN103959477A/zh
Application granted granted Critical
Publication of CN103959477B publication Critical patent/CN103959477B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

本发明提供用于制造薄膜晶体管TFT装置的系统、方法及设备。在一方面中，提供具有源极区域、漏极区域及通道区域的衬底。金属阳离子被注入于上覆于所述衬底的所述源极区域及所述漏极区域的氧化物半导体层中。金属阳离子注入在上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中形成经掺杂n型氧化物半导体。

Description

非晶氧化物半导体薄膜晶体管制造方法
优先权声明
本申请案主张2011年11月18日申请且标题为“非晶氧化物半导体薄膜晶体管制造方法(AMORPHOUS OXIDE SEMICONDUCTOR THIN FILM TRANSISTORFABRICATION METHOD)”(代理人案号QUALP070/102626)的第13/299,780号美国专利申请案的优先权，所述申请案的全文出于所有目的特此以引用的方式并入。
技术领域
本发明大体上涉及薄膜晶体管装置，且更特定来说，涉及用于薄膜晶体管装置的制造方法。
背景技术
机电系统(EMS)包含具有电及机械元件、致动器、换能器、传感器、光学组件(例如镜子及光学膜层)及电子器件的装置。机电系统可被制造成多种尺度，包含，但不限于，微尺度及纳尺度。举例来说，微机电系统(MEMS)装置可包含具有范围从约一微米到数百微米或数百微米以上的大小的结构。纳机电系统(NEMS)装置可包含具有小于微米的大小(包含例如小于数百纳米的大小)的结构。机电元件可使用沉积、蚀刻、光刻及/或蚀刻掉衬底及/或沉积的材料层的部分或添加层以形成电及机电装置的其它微加工工艺来制作。
一种类型的EMS装置被称作干涉调制器(IMOD)。如本文中所使用，术语干涉调制器或干涉光调制器是指使用光学干涉原理选择性地吸收及/或反射光的装置。在一些实施方案中，IMOD可包含一对导电板，其中的一者或两者可全部或部分为透明的及/或反射的，且能够在施加适当电信号之后相对运动。在实施方案中，一个板可包含沉积在衬底上的静止层，且另一个板可包含与静止层分离一气隙的反射薄膜。一个板相对于另一个的位置可改变入射于IMOD上的光的光学干涉。IMOD装置具有广泛的应用，且被预期用于改进现有产品且制作新产品，尤其是具有显示能力的产品。
硬件及数据处理设备可与EMS装置相关联。此些硬件及数据处理设备可包含薄膜晶体管(TFT)装置。TFT装置为场效晶体管，所述场效晶体管包含半导体材料中的源极区、漏极区及通道区。
发明内容
本发明的系统、方法及装置各自具有若干创新方面，其中无单个的方面单独负责本文中所揭示的所要属性。
本发明中所描述的标的物的一个创新方面可实施于具有源极区域、漏极区域及通道区域的衬底中。金属阳离子被注入于上覆于所述衬底的所述源极区域及所述漏极区域的氧化物半导体层中。金属阳离子注入在上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中形成经掺杂n型氧化物半导体。
在一些实施方案中，所述氧化物半导体层可包含铟(In)、镓(Ga)、锌(Zn)、铪(Hf)及锡(Sn)中的一或多者。所述金属阳离子可包含所述氧化物半导体层的构成金属的阳离子，例如铟阳离子(In+)、镓阳离子(Ga+)、锌阳离子(Zn+)、铪阳离子(Hf+)及锡阳离子(Sn+)。
本发明中所描述的标的物的另一创新方面可实施于一种形成经掺杂n型氧化物半导体的方法中。所述方法可包含提供衬底，所述衬底的表面可包含源极区域、漏极区域及通道区域。所述衬底还可包含在所述衬底的所述表面上的氧化物半导体层，及在上覆于所述衬底的所述通道区域的所述氧化物半导体层上的掩模。所述方法可包含将金属阳离子注入于上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中，以形成经掺杂n型氧化物半导体层。在一些实施方案中，所述氧化物半导体层可包含In、Ga、Zn、Hf及Sn中的一或多者。所述金属阳离子可包含所述氧化物半导体层的构成金属的阳离子，例如In+、Ga+、Zn+、Hf+及Sn+。在一些实施方案中，所述金属阳离子可被注入于上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中达大于约1019原子/cm3的浓度。
所述方法可进一步包含在上覆于所述通道区域的所述氧化物半导体层上形成第一电介质层，及在所述第一电介质层上形成第一金属层。在一些实施方案中，所述掩模可包含所述第一金属层。举例来说，所述第一金属层可为用于薄膜晶体管(TFT)的金属栅极。
所述方法可进一步包含将第一离子注入于所述氧化物半导体层的上覆于所述通道区域的至少一区中。举例来说，所述第一离子可使用在约1012原子/cm2与1020原子/cm2之间的剂量来注入。
本发明中所描述的标的物的另一创新方面可实施于一种包含经掺杂n型氧化物半导体层的设备中。在一些实施方案中，所述设备可包含衬底、在所述衬底的表面上的氧化物半导体层，其中所述氧化物半导体层包含通道区、源极区及漏极区。所述氧化物半导体层的所述源极区及所述漏极区可为用金属阳离子注入的经掺杂n型氧化物半导体层。在一些实施方案中，所述设备可进一步包含在所述氧化物半导体层的所述通道区上的第一电介质层；及在所述第一电介质层上的第一金属层。
在一些实施方案中，所述经掺杂n型氧化物半导体层可用金属阳离子注入达大于约1019原子/cm3的浓度。所述氧化物半导体层可包含铟(In)、镓(Ga)、锌(Zn)、铪(Hf)及锡(Sn)中的一或多者。所述金属阳离子可包含所述氧化物半导体层的构成金属的阳离子，例如铟阳离子(In+)、镓阳离子(Ga+)、锌阳离子(Zn+)、铪阳离子(Hf+)及锡阳离子(Sn+)。
在附图及下文描述中阐述了本说明书中所描述的标的物的一或多个实施方案的细节。尽管本发明中所提供的实例主要关于基于机电系统(EMS)及微机电系统(MEMS)的显示器进行描述，但本文中所提供的概念可适用于其它类型的显示器，例如液晶显示器、有机发光二级管(“OLED”)显示器及场发射显示器。其它特征、方面及优势将从描述、附图及权利要求书中显而易见。应注意下图的相对尺寸可不按比例绘制。
附图说明
图1展示描绘干涉调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。
图2展示说明并入有3x3IMOD显示器的电子装置的系统框图的实例。
图3展示说明图1的IMOD的可移动反射层位置对施加电压的图的实例。
图4展示说明当施加各种共同及分段电压时IMOD的各种状态的表的实例。
图5A展示说明图2的3x3IMOD显示器中的显示数据的帧的图的实例。
图5B展示可用以写入图5A中所说明的显示数据的帧的共同及分段信号的时序图的实例。
图6A展示图1的IMOD显示器的部分横截面的实例。
图6B到6E展示IMOD的变化实施方案的横截面的实例。
图7展示说明IMOD的制造工艺的流程图的实例。
图8A到8E展示制作IMOD的方法中的各种阶段的横截面示意性说明的实例。
图9展示说明薄膜晶体管(TFT)装置的制造工艺的流程图的实例。
图10A到10D展示在工艺中的各种阶段处的如图9中所描述的TFT装置的实例。
图11展示TFT装置自顶向下视图的实例。
图12及13展示说明用于TFT装置的制造工艺的流程图的实例。
图14A及14B展示TFT装置的横截面示意性说明的实例。
图15A及15B展示说明包含多个IMOD的显示装置的系统框图的实例。
在各种图中相似参考数字及标号指示相似元件。
具体实施方式
以下描述是针对出于描述本发明的创新方面的目的的特定实施方案。然而，所属领域的一股技术人员将容易认识到，可以众多不同方式应用本文中的教示。所描述的实施方案可实施于可经配置以显示图像(不管是运动(例如，视频)还是静止(例如，静态图像)，及不管是文本、图形还是图片)的任何装置或系统中。更特定来说，预期所描述的实施方案可包含于多种电子装置中或与多种电子装置相关联，所述电子装置例如，但不限于：移动电话、具有多媒体因特网功能的蜂窝式电话、移动电视接收器、无线装置、智能手机、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本、智能本、平板计算机、打印机、复印机、扫描仪、传真装置、GPS接收器/导航器、相机、MP3播放器、摄录像机、游戏控制台、腕表、钟、计算器、电视监视器、平板显示器、电子阅读装置(即，电子阅读器)、计算机监视器、自动显示器(包含里程表及速度计显示器等)、驾驶舱控制及/或显示器、相机视图显示器(例如，车辆中的后视相机的显示器)、电子照片、电子广告牌或指示牌、投影仪、架构结构、微波炉、冰箱、立体声系统、卡式记录器或播放器、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、停车记时器、封装(例如，在机电系统(EMS)、微机电系统(MEMS)及非MEMS应用中)、美观结构(例如，一件首饰上的图像显示)及多种EMS装置。本文中的教示还可用于非显示应用中，例如，但不限于，电子开关装置、射频滤波器、传感器、加速计、陀螺仪、运动感测装置、磁力计、消费电子器件的惯性组件、消费电子器件产品的部分、变容二极管、液晶装置、电泳装置、驱动方案、制造工艺及电子测试设备。因此，教示并不意欲限于仅在图中所描绘的实施方案，而是具有广泛的适用性，如所属领域的一股技术人员将易于显见。
本文中所描述的一些实施方案涉及具有经掺杂或经重掺杂n型氧化物半导体(即，n+半导体)源极及漏极区的薄膜晶体管(TFT)装置及其制造方法。经重掺杂源极及漏极区的掺杂剂剂量可大于约1018原子/cm2或大于约1019原子/cm2，例如大于约1020原子/cm2。在一些实施方案中，此些掺杂剂浓度可在源极及漏极区中产生良好的欧姆接触。在一些实施方案中，金属阳离子被注入于非晶氧化物半导体层中。在一些实施方案中，氧化物半导体为非晶氧化物半导体，包含含铟(In)、含锌(Zn)、含锡(Sn)、含铪(Hf)或含镓(Ga)的氧化物半导体。金属阳离子注入可形成TFT装置的经重掺杂n型氧化物半导体源极及漏极区。在一些实施方案中，经注入的阳离子为氧化物半导体层的一或多个构成金属的阳离子。金属阳离子的实例包含In、Zn、Sn、Hf及Ga的阳离子。
在一些实施方案中，TFT装置可制造于衬底上。衬底可具有包含源极区域、漏极区域及通道区域的表面，其中通道区域在源极区域与漏极区域之间。氧化物半导体层可形成于衬底的表面上。掩模可形成于氧化物半导体层的上覆于通道区域的区之上。在一些实施方案中，掩模可包含经配置以充当栅极绝缘体的电介质层，及经配置以充当TFT装置的栅极的第一金属层。金属阳离子可被注入于氧化物半导体层的无遮蔽区中，包含在氧化物半导体层的上覆于源极及漏极区域的区中。n型氧化物半导体形成于上覆于源极及漏极区域的氧化物半导体层中。n型氧化物半导体可形成于此层中，这是归因于缺少与外部金属阳离子离子反应(即，结合)的氧气。上覆于衬底的源极区域的n型氧化物半导体可形成TFT装置的源极。上覆于衬底的漏极区域的n型氧化物半导体可形成TFT装置的漏极。上覆于衬底的通道区的氧化物半导体层可形成TFT装置的通道。在一些实施方案中，通道区未受金属阳离子的注入影响，这是归因于栅极金属掩模。接着可执行其它操作以完成TFT装置的制造。
可实施本发明中所描述的标的物的特定实施方案以实现以下潜在优势中的一者或一者以上。方法的实施方案可用以形成顶部栅极TFT装置，所述顶部TFT装置并入有具有经重掺杂n型区的氧化物半导体。TFT装置的源极及漏极区域中的经重掺杂n型区通过降低氧化物半导体的经重掺杂n型区与接触材料的接触中的电势垒而减少接触电阻；高寄生接触电阻可使TFT装置操作降级。形成氧化物半导体的经重掺杂n型区的其它方法(例如，氩(Ar)等离子体处理及含氢的等离子体处理)可不具有良好的掺杂效率或长期可靠性。本文中所揭示的方法提供用于形成氧化物半导体的经重掺杂n型区的可靠及强健工艺。方法的实施方案还可用以控制氧化物半导体层中的载流子浓度，以使得可控制阈值电压。
此外，方法的实施方案可用以形成自对准顶部栅极TFT装置，其中TFT的栅极区被用作掩模。自对准制造工艺帮助确保栅极相对于氧化物半导体的源极及漏极区处于恰当位置。自对准制造工艺也不使用光刻图案化工艺来对准TFT装置的栅极、源极区及漏极区，从而简化工艺并极大地改进良率。良率是指在衬底上恰当地起作用的TFT装置的数目的百分比。自对准TFT装置可经实施以在栅极与源极及/或漏极区之间没有重叠，及具有在栅极与源极区(CGS)之间及/或在栅极与漏极区(CGD)之间的最小寄生电容。减少寄生电容可改进电路的速度性能并减少电力消耗。
所描述的实施方案可适用于的合适的EMS或MEMS装置的实例为反射显示装置。反射显示装置可并入有干涉调制器(IMOD)以使用光学干涉原理选择性地吸收及/或反射入射于其上的光。IMOD可包含吸收器、可相对于吸收器移动的反射器及在吸收器与反射器之间界定的光学谐振腔。反射器可移动到两个或两个以上不同位置，其可改变光学谐振腔的大小，及借此影响干涉调制器的反射率。IMOD的反射光谱可产生相当宽的光谱带，所述光谱带可横跨可见光波长移位以产生不同颜色。光谱带的位置可通过改变光学谐振腔的厚度来进行调整。改变光学谐振腔的一种方式为改变反射器的位置。
图1展示描绘干涉调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。IMOD显示装置包含一个或一个以上干涉MEMS显示元件。在这些装置中，MEMS显示元件的像素可处于明亮或黑暗状态。在明亮(“松弛”、“打开”或“接通”)状态中，显示元件反射大部分的入射可见光，例如到用户。相反地，在黑暗(“致动”、“关闭”或“切断”)状态中，显示元件反射极少的入射可见光。在一些实施方案中，接通及切断状态的光反射性质可颠倒。MEMS像素可经配置以主要在特定波长处反射，从而除了黑白之外还允许彩色显示。
IMOD显示装置可包含IMOD的行/列阵列。每一IMOD可包含一对反射层(即，可移动反射层及固定部分反射层)，其以彼此相隔可变及可控制的距离定位以形成气隙(也被称作光学间隙或腔)。可移动反射层可在至少两个位置之间移动。在第一位置(即，松弛位置)中，可移动反射层可以与固定部分反射层相隔相对大的距离定位。在第二位置(即，致动位置)中，可移动反射层可定位成更靠近于部分反射层。从两个层反射的入射光可取决于可移动反射层的位置而相长或相消地干涉，从而产生每一像素的整体反射或非反射状态。在一些实施方案中，IMOD可在未致动时处于反射状态，反射在可见光谱内的光，且可在未致动时处于黑暗状态，吸收及/或相消地干涉可见光范围内的光。然而，在一些其它实施方案中，IMOD可在未致动时处于黑暗状态，且在致动时处于反射状态。在一些实施方案中，引入所施加的电压可驱动像素改变状态。在一些其它实施方案中，所施加的电荷可驱动像素改变状态。
图1中的像素阵列的所描绘的部分包含两个邻近干涉调制器12。在左边的IMOD12(如所说明)中，可移动反射层14被说明成在距光学堆叠16预定距离的松弛位置中，所述光学堆叠包含部分反射层。横跨左边的IMOD12施加的电压V0不足以引起可移动反射层14的致动。在右边的IMOD12中，可移动反射层14被说明成在靠近或邻近光学堆叠16的致动位置中。横跨右边的IMOD12施加的电压Vbias足以使可移动反射层14维持在致动位置中。
在图1中，像素12的反射性质通常用指示入射于像素12上的光13及从左边的像素12反射的光15的箭头来说明。尽管未详细说明，但所属领域的一股技术人员将理解，入射于像素12上的光13的大部分将透射穿过透明衬底20而朝向光学堆叠16。入射于光学堆叠16上的光的一部分将透射穿过光学堆叠16的部分反射层，且一部分将往回反射穿过透明衬底20。光13的透射穿过光学堆叠16的部分将在可移动反射层14处朝向(及穿过)透明衬底20往回反射。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长或相消)将确定从像素12反射的光15的波长。
光学堆叠16可包含单个层或若干层。层可包含电极层、部分反射及部分透射层以及透明电介质层中的一者或一者以上。在一些实施方案中，光学堆叠16为导电的、部分透射及部分反射的，且可例如通过将以上层中的一者或一者以上沉积到透明衬底20上而制成。电极层可由例如各种金属(例如，氧化铟锡(ITO))等多种材料形成。部分反射层可由例如各种金属(例如，铬(Cr))、半导体及电介质等为部分反射的多种材料形成。部分反射层可由一个或一个以上材料层形成，且所述层中的每一者可由单个材料或材料的组合形成。在一些实施方案中，光学堆叠16可包含充当光学吸收器及电导体的金属或半导体的单个半透明厚度，而(例如，光学堆叠16的或IMOD的其它结构的)不同的较导电的层或部分可用以在IMOD像素之间载送(bus)信号。光学堆叠16还可包含覆盖一个或一个以上导电层或导电/光学吸收层的一个或一个以上绝缘或电介质层。
在一些实施方案中，光学堆叠16的层可经图案化成平行条带，且可形成显示装置中的行电极，如下文所进一步描述。如所属领域的一股技术人员将理解，术语“图案化”在本文中用以指遮蔽以及蚀刻工艺。在一些实施方案中，例如铝(Al)等高导电及反射材料可用于可移动反射层14，且这些条带可形成显示装置中的列电极。可移动反射层14可经形成为一个或一个以上沉积金属层的一系列平行条带(正交于光学堆叠16的行电极)，以形成沉积于柱18上的列及沉积于柱18之间的插入牺牲材料。当蚀刻掉牺牲材料时，所界定的间隙19或光学腔可形成于可移动反射层14与光学堆叠16之间。在一些实施方案中，柱18之间的间距可约为1到1000μm，而间隙19可小于10,000埃
在一些实施方案中，IMOD的每一像素(不管是在致动状态还是在松弛状态)本质上为由固定及移动反射层形成的电容器。当不施加电压时，可移动反射层14保持处于机械松弛状态，如图1中左边的像素12所说明，其中在可移动反射层14与光学堆叠16之间具有间隙19。然而，当将电位差(即电压)施加到选定行及列中的至少一者时，对在对应像素处在行及列电极的相交处形成的电容器充电，且静电力将电极拉到一起。如果所施加的电压超过阈值，那么可移动反射层14可变形且移动靠近或抵靠光学堆叠16。光学堆叠16内的电介质层(未图示)可防止短路，且控制层14及16之间的分离距离，如图1中右边的致动像素12所说明。不管所施加的电位差的极性如何，行为是相同的。尽管阵列中的一系列像素可在一些情况下被称作“行”或“列”，但所属领域的一股技术人员将容易理解，将一个方向称作“行”及另一个称作“列”是任意的。重申，在一些定向中，行可被视为列，且列可被视为行。此外，显示元件可均匀地布置成正交的行及列(“阵列”)或布置成非线性配置，例如具有相对于彼此的某些位置偏移(“马赛克”)。术语“阵列”及“马赛克”可指任一配置。因此，尽管显示器被称作包含“阵列”或“马赛克”，但在任何情况下，元件自身并不需要彼此正交地布置或均匀分布地安置，而是可包含具有非对称形状及不均匀分布的元件的布置。
图2展示说明并入有3x3IMOD显示器的电子装置的系统框图的实例。电子装置包含处理器21，所述处理器可经配置以执行一个或一个以上软件模块。除了执行操作系统之外，处理器21可经配置以执行一个或一个以上软件应用程序，包含网页浏览器、电话应用程序、电子邮件程序任何其它软件应用程序。
处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含将信号提供到例如显示器阵列或面板30的行驱动器电路24及列驱动器电路26。图1中所说明的IMOD显示装置的横截面由图2中的线1-1展示。尽管图2出于清楚起见说明IMOD的3x3阵列，但显示器阵列30可含有极大量的IMOD，且可具有不同于列数的IMOD的行数，且反之亦然。
图3展示说明图1的IMOD的可移动反射层位置对施加电压的图的实例。对于MEMS干涉调制器，行/列(即，共同/分段)写入程序可利用如图3中所说明的这些装置的磁滞性质。在一个实例实施方案中，干涉调制器可使用约10伏特电位差以使可移动反射层或镜从松弛状态改变到致动状态。当电压从所述值减少时，可移动反射层在电压跌到(在此实例中)10伏特以下时维持其状态，然而可移动反射层直到电压跌到2伏特以下方完全松弛。因此，如图3中所示，存在(在此实例中)大约3到7伏特的电压范围，其中存在装置稳定在松弛或致动状态的所施加的电压的窗口。在本文中这被称作“磁滞窗口”或“稳定窗口”。对于图3的具有磁滞特性的显示器阵列30，行/列写入程序可经设计以每次寻址一个或一个以上行，以使得在寻址给定行期间，所寻址的行中的待致动的像素暴露于(在此实例中)约10伏特的电压差，且待松弛的像素暴露于接近零伏特的电压差。在寻址之后，像素可暴露于(在此实例中)约5伏特的稳定状态或偏置电压差以使得其保持先前选通状态。在此实例中，在经寻址之后，每一像素会看见在“稳定窗口”内约3到7伏特的电位差。此磁滞性质特征使得例如图1中所说明的像素设计能够在相同施加电压的条件下保持稳定在致动或松弛预先存在状态。因为每一IMOD像素(不管是在致动状态还是在松弛状态)本质上为由固定及移动反射层形成的电容器，所以可在磁滞窗口内的稳定电压处保持此稳定状态而实质上不消耗或损失电力。此外，如果所施加的电压电位保持实质上固定，那么基本上极少或没有电流会流动到IMOD像素中。
在一些实施方案中，图像的帧可通过根据给定行中的像素的状态的所要改变(如果有的话)沿着列电极集合以“分段”电压的形式施加数据信号而产生。阵列的每一行可轮流寻址，使得以每次一行的方式写入帧。为了将所要数据写入到第一行中的像素，可将对应于第一行的像素的所要状态的分段电压施加于列电极上，且可将呈特定“共同”电压或信号的形式的第一行脉冲施加到第一行电极。接着可改变分段电压集合以对应于第二行中的像素的状态的所要改变(如果有的话)，且可将第二共同电压施加到第二行电极。在一些实施方案中，第一行中的像素未受沿着列电极施加的分段电压的改变的影响，且保持在其在第一共同电压行脉冲期间所设定的状态。可以连续方式对完整系列的行或者列重复此过程以产生图像帧。可通过以每秒钟某一所要帧数持续地重复此过程来用新的图像数据来刷新及/或更新所述帧。
横跨每一像素施加的分段及共同信号的组合(即，横跨每一像素的电位差)确定每一像素的所得状态。图4展示说明当施加各种共同及分段电压时IMOD的各种状态的表的实例。如所属领域的一股技术人员将理解，可将“分段”电压应用于列电极或行电极，且可将“共同”电压应用于列电极或行电极中的另一者。
如图4中(以及图5B中所示的时序图中)所说明，当沿着共同线施加释放电压VCREL时，沿着共同线的所有干涉调制器元件将被置于松弛状态(或者被称作释放或未致动状态)，而不管沿着分段线施加的电压如何，即高分段电压VSH及低分段电压VSL。特定来说，当沿着共同线施加释放电压VCREL时，横跨调制器像素的电位电压(或者被称作像素电压)当沿着所述像素的对应分段线施加高分段电压VSH及低分段电压VSL两者时处在松弛窗口(见图3，也被称作释放窗口)内。
当在共同线上施加保持电压(例如，高保持电压VCHOLD_H或低保持电压VCHOLD_L)时，干涉调制器的状态将保持恒定。举例来说，松弛IMOD将保持于松弛位置，且致动IMOD将保持于致动位置。可选择保持电压以使得当沿着对应分段线施加高分段电压VSH及低分段电压VSL两者时，像素电压将保持在稳定窗口内。因此，分段电压摆幅(即，高VSH与低分段电压VSL之间的差)小于正或负稳定窗口的宽度。
当在共同线上施加寻址或致动电压(例如，高寻址电压VCADD_H或低寻址电压VCADD_L)时，可通过沿着相应分段线施加分段电压选择性地将数据写入到沿着所述线的调制器。可选择分段电压以使得致动取决于所施加的分段电压。当沿着共同线施加寻址电压时，施加一个分段电压将产生稳定窗口内的像素电压，致使像素保持未致动。相对比地，施加另一分段电压将产生超出稳定窗口的像素电压，从而导致像素的致动。引起致动的特定分段电压可取决于使用哪一寻址电压而变化。在一些实施方案中，当沿着共同线施加高寻址电压VCADD_H时，施加高分段电压VSH可致使调制器保持于其当前位置，而施加低分段电压VSL可引起调制器的致动。按照推论，当施加低寻址电压VCADD_L时，分段电压的效果可为相反的，其中高分段电压VSH引起调制器的致动，且低分段电压VSL对调制器的状态没有影响(即，保持稳定)。
在一些实施方案中，可使用产生横跨调制器的相同极性电位差的保持电压、寻址电压及分段电压。在一些其它实施方案中，可使用时常使调制器的电位差的极性交替的信号。横跨调制器的极性的交替(即，写入程序的极性的交替)可减少或抑制可在单个极性的重复写入操作之后发生的电荷积聚。
图5A展示说明图2的3x3IMOD显示器中的显示数据的帧的图的实例。图5B展示可用以写入图5A中所说明的显示数据的帧的共同及分段信号的时序图的实例。可将信号施加到类似于图2的阵列的3x3阵列，其最终将导致图5A中所说明的线时间60e显示布置。图5A中的致动调制器处于黑暗状态，即其中反射光的实质部分在可见光谱之外以便向例如检视者产生黑暗外观。在写入图5A中所说明的帧之前，像素可处于任何状态，但图5B的时序图中所说明的写入程序假设每一调制器在第一线时间60a之前已被释放且驻留于未致动状态。
在第一线时间60a期间：在共同线1上施加释放电压70；在共同线2上施加的电压在高保持电压72处开始且移动到释放电压70；及沿着共同线3施加低保持电压76。因此，沿着共同线1的调制器(共同1，分段1)、(1，2)及(1，3)在第一线时间60a的持续时间内保持处于松弛或未致动状态，沿着共同线2的调制器(2，1)、(2，2)及(2，3)将移动到松弛状态，且沿着共同线3的调制器(3，1)、(3，2)及(3，3)将保持处于其先前状态。参看图4，沿着分段线1、2及3施加的分段电压将对干涉调制器的状态没有影响，因为在线时间60a期间，共同线1、2或3中无一者暴露于引起致动的电压电平(即，VCREL松弛且VCHOLD_L稳定)。
在第二线时间60b期间，共同线1上的电压移动到高保持电压72，且沿着共同线1的所有调制器保持处于松弛状态而不管所施加的分段电压，这是因为没有寻址或致动电压被施加于共同线1上。沿着共同线2的调制器归因于施加释放电压70而保持处于松弛状态，且沿着共同线3的调制器(3，1)、(3，2)及(3，3)将在沿着共同线3的电压移动到释放电压70时松弛。
在第三线时间60c期间，通过在共同线1上施加高寻址电压74来寻址共同线1。因为在施加此寻址电压期间沿着分段线1及2施加低分段电压64，所以横跨调制器(1，1)及(1，2)的像素电压大于调制器的正稳定窗口的高端(即，超过预定阈值的电压差)，且致动调制器(1，1)及(1，2)。相反地，因为沿着分段线3施加高分段电压62，所以横跨调制器(1，3)的像素电压小于调制器(1，1)及(1，2)的像素电压，且保持在调制器的正稳定窗口内；调制器(1，3)因此保持松弛。而且在线时间60c期间，沿着共同线2的电压降低到低保持电压76，且沿着共同线3的电压保持于释放电压70，使得沿着共同线2及3的调制器处于松弛位置。
在第四线时间60d期间，共同线1上的电压返回到高保持电压72，使得沿着共同线1的调制器处于其相应的寻址状态。共同线2上的电压降低到低寻址电压78。因为沿着分段线2施加高分段电压62，所以横跨调制器(2，2)的像素电压低于调制器的负稳定窗口的下端，从而使得调制器(2，2)致动。相反地，因为沿着分段线1及3施加低分段电压64，所以调制器(2，1)及(2，3)保持处于松弛位置。共同线3上的电压增加到高保持电压72，使得沿着共同线3的调制器处于松弛状态。
最终，在第五线时间60e期间，共同线1上的电压保持于高保持电压72，且共同线2上的电压保持于低保持电压76，使得沿着共同线1及2的调制器处于其相应的寻址状态。共同线3上的电压增加到高寻址电压74以寻址沿着共同线3的调制器。在分段线2及3上施加低分段电压64时，调制器(3，2)及(3，3)致动，而沿着分段线1施加的高分段电压62致使调制器(3，1)保持于松弛位置。因此，在第五线时间60e结束处，3x3像素阵列处于图5A中所示的状态，且将保持处于所述状态，只要沿着共同线施加保持电压即可，而不管当寻址沿着其它共同线(未图示)的调制器时可出现的分段电压的变化。
在图5B的时序图中，给定写入程序(即，线时间60a到60e)可包含使用高保持及寻址电压或低保持及寻址电压。一旦已对给定共同线完成写入程序(且将共同电压设定为具有与致动电压相同极性的保持电压)，像素电压便保持于给定稳定窗口内，且直到在所述共同线上施加释放电压方穿过松弛窗口。此外，因为在寻址调制器之前作为写入程序的部分释放每一调制器，所以调制器的致动时间而非释放时间可确定线时间。具体来说，在调制器的释放时间大于致动时间的实施方案中，可施加释放电压长于单个线时间，如图5B中所描绘。在一些其它实施方案中，沿着共同线或分段线施加的电压可变化以导致不同调制器(例如，不同颜色的调制器)的致动及释放电压的变化。
根据上文所阐述的原理而操作的干涉调制器的结构的细节可广泛地变化。举例来说，图6A到6E展示包含可移动反射层14及其支撑结构的IMOD的变化实施方案的横截面实例。图6A展示图1的IMOD显示器的部分横截面的实例，其中金属材料(即，可移动反射层14)的条带沉积在从衬底20正交地延伸的支撑件18上。在图6B中，每一IMOD的可移动反射层14的形状通常为正方形或矩形且在系绳32上附接到支撑件的角上或角附近。在图6C中，可移动反射层14的形状通常为正方形或矩形，且从可包含柔性金属的可变形层34悬吊下来。可变形层34可在可移动反射层14的周边周围直接或间接连接到衬底20。这些连接在本文中被称作支撑柱。图6C中所示的实施方案具有由可变形层34实现的额外益处，所述额外益处来源自可移动反射层14的光学功能与其机械功能的解耦。此解耦允许用于反射层14的结构设计及材料以及用于可变形层34的结构设计及材料彼此独立地最优化。
图6D展示IMOD的另一实例，其中可移动反射层14包含反射子层14a。可移动反射层14搁置在例如支撑柱18等支撑结构上。支撑柱18提供可移动反射层14与下部静止电极(即，所说明的IMOD中的光学堆叠16的部分)的分离，因此间隙19形成于可移动反射层14与光学堆叠16之间，例如当可移动反射层14处于松弛位置时。可移动反射层14还可包含可经配置以充当电极的导电层14c及支撑层14b。在此实例中，导电层14c安置于支撑层14b的远离衬底20的一侧上，且反射子层14a安置于支撑层14b的接近于衬底20的另一侧上。在一些实施方案中，反射子层14a可为导电的，且可安置于支撑层14b与光学堆叠16之间。支撑层14b可包含电介质材料(例如，氮氧化硅(SiON)或二氧化硅(SiO2))的一个或一个以上层。在一些实施方案中，支撑层14b可为层堆叠，例如SiO2/SiON/SiO2三层堆叠。反射子层14a及导电层14c中的任一者或两者可包含例如具有约0.5％铜(Cu)的铝(Al)合金，或另一反射金属材料。使用在电介质支撑层14b上方及下方的导电层14a、14c可平衡应力且提供增强的导电性。在一些实施方案中，反射子层14a及导电层14c可出于多种设计目的(例如，实现可移动反射层14内的特定应力剖面)由不同材料形成。
如图6D中所说明，一些实施方案还可包含黑色掩模结构23。黑色掩模结构23可形成于光学非作用区中(例如，在像素之间或在柱18之下)以吸收环境或杂散光。黑色掩模结构23还可通过抑制光从显示器的非作用部分反射或透射穿过显示器的非作用部分，借此增加对比率，而改进显示装置的光学性质。另外，黑色掩模结构23可为导电的，且经配置以充当电汇流层。在一些实施方案中，行电极可连接到黑色掩模结构23以减少所连接的行电极的电阻。黑色掩模结构23可使用多种方法形成，包含沉积及图案化技术。黑色掩模结构23可包含一个或一个以上层。举例来说，在一些实施方案中，黑色掩模结构23包含充当光学吸收器、SiO2层的钼-铬(MoCr)层及充当反射器及汇流层的铝合金，其中厚度的范围分别为约30到500到及500到一个或一个以上层可使用多种技术来图案化，包含光刻及干式蚀刻，包含例如用于MoCr及SiO2层的四氟化碳(CF4)及/或氧气(O2)，及用于铝合金层的氯气(Cl2)及/或三氯化硼(BCl3)。在一些实施方案中，黑色掩模23可为标准具或干涉堆叠结构。在所述干涉堆叠黑色掩模结构23中，导电吸收器可用以在每一行或列的光学堆叠16中的下部静止电极之间发射或载送信号。在一些实施方案中，间隔物层35可用以大体上将吸收器层16a与黑色掩模23中的导电层电隔离。
图6E展示IMOD的另一实例，其中可移动反射层14为自支撑的。与图6D相对比，图6E的实施方案不包含支撑柱18。替代地，可移动反射层14在多个位置处接触下伏光学堆叠16，且可移动反射层14的曲率提供足够的支撑以使得可移动反射层14在横跨干涉调制器的电压不足以引起致动时返回到图6E的未致动位置。此处出于清楚起见展示可含有多个若干不同层的光学堆叠16，包含光学吸收器16a及电介质16b。在一些实施方案中，光学吸收器16a可既充当固定电极又充当部分反射层。在一些实施方案中，光学吸收器16a比可移动反射层14薄一个数量级(十倍或更多)。在一些实施方案中，光学吸收器16a比反射子层14a薄。
在例如图6A到6E中所示的实施方案等实施方案中，IMOD充当直视装置，其中从透明衬底20的前侧(即，与布置有调制器的侧相反的侧)检视图像。在这些实施方案中，装置(即，在可移动反射层14之后的显示装置的任何部分，包含例如图6C中所说明的可变形层34)的后部可在不冲击或负面地影响显示装置的图像质量的情况下经配置及操作，这是因为反射层14光学地屏蔽装置的所述部分。举例来说，在一些实施方案中，总线结构(未说明)可包含在可移动反射层14之后，其提供能力以将调制器的光学性质与调制器的机电性质(例如，电压寻址及由所述寻址导致的移动)分离。另外，图6A到6E的实施方案可简化处理，例如图案化。
图7展示说明用于IMOD的制造工艺80的流程图的实例，且图8A到8E展示所述制造工艺80的对应阶段的横截面示意性说明的实例。在一些实施方案中，制造工艺80可经实施以制造机电系统(EMS)装置，例如图1及6中所说明的一股类型的干涉调制器。EMS装置的制造还可包含图7中未展示的其它框。参看图1、6及7，工艺80在框82处开始，其中在衬底20之上形成光学堆叠16。图8A说明形成于衬底20之上的所述光学堆叠16。衬底20可为透明衬底，例如玻璃或塑料，其可为柔性的或相对硬及不易弯的，且可已经受先前制备工艺(例如，清洁)以促进光学堆叠16的有效形成。如上文所论述，光学堆叠16可为导电的、部分透射及部分反射的，且可例如通过将具有所要性质的一个或一个以上层沉积到透明衬底20上而制成。在图8A中，光学堆叠16包含具有子层16a及16b的多层结构，但在一些其它实施方案中可包含更多或更少的子层。在一些实施方案中，子层16a、16b中的一者可经配置有光学吸收及导电性质两者，例如组合的导体/吸收器子层16a。另外，子层16a、16b中的一者或一者以上可图案化成平行条带，且可形成显示装置中的行电极。所述图案化可由遮蔽及蚀刻工艺或现有技术中已知的另一合适工艺执行。在一些实施方案中，子层16a、16b中的一者可为绝缘或电介质层，例如沉积在一个或一个以上金属层之上的子层16b(例如，一个或一个以上反射及/或导电层)。另外，光学堆叠16可图案化成形成显示器的行的个别及平行条带。应注意，图8A到8E可不按比例绘制。举例来说，在一些实施方案中，光学堆叠的子层中的一者(即，光学吸收层)可为极薄的，但子层16a、16b在图8A到8E中经展示为有点厚。
工艺80在框84处继续，其中在光学堆叠16之上形成牺牲层25。稍后移除牺牲层25(见框90处)以形成腔19，且因此在图1中所说明的所得干涉调制器12中并未展示牺牲层25。图8B说明包含形成于光学堆叠16之上的牺牲层25的部分制成装置。在光学堆叠16之上形成牺牲层25可包含沉积二氟化氙(XeF2)可蚀刻材料，例如钼(Mo)或非晶硅(a-Si)，达经选择以在随后移除之后提供具有所要设计大小的间隙或腔19(也见图1及8E)的厚度。沉积牺牲材料可使用沉积技术来进行，例如物理气相沉积(PVD，其包含许多不同技术，例如溅镀)、等离子体增强化学气相沉积(PECVD)、热化学气相沉积(热CVD)或旋涂。
工艺80在框86处继续，其中形成支撑结构，例如，图1、6及8C中所说明的柱18。形成柱18可包含图案化牺牲层25以形成支撑结构孔隙，接着使用例如PVD、PECVD、热CVD或旋涂等沉积方法将材料(例如，聚合物或无机材料，例如二氧化硅)沉积到孔隙中以形成柱18。在一些实施方案中，形成于牺牲层中的支撑结构孔隙可延伸穿过牺牲层25及光学堆叠16两者到下伏衬底20，因此柱18的下端接触衬底20，如图6A中所说明。或者，如图8C中所描绘，形成于牺牲层25中的孔隙可延伸穿过牺牲层25，但不穿过光学堆叠16。举例来说，图8E说明与光学堆叠16的上表面接触的支撑柱18的下端。柱18或其它支撑结构可通过在牺牲层25之上沉积支撑结构材料的层及图案化远离牺牲层25中的孔隙而定位的支撑结构材料的部分而形成。支撑结构可位于孔隙内，如图8C中所说明，但还可至少部分在牺牲层25的部分之上延伸。如上文所注明，牺牲层25及/或支撑柱18的图案化可由图案化及蚀刻工艺执行，但还可由替代蚀刻方法执行。
工艺80在框88处继续，其中形成可移动层或薄膜，例如图1、6及8D中所说明的可移动反射层14。可移动反射层14可通过使用一个或一个以上沉积步骤(包含例如，反射层(例如，铝、铝合金或其它反射层)沉积)以及一个或一个以上图案化、遮蔽及/或蚀刻步骤而形成。可移动反射层14可为导电的，且被称作导电层。在一些实施方案中，可移动反射层14可包含多个子层14a、14b、14c，如图8D中所示。在一些实施方案中，例如子层14a、14c等子层中的一者或一者以上可包含出于其光学性质而选择高反射子层，且另一子层14b可包含出于其机械性质而选择的机械子层。因为牺牲层25仍存在于框88处所形成的部分制成干涉调制器中，所以可移动反射层14通常在此阶段不可移动。含有牺牲层25的部分制成IMOD还可在本文中被称作“未释放”IMOD。如上文结合图1所描述，可移动反射层14可图案化成形成显示器的列的个别及平行条带。
工艺80在框90处继续，其中形成腔，例如，图1、6及8E中所说明的腔19。腔19可通过将牺牲材料25(在框84处沉积)暴露于蚀刻剂而形成。举例来说，例如Mo或非晶Si等可蚀刻牺牲材料可通过干式化学蚀刻(通过将牺牲层25暴露于例如从固体XeF2导出的蒸气等气态或蒸气蚀刻剂达有效地移除所要量的材料的时间周期)来移除。通常相对于环绕腔19的结构选择性地移除牺牲材料。还可使用其它蚀刻方法(例如，湿式蚀刻及/或等离子体蚀刻)。因为在框90期间移除牺牲层25，所以可移动反射层14通常在此阶段之后可移动。在移除牺牲材料25之后，所得完整或部分制成的IMOD可在本文中被称作“释放”IMOD。
IMOD及其它EMS装置可用一或多个薄膜晶体管(TFT)装置来实施。图9展示说明薄膜晶体管(TFT)装置的制造工艺的流程图的实例。图10A到10D展示在工艺100中的各种阶段处的如图9中所描述的TFT装置的实例。下文参看图12及13描述用于制造TFT装置的工艺的额外实例。
首先转而参看图9，在工艺100的框102处，氧化物半导体层形成于衬底上。衬底可包含不同衬底材料，包含透明材料、不透明材料、柔性材料、刚性材料或这些材料的组合。在一些实施方案中，衬底为硅、绝缘体硅片(SOI)、玻璃(例如，显示器玻璃或硼硅酸盐玻璃)、柔性塑料或金属箔。在一些实施方案中，制造TFT装置的衬底具有几微米到几百微米的尺寸。在一些其它实施方案中，制造TFT装置的衬底具有至少约1米乘1米或几米到几十公里的尺寸。举例来说，柔性衬底可以卷的形式存储，且具有几米宽及几十公里长的尺寸。
衬底包含源极区域、通道区域及漏极区域。这些区域为将形成TFT装置的源极区、通道区及漏极区的区域。TFT装置的通道区在源极区与漏极区之间，且连接这些区。应注意在一些实施方案中，这些区至少部分通过形成TFT的栅极来界定，其中下伏有衬底的区域。此外，这些区可与经界定为衬底的通道区域的栅极对准。
在一些实施方案中，制造TFT装置的衬底的表面包含缓冲层。缓冲层可充当绝缘表面。在一些实施方案中，缓冲层为氧化物，例如二氧化硅(SiO2)或氧化铝(Al2O3)。在一些实施方案中，缓冲层约为100到1000纳米(nm)厚。
氧化物半导体层形成于衬底的至少源极区域、通道区域及漏极区域之上，且将形成TFT装置的通道区以及TFT装置的经重掺杂n型氧化物半导体源极及漏极区。氧化物半导体层可为任何数目个不同氧化物半导体材料。在一些实施方案中，氧化物半导体为非晶氧化物半导体，包含含In、含Zn、含Sn、含Hf或含Ga的氧化物半导体。非晶氧化物半导体的特定实例包含氧化铟镓锌(InGaZnO)、氧化铟锌(InZnO)、氧化铟铪锌(InHfZnO)、氧化铟锡锌(InSnZnO)、氧化锡锌(SnZnO)、氧化铟锡(InSnO)、氧化镓锌(GaZnO)及氧化锌(ZnO)。在一些实施方案中，氧化物半导体层是用物理气相沉积(PVD)工艺形成的。PVD工艺包含脉冲激光沉积(PLD)、溅镀沉积、电子束物理气相沉积(电子束PVD)及蒸发沉积等。在一些实施方案中，氧化物半导体层约为10nm到100nm厚。
在框104处，第一电介质层形成于氧化物半导体层上以使得第一电介质层在氧化物半导体层的上覆于衬底的通道区域的至少部分上。在一些实施方案中，第一电介质层仅形成于氧化物半导体层的上覆于衬底的通道区域的部分上。第一电介质层可为任何数目个不同电介质材料。在一些实施方案中，第一电介质层为二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化钛(TiO2)、氮氧化硅(SiON)或氮化硅(SiN)。在一些其它实施方案中，第一电介质层包含布置成堆叠结构的不同电介质材料的两个或两个以上层。第一电介质层可使用包含PVD工艺的沉积工艺、包含等离子体增强化学气相沉积(PECVD)的化学气相沉积(CVD)工艺及原子层沉积(ALD)工艺来形成。在一些实施方案中，第一电介质层约为50nm到500nm厚。第一电介质层可充当TFT装置中的栅极绝缘体。
在框106处，第一金属层形成于第一电介质层上。第一金属层可为任何数目个不同金属，包含铝(Al)、铜(Cu)、钼(Mo)、钽(Ta)、铬(Cr)、钕(Nd)、钨(W)、钛(Ti)及含有这些元素中的任一者的合金。在一些实施方案中，第一金属层包含布置成堆叠结构的不同金属的两个或两个以上层。第一金属层可使用包含PVD工艺、CVD工艺或ALD工艺的沉积工艺来形成。如上文所注明，PVD工艺包含PLD及溅镀沉积。第一金属层可充当TFT装置中的栅极。
在一些实施方案中，第一电介质层及/或第一金属层形成于上覆于衬底的源极区域、通道区域及漏极区域的氧化物半导体层上。在这些实施方案中，第一电介质层及/或第一金属可用光阻来图案化。接着可蚀刻第一金属层或第一金属层及第一电介质层两者。这些操作可移除第一电介质层及第一金属层的上覆于衬底的源极区域及漏极区域的部分。
图10A展示工艺100中在此时(例如，直到框106)的TFT装置的实例。TFT装置包含衬底122、氧化物半导体层124、第一电介质层126及第一金属层128。衬底包含源极区域134、通道区域132及漏极区域136。衬底的通道区域132与第一电介质层126及第一金属层128对准。
转而参看图9，在框108处，形成与第一金属层及第一电介质层相关联的也被称作电介质间隔物的电介质侧壁。电介质侧壁可用任何数目个不同电介质材料来形成。在一些实施方案中，电介质侧壁的电介质材料与第一电介质层相同，例如SiO2、Al2O3、HfO2、TiO2、SiON或SiN。
在一些实施方案中，电介质侧壁可通过在上覆于衬底的源极区域及漏极区域的氧化物半导体层上及在第一金属层上沉积电介质侧壁材料而形成。各向异性蚀刻工艺可用以从第一金属层及氧化物半导体层的上覆于衬底的源极区域及漏极区域的部分移除电介质侧壁材料。在一些实施方案中，各向异性蚀刻工艺为反应性离子蚀刻(RIE)工艺，其中将射频(RF)偏压施加到衬底以在衬底附近产生定向电场。在一些实施方案中，在衬底附近的定向电场产生具有倾斜轮廓的电介质侧壁。
可使得氧化物半导体层的上覆于衬底的源极区域及漏极区域的部分以及第一电介质层及第一金属层的侧被电介质侧壁材料覆盖。电介质侧壁可在后续离子注入期间遮蔽这些被覆盖的区域。在一些实施方案中，电介质侧壁可用以通过减少第一金属层与源极接点或漏极接点之间的短路来增加良率。框108为可选操作，如图9中所指示，且在一些实施方案中，可不执行框108。在一些实施方案中，不具有电介质侧壁的TFT装置可展现出较佳的性能特性，这是归因于其较低的电阻。
图10B展示工艺100中此时(例如，直到框108)的TFT装置的实例。TFT装置包含电介质侧壁142。如图10B的实例中所示，电介质侧壁142在第一电介质层126及第一金属层128的任一侧上。电介质侧壁142还覆盖氧化物半导体层124的上覆于衬底的源极区域134及漏极区域136的部分；即，电介质侧壁142中的一者上覆于氧化物半导体层124的上覆于衬底的源极区域134的部分，而电介质侧壁142中的另一者上覆于氧化物半导体层124的上覆于衬底的漏极区域136的部分。虽然图10C的实例中的电介质侧壁142具有倾斜轮廓，但电介质侧壁可具有其它轮廓，包含垂直直线轮廓。
转而参看图9，在框110处，将金属阳离子注入于上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中，以形成经重掺杂n型氧化物半导体层。可注入的金属阳离子的实例包含In、Ga、Zn、Hf及Sn的阳离子。在一些实施方案中，注入氧化物半导体层的构成金属中的一者的金属阳离子。举例来说，铟阳离子(In+)可被注入于InGaZnO、InZnO、InHfZnO、InSnZnO、InSnO及其它含In的氧化物半导体层中。镓阳离子(Ga+)可被注入于InGaZnO、GaZnO及其它含Ga的氧化物半导体层中。锌阳离子(Zn+)可被注入于InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、GaZnO、ZnO及其它含Zn的氧化物半导体层中。铪阳离子(Hf+)可被注入于InHfZnO及其它含Hf的氧化物半导体层中。锡阳离子(Sn+)可被注入于InSnO、InSnZnO、SnZnO及其它含Sn的层中。在一些实施方案中，可注入氧化物半导体层的多个构成金属的金属阳离子。举例来说，In+及Sn+可被注入于InSnZnO或InSnO层中。
离子注入可涉及使金属阳离子朝向氧化物半导体层的表面加速。金属阳离子可产生于离子源中，接着被递送到收容衬底的腔室。施加电场会使阳离子朝向衬底加速，其中将阳离子注入到氧化物半导体层的无遮蔽区中。在一些实施方案中，加速电压的范围可在1keV到200keV之间。在一些实施方案中，注入剂量约为1012离子/cm2到1020离子/cm2。氧化物半导体层中的也被称作缺氧的氧空位可变为给电子体。给电子体的高密度导致经重掺杂n型氧化物半导体层。因为金属阳离子可与氧化物半导体层中的氧分子结合，所以金属阳离子的注入可诱发较高密度的氧空位，从而导致经重掺杂n型半导体层。
在一些实施方案中，可在氧化物半导体层的整个厚度注入金属阳离子。将金属阳离子注入到小于氧化物半导体层的厚度的深度可导致高薄层电阻，而将金属阳离子注入到大于氧化物半导体层的厚度的深度可导致对衬底的损坏。考虑到结深控制及源极及漏极区域中的高离子浓度，氧化物半导体TFT中的阳离子注入深度可通过控制加速电压及阳离子能量来严格控制。
图10C展示图9中所描绘的工艺100中直到框110的TFT装置的实例。TFT装置包含上覆于衬底122的源极区域134及漏极区域136的经重掺杂n型氧化物半导体层144及146。这些经重掺杂n型氧化物半导体层144及146可形成TFT装置中的源极区及漏极区。未转换成经重掺杂n型氧化物半导体的氧化物半导体层124可形成TFT装置中的通道区。氧化物半导体层124的在衬底的通道区132的任一侧上的小区152及154下伏于电介质侧壁142，且不在由第一电介质层126及第一金属层128形成的堆叠之下。因为区152及154在阳离子注入期间由电介质侧壁142遮蔽，所以区152及154不为经重掺杂n型氧化物半导体层144及146的部分。这些区152及154可限制到上覆于衬底的通道区域132的氧化物半导体层中的扩散。这些区152及154还可增加TFT装置的电阻。应注意在电介质侧壁142在阳离子注入期间不存在的一些实施方案中，可不形成区152及154。在这些实施方案中，未转换成经重n掺杂半导体区的氧化物半导体层124可实质上与衬底122的通道区域132对准，且经重掺杂n型氧化物半导体144及146可实质上分别与源极及漏极区域134及136对准。
转而参看图9，在框112处，第二电介质层形成于第一金属层及经重掺杂n型氧化物半导体层上。第二电介质层可包含任何数目个不同电介质材料。在一些实施方案中，第二电介质层的电介质材料与第一电介质层相同，例如SiO2、Al2O3、HfO2、TiO2、SiON或SiN。第二电介质层可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺来形成。在一些实施方案中，第二电介质层可约为100nm到500nm厚。在一些实施方案中，第二电介质层充当钝化绝缘体。钝化绝缘体可充当保护TFT装置免于外部环境的层。钝化绝缘体还可提供第一金属层与源极接点或漏极接点之间的绝缘。
在框114处，移除第二电介质层的一部分以暴露经重掺杂n型氧化物半导体层。举例来说，可暴露上覆于衬底的源极区域的经重掺杂n型氧化物半导体层及上覆于衬底的漏极区域的经重掺杂n型氧化物半导体层。具有湿式或干式蚀刻工艺的光阻可用以暴露经重掺杂n型氧化物半导体层。
在框116处，形成到上覆于衬底的源极区域及漏极区域的经重掺杂n型氧化物半导体层的接点。接点可包含任何数目个不同金属，例如Al、Cu、Mo、Ta、Cr、Nd、W、Ti或含有这些元素中的任一者的合金。在一些实施方案中，接点包含布置成堆叠结构的两个或两个以上不同金属。接点还可包含导电氧化物，例如氧化铟锡(ITO)。接点可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺来形成。
图10D展示所制造的TFT装置(例如，在工艺100的结尾附近或在工艺100的结尾)的实例。TFT装置包含衬底122、氧化物半导体层124、第一电介质层126、第一金属层128、电介质侧壁142及经重掺杂n型氧化物半导体层144及146。衬底的通道区域132与第一电介质层126及第一金属层128对准。经重掺杂n型氧化物半导体层144及146分别上覆于衬底的源极区域134及漏极区域136。TFT装置进一步包含第二电介质层162、源极接点164及漏极接点166。在一些实施方案中，第二电介质层162充当钝化绝缘体。
图10A到10D的实例中的TFT装置可为自对准TFT装置。术语自对准是指在阳离子注入期间充当掩模的栅极堆叠(或需要经重n掺杂半导体氧化物区的对准的其它结构)。在图10A到10D的实例中，可形成包含栅极绝缘体及栅极金属的栅极堆叠的第一电介质层126及第一金属层128在阳离子注入期间充当掩模，以使得自对准TFT装置的源极区及漏极区由氧化物半导体层的注入金属阳离子的区来界定。
在一些其它实施方案中，牺牲掩模可用以界定源极区、通道区及漏极区。举例来说，替代在框104及106中沉积第一电介质层及第一金属层，光阻可沉积在上覆于衬底的通道区域的氧化物半导体层上。接着，可将金属阳离子注入于上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中，以形成经重掺杂n型氧化物半导体层。在形成经重掺杂n型氧化物半导体层之后，可移除光阻掩模，且第一电介质层及第一金属层可形成于上覆于衬底的通道区域的氧化物半导体层上。然而，界定形成第一电介质层及第一金属层的区域的光刻工艺中可存在未对准。在工艺100为自对准TFT装置制造工艺的实施方案中，所述未对准不成问题。
图11展示TFT装置自顶向下视图的实例。图10D中所示的所制造的TFT装置的实例为穿过图11的线1-1的TFT装置的横截面示意图。出于说明的目的，图11中所示的TFT装置200的自顶向下视图不展示图10D中所示的第二电介质层162。图11展示源极接点164、经重掺杂n型氧化物半导体层144、经重掺杂n型氧化物半导体层146及漏极接点166。还展示了电介质侧壁142及第一金属层128。在一些实施方案中，第一金属层128的尺寸202可约为50nm到几十微米。在一些实施方案中，TFT装置200的尺寸204可约为50nm到几毫米。
图12及13展示说明用于TFT装置的制造工艺的流程图的实例。图12中所示的工艺300的一些实施方案可类似于图9中所示的工艺100，其中精简及/或省略了图9中所示的一些工艺操作。
在工艺300的框302处，提供衬底。衬底可具有包含源极区域、漏极区域及通道区域的表面。衬底的通道区域在衬底的源极区域与漏极区域之间。衬底可为任何数目个不同衬底材料，如上文参看图9所描述。衬底包含在衬底的表面上的氧化物半导体层。可使用包含构成金属的任何氧化物半导体层，其中实例包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO及ZnO。
工艺300在框304处继续，其中在氧化物半导体层的一或多个区之上形成掩模。在一些实施方案中，掩模形成于上覆于衬底的通道区域的区之上。掩模为有效地防止氧化物半导体层的下伏一或多个区中的阳离子注入的材料。在一些实施方案中，掩模为具有至少1g/cm3的密度的材料。适当掩模包含金属、聚合物及光阻掩模。在制造顶部栅极TFT的一些实施方案中，掩模可为栅极结构。在一些实施方案中，框304包含沉积及图案化技术。
工艺300在框306处继续，其中将金属阳离子注入于氧化物半导体中的无遮蔽区域中以形成经重掺杂n型氧化物半导体层。在一些实施方案中，框306包含将金属阳离子注入于氧化物半导体层的上覆于衬底的源极区域及漏极区域的区中。在一些实施方案中，注入氧化物半导体层的构成金属中的一者的金属阳离子。可注入的金属阳离子的实例包含In、Ga、Zn、Hf及Sn的阳离子。
为了完成TFT装置的制造，工艺300可继续各种操作，包含形成源极及漏极接点及(如果尚未形成)栅极绝缘体及/或栅极导体。在一些实施方案中，框304中所形成的掩模在框306之后被移除。在一些其它实施方案中，例如如果栅极堆叠或TFT装置的其它部分充当掩模，那么掩模被留在适当的位置。上文关于图9描述可经执行以完成TFT装置的制造的其它工艺操作的实例。举例来说，第二电介质层可形成于经重掺杂n型氧化物半导体层上，如关于框112所描述。可移除第二电介质层的一部分以暴露经重掺杂n型氧化物半导体层上，如关于框114所描述。可形成到经重掺杂n型氧化物半导体层的接点，如关于框116所描述。
转而参看图13，工艺400的实施方案可类似于图12中所描述的工艺300的实施方案。在工艺400中，离子在氧化物半导体层的一或多个区之上形成掩模之前被注入于氧化物半导体层中。在将离子注入于氧化物半导体层中之后，工艺400的实施方案可以类似于如上文所描述的工艺300的方式进行。注入于氧化物半导体层中的离子可调制TFT装置的阈值电压。
在工艺402的框400处，提供衬底。衬底可为任何数目个不同衬底材料，包含透明材料、不透明材料、柔性材料及刚性材料，如上文所描述。衬底可具有变化尺寸，也如上文所描述。在一些实施方案中，衬底包含源极区域、通道区域及漏极区域。在一些实施方案中，制造TFT装置的衬底的表面包含缓冲层，如上文所描述。
在框404处，离子被注入于氧化物半导体层中。在一些实施方案中，注入于氧化物半导体层中的离子为n型掺杂剂。在一些实施方案中，注入金属阳离子，如上文所描述。金属阳离子可为氧化物半导体层的构成金属中的一者的阳离子。在一些其它实施方案中，离子可包含氢离子、氧离子或其它掺杂剂。在一些实施方案中，使用至少约1012原子/cm2或约1012到1020原子/cm2的剂量来注入离子。在一些实施方案中，将离子注入于氧化物半导体层中可用以调制所制造的TFT装置的阈值电压。TFT装置的阈值电压经界定为栅极电压，在所述栅极电压处反转层形成于TFT装置的栅极绝缘体与通道区的界面处。当在源极及漏极区之间施加电压时，反转层允许电子在TFT装置的源极区与漏极区之间流动，穿过通道区。阈值电压取决于通道区中的载流子浓度。将离子注入于氧化物半导体层中可允许控制氧化物半导体层中的载流子浓度，以使得可控制阈值电压。举例来说，当将氧离子注入于将形成TFT装置的通道区的氧化物半导体层中时，氧空位(或载流子浓度)可减少(或耗尽)以使得高栅极电压可用以积聚通道区中的载流子，这可增加阈值电压。当将金属阳离子注入到将形成TFT装置的通道区的氧化物半导体层中时，载流子浓度可增加以使得低栅极电压可用以积聚通道区中的载流子，这可降低阈值电压。
工艺400在框406处继续，其中在氧化物半导体层的一或多个区之上形成掩模。在一些实施方案中，掩模形成于上覆于衬底的通道区域的区之上。上文描述了适当的掩模。工艺400在框408处继续，其中将金属阳离子注入于氧化物半导体中的无遮蔽区域中以形成经重掺杂n型氧化物半导体层。在一些实施方案中，框408包含将金属阳离子注入于氧化物半导体层的上覆于衬底的源极区域及漏极区域的区中。在一些实施方案中，注入氧化物半导体层的构成金属中的一者的金属阳离子。可注入的金属阳离子的实例包含In、Ga、Zn、Hf及Sn的阳离子。框408中注入的离子的离子类型与框404中注入的离子类型相同或不同。在一些实施方案中，框408中的离子剂量大于框404中的离子剂量。举例来说，框408中的离子剂量可比框404中的离子剂量大至少一数量级。
为了完成TFT装置的制造，工艺400可继续各种操作，包含形成源极及漏极接点及(如果尚未形成)栅极绝缘体及/或栅极导体。在一些实施方案中，框404中所形成的掩模在框408之后被移除。在一些其它实施方案中，例如如果栅极堆叠或TFT装置的其它部分充当掩模，那么掩模被留在适当的位置。上文关于图9描述可经执行以完成TFT装置的制造的其它工艺操作的实例。举例来说，第二电介质层可形成于经重掺杂n型氧化物半导体层上，如关于框112所描述。可移除第二电介质层的一部分以暴露经重掺杂n型氧化物半导体层上，如关于框114所描述。可形成到经重掺杂n型氧化物半导体层的接点，如关于框116所描述。
图14A展示TFT装置的横截面示意性说明的实例。举例来说，图14A中所示的TFT装置500可用工艺100、300或400中的一者来制造。TFT装置500包含衬底122、氧化物半导体层124及经重掺杂n型氧化物半导体层144及146。包含第一电介质层126及第一金属层128的堆叠安置于氧化物半导体层124上。源极接点164及漏极接点166分别接触经重掺杂n型氧化物半导体层144及146。经重掺杂n型氧化物半导体层144及146之间的氧化物半导体层124可形成TFT装置500的通道区。经重掺杂n型氧化物半导体层144可形成TFT装置500的源极区，且经重掺杂n型氧化物半导体层146可形成TFT装置500的漏极区。
可存在图9、13及14中所说明的TFT装置的制造工艺的许多变化。举例来说，本文中所描述的工艺中的任一者可用具有柔性衬底的卷轴式处理方法来实施。大量的TFT装置可使用卷轴式处理制造于大衬底上。在另一实例中，工艺可用以制造TFT装置，除了顶部栅极之外或替代顶部栅极，包含底部栅极。图14B展示TFT装置的横截面示意性说明的实例。举例来说，图14B中所示的TFT装置600可用工艺300或400中的一者来制造。TFT装置600包含衬底122、底部金属层130、底部电介质层131、氧化物半导体层124及经重掺杂n型氧化物半导体层144及146。底部金属层130可形成TFT装置600的底部栅极，且底部电介质层131可形成TFT装置600的栅极绝缘体。经重掺杂n型氧化物半导体层144及146之间的氧化物半导体层124可形成TFT装置600的通道区。经重掺杂n型氧化物半导体层144可形成TFT装置600的源极区，且经重掺杂n型氧化物半导体层146可形成TFT装置600的漏极区。在一些实施方案中，TFT装置600可包含源极及漏极接点(未图示)。如所指示，TFT装置600可用例如工艺300来制造，其中工艺300的框302包含提供包含上覆于底部金属层130及底部电介质层131的氧化物半导体层的衬底。在一些实施方案中，工艺可进一步包含在框302之前形成这些层。可执行框304及306，如上文关于图12所描述。在一些实施方案中，TFT装置可进一步包含顶部栅极(未图示)。
如上文所指示，TFT装置可为与显示装置相关联的硬件及数据处理设备的部分。图15A及15B展示说明包含多个IMOD的显示装置40的系统框图的实例。显示装置40可为例如智能手机、蜂窝式或移动电话。然而，显示装置40的相同组件或其轻微变化还说明各种类型的显示装置，例如电视、平板计算机、电子阅读器、手持式装置及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由多种制造工艺中的任一者形成，包含注射模制及真空成型。另外，外壳41可由多种材料中的任一者制成，包含，但不限于：塑料、金属、玻璃、橡胶及陶瓷或其组合。外壳41可包含可移除部分(未图示)，所述可移除部分可与不同颜色或含有不同标志、图片或符号的其它可移除部分互换。
显示器30可为多种显示器中的任一者，包含双稳态或模拟显示器，如本文中所描述。显示器30还可经配置以包含平板显示器，例如等离子体、EL、OLED、STN LCD或TFT LCD，或非平板显示器，例如CRT或其它管装置。另外，显示器30可包含干涉调制器显示器，如本文中所描述。
图15B中示意性地说明显示装置40的组件。显示装置40包含外壳41，且可包含至少部分围封于其中的额外组件。举例来说，显示装置40包含网络接口27，所述网络接口包含耦合到收发器47的天线43。收发器47连接到处理器21，所述处理器连接到调节硬件52。调节硬件52可经配置以调节信号(例如，滤波信号)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28及耦合到阵列驱动器22，所述阵列驱动器又耦合到显示器阵列30。在一些实施方案中，电力供应器50可将电力提供到特定显示装置40设计中的实质上所有组件。
网络接口27包含天线43及收发器47以使得显示装置40可经由网络与一个或一个以上装置通信。网络接口27还可具有减轻例如处理器21的数据处理要求的一些处理能力。天线43可发射及接收信号。在一些实施方案中，天线43根据包含IEEE16.11(a)、(b)或(g)的IEEE16.11标准或包含IEEE802.11a、b、g、n及其另外实施方案的IEEE802.11标准发射及接收RF信号。在一些其它实施方案中，天线43根据蓝牙标准发射及接收RF信号。在蜂窝式电话的状况下，天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用分组无线电服务(GPRS)、增强型数据GSM环境(EDGE)、陆地集群无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据最优化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速分组接入(HSPA)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、演进型高速分组接入(HSPA+)、长期演进(LTE)、AMPS或用以在无线网络(例如，利用3G或4G技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收的信号以使得其可由处理器21接收且进一步由所述处理器操纵。收发器47还可处理从处理器21接收的信号以使得其可经由天线43从显示装置40发射。在一些实施方案中，收发器47可由接收器替换。另外，在一些实施方案中，网络接口27可由图像源替换，所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的总操作。处理器21从网络接口27或图像源接收数据(例如，压缩的图像数据)，且将所述数据处理成原始图像数据或处理成容易被处理成原始图像数据的格式。处理器21可将经处理的数据发送到驱动器控制器29或发送到帧缓冲器28以用于存储。原始数据通常是指识别图像内的每一位置处的图像特性的信息。举例来说，所述图像特性可包含颜色、饱和度及灰度级。
处理器21可包含微控制器、CPU或逻辑单元以控制显示装置40的操作。调节硬件52可包含用于将信号发射到扬声器45及用于从麦克风46接收信号的放大器及滤波器。调节硬件52可为显示装置40内的离散组件，或可并入于处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28得到由处理器21产生的原始图像数据，且可重新格式化原始图像数据以适用于到阵列驱动器22的高速发射。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有类光栅格式的数据流，使得其具有适合于横跨显示器阵列30的扫描的时间顺序。接着，驱动器控制器29将经格式化的信息发送到阵列驱动器22。尽管例如LCD控制器等驱动器控制器29常常作为独立集成电路(IC)与系统处理器21相关联，所述控制器可以许多方式来实施。举例来说，控制器可作为硬件嵌入于处理器21中，作为软件嵌入于处理器21中，或以硬件与阵列驱动器22完全集成。
阵列驱动器22可从驱动器控制器29接收经格式化的信息，且可将视频数据重新格式化成每秒钟许多次地施加到来自显示器的x-y像素矩阵的数百及有时数千(或更多)引线的平行的一组波形。
在一些实施方案中，驱动器控制器29、阵列驱动器22及显示器阵列30适用于本文中所描述的类型的显示器中的任一者。举例来说，驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如，IMOD控制器)。另外，阵列控制器22可为常规驱动器或双稳态显示器驱动器(例如，IMOD显示器驱动器)。此外，显示器阵列30可为常规显示器阵列或双稳态显示器阵列(例如包含IMOD的阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。所述实施方案可用于高度集成系统中，例如移动手机、便携式电子装置、手表或小区域显示器。
在一些实施方案中，输入装置48可经配置以允许例如用户控制显示装置40的操作。输入装置48可包含小键盘(例如，QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏式屏幕、与显示器阵列30集成的触敏式屏幕或压敏式或热敏式薄膜。麦克风46可经配置为显示装置40的输入装置。在一些实施方案中，通过麦克风46的语音命令可用于控制显示装置40的操作。
电力供应器50可包含多种能量存储装置。举例来说，电力供应器50可为可再充电电池，例如镍-镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可使用来自例如壁式插槽或光伏打装置或阵列的电力来充电。或者，可再充电电池可无线地充电。电力供应器50还可为可再生能源、电容器或太阳能电池，包含塑料太阳能电池或太阳能电池漆。电力供应器50还可经配置以从壁式插座接收电力。
在一些实施方案中，控制可编程性驻留于驱动器控制器29中，所述驱动器控制器可位于电子显示系统中若干处。在一些其它实施方案中，控制可编程性驻留于阵列驱动器22中。上文所描述的最优化可以任何数目个硬件及/或软件组件及以各种配置来实施。
结合本文中所揭示的实施方案而描述的各种说明性逻辑、逻辑块、模块、电路和算法步骤可被实施为电子硬件、计算机软件或两者的组合。硬件与软件的可互换性通常已在功能性方面进行描述，且说明于上文所描述的各种说明性组件、块、模块、电路及步骤中。所述功能性是实施为硬件还是软件取决于特定应用及施加于整个系统的设计约束。
用以实施结合本文中所揭示的方面描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备可使用通用单或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器的组合、一个或一个以上微处理器与DSP核心的联合，或任何其它此类配置。在一些实施方案中，特定步骤及方法可由特定用于给定功能的电路执行。
在一个或一个以上方面中，所描述的功能可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或其任何组合来实施。本说明书中所描述的标的物的实施方案还可实施为一个或一个以上计算机程序，即计算机程序指令的一个或一个以上模块，所述计算机程序编码于计算机存储媒体上以用于由数据处理设备执行或控制数据处理设备的操作。
所属领域的技术人员可容易明白对本发明中所描述的实施方案的各种修改，且本文中所定义的一股原理可在不偏离本发明的精神或范围的情况下应用于其它实施方案。因此，权利要求书既定不限于本文中所展示的实施方案，而是应符合与本发明及本文中所揭示的原理及新颖特征相一致的最广范围。词“示范性”在本文中专用以意谓“充当实例、例项或说明”。本文中描述为“示范性”的任何实施方案不一定要解释为相比其它可能性或实施方案优选或有利。另外，所属领域的一股技术人员将容易了解，术语“上”及“下”有时用于容易描述诸图，且指示对应于适当定向的页上的图的定向的相对位置，且可不反映如所实施的IMOD的恰当定向。
在单独实施方案的上下文中在本说明书中所描述的某些特征还可组合地实施于单个实施方案中。相反地，在单个实施方案的上下文中所描述的各种特征还可单独地或以任何合适的子组合实施于多个实施方案中。此外，尽管上文可将特征描述为以某些组合起作用及甚至最初像这样声明，但来自所声明组合的一个或一个以上特征可在一些状况下从组合切去，且所声明组合可是针对子组合或子组合的变化。
类似地，虽然在图式中按特定次序来描绘操作，但所属领域的一股技术人员将容易认识到，不需要按所展示的特定次序或按顺序次序执行所述操作或执行所有所说明的操作以达成所要结果。此外，图式可示意性地按流程图的形式描绘一个或一个以上实例工艺。然而，未描绘的其它操作可并入于示意性地说明的实例工艺中。举例来说，可在所说明的操作中的任一者之前、之后、同时或之间执行一个或一个以上额外操作。在某些情况中，多任务及并行处理可为有利的。此外，上文所描述的实施方案中的各种系统组件的分离不应理解为在所有实施方案中需要所述分离，且应理解所描述的程序组件及系统通常可一起集成于单个软件产品中或封装到多个软件产品中。另外，其它实施方案属于所附权利要求书的范围内。在一些状况下，权利要求书中所叙述的动作可按不同次序执行且仍达成所要结果。

Claims (28)

1.一种方法，其包括：
提供衬底，所述衬底具有表面，所述表面包含源极区域、漏极区域及通道区域，所述衬底包含在所述衬底的所述表面上的氧化物半导体层，及在上覆于所述衬底的所述通道区域的所述氧化物半导体层上的掩模；及
将金属阳离子注入于上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中，以形成经掺杂n型氧化物半导体层。
2.根据权利要求1所述的方法，其中所述掩模包含用于薄膜晶体管TFT的金属栅极。
3.根据权利要求1或2所述的方法，其中所述金属阳离子为所述氧化物半导体层的构成金属的阳离子。
4.根据权利要求1到3中任一权利要求所述的方法，其中所述氧化物半导体层包含铟In、镓Ga、锌Zn、铪Hf及锡Sn中的一或多者。
5.根据权利要求1到4中任一权利要求所述的方法，其中所述金属阳离子包含铟阳离子In+、镓阳离子Ga+、锌阳离子Zn+、铪阳离子Hf+及锡阳离子Sn+中的一或多者。
6.根据权利要求1到5中任一权利要求所述的方法，其进一步包括在上覆于所述通道区域的所述氧化物半导体层上形成第一电介质层，及在所述第一电介质层上形成第一金属层。
7.根据权利要求6所述的方法，其中所述掩模包含所述第一金属层。
8.根据权利要求6所述的方法，其进一步包含：
在所述第一金属层及所述经掺杂n型氧化物半导体层上形成第二电介质层；
移除所述第二电介质层的部分以暴露上覆于所述衬底的所述源极区域的所述经掺杂n型氧化物半导体层及上覆于所述衬底的所述漏极区域的所述经掺杂n型氧化物半导体层；及
形成第一及第二接点，所述第一接点接触上覆于所述衬底的所述源极区域的所述经掺杂n型氧化物半导体层，且所述第二接点接触上覆于所述衬底的所述漏极区域的所述经掺杂n型氧化物半导体层。
9.根据权利要求6所述的方法，其进一步包含：
在所述第一金属层上及在上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层上形成第二电介质层；及
蚀刻所述第二电介质层以形成与所述第一金属层及所述第一电介质层相关联的电介质侧壁。
10.根据权利要求1到9中任一权利要求所述的方法，其中所述金属阳离子被注入于上覆于所述衬底的所述源极区域及所述漏极区域的所述氧化物半导体层中达到大于约1019原子/cm3的浓度。
11.根据权利要求1到10中任一权利要求所述的方法，其中所述氧化物半导体层约为10到100纳米厚。
12.根据权利要求1到11中任一权利要求所述的方法，其进一步包括将第一离子注入于所述氧化物半导体层的上覆于所述通道区域的至少一区中。
13.根据权利要求12所述的方法，其中所述第一离子为金属阳离子。
14.根据权利要求12所述的方法，其中使用在约1012原子/cm2与1020原子/cm2之间的剂量来注入所述第一离子。
15.一种根据权利要求1到14所述的方法中的任一方法制造的装置。
16.一种设备，其包括：
衬底，其包含表面；
在所述衬底表面上的氧化物半导体层，所述氧化物半导体层包含通道区、源极区及漏极区，所述氧化物半导体层的所述源极区及所述漏极区为用金属阳离子注入达到大于约1019原子/cm3的浓度的经掺杂n型氧化物半导体层；
在所述氧化物半导体层的所述通道区上的第一电介质层；及
在所述第一电介质层上的第一金属层。
17.根据权利要求16所述的设备，其中所述金属阳离子为所述氧化物半导体层的构成金属的阳离子。
18.根据权利要求16或17所述的设备，其中所述氧化物半导体层包含铟In、镓Ga、锌Zn、铪Hf及锡Sn中的一或多者。
19.根据权利要求16到18中任一权利要求所述的设备，其中所述金属阳离子包含铟阳离子In+、镓阳离子Ga+、锌阳离子Zn+、铪阳离子Hf+及锡阳离子Sn+中的一或多者。
20.根据权利要求16到19中任一权利要求所述的设备，其进一步包括：接触所述源极区的第一接点；及接触所述漏极区的第二接点。
21.根据权利要求16所述的设备，其进一步包括：
在所述第一电介质层的两侧上及在所述第一金属层的两侧上的电介质侧壁，第一电介质侧壁及第二电介质侧壁上覆于所述氧化物半导体层的所述通道区的部分。
22.根据权利要求16到21中任一权利要求所述的设备，其进一步包括：
第二电介质层，其中所述第二电介质层在所述第一金属层、所述氧化物半导体层的所述源极区及所述氧化物半导体层的所述漏极区上。
23.根据权利要求16到22中任一权利要求所述的设备，其中所述衬底包含玻璃衬底。
24.根据权利要求16到23中任一权利要求所述的设备，其进一步包括：
显示器；
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；及
存储器装置，其经配置以与所述处理器通信。
25.根据权利要求24所述的设备，其进一步包括：
驱动器电路，其经配置以将至少一个信号发送到所述显示器；及
控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。
26.根据权利要求24或25所述的设备，其进一步包括：
图像源模块，其经配置以将所述图像数据发送到所述处理器，其中所述图像源模块包含接收器、收发器及发射器中的至少一者。
27.根据权利要求24到26中任一权利要求所述的设备，其进一步包括：
输入装置，其经配置以接收输入数据及将所述输入数据传达到所述处理器。
28.根据权利要求24到27中任一权利要求所述的设备，其中所述显示器为液晶显示器或有机发光二极管显示器。
CN201280056853.6A 2011-11-18 2012-11-16 非晶氧化物半导体薄膜晶体管制造方法 Expired - Fee Related CN103959477B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/299,780 2011-11-18
US13/299,780 US9379254B2 (en) 2011-11-18 2011-11-18 Amorphous oxide semiconductor thin film transistor fabrication method
PCT/US2012/065680 WO2013075028A1 (en) 2011-11-18 2012-11-16 Amorphous oxide semiconductor thin film transistor fabrication method

Publications (2)

Publication Number Publication Date
CN103959477A true CN103959477A (zh) 2014-07-30
CN103959477B CN103959477B (zh) 2017-12-15

Family

ID=47279103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280056853.6A Expired - Fee Related CN103959477B (zh) 2011-11-18 2012-11-16 非晶氧化物半导体薄膜晶体管制造方法

Country Status (4)

Country Link
US (1) US9379254B2 (zh)
JP (1) JP6339502B2 (zh)
CN (1) CN103959477B (zh)
WO (1) WO2013075028A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157610A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN109192668A (zh) * 2018-09-19 2019-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示面板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014117161A1 (en) 2013-01-28 2014-07-31 Massachusetts Institute Of Technology Electromechanical device
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9929044B2 (en) * 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10685614B2 (en) * 2016-03-17 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US20090283763A1 (en) * 2008-05-15 2009-11-19 Samsung Electronics Co., Ltd. Transistors, semiconductor devices and methods of manufacturing the same
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302768A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 半導体装置の製造方法
JP3647384B2 (ja) 2000-04-04 2005-05-11 松下電器産業株式会社 薄膜半導体素子およびその製造方法並びに表示パネル
TW480725B (en) 2000-04-04 2002-03-21 Matsushita Electric Ind Co Ltd Thin film semiconductor device and method of producing same
US7088322B2 (en) 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4845284B2 (ja) 2000-05-12 2011-12-28 株式会社半導体エネルギー研究所 半導体装置
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4653949B2 (ja) 2003-12-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US7105390B2 (en) 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7067379B2 (en) 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture
US7795094B2 (en) 2004-09-02 2010-09-14 Micron Technology, Inc. Recessed gate dielectric antifuse
US7920135B2 (en) * 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP5285235B2 (ja) 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
US7888669B2 (en) * 2006-11-13 2011-02-15 Georgia Tech Research Corporation Nitride/zinc oxide based light-emitting diodes
JP5286664B2 (ja) 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5500771B2 (ja) 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100884883B1 (ko) 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
US7910994B2 (en) 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
US7660028B2 (en) 2008-03-28 2010-02-09 Qualcomm Mems Technologies, Inc. Apparatus and method of dual-mode display
US8236680B2 (en) 2008-06-20 2012-08-07 Northwestern University Nanoscale, spatially-controlled Ga doping of undoped transparent conducting oxide films
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101609727B1 (ko) 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5439878B2 (ja) 2009-03-13 2014-03-12 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
US8017483B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Method of creating asymmetric field-effect-transistors
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
TWI565067B (zh) 2011-07-08 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US20090283763A1 (en) * 2008-05-15 2009-11-19 Samsung Electronics Co., Ltd. Transistors, semiconductor devices and methods of manufacturing the same
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置
US20110240998A1 (en) * 2010-03-30 2011-10-06 Sony Corporation Thin-film transistor, method of manufacturing the same, and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157610A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
WO2016026178A1 (zh) * 2014-08-20 2016-02-25 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN109192668A (zh) * 2018-09-19 2019-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示面板

Also Published As

Publication number Publication date
JP2015504603A (ja) 2015-02-12
WO2013075028A1 (en) 2013-05-23
US9379254B2 (en) 2016-06-28
US20130127694A1 (en) 2013-05-23
CN103959477B (zh) 2017-12-15
JP6339502B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
CN103959477A (zh) 非晶氧化物半导体薄膜晶体管制造方法
JP5917679B2 (ja) アモルファス酸化物半導体薄膜トランジスタ作製方法
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
US9761732B2 (en) Tunnel thin film transistor with hetero-junction structure
TW201320353A (zh) 非晶形氧化物半導體薄膜電晶體製造方法
CN101855587A (zh) 具有可编程偏移电压控制的电容性微机电系统装置
CN104508829B (zh) 多栅极薄膜晶体管
CN103443688A (zh) 用于显示设备的介电分隔件
US20150349000A1 (en) Fabrication of transistor with high density storage capacitor
CN103814282A (zh) 硅化物间隙薄膜晶体管
TW201602990A (zh) 具有多階輸出之堅固驅動器
CN103842885A (zh) 干涉式调制器的机械层及其制造方法
CN103890635A (zh) 机电系统装置
TW201337326A (zh) 機電系統之儲存電容器及形成該系統之方法
TW201333530A (zh) 機電系統可變電容裝置
TW201608278A (zh) 使一顯示器元件陣列中之薄膜電晶體免於可見光及紫外光之保護
TWI624687B (zh) 使用極性反轉之顯示元件重設
CN104583838A (zh) 机电系统装置
CN103946913A (zh) 用以增加帧速率的自适应线时间
CN104025175A (zh) 用于显示器的驱动方案
TW201546793A (zh) 顯示面板驅動器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161017

Address after: American California

Applicant after: NUJIRA LTD.

Address before: American California

Applicant before: Qualcomm MEMS Technology Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171215

Termination date: 20191116