CN103814282A - 硅化物间隙薄膜晶体管 - Google Patents

硅化物间隙薄膜晶体管 Download PDF

Info

Publication number
CN103814282A
CN103814282A CN201280045503.XA CN201280045503A CN103814282A CN 103814282 A CN103814282 A CN 103814282A CN 201280045503 A CN201280045503 A CN 201280045503A CN 103814282 A CN103814282 A CN 103814282A
Authority
CN
China
Prior art keywords
silicon
layer
silicon area
dielectric layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280045503.XA
Other languages
English (en)
Inventor
约翰·贤哲·洪
琼·厄克·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm MEMS Technologies Inc
Original Assignee
Qualcomm MEMS Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm MEMS Technologies Inc filed Critical Qualcomm MEMS Technologies Inc
Publication of CN103814282A publication Critical patent/CN103814282A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0098—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means using semiconductor body comprising at least one PN junction as detecting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

本发明提供用于制造薄膜晶体管装置的系统、方法及设备。在一个方面中，提供衬底，所述衬底包含在衬底表面上的硅层。在所述硅层上形成金属层。在所述金属层及所述衬底表面的暴露区域上形成第一电介质层。处理所述金属层及所述硅层，且所述金属层与所述硅层反应以形成硅化物层及介于所述硅化物层与所述电介质层之间的间隙。在所述第一电介质层上形成一非晶硅层。加热及冷却所述非晶硅层。上覆于所述衬底表面的所述非晶硅层以快于上覆于所述间隙的所述非晶硅层的速率冷却。

Description

硅化物间隙薄膜晶体管
优先权主张
本申请案主张2011年8月24日申请的标题为“硅化物间隙薄膜晶体管(SILICIDEGAP THIN FILM TRANSISTOR)”的第13／217，177号美国专利申请案(代理人案号QUALP055／100085)的优先权，所述申请案的全部特此出于所有目的并入本文中。
技术领域
本发明大体上涉及薄膜晶体管装置，且更特定来说涉及薄膜晶体管装置的制造方法。
背景技术
机电系统(EMS)包含具有电元件及机械元件、致动器、变换器、传感器、光学组件(包含镜)及电子器件的装置。机电系统可以多种尺度制造，包含(但不限于)微尺度及纳米尺度。例如，微机电系统(MEMS)装置可包含具有在约1微米到数百微米或更大的范围内的大小的结构。纳米机电系统(NEMS)装置可包含具有小于1微米的大小(包含例如小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻及／或蚀除衬底及／或经沉积材料层的部分或添加层的其它微机械加工工艺产生机电元件以形成电装置及机电装置。
一种类型的EMS装置称为干涉式调制器(IMOD)。如本文使用，术语干涉式调制器或干涉式光调制器指代使用光学干涉原理选择性地吸收及／或反射光的装置。在一些实施方案中，干涉式调制器可包含一对导电板，所述对导电板中的一者或两者可为全部或部分透明及／或具反射性的且能够在施加适当电信号时进行相对运动。在一实施方案中，一板可包含沉积于衬底上的固定层，且另一板可包含通过气隙与所述固定层分离的反射膜。一板相对于另一板的位置可改变入射在所述干涉式调制器上的光的光学干涉。干涉式调制器装置具有广泛的应用，且预期用于改进现有产品及产生新产品，尤其是具有显示能力的产品。
硬件及数据处理设备可与机电系统相关联。此硬件及数据处理设备可包含薄膜晶体管(TFT)装置。TFT装置包含在半导体材料中的源极区域、漏极区域及沟道区域。
发明内容
本发明的系统、方法及装置各自具有若干新颖方面，所述若干新颖方面都不单独促成本文揭示的所要属性。
可在制造薄膜晶体管(TFT)装置的方法中实施本发明中描述的标的物的一个新颖方面。具有表面的衬底可包含在衬底表面的区域上的第一硅层，其中所述第一硅层使所述衬底表面的区域保持暴露。可在所述第一硅层上形成第一金属层。可在所述第一金属层及所述衬底表面的暴露区域上形成第一电介质层。可处理所述第一金属层及所述第一硅层，从而使所述第一金属层与所述第一硅层反应以形成第一硅化物层及介于所述第一硅化物层与所述第一电介质层之间的第一间隙。可在所述第一电介质层上形成非晶硅层，其中所述非晶硅层包含上覆于所述衬底表面的暴露区域的第一硅区域及第二硅区域，以及上覆于所述第一间隙的第三硅区域，其中所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。可加热及冷却所述非晶硅层。所述第一硅区域及所述第二硅区域可以快于所述第三硅区域的速率冷却。
在一些实施方案中，所述第一金属层包含钛、镍、钼、钽、钨、铂或钴。在一些实施方案中，所述第三硅区域可包含单个硅晶粒(grain)或若干硅晶粒，且所述第一硅区域及所述第二硅区域可包含非晶硅或小于所述第三硅区域中的单个硅晶粒或若干硅晶粒的硅晶粒。在一些实施方案中，介于第一硅化物层与第一电介质层之间的第一间隙可为真空间隙。
也可在制造薄膜晶体管(TFT)装置的方法中实施本发明中描述的标的物的另一新颖方面。具有表面的衬底可包含在所述衬底表面的区域上的硅层，其中所述硅层使所述衬底表面的区域保持暴露。可在所述硅层上形成金属层。可移除所述金属层及所述硅层的一部分以暴露所述衬底表面的一部分。可在所述金属层、所述衬底表面的暴露区域及所述衬底表面的暴露部分上形成电介质层。可处理所述金属层及所述硅层，从而使所述金属层与所述硅层反应以形成硅化物层及介于所述硅化物层与所述电介质层之间的间隙。可在所述电介质层上形成非晶硅层，所述非晶硅层包含上覆于所述衬底表面的暴露区域的第一硅区域及第二硅区域以及上覆于所述间隙的第三硅区域，其中所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。可加热及冷却所述非晶硅层。所述第一硅区域及所述第二硅区域可以快于所述第三硅区域的速率冷却。
在一些实施方案中，所述金属层包含钛、镍、钼、钽、钨、铂或钴。在一些实施方案中，所述第三硅区域可包含单个硅晶粒或若干硅晶粒，且所述第一硅区域及所述第二硅区域可包含非晶硅或小于所述第三硅区域中的单个硅晶粒或若干硅晶粒的硅晶粒。
还可在设备中实施本发明中描述的标的物的另一新颖方面。所述设备可包含具有表面的衬底，其中第一硅化物层与所述衬底表面相关联。第一电介质层的至少一个部分可处于所述衬底表面上。第一真空间隙可介于所述第一硅化物层与所述第一电介质层之间。硅层可处于所述第一电介质层上，其中所述硅层包含第一硅区域、第二硅区域及第三硅区域。所述第三硅区域可上覆于所述第一真空间隙且可介于所述第一硅区域与所述第二硅区域之间。所述第三硅区域可包含单个硅晶粒或若干硅晶粒，且所述第一硅区域及所述第二硅区域可包含非晶硅或小于所述第三硅区域中的单个硅晶粒或若干硅晶粒的硅晶粒。
在一些实施方案中，所述第一硅化物层可为硅化钛、硅化镍、硅化钼、硅化钽、硅化钨、硅化铂或硅化钴。在一些实施方案中，所述第一真空间隙的厚度可经配置以归因于大气压力的变化而增加或降低。在一些实施方案中，所述设备可经配置以产生绝对压力读数。在一些实施方案中，可通过将固定电势施加于所述第一硅化物层且确定所述第一硅区域与所述第二硅区域之间的电流而产生所述绝对压力读数。
在附图及下文描述中阐述本说明书中描述的标的物的一个以上实施方案的细节。虽然主要就基于机电系统(EMS)及微机电系统(MEMS)的显示器描述本发明中提供的实例，但是本文提供的概念也可应用于其它类型的显示器，例如液晶显示器、有机发光二极管(“OLED”)显示器及场发射显示器。根据描述、图式及权利要求书将明白其它特征、方面及优点。注意，下列各图的相对尺寸不一定按比例绘制。
附图说明
图1展示描绘干涉式调制器(IMOD)显示装置的一系列像素中的两个相邻像素的等角视图的实例。
图2展示说明并入有3x3干涉式调制器显示器的电子装置的系统框图的实例。
图3展示说明图1的干涉式调制器的可移动反射层位置对施加电压的图的实例。
图4展示说明在施加各种共同及分段电压时干涉式调制器的各种状态的表的实例。
图5A展示说明图2的3x3干涉式调制器显示器中的显示数据帧的图的实例。
图5B展示可用以写入图5A中说明的显示数据帧的共同信号及分段信号的时序图的实例。
图6A展示图1的干涉式调制器显示器的部分横截面的实例。
图6B到6E展示干涉式调制器的不同实施方案的横截面的实例。
图7展示说明干涉式调制器的制造过程的流程图的实例。
图8A到8E展示在制造干涉式调制器的方法中的各个阶段的横截面示意图解的实例。
图9A及9B展示说明薄膜晶体管装置的制造过程的流程图的实例。
图10A到10E展示制造薄膜晶体管装置的方法中的各个阶段的示意图解的实例。
图11A及11B展示说明薄膜晶体管装置的制造过程的流程图的实例。
图12展示一部分制造的薄膜晶体管装置的横截面示意图解的实例。
图13展示说明薄膜晶体管装置的制造过程的流程图的实例。
图14展示部分制造的薄膜晶体管装置的横截面示意图解的实例。
图15展示说明薄膜晶体管装置的制造过程的流程图的实例。
图16A及16B展示说明包含多个干涉式调制器的显示装置的系统框图的实例。
在各种图式中，相同的参考数字及符号指示相同元件。
具体实施方式
以下描述针对用于描述本发明的新颖方面的目的的某些实施方案。然而，所属技术领域的一般技术人员将容易地认识到本文中的教示可以许多不同方式应用。所描述的实施方案可在可经配置以显示无论是动态(例如，视频)或静态(例如，静止图像)及无论是文字、图形或图片的图像的任何装置或系统中实施。更特定来说，预期所描述的实施方案可包含于多种电子装置中或与多种电子装置相关联，所述电子装置例如(但不限于)：移动电话、多媒体有因特网能力的蜂窝式电话、移动电视接收器、无线装置、智能型手机、蓝牙装置、个人数据助理(PDA)、无线电子邮件接收器、手持或便携式计算机、上网本、笔记型计算机、智能本、平板计算机、打印机、复印机、扫描仪、传真装置、GPS接收器／导航器、相机、MP3播放器、摄录像机、游戏机、腕表、时钟、计算器、电视监视器、平板显示器、电子阅读装置(例如，电子书阅读器)、计算机监视器、汽车显示器(包含里程表及速度计显示器等等)、驾驶舱控制器件及／或显示器、摄影机景观显示器(例如，车辆中的后视摄影机的显示器)、电子照片、电子广告牌或标志牌、投影仪、建筑结构、微波炉、冰箱、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗衣机、干衣机、洗衣机／干衣机、停车计时器、包装(例如，在机电系统(EMS)、微机电系统(MEMS)及非MEMS应用中)、美学结构(例如，一件珠宝上显示图像)及多种EMS装置。本文中的教示也可用于非显示器应用中，例如(但不限于)电子切换装置、射频滤波器、传感器、加速度计、陀螺仪、运动感测装置、磁力计、消费型电子器件的惯性组件、消费型电子器件产品的零件、可变电抗器、液晶装置、电泳装置、驱动方案、制造工艺及电子测试设备。因此，所述教示不希望限于仅在图式中描绘的实施方案，而是希望具有如所属技术领域的一般技术人员将容易明白的广泛适用性。
本文描述的一些实施方案涉及薄膜晶体管(TFT)装置及其制造方法。在一些实施方案中，在衬底上的硅层上沉积形成硅化物的金属层。例如，形成硅化物的金属包含钛(Ti)、镍(Ni)、钼(Mo)、钽(Ta)、钨(W)、铂(Pt)及钴(Co)。在所述金属层及所述衬底上沉积电介质层，使得所述金属层及所述硅层被囊封在所述衬底与所述电介质层之间。当处理所述金属层及所述硅层时，所述金属层与所述硅层反应以形成硅化物层。在所述处理期间，由所述硅化物层的形成所消耗的金属层的部分在所述硅化物层与所述电介质层之间形成真空间隙。所述真空间隙可形成TFT装置的栅极绝缘体的部分。此外，所述真空间隙可用于制造作为TFT装置的部分的其它结构。
例如，在本文描述的用以制造TFT装置的一些实施方案中，可提供衬底。硅层可上覆于衬底表面的区域，使得所述衬底表面的一个以上其它区域保持暴露。可在所述硅层上形成金属层。可在所述金属层及所述衬底表面的暴露区域上形成第一电介质层。可处理所述金属层及所述硅层，使得所述金属层与所述硅层反应以形成硅化物层及介于所述硅化物层与所述第一电介质层之间的间隙。接着可在所述第一电介质层上形成非晶硅(a-Si)层。所述非晶硅层可包含上覆于所述衬底的暴露区域的第一硅区域及第二硅区域以及上覆于所述间隙的第三硅区域。所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。接着可加热及冷却所述非晶硅层。在一些实施方案中，所述第一硅区域及／或所述第二硅区域以快于所述第三硅区域的速率冷却。
在一些实施方案中，所述第一硅区域及所述第二硅区域可形成所述TFT装置的源极区域及漏极区域，所述第三硅区域可形成所述TFT装置的沟道区域，所述硅化物层可形成所述TFT装置的栅极，且所述间隙及所述第一电介质层可形成所述TFT装置的栅极绝缘体。可执行进一步操作以完成所述TFT装置的制造。
可实施本发明中描述的标的物的特定实施方案以实现下列潜在优点中的一者以上。可使用实施方案以制造并入有具有空气或真空栅极绝缘体的硅的TFT装置，这可改善TFT装置的性能。此类TFT装置可具有改善的场效迁移率，使得其可用于显示装置技术。此外，此类TFT装置中的空气或真空栅极绝缘体可不含可引起装置差异的污染或残留物。还可使用所述方法的实施方案以制造顶部栅极TFT装置。TFT装置中的顶部栅极可改善TFT装置的栅极泄漏与栅极击穿性质。
此外，实施方案可用作为绝对压力传感器。通过运用压敏栅极绝缘体，绝对压力可与流动通过TFT装置的电流有关。可在无复杂电路的情况下完成以此方式确定绝对压力。
可应用所描述的实施方案的适当EMS或MEMS装置的实例为反射显示装置。反射显示装置可并入有干涉式调制器(IMOD)以使用光学干涉的原理选择性地吸收及／或反射入射在其上的光。IMOD可包含吸收体、可相对于所述吸收体移动的反射体及界定于所述吸收体与所述反射体之间的光学谐振腔。所述反射体可移动到两个以上不同位置，这可改变光学谐振腔的大小且借此影响干涉式调制器的反射比。IMOD的反射谱可产生相当宽的光谱带，所述光谱带可跨可见波长移位以产生不同色彩。可通过改变光学谐振腔的厚度(即，通过改变反射体的位置)来调整光谱带的位置。
图1展示描绘干涉式调制器(IMOD)显示装置的一系列像素中的两个相邻像素的等角视图的实例。IMOD显示装置包含一个以上干涉式MEMS显示元件。在这些装置中，MEMS显示元件的像素可处于亮状态或暗状态中。在亮(“松弛”、“打开”或“开启”)状态中，显示元件将入射可见光的大部分反射到(例如)用户。相反，在暗(“致动”、“关闭”或“关断”)状态中，显示元件反射很少的入射可见光。在一些实施方案中，可颠倒开启状态及关断状态的光反射性质。MEMS像素可经配置以主要在特定波长处反射，从而除黑色及白色以外也允许实现彩色显示。
IMOD显示装置可包含IMOD的行／列阵列。每一IMOD可包含一对反射层(即，可移动反射层及固定部分反射层)，所述对反射层定位于彼此相距一可变且可控制距离处以形成气隙(也称为光学间隙或腔)。所述可移动反射层可在至少两个位置之间移动。在第一位置(即，松弛位置)中，所述可移动反射层可定位于距所述固定部分反射层的一相对较大距离处。在第二位置(即，致动位置)中，所述可移动反射层可定位成更接近所述部分反射层。从所述两个层反射的入射光可取决于所述可移动反射层的位置而相长地或相消地干涉，从而针对每一像素产生总体反射或非反射状态。在一些实施方案中，IMOD在未致动时可处于反射状态中，反射可见光谱内的光，且在未致动时可处于暗状态中，反射可见范围外的光(例如，红外光)。然而，在一些其它实施方案中，IMOD在未致动时可处于暗状态中，且在致动时处于反射状态中。在一些实施方案中，引入施加电压可驱动像素改变状态。在一些其它实施方案中，施加电荷可驱动像素改变状态。
图1中的像素阵列的所描绘部分包含两个相邻干涉式调制器12。在左侧的IMOD12(如说明)中，可移动反射层14被说明为处于距包含部分反射层的光学堆叠16一预定距离的松弛位置中。跨左侧的IMOD12施加的电压V0不足以引起所述可移动反射层14的致动。在右侧的IMOD12中，可移动反射层14被说明为处于接近或相邻于光学堆叠16的致动位置中。跨右侧的IMOD12施加的电压Vbias足以使可移动反射层14维持在致动位置中。
在图1中，大体上说明像素12的反射性质，其中箭头13指示入射在像素12上的光，且光15从左侧IMOD12反射。虽然未详细说明，但是所属技术领域的一般技术人员将了解入射在像素12上的光13的大部分将朝向光学堆叠16而透射穿过透明衬底20。入射在光学堆叠16上的光的一部分将透射穿过光学堆叠16的部分反射层，且一部分将透过透明衬底20反射回。透射穿过光学堆叠16的光13的部分将在可移动反射层14处朝向透明衬底20反射回(并穿过透明衬底20)。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长或相消)将确定从IMOD12反射的光15的(若干)波长。
光学堆叠16可包含单一层或若干层。所述层可包含电极层、部分反射及部分透射层及透明电介质层中的一者以上。在一些实施方案中，光学堆叠16为导电、部分透明及部分反射的，且可(例如)通过将上述层中的一者以上沉积在透明衬底20上而制造。电极层可由多种材料(例如各种金属，例如铟锡氧化物(ITO))形成。部分反射层可由具部分反射性的多种材料(例如各种金属，例如铬(Cr)、半导体及电介质)形成。部分反射层可由一个以上材料层形成，且所述层中的每一者可由单一材料或材料组合形成。在一些实施方案中，光学堆叠16可包含单一半透明金属或半导体厚度，其用作光学吸收体及导体两者，而(例如，光学堆叠16或IMOD的其它结构的)不同、导电性更强的层或部分可用以在IMOD像素之间载送信号。光学堆叠16还可包含覆盖一个以上导电层或导电／吸收层的一个以上绝缘或电介质层。
在一些实施方案中，如下文进一步描述，光学堆叠16的(若干)层可经图案化为平行条状物，且可形成显示装置中的行电极。如所属技术领域的一般技术人员所了解，本文中使用术语“图案化”以指代掩蔽以及蚀刻工艺。在一些实施方案中，例如铝(A1)的高度导电及反射性材料可用于可移动反射层14，且这些条状物可形成显示装置中的列电极。可移动反射层14可形成为沉积金属层或若干沉积金属层的一系列平行条状物(正交于光学堆叠16的行电极)以形成沉积在柱18的顶部上的列及沉积在柱18之间的介入牺牲材料。当蚀除牺牲材料时，可在可移动反射层14与光学堆叠16之间形成界定间隙19或光学腔。在一些实施方案中，柱18之间之间隔可为大约1μm到1000μm，而间隙19可小于10,000埃
Figure BDA0000478795940000071
。
在一些实施方案中，IMOD的每一像素(无论处于致动状态中或松弛状态中)本质上为由固定反射层及移动反射层形成的电容器。如图1左侧的IMOD12所说明，当未施加电压时，可移动反射层14保持在机械松弛状态中，在可移动反射层14与光学堆叠16之间具有间隙19。然而，当将电势差(例如，电压)施加于选定行及列中的至少一者时，形成于对应像素处的行电极及列电极的交叉处的电容器开始充电，且静电力将电极牵拉在一起。如果所述施加电压超过阈值，那么可移动反射层14可变形且移动接近光学堆叠16或抵靠光学堆叠16。如图1右侧的致动IMOD12所说明，光学堆叠16内的电介质层(未展示)可防止短路并控制层14与16之间的分离距离。与所施加的电势差的极性无关，行为均相同。虽然在一些情况中可将一阵列中的一系列像素称为“行”或“列”，但是所属技术领域的一般技术人员将容易了解将一方向称为“行”且将另一方向称为“列”是任意的。换句话说，在一些定向上，行可视为列，且列可视为行。此外，显示元件可均匀地布置为正交的多行及多列(“阵列”)或布置为(例如)相对于彼此具有特定位置偏移的非线性配置(“马赛克”)。术语“阵列”及“马赛克”可指代任一配置。因此，虽然显示器被称为包含“阵列”或“马赛克”，但是在任何情况中，元件本身无需布置成彼此正交或安置成均匀分布，而是可包含具有不对称形状及不均匀分布元件的布置。
图2展示说明并入有3×3干涉式调制器显示器的电子装置的系统框图的实例。所述电子装置包含可经配置以执行一个以上软件模块的处理器21。除执行操作系统外，处理器21还可经配置以执行一个以上软件应用程序，包含网页浏览器、电话应用程序、电子邮件程序或其它软件应用程序。
处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含提供信号给(例如)显示阵列或面板30的行驱动器电路24及列驱动器电路26。图1中说明的IMOD显示装置的横截面由图2中的线1-1展示。虽然图2为清楚起见而说明IMOD的3×3阵列，但是显示阵列30可含有极大量的IMOD，且行中的IMOD数目可不同于列中的IMOD数目，且反之亦然。
图3展示说明图1的干涉式调制器的可移动反射层位置对施加电压的图的实例。对于MEMS干涉式调制器，行／列(即，共同／分段)写入过程可利用如图3中说明的这些装置的滞后性质。干涉式调制器可需要(例如)约10伏特电势差以致使可移动反射层或镜从松弛状态改变为致动状态。然而，当电压从所述值减小时，随着电压下降回到(例如)10伏特以下，可移动反射层维持其状态，所述可移动反射层直到电压下降到2伏特以下才完全松弛。因此，如图3中所示，存在大约3伏特到7伏特的电压范围，在所述范围中存在一施加电压窗，在所述施加电压窗中装置稳定地处在松弛状态中或致动状态中。在本文中，将所述窗称为“滞后窗”或“稳定窗”。对于具有图3的滞后特性的显示阵列30，行／列写入过程可经设计以一次寻址一个以上行，使得在寻址给定行期间，所寻址行中待致动的像素暴露于约10伏特的电压差，且待松弛的像素暴露于接近零伏特的电压差。在寻址之后，将所述像素暴露于稳定状态或大约5伏特的偏压电压差，使得所述像素保持在先前选通状态中。在此实例中，在经寻址之后，每一像素经历在约3伏特到7伏特的“稳定窗”内的电势差。此滞后性质特征使像素设计(例如，图1中说明)能够在相同施加电压条件下稳定地保持在预先存在的致动或松弛状态中。因为每一IMOD像素(无论处于致动状态中还是松弛状态中)本质上是由固定反射层及移动反射层形成的电容器，所以可在滞后窗内的稳定电压下保持此稳定状态而不实质上消耗或损耗电力。而且，如果所述施加电压电势保持实质上固定，那么基本上很少电流或无电流流入IMOD像素中。
在一些实施方案中，可根据给定行中的像素的状态的所要变化(如果存在)，通过沿列电极集合以“分段”电压的形式施加数据信号来产生图像的帧。可轮流寻址阵列的每一行，使得一次一行地写入帧。为了将所要数据写入到第一行中的像素，可将对应于所述第一行中的像素的所要状态的分段电压施加于列电极上，且可将呈特定“共同”电压或信号形式的第一行脉冲施加到第一行电极。接着，可改变分段电压集合以对应于第二行中的像素的状态的所要变化(如果存在)，且可将第二共同电压施加到第二行电极。在一些实施方案中，第一行中的像素未受沿列电极施加的分段电压的变化影响，且保持在其在第一共同电压行脉冲期间所设定到的状态。可针对整个系列的行或列以顺序方式重复此过程以产生图像帧。可通过以每秒某一所要数目的帧的速率持续重复此过程来使用新图像数据刷新及／或更新所述帧。
跨每一像素施加的分段及共同信号的组合(即，跨每一像素的电势差)确定每一像素的所得状态。图4展示说明在施加各种共同电压及分段电压时干涉式调制器的各种状态的表的实例。如所属技术领域的一般技术人员容易了解，“分段”电压可施加于列电极或行电极，且“共同”电压可施加于列电极或行电极中的另一者。
如图4中(以及图5B中所示的时序图中)所说明，当沿共同线施加释放电压VCREL时，与沿分段线施加的电压(即，高分段电压VSH及低分段电压VSL)无关，沿所述共同线的全部干涉式调制器元件均将被置于松弛状态(或者称为释放状态或未致动状态)中。特定来说，当沿共同线施加释放电压VCREL时，跨调制器的电势电压(或者称为像素电压)在沿所述像素的对应分段线施加高分段电压VSH及低分段电压VSL两者时均处于松弛窗(参见图3，也称为释放窗)内。
当在共同线上施加保持电压(例如高保持电压VCHOLD_H或低保持电压VCHOLD_L)时，干涉式调制器的状态将保持恒定。例如，松弛IMOD将保持在松弛位置中，且致动IMOD将保持在致动位置中。保持电压可经选择使得在沿对应分段线施加高分段电压VSH及低分段电压VSL时，像素电压将保持在稳定窗内。因此，分段电压摆动(即，高分段电压VSH与低分段电压VSL之间的差)小于正稳定窗或负稳定窗的宽度。
当在共同线上施加寻址或致动电压(例如高寻址电压VCADD_H或低寻址电压VCADD_L)时，可通过沿相应分段线施加分段电压而将数据选择性地写入到沿所述共同线的调制器。分段电压可经选择使得致动取决于所施加的分段电压。当沿共同线施加寻址电压时，施加一个分段电压将导致在稳定窗内的像素电压，从而致使像素保持未致动。相比之下，施加另一分段电压将导致超出稳定窗的像素电压，进而导致像素的致动。引起致动的特定分段电压可取决于所使用的寻址电压而改变。在一些实施方案中，当沿共同线施加高寻址电压VCADD_H时，施加高分段电压VSH可致使调制器保持于其当前位置中，而施加低分段电压VSL可致使所述调制器致动。作为推论，当施加低寻址电压VCADD_L时，分段电压的影响可相反，其中高分段电压VSH致使所述调制器致动，且低分段电压VSL对所述调制器的状态不具有影响(即，保持稳定)。
在一些实施方案中，可使用跨调制器始终产生相同极性电势差的保持电压、寻址电压及分段电压。在一些其它实施方案中，可使用使调制器的电势差的极性交替的信号。跨调制器的极性的交替(即，写入过程的极性的交替)可减小或抑制在单一极性的重复写入操作之后可发生的电荷积累。
图5A展示说明图2的3×3干涉式调制器显示器中的显示数据帧的图的实例。图5B展示可用以写入图5A中说明的显示数据帧的共同信号及分段信号的时序图的实例。所述信号可施加于(例如)图2的3×3阵列，这最终将导致图5A中说明的显示布置的线时间60e。图5A中的致动调制器处于暗状态中，即，其中反射光的大部分在可见光谱之外以导致对于(例如)观看者来说的暗外观。在写入图5A中说明的帧之前，像素可处于任何状态中，但是图5B的时序图中说明的写入过程假定每一调制器在第一线时间60a之前已释放且处在未致动状态中。
在第一线时间60a期间，将释放电压70施加于共同线1上；施加于共同线2上的电压开始处于高保持电压72且移动到释放电压70；及沿共同线3施加低保持电压76。因此，在第一线时间60a的持续时间之内，沿共同线1的调制器(共同1，分段1)、(共同1，分段2)及(共同1，分段3)保持在松弛或未致动状态中，沿共同线2的调制器(共同2，分段1)、(共同2，分段2)及(共同2，分段3)将移动到松弛状态，且沿共同线3的调制器(共同3，分段1)、(共同3，分段2)及(共同3，分段3)将保持在其先前状态中。参考图4，沿分段线1、2及3施加的分段电压将对干涉式调制器的状态不具有影响，这是因为在线时间60a期间，共同线1、2或3都未暴露于引起致动的电压电平(即，VCREL-松弛及VCHOLD_L-稳定)。
在第二线时间60b期间，共同线1上的电压移动到高保持电压72，且与所施加的分段电压无关，沿共同线1的全部调制器保持在松弛状态中，这是因为在共同线1上未施加寻址或致动电压。归因于释放电压70的施加，沿共同线2的调制器保持在松弛状态中，且沿共同线3的调制器(共同3，分段1)、(共同3，分段2)及(共同3，分段3)将在沿共同线3的电压移动到释放电压70时松弛。
在第三线时间60c期间，通过在共同线1上施加高寻址电压74而寻址共同线1。因为在施加此寻址电压期间沿分段线1及2施加低分段电压64，所以跨调制器(共同1，分段1)及(共同1，分段2)的像素电压大于调制器的正稳定窗的高端(即，电压差超过预定义阈值)，且致动调制器(共同1，分段1)及(共同1，分段2)。相反，因为沿分段线3施加高分段电压62，所以跨调制器(共同1，分段3)的像素电压小于调制器(共同1，分段1)及(共同1，分段2)的电压且保持在调制器的正稳定窗内；因此，调制器(共同1，分段3)保持松弛。又在线时间60c期间，沿共同线2的电压降低到低保持电压76，且沿共同线3的电压保持在释放电压70处，从而使沿共同线2及3的调制器保持在松弛位置中。
在第四线时间60d期间，共同线1上的电压返回到高保持电压72，使沿共同线1的调制器保持于其相应寻址状态中。共同线2上的电压降低到低寻址电压78。因为沿分段线2施加高分段电压62，所以跨调制器(共同2，分段2)的像素电压低于调制器的负稳定窗的低端，从而致使调制器(共同2，分段2)致动。相反，因为沿分段线1及3施加低分段电压64，所以调制器(共同2，分段1)及(共同2，分段3)保持在松弛位置中。共同线3上的电压增加到高保持电压72，使沿共同线3的调制器保持于松弛状态中。
最终，在第五线时间60e期间，共同线1上的电压保持在高保持电压72，且共同线2上的电压保持在低保持电压76，使沿共同线1及2的调制器保持于其相应寻址状态中。共同线3上的电压增加到高寻址电压74以寻址沿共同线3的调制器。由于在分段线2及3上施加低分段电压64，所以调制器(共同3，分段2)及(共同3，分段3)致动，而沿分段线1施加的高分段电压62致使调制器(共同3，分段1)保持在松弛位置中。因此，在第五线时间60e结束时，3×3像素阵列处于图5A中所示的状态中，且只要沿共同线施加保持电压便将保持在所述状态中，而与当寻址沿其它共同线(未展示)的调制器时可能发生的分段电压的变动无关。
在图5B的时序图中，给定写入过程(即，线时间60a到60e)可包含使用高保持电压及高寻址电压或低保持电压及低寻址电压。一旦已针对给定共同线完成所述写入过程(且将共同电压设定为具有与致动电压相同的极性的保持电压)，像素电压便保持在给定稳定窗内，且不通过松弛窗直到在所述共同线上施加释放电压。此外，由于每一调制器在寻址调制器之前作为写入过程的部分被释放，所以调制器的致动时间(而非释放时间)可确定必要线时间。具体来说，在其中调制器的释放时间大于致动时间的实施方案中，如图5B中所描绘，可在长于单一线时间的时间内施加释放电压。在一些其它实施方案中，可改变沿共同线或分段线施加的电压以考虑到不同调制器(例如不同色彩的调制器)的致动电压及释放电压的变动。
根据上文陈述的原理进行操作的干涉式调制器的结构的细节可能大不相同。例如，图6A到6E展示干涉式调制器的不同实施方案的横截面的实例，包含可移动反射层14及其支撑结构。图6A展示图1的干涉式调制器显示器的部分横截面的实例，其中金属材料的条状物(即，可移动反射层14)沉积在从衬底20正交地延伸的支撑件18上。在图6B中，每一IMOD的可移动反射层14大致为正方形或矩形形状，且在隅角处或隅角附近附接到支撑件的系栓32上。在图6C中，可移动反射层14大致为正方形或矩形形状且从可变形层34上悬挂下来，所述可变形层可包含柔性金属。可变形层34可围绕可移动反射层14的周长而直接或间接连接到衬底20。这些连接在本文中称为支撑柱。图6C中所示的实施方案具有从可移动反射层14的光学功能与其机械功能(其是通过可变形层34实行)去耦合获得的额外益处。此去耦合允许独立于彼此对用于反射层14的结构设计及材料及用于可变形层34的结构设计及材料进行优化。
图6D展示IMOD的另一实例，其中可移动反射层14包含反射子层14a。可移动反射层14搁在支撑结构(例如支撑柱18)上。支撑柱18提供可移动反射层14与下固定电极(即，所说明IMOD中的光学堆叠16的部分)的分离，使得(例如)当可移动反射层14处于松弛位置中时在可移动反射层14与光学堆叠16之间形成间隙19。可移动反射层14还可包含导电层14c及支撑层14b，所述导电层可经配置以用作电极。在此实例中，导电层14c安置在支撑层14b的远离衬底20的一侧上，且反射子层14a安置在支撑层14b的靠近衬底20的另一侧上。在一些实施方案中，反射子层14a可导电且可安置在支撑层14b与光学堆叠16之间。支撑层14b可包含电介质材料(例如，氮氧化硅(SiON)或二氧化硅(SiO2))的一个以上层。在一些实施方案中，支撑层14b可为层的堆叠，举例来说，例如SiO2／SiON／SiO2三层堆叠。反射子层14a及导电层14c中的任一者或两者可包含(例如)具有约0.5％铜(Cu)的铝(A1)合金，或另一反射金属材料。在电介质支撑层14b上方及下方采用导电层14a、14c可平衡应力并提供增强的导电性。在一些实施方案中，针对多种设计目的(例如在可移动反射层14内实现特定应力分布)，反射子层14a及导电层14c可由不同材料形成。
如图6D中说明，一些实施方案还可包含黑色掩模结构23。黑色掩模结构23可形成于光学非作用区域中(例如，像素之间或柱18下方)以吸收环境光或杂散光。黑色掩模结构23还可通过抑制光从显示器的非作用部分反射或透射穿过显示器的非作用部分而改善显示装置的光学性质，借此增加对比率。此外，黑色掩模结构23可导电且经配置以用作电载送层。在一些实施方案中，行电极可连接到黑色掩模结构23以减小所连接的行电极的电阻。黑色掩模结构23可使用多种方法形成，包含沉积及图案化技术。黑色掩模结构23可包含一个以上层。例如，在一些实施方案中，黑色掩模结构23包含用作光学吸收体的钼铬(MoCr)层、SiO2层及用作反射体及载送层的铝合金，所述层的厚度分别在约到
Figure BDA0000478795940000132
到
Figure BDA0000478795940000133
及到
Figure BDA0000478795940000135
的范围中。可使用多种技术图案化一个以上层，所述技术包含光刻及干式蚀刻(例如，包含用于MoCr及SiO2层的四氟化碳(CF4)及／或氧气(O2)以及用于铝合金层的氯气(Cl2)及／或三氯化硼(BCl3))。在一些实施方案中，黑色掩模23可为标准具或干涉式堆叠结构。在此类干涉式堆叠黑色掩模结构23中，可使用导电吸收体以在每一行或列的光学堆叠16中的下固定电极之间发射或载送信号。在一些实施方案中，间隔层35可用以使吸收层16a与黑色掩模23中的导电层大体上电隔离。
图6E展示IMOD的另一实例，其中可移动反射层14是自支撑的。与图6D相对照，图6E的实施方案并不包含支撑柱18。而是，可移动反射层14在多个位置处接触下伏光学堆叠16，且当跨干涉式调制器的电压不足以引起致动时，可移动反射层14的曲率提供足够支撑使得可移动反射层14返回到图6E的未致动位置。此处为清楚起见，将可含有多个若干不同层的光学堆叠16展示为包含光学吸收体16a及电介质16b。在一些实施方案中，光学吸收体16a可用作固定电极及部分反射层两者。
在例如图6A到6E中所示的实施方案中，IMOD用作直视装置，其中从透明衬底20的前侧(即，与其上布置调制器的侧相反的侧)观看图像。在这些实施方案中，装置的背面部分(即，显示装置的在可移动反射层14后面的任何部分，包含例如图6C中说明的可变形层34)可经配置及操作而不冲击或不利地影响显示装置的图像质量，这是因为反射层14光学遮蔽所述装置的所述部分。例如，在一些实施方案中，可包含在可移动反射层14后面的总线结构(未说明)，所述总线结构提供使调制器的光学性质与调制器的机电性质(例如电压寻址及由此寻址所引起的移动)分离的能力。此外，图6A到6E的实施方案可简化例如图案化等处理。
图7展示说明干涉式调制器的制造过程80的流程图的实例，且图8A到8E展示此制造过程80的对应阶段的横截面示意图解的实例。在一些实施方案中，除图7中未展示的其它框外，制造过程80还可经实施以制造(例如)图1及6中说明的一般类型的干涉式调制器。参考图1、6及7，过程80开始于框82，其中在衬底20上方形成光学堆叠16。图8A说明形成于衬底20上方的此光学堆叠16。衬底20可为透明衬底(例如玻璃或塑料)，其可为柔性或相对较硬及不可弯曲的，且可能已经历先前制备过程(例如，清洗)以便于光学堆叠16的高效形成。如上所论述，光学堆叠16可导电、部分透明且部分反射，且可通过(例如)将具有所要性质的一个以上层沉积在透明衬底20上而制造。在图8A中，光学堆叠16包含具有子层16a及16b的多层结构，但是在一些其它实施方案中，可包含更多或更少个子层。在一些实施方案中，子层16a、16b中的一者可经配置而具有光学吸收及导电性质两者，例如组合的导体／吸收体子层16a。此外，可将子层16a、16b中的一者以上图案化为平行条状物，且可形成显示装置中的行电极。可通过遮蔽及蚀刻工艺或此项技术中已知的另一适当工艺执行此图案化。在一些实施方案中，子层16a、16b中的一者可为绝缘层或电介质层，例如沉积在一个以上金属层(例如，一个以上反射层及／或导电层)上方的子层16b。此外，可将光学堆叠16图案化为形成显示器的行的个别及平行条状物。
过程80在框84处继续以在光学堆叠16上方形成牺牲层25。随后移除牺牲层25以形成腔19(例如，在框90)且因此在图1中说明的所得干涉式调制器12中未展示牺牲层25。图8B说明包含形成于光学堆叠16上方的牺牲层25的部分制造的装置。在光学堆叠16上方形成牺牲层25可包含按经选择以在后续移除之后提供具有所要设计大小的间隙或腔19(还参见图1及8E)的厚度沉积二氟化氙(XeF2)可蚀刻材料，例如钼(Mo)或非晶硅(Si)。可使用多种沉积技术实行牺牲材料的沉积，例如物理气相沉积(PVD，例如溅镀)、等离子增强型化学气相沉积(PECVD)、热化学气相沉积(热CVD)或旋涂。
过程80在框86处继续以形成支撑结构(例如，如图1、6及8C中说明的柱18)。形成柱18可包含图案化牺牲层25以形成支撑结构孔隙，接着使用沉积方法(例如PVD、PECVD、热CVD或旋涂)将材料(例如聚合物或无机材料，例如氧化硅)沉积到所述孔隙中以形成柱18。在一些实施方案中，形成于所述牺牲层中的支撑结构孔隙可延伸穿过牺牲层25及光学堆叠16两者而到下伏衬底20，使得柱18的下端如图6A中说明般接触衬底20。或者，如图8C中描绘，形成于牺牲层25中的孔隙可延伸穿过牺牲层25，但未穿过光学堆叠16。例如，图8E说明与光学堆叠16的上表面接触的支撑柱18的下端。可通过在牺牲层25上方沉积支撑结构材料层且图案化以移除经定位而远离牺牲层25中的孔隙的支撑结构材料的部分来形成柱18或其它支撑结构。如图8C中说明，支撑结构可定位于孔隙内，但是还可至少部分延伸在牺牲层25的一部分上方。如上所述，牺牲层25及／或支撑柱18的图案化可通过图案化及蚀刻工艺执行，但是也可通过替代性蚀刻方法执行。
过程80在框88处继续以形成可移动反射层或膜(例如图1、6及8D中说明的可移动反射层14)。可通过采用例如反射层(例如，铝、铝合金)沉积等一个以上沉积工艺连同一个以上图案化、遮蔽及／或蚀刻工艺形成可移动反射层14。可移动反射层14可导电且可称为导电层。在一些实施方案中，可移动反射层14可包含如图8D中所示的多个子层14a、14b、14c。在一些实施方案中，子层中的一者以上(例如子层14a、14c)可包含针对其光学性质而选择的高反射子层，且另一子层14b可包含针对其机械性质而选择的机械子层。因为牺牲层25仍存在于形成于框88处的部分制造的干涉式调制器中，所以可移动反射层14在此阶段通常不可移动。含有牺牲层25的部分制造的IMOD在本文也可称为“未释放”IMOD。如上文结合图1所述，可将可移动反射层14图案化为形成显示器的列的个别及平行条状物。
过程80在框90处继续以形成腔(例如，如图1、图6及8E中说明的腔19)。可通过使牺牲材料25(在框84处沉积)暴露于蚀刻剂而形成腔19。例如，可通过干式化学蚀刻，例如通过使牺牲层25暴露于气态或汽态蚀刻剂(例如源自固体XeF2的蒸气)达有效移除(通常相对于包围腔19的结构选择性地移除)所要量的材料的时段来移除例如Mo或非晶Si等可蚀刻牺牲材料。还可使用可蚀刻牺牲材料与蚀刻方法的其它组合，例如湿式蚀刻及／或等离子蚀刻。因为在框90期间移除牺牲层25，所以可移动反射层14在此阶段之后通常为可移动的。在移除牺牲材料25之后，所得完全或部分制造的IMOD在本文中可称为“释放”IMOD。
如全文所述，硬件及数据处理设备可与包含IMOD装置的机电系统相关联。此硬件及数据处理设备可包含薄膜晶体管(TFT)装置或若干薄膜晶体管(TFT)装置。
图9A及9B展示说明薄膜晶体管装置的制造过程的流程图的实例。图10A到10E展示制造薄膜晶体管装置的方法中的各个阶段的示意图解的实例。在图11A及11B中所示的流程图的实例中描述图9A及9B中所示的制造过程的变动。在图13中所示的流程图的实例中描述TFT装置的另一制造过程。在图15中所示的流程图的实例中描述TFT装置的又另一制造过程。
参考图9A，在方法900的框902，于衬底上形成硅层。所述衬底可为任意数目个不同衬底材料，包含透明材料和不透明材料。在一些实施方案中，所述衬底为硅、绝缘体上硅(SOI)、玻璃(例如，显示玻璃或硼硅酸盐玻璃)、柔性塑料或金属箔。在一些实施方案中，在其上制造TFT装置的衬底的大小可从几微米变化到数百毫米。
在一些实施方案中，在其上制造TFT装置的衬底的表面包含缓冲层。所述缓冲层可用作绝缘表面。在一些实施方案中，所述缓冲层为氧化物，例如二氧化硅(SiO2)或氧化铝(A12O3)。在一些实施方案中，所述缓冲层的厚度可为约100纳米(nm)到1000纳米(nm)。
在衬底表面的区域上形成硅层，使得所述衬底表面的若干区域保持暴露。可通过若干不同技术形成所述硅层，包含CVD工艺、PECVD工艺、低压化学气相沉积(LPCVD)工艺、PVD工艺及液相外延工艺。PVD工艺包含脉冲激光沉积(PLD)及溅镀沉积。所述硅层可取决于形成技术而包含非晶硅、多晶硅或单晶硅。在一些实施方案中，所述硅层的厚度可为约50nm到200nm。在一些实施方案中，所述硅层可足够厚以提供硅以在处理过程(下文描述)中形成硅化物及间隙。
在框904，在硅层上形成金属层，从而形成硅／金属双层。所述金属层可为形成硅化物的金属。例如，所述金属可为钛(Ti)、镍(Ni)、钼(Mo)、钽(Ta)、钨(W)、铂(Pt)或钴(Co)。所述金属层可使用包含PVD工艺、CVD工艺及原子层沉积(ALD)工艺的沉积工艺形成。在一些实施方案中，所述金属层的厚度可为约50nm到100nm。
在一些实施方案中，可在沉积之前通过光致抗蚀剂或其它掩模材料界定在其上形成硅及金属双层的衬底表面的区域。在一些其它实施方案中，可在包含所述衬底表面的区域的衬底表面的较大区域上形成所述硅层及／或所述金属层。在这些其它实施方案中，可在形成硅层及／或金属之后使用光致抗蚀剂图案化所述硅层及／或所述金属。接着，可蚀刻所述硅层及／或所述金属层以从所述衬底表面移除所述硅层及所述金属层的一部分，使得所述硅层及所述金属层留在所述衬底表面的区域上。
在框906，移除所述硅／金属双层的一部分。移除所述硅／金属双层可涉及图案化操作，包含光刻及蚀刻。这些操作可从衬底表面移除所述硅／金属双层的一部分以暴露所述衬底表面的一部分。可用辅助支撑上覆电介质层的电介质填充所述硅／金属双层的已移除的部分。
在框908，在所述金属层及所述衬底表面的暴露区域(包含通过在框906的操作暴露的衬底表面的部分)上形成第一电介质层。所述第一电介质层可包含若干不同的电介质材料。在一些实施方案中，所述第一电介质层为二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO2)、氮氧化硅(SiON)或氮化硅(SiN)层。在一些其它实施方案中，所述第一电介质层包含布置成一堆叠结构的两个以上不同电介质材料层。所述第一电介质层可使用包含PVD工艺、CVD工艺(包含PECVD工艺)及ALD工艺的沉积工艺形成。在一些实施方案中，所述第一电介质层的厚度可为约50nm到500nm。
图10A展示在方法900中的此时(例如，直到框908)的TFT装置1000的横截面示意图解的实例。TFT装置包含衬底1002、硅层1004、金属层1006及第一电介质层1008。第一电介质层1008大致保形于下伏衬底1002及由硅层1004及金属层1006形成的结构。在所描绘的实例中，第一电介质1008填充体积1010，在所述体积处在框906移除了由硅层1004及金属层1006形成的双层的一部分。
返回图9A，在框910，处理金属层及硅层。在所述处理期间，金属层与硅层反应以形成硅化物层及介于所述硅化物层与所述第一电介质层之间的间隙。例如，取决于金属层的金属，可形成硅化钛(TiSi2)、硅化镍(NiSi)、硅化钼(MoSi2)、硅化钽(TaSi2)、硅化钨(WSi2)、硅化铂(PtSi)或硅化钴(CoSi2)硅化物层。在一些实施方案中，金属层与硅层的反应为当金属层被消耗时所述反应就停止的自限制过程。在一些实施方案中，整个金属层与硅层反应。在一些实施方案中，当消耗全部金属层时，可剩下尚未与金属反应的一些硅。在一些实施方案中，将全部硅转换为硅化物。在一些实施方案中，整个金属层与硅层反应且将全部硅转换为硅化物。在一些实施方案中，可在消耗全部金属层之前停止所述处理。
因此，可通过金属层的厚度及／或硅层的厚度控制间隙的厚度。例如，当将Ni用于金属层时，约1nm厚的Ni层将消耗约1.8nm的硅，形成约2.3nm厚的NiSi层，从而导致约0.5nm(即，2.8nm减2.3nm)的Ni层及硅层的厚度损耗。为了形成约20nm厚之间隙，例如可使用在至少约72nm厚的硅层上的约39.2nm厚的Ni层。在一些实施方案中，所述间隙的厚度可为约10nm到50nm。
在一些实施方案中，所述处理对金属层与硅层之间的反应提供能量。在一些实施方案中，所述处理可包含热处理。所述热处理的温度及持续时间取决于金属层与硅层的反应温度。在一些实施方案中，所述热处理可在约250℃到1000℃下持续约1分钟到约20分钟。例如，当将Ni用于金属层时，所述热处理可在约450℃下持续约10分钟。在一些其它实施方案中，所述处理可包含经由离子植入工艺将各种掺杂剂植入硅层中，或通过等离子蚀刻粗糙化硅层的表面且接着使各种掺杂剂扩散到硅层中。
在一些实施方案中，硅化物层与第一电介质层之间的间隙可为真空间隙。例如，当第一电介质层完全覆盖硅层及金属层时，当金属层与硅层反应时，可在所述间隙中形成真空。在一些其它实施方案中，当第一电介质层未完全覆盖硅层及金属层时，所述间隙可包含空气，即，所述间隙可为气隙。
图10B展示在方法900中的此时(例如，直到框910)的TFT装置1000的横截面示意图解的实例。TFT装置1000包含硅化物层1022及间隙1024。在所描绘的实例中，间隙1024介于所述硅化物层1022与所述衬底1002之间。所述间隙被由第一电介质层1008填充的体积1010一分为二。
在所描绘的实例中，在图10B中，图10A中所描绘的金属层1006及硅层1004两者都被消耗。在一些其它实施方案(未描绘)中，图10A中所描绘的硅层1004的一部分可剩下且安置在硅化物层1022与衬底1002之间。在一些其它实施方案(未描绘)中，金属层1006的一部分可剩下且安置在间隙1024与第一电介质层1008之间。
图10C展示在方法900中的此时(例如，直到框910)的TFT装置1000的俯视示意图解的实例。为了清楚起见，图10C中所示的TFT装置1000的俯视图并未展示第一电介质层1008。TFT装置1000包含衬底1002、硅化物层1022及间隙1024。在其上形成第一电介质层1008的衬底表面的暴露区域由虚线1009指示；1009内的暴露衬底表面的任一者可包含第一电介质层1008。在一些实施方案中，间隙1024的尺寸1092可为约50nm到数十微米。在一些实施方案中，TFT装置1000的尺寸1094可为约50nm到几毫米或约几微米到数十微米。
在一些实施方案中，体积1010用以提供抵抗推挤第一电介质层1008的大气压力的支撑件。例如，当间隙1024是真空间隙且TFT装置是在标准大气压力下的环境中时，间隙1024上趋于引起所述间隙坍塌的压力可为约101,325帕斯卡(Pa)或约1大气压(atm)。间隙1024上趋于引起所述间隙坍塌的压力可推动上覆于间隙1024的第一电介质层1008与下伏硅化物层1022接触。取决于第一电介质层1008的厚度及刚性，如果不存在使用第一电介质层1008填充的体积1010，那么大气压力可足以引起间隙1024坍塌。因此，使用第一电介质层1008填充的体积1010可在所述第一电介质层为薄及／或柔性时辅助阻止间隙1024坍塌。
虽然被展示为将间隙1024一分为二的第一电介质层1008的杆，但是使用第一电介质层1008填充的体积1010可呈任意数目个不同配置。在一些实施方案中，使用所述第一电介质层填充的体积1010可包含实质上彼此平行且平行于图10C中所示的尺寸1092的多个杆。在一些实施方案中，体积1010可包含实质上彼此平行且平行于图10C中所示的尺寸1094的一个以上杆。在一些实施方案中，使用所述第一电介质层填充的体积1010可为在硅化物层1022及间隙1024的中心的圆柱形柱或在硅化物层1022及间隙1024中的若干对称布置的圆柱形柱。所述柱可以其它图案布置，且所述柱可具有不同横截面，例如三角形、六边形或正方形横截面，且并不限于圆柱形横截面。在一些其它实施方案中，使用所述第一电介质层填充的体积可为蜂窝状结构。
在框912，在所述第一电介质层上形成非晶硅层。所述非晶硅层可通过若干不同的技术形成，包含CVD工艺、PECVD工艺、LPCVD工艺、PVD工艺及液相外延工艺。在一些实施方案中，所述非晶硅层的厚度可为约50nm到150nm，例如约100nm。所述非晶硅层可包含三个区域：上覆于所述间隙的第三硅区域，及上覆于衬底的第一硅区域及第二硅区域，所述第一硅区域及所述第二硅区域处于所述间隙的任一侧上使得所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。所述第三硅区域可形成TFT装置的沟道区域。所述第一硅区域及所述第二硅区域可分别形成TFT装置的源极区域及漏极区域，或反之亦然。
在框914，在非晶硅层上形成第二电介质层。所述第二电介质层可为任意数目个不同电介质材料。在一些实施方案中，所述第二电介质层为与所述第一电介质层相同的电介质材料，包含SiO2、Al2O3、HfO2、TiO2、SiON及SiN。所述第二电介质层可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺形成。在一些实施方案中，所述第二电介质层的厚度可为约10nm到100nm，例如约10nm到50nm。
在框916，加热非晶硅层。可用任意数目种不同的加热方法加热非晶硅层。在一些实施方案中，非晶硅层熔化或部分熔化；即，可将非晶硅层加热到约1414℃(硅的熔化温度)。在一些实施方案中，使用准分子激光来加热非晶硅层。例如，可使用氯化氙(XeCl)准分子激光辐射第二电介质层并加热下伏非晶硅层。激光能量密度可为约280到380毫焦耳／平方厘米(mJ／cm2)，例如约320mJ／cm2。上覆于非晶硅层的第二电介质可用以防止非晶硅层在加热过程期间蒸发。
在框918，冷却非晶硅层。皆上覆于衬底的第一硅区域及第二硅区域部分地经由热传导到下伏衬底而冷却。第一硅区域及第二硅区域可归因于此热传导而快速冷却。例如，在一些实施方案中，第一硅区域及第二硅区域可以大约108℃／秒的速率冷却。上覆于间隙的第三硅区域部分地经由通过第一硅区域及第二硅区域的热传导而冷却；通过所述间隙发生的热传导可较少，这是因为所述间隙的空气或真空的导热率低。因此，第三硅区域可归因于所述间隙而缓慢地冷却。
归因于自第三硅区域的缓慢热传导，第三硅区域可结晶为单个硅晶粒(即，单晶硅)或若干大的硅晶粒。例如，归因于自第三硅区域的热传导，较大的硅晶粒(例如，长度约4微米)可生长，从而自第一硅区域到第二硅区域地横越第三硅区域。归因于自第一硅区域及第二硅区域的较快热传导，第一硅区域及第二硅区域可包含非晶硅或小的硅晶粒。例如，小的硅晶粒可为纳米大小的晶粒。
间隙中的体积(例如，图10C中的体积1010)被用第一电介质层填充的配置可影响自第三硅区域的热传导的速率。因此，一体积的配置可经定制以在第三硅区域中形成特定硅微结构。例如，使用第一电介质层填充的体积的一些配置(例如第一电介质层的实质上彼此平行且平行于图10C中所示的尺寸1094的杆)可以导致单晶硅的方式自第三硅区域传导热。
可在Cheon-Hong Kim等人，《电气与电子工程师协会电子装置杂志(IEEE ElectronDevice Letters)》第23卷，第6期，2002年6月，第315页到第317页的“通过浮动有源结构上的准分子激光再结晶制造的多晶硅TFT(A Poly-Si TFT Fabricated by ExcimerLaser Recrystallization on Floating Active Structure)”中发现关于使非晶硅层再结晶以形成TFT装置的进一步细节，所述案以引用方式并入本文中。
图10D展示在方法900中的此时(例如，直到框918)的所述TFT装置1000的横截面示意图解的实例。如上文关于图10B所述，TFT装置1000包含上覆于衬底1002的硅化物层1022及第一电介质层1008，在硅化物层1022与第一电介质层1008之间具有间隙1024。三个硅区域上覆于第一电介质层1008：第一硅区域1034、第二硅区域1036及第三硅区域1038。第二电介质层1032保形地上覆于第一硅区域1034、第二硅区域1036及第三硅区域1038。
第三硅区域1038可包含单个硅晶粒或若干硅晶粒。第一硅区域1034及第二硅区域1036可包含非晶硅或小于第三硅区域1038中的单个硅晶粒或若干硅晶粒的硅晶粒。虽然图10D中所示的TFT装置1000在第一硅区域1034、第二硅区域1036与第三硅区域1038之间具有清晰的边界，但是实际TFT装置可包含(例如)从第三硅区域1038中的较大晶粒大小到第一硅区域1034及第二硅区域1036中的较小晶粒大小的逐渐转变。每一硅区域中的晶粒大小及每一区域的边界取决于向非晶硅层外的热传导。
在框920，移除第二电介质层。可使用湿式或干式蚀刻工艺移除第二电介质层1032。
在框922，在第一硅区域及第二硅区域中植入n型掺杂剂。在一些实施方案中，可使用掩模以防止掺杂剂被植入第三硅区域中。例如，可在第一硅区域及第二硅区域中植入磷(P)。可将P掺杂剂植入到(例如)约5×1020个原子／平方厘米(cm2)的剂量。如所属技术领域的一般技术人员所知，可使用适当方法将其它n型掺杂剂植入到适当剂量。
在框924，在第一硅区域、第二硅区域及第三硅区域上形成第三电介质层。第三电介质层可为任意数目个不同电介质材料。在一些实施方案中，第三电介质层为与所述第一电介质层相同的电介质材料，包含SiO2、Al2O3、HfO2、TiO2、SiON及SiN。第三电介质层可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺形成。在一些实施方案中，第三电介质层的厚度可为约50nm到500nm。在一些实施方案中，第三电介质层充当钝化绝缘体。钝化绝缘体可用作保护TFT装置免受外部环境影响的层。
在框926，移除第三电介质层的部分以暴露第一硅区域及第二硅区域。可使用光致抗蚀剂连同湿式或干式蚀刻工艺以暴露第一硅区域及第二硅区域。
在框928，形成到第一硅区域及第二硅区域的接触件。所述接触件可为任意数目个不同金属，包含铝(Al)、铜(Cu)、钼(Mo)、钽(Ta)、铬(Cr)、钕(Nd)、钨(W)、钛(Ti)及含有这些元素中的任一者的合金。在一些实施方案中，所述接触件包含布置成堆叠结构的两个以上不同金属。所述接触件还可为导电氧化物，例如铟锡氧化物(ITO)。可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺形成所述接触件。
图10E展示此时(例如，方法900结束时)的TFT装置1000的横截面示意图解的实例。TFT装置包含上覆于衬底1002的硅化物层1022及第一电介质层1008，在硅化物层1022与第一电介质层1008之间具有间隙1024。三个硅区域上覆于第一电介质层1008：第一硅区域1034、第二硅区域1036及第三硅区域1038。TFT装置1000进一步包含第一硅区域1034的n掺杂部分1044，及第二硅区域1036的n掺杂部分1046。第三电介质层1052上覆于n掺杂部分1044、第三硅区域1038及n掺杂部分1046。第一接触件1054及第二接触件1056穿透第三电介质层1052以分别接触n掺杂区域1044及n掺杂区域1046。
对于TFT装置1000，硅化物层1022可用作栅极，使TFT装置1000成为底部栅极TFT装置。第三硅区域1038可用作TFT装置1000的沟道区域，其中第一硅区域1034的n掺杂部分1044用作源极区域，且第二硅区域1036的n掺杂部分1046用作漏极区域。在一些实施方案中，所述沟道区域的长度(即，第一硅区域1034与第二硅区域1036之间的距离)可为较短的，使得能够改善TFT装置1000的性能。在一些实施方案中，所述沟道区域的宽度(即，第三硅区域1038延伸到页面中的尺寸)可为较大的，使得TFT装置能够容纳在第一硅区域1034的n掺杂部分1044与第二硅区域1036的n掺杂部分1046之间的大电流。在一些实施方案中，对于长度及宽度两者，第三硅区域1038的长度及宽度可大于约3微米(例如，约3微米到4微米)。在一些其它实施方案中，对于长度及宽度两者，第三硅区域1038的长度及宽度可小于约3微米(例如，约1微米到2微米或甚至更小)。
在一些实施方案中，在第三硅区域1038下面的间隙1024及第一电介质层1008一起用作栅极绝缘体。第三电介质层1052可用作钝化绝缘体。如上所述，由第一电介质层1008填充且划分间隙1024的体积1010可用作第一电介质层1008的上覆于间隙1024的部分的结构支撑特征。
虽然图10A到10E展示制造TFT装置的方法中的各个阶段的示意图解的实例，但是可根据所要实施方案做出各种修改。例如，虽然硅层1004及金属层1006被展示为图10A中的平坦材料层，但是在一些实施例中可对硅层1004及／或金属层1006进行轮廓化。在一些实施方案中，经轮廓化的硅层1004及／或金属层1006可产生间隙1024，所述间隙具有跨越所述间隙的长度的可变厚度。可变厚度间隙可影响自第三硅区域的热传导的速率。因此，在一些实施方案中，可变厚度间隙可经定制以在第三硅区域中形成特定硅微结构。例如，硅层1004可具有三角形横截面，且金属层1006可与下伏硅层1004共形。作为另一实例，硅层1004可为平坦层且金属层1006可具有三角形横截面。
图11A及11B展示说明薄膜晶体管装置的制造过程的流程图的实例。图11A及11B中所示的方法1100类似于图9A及9B中所示的方法900，其中省略图9A及9B中所示的一些过程操作并增加其它过程操作。可使用方法1100的实施方案制造(例如)顶部栅极或双栅极TFT装置。
参考图11A，方法1100开始于关于方法900描述的过程操作。在过程1100的框902，在衬底上形成硅层。在框904，在所述硅层上形成金属层，从而形成硅／金属双层。如上文关于图9A及9B描述，金属层与硅层最终将反应以形成硅化物层。在框908，在金属层及衬底表面的暴露区域上形成第一电介质层。在框910，处理金属层及硅层。如上文关于图9A及9B描述，所述处理为金属层与硅层之间的反应提供能量，从而形成硅化物层及间隙。在框912，在第一电介质层上形成非晶硅层。所述非晶硅层可包含三个区域：上覆于所述间隙的第三硅区域，及上覆于衬底的第一硅区域及第二硅区域，所述第一硅区域及所述第二硅区域处于所述间隙的任一侧上使得所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。在框914，在所述非晶硅层上形成第二电介质层。在框916，加热所述非晶硅层。在框918，冷却所述非晶硅层。归因于所述间隙，所述第三硅区域可以相对于所述第一硅区域及所述第二硅区域的较慢速率冷却。在框920，移除所述第二电介质层。上文关于图9A及9B描述框902到920的额外细节。
接着，所述方法1100在框1102继续，其中在第三硅区域上形成第三电介质层。所述第三电介质层可为任意数目个不同电介质材料。在一些实施方案中，第三电介质层为与所述第一电介质层相同的电介质材料，包含SiO2、Al2O3、HfO2、TiO2、SiON及SiN。可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺形成第三电介质层。在一些实施方案中，第三电介质层的厚度可为约10nm到75nm。
在框1104，在所述第三电介质层上形成第二金属层。所述第二金属层可为形成硅化物的金属。例如，所述金属可为Ti、Ni、Mo、Ta、W、Pt或Co。可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺形成所述第二金属层。在一些实施方案中，所述第二金属层的厚度可为约50nm到100nm。
在框1106，在所述第二金属层上形成第二硅层以形成第二硅／金属双层。可通过若干不同的技术形成所述第二硅层。例如，可使用CVD工艺、PECVD工艺、LPCVD工艺、PVD工艺或液相外延工艺形成所述第二硅层。所述第二硅层可取决于形成技术而包含非晶硅、多晶硅或单晶硅。在一些实施方案中，所述第二硅层的厚度可为约50nm到200nm。在一些实施方案中，所述硅可足够厚以提供硅以在处理过程中形成硅化物及间隙。
在框1108，在所述第二硅层的部分及所述第三电介质层的部分上形成第四电介质层。例如，可在所述第二硅层的周边边缘上及在所述第三电介质层的未由所述第二金属层及所述第二硅层覆盖的部分上形成所述第四电介质层。如下文进一步论述，所述第四电介质层在形成第二间隙期间可用作支撑件。在其上形成所述第四电介质层的第二硅层及第三电介质层的部分可部分地取决于所述第二间隙的所要特性。所述第四电介质层可为任意数目个不同电介质材料。在一些实施方案中，第四电介质层为与所述第一电介质层相同的电介质材料，包含SiO2、Al2O3、HfO2、TiO2、SiON及SiN。可使用包含PVD工艺、CVD工艺及ALD工艺的沉积工艺形成第四电介质层。在一些实施方案中，第四电介质层的厚度可为约100nm到250nm。
在框1110，类似于框910，处理所述第二金属层及所述第二硅层。在所述处理期间，所述第二金属层与所述第二硅层反应以形成第二硅化物层及介于所述第二硅化物层与所述第三电介质层之间的第二间隙。在一些实施方案中，所述第二金属层与所述第二硅层的反应为当所述第二金属层被消耗时所述反应就停止的自限制过程。在一些实施方案中，整个第二金属层与所述第二硅层反应。在一些实施方案中，当消耗了第二金属层的全部时，可剩下尚未与金属反应的一些硅。在一些实施方案中，将全部硅转换为硅化物。在一些实施方案中，整个第二金属层与所述第二硅层反应且将全部硅转换为硅化物。在一些实施方案中，可在消耗第二金属层的全部之前停止所述处理。因此，可通过所述第二金属层的厚度及／或所述第二硅层的厚度控制所述第二间隙的厚度。在一些实施方案中，所述第二间隙的厚度可为约10nm到50nm。在一些实施方案中，在框910处形成之间隙的厚度可与所述第二间隙的厚度相同。在一些其它实施方案中，在框910处形成之间隙的厚度可不同于所述第二间隙的厚度。
在一些实施方案中，所述处理可包含热处理。在框1110的热处理的温度及持续时间取决于所述第二金属层与所述第二硅层的反应温度。在一些实施方案中，所述热处理可在约250℃到1000℃下持续约1分钟到约20分钟。例如，当将Ni用于所述第二金属层时，所述热处理可在约450℃下持续约10分钟。在一些其它实施方案中，所述处理可包含经由离子植入工艺将各种掺杂剂植入硅层中，或通过等离子蚀刻粗糙化硅层的表面且接着使各种掺杂剂扩散到硅层中。
当所述第二硅层与所述第二金属层反应以形成第二间隙时，所述第二硅层的部分及所述第三电介质层的部分上的第四电介质层可用作用于所述第二硅层的支撑件。在一些实施方案中，所述第二硅化物层与所述第三电介质层之间的第二间隙可为真空间隙。例如，当所述第四电介质层完全覆盖所述第二硅层及所述第二金属层的边缘时，在所述第二金属层与所述第二硅层反应时，可在所述第二间隙中形成真空。在一些其它实施方案中，当所述第四电介质层未完全覆盖所述第二硅层及所述第二金属层的边缘时，所述第二间隙可包含空气。如果所述第二间隙为真空间隙，那么所述第四电介质层可支撑第二硅化物层，所述第四电介质层经形成而抵抗所述第二间隙上的趋于推动所述第二硅化物层与所述第三电介质层接触的压力。
方法1100继续上文关于方法900描述的过程操作。在框922，在第一硅区域及第二硅区域中植入n型掺杂剂。所述第三电介质层、所述第二硅化物层及所述第四电介质层可充当掩模以防止所述掺杂剂被植入所述第三硅区域中。例如，可在第一硅区域及第二硅区域中植入磷(P)。可将P掺杂剂植入到(例如)约5×1020个原子／平方厘米(cm2)的剂量。可使用适当方法将其它n型掺杂剂植入到适当剂量。
在方法1100的一些实施方案中，并未执行在方法900的框906的操作。因此，在方法1100的一些实施方案中，在框910处理金属层及硅层以形成硅化物层及间隙之后，如果间隙为真空间隙，那么第一电介质层可足够厚及／或硬，以使得所述间隙不坍塌且不推动上覆于所述间隙的第一电介质层与所述硅化物层接触。
图12展示部分制造的薄膜晶体管装置的横截面示意图解的实例。图12中所示的部分制造的TFT装置1200包含可通过方法1100产生的结构的实例。部分制造的TFT装置包含上覆于衬底1002的硅化物层1022及第一电介质层1008，在硅化物层1022与第一电介质层1008之间具有间隙1024。三个硅区域上覆于第一电介质层1008：第一硅区域1034、第二硅区域1036及第三硅区域1038。TFT装置1200还包含第一硅区域1034的n掺杂部分1044及第二硅区域1036的n掺杂部分1046。部分制造的TFT装置1200进一步包含上覆于第三硅区域1038上的第三电介质层1202的第二硅化物层1206，在第二硅化物层1206与第三电介质层1202之间具有第二间隙1204。第四电介质层1208可用作第二硅化物层1206的支撑件。
在一些实施方案中，当完成部分制造的TFT装置1200的制造时，第二硅化物层1206可用作栅极，从而使得TFT装置1200成为顶部栅极TFT装置。第三硅区域1038可用作TFT装置1200的沟道区域，其中第一硅区域1034的n掺杂部分1044用作源极区域，且第二硅区域1036的n掺杂部分1046用作漏极区域。在一些实施方案中，上覆于第三硅区域1038的第二间隙1204及第三电介质层1202一起用作栅极绝缘体。
在一些其它实施方案中，当完成部分制造的TFT装置1200的制造时，硅化物层1022及第二硅化物层1206两者皆可用作栅极，使得TFT装置1200成为双栅极TFT装置。第三硅区域1038可用作TFT装置1200的沟道区域，其中第一硅区域1034的n掺杂部分1044用作源极区域，且第二硅区域1036的n掺杂部分1046用作漏极区域。在一些实施方案中，在第三硅区域1038下面的间隙1024及第一电介质层1008一起用作底部栅极(例如，硅化物层1022)的栅极绝缘体，且上覆于第三硅区域1038的第二间隙1204及第三电介质层1202一起用作顶部栅极(例如，第二硅化物层1206)的栅极绝缘体。
为了完成TFT装置的制造，方法1100可继续类似于上文关于方法900描述的过程操作的过程操作。例如，类似于框924，可在所述第一硅区域、所述第二硅区域、所述第四电介质层及所述第二硅化物层上形成第五电介质层。所述第五电介质层可用作钝化绝缘体。类似于框926，可移除所述第五电介质层的部分以暴露所述第一硅区域及所述第二硅区域。此外，可移除所述第五电介质层的一部分以暴露所述第二硅化物层。如上文关于框928描述，可形成到所述第一硅区域及所述第二硅区域的接触件。此外，可形成到所述第二硅化物层的接触件。
图13展示说明薄膜晶体管装置的制造过程的流程图的实例。图13中所示的方法1300包含关于图9A及9B中所示的方法900描述的一些过程操作。
在框1302，提供包含硅层的衬底。所述衬底可为任意数目个不同衬底材料，包含透明材料及不透明材料。在一些实施方案中，所述衬底为硅、绝缘体上硅(SOI)、玻璃(例如，显示玻璃或硼硅酸盐玻璃)、柔性塑料或金属箔。在一些实施方案中，在其上制造TFT装置的衬底具有几微米到数百微米的尺寸。所述衬底上的硅层可取决于形成技术而包含非晶硅、多晶硅或单晶硅。在一些实施方案中，所述硅层的厚度可为约50nm到200nm。在一些实施方案中，所述硅可足够厚以提供硅以在处理过程中形成硅化物及间隙。
方法1300继续上文关于方法900描述的过程操作。在框904，在硅层上形成金属层，从而形成硅／金属双层。如上文关于图9A及9B描述，所述金属层及所述硅层最终将反应以形成硅化物层。在框908，在所述金属层及所述衬底表面的暴露区域上形成第一电介质层。在框910，处理金属层及硅层。如上文关于图9A及9B描述，所述处理为金属层与硅层之间的反应提供能量，从而形成硅化物层及间隙。在框912，在所述第一电介质层上形成非晶硅层。所述非晶硅层可包含三个区域：上覆于所述间隙的第三硅区域，及上覆于衬底的第一硅区域及第二硅区域，所述第一硅区域及所述第二硅区域处于所述间隙的任一侧上使得所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。在框916，加热非晶硅层。在框918，冷却非晶硅层。归因于所述间隙，所述第三硅区域可以相对于所述第一硅区域及所述第二硅区域的较慢速率冷却。上文关于图9A、图9B、图11A及11B描述框904、908、910、912、916及918的一些实施方案的额外细节。
图14展示部分制造的薄膜晶体管装置的横截面示意图解的实例。图14中所示的部分制造的TFT装置1400为可通过方法1300产生的结构的实例。部分制造的TFT装置包含上覆于衬底1002的硅化物层1022及第一电介质层1008，在硅化物层1022与第一电介质层1008之间具有间隙1024。三个硅区域上覆于第一电介质层1008：第一硅区域1034、第二硅区域1036及第三硅区域1038。
为了完成TFT装置的制造，方法1300可继续上文关于方法900描述的过程操作。例如，如关于框922描述，可在所述第一硅区域、所述第二硅区域中植入n型掺杂剂。TFT装置1400的第一硅区域1034及第二硅区域1036的n掺杂部分可分别用作源极区域及漏极区域，其中第三硅区域1038用作沟道区域。在一些实施方案中，在第三硅区域1038下面的间隙1024及第一电介质层1008一起用作栅极绝缘体。如关于框924描述，可在所述第一硅区域、所述第二硅区域及所述第三硅区域上形成电介质层。所述电介质层可用作钝化绝缘体。如关于框926描述，可移除所述电介质层的部分以暴露所述第一硅区域及所述第二硅区域。如关于框928描述，可形成到所述第一硅区域及所述第二硅区域的接触件。
在方法1300的一些实施方案中，并未执行在方法900的框906的操作。因此，在方法1300的一些实施方案中，在框910处理金属层及硅层以形成硅化物层及间隙之后，第一电介质层足够厚及／或硬使得大气压力不会引起所述间隙坍塌且不推动所述第一电介质层与所述硅化物层接触。如下文进一步描述，使用方法1300制造的TFT装置可用作绝对压力传感器。
图15展示说明薄膜晶体管装置的制造过程的流程图的实例。图15中所示的方法1500包含关于图9A及9B中所示的方法900及图13中所示的方法1300描述的一些过程操作。
如上文关于方法1300描述，方法1500开始于框1302。在框1302，提供包含硅层的衬底。方法1500继续上文关于方法900描述的过程操作。在框904，在硅层上形成金属层，从而形成硅／金属双层。如上文关于图9A及9B描述，所述金属层及所述硅层可反应以形成硅化物层。在框906，移除所述金属层及所述硅层的一部分。如上文关于图9A及9B描述，可用电介质层填充此体积。在框908，在所述金属层及衬底表面的暴露区域上形成第一电介质层。在框910，处理金属层及硅层。如上文关于图9A及9B描述，所述处理为金属层与硅层之间的反应提供能量，从而形成硅化物层及间隙。在框912，在所述第一电介质层上形成非晶硅层。所述非晶硅层可包含三个区域：上覆于所述间隙的第三硅区域及上覆于衬底的第一硅区域及第二硅区域，所述第一硅区域及所述第二硅区域处于所述间隙的任一侧上使得所述第三硅区域介于所述第一硅区域与所述第二硅区域之间。在框916，加热非晶硅层。在框918，冷却非晶硅层。归因于所述间隙，所述第三硅区域可以相对于所述第一硅区域及所述第二硅区域的较慢速率冷却。上文关于图9A、图9B、图11A及11B描述框904、906、908、910、912、916及918的一些实施方案的额外细节。
为了完成TFT装置的制造，方法1500可继续上文关于方法900描述的过程操作。例如，如关于框922描述，可在所述第一硅区域、所述第二硅区域中植入n型掺杂剂。所述TFT装置的第一硅区域及第二硅区域的n掺杂部分可分别用作源极区域及漏极区域，同时所述第三硅区域用作沟道区域。在一些实施方案中，在所述第三硅区域下面的所述间隙及第一电介质层一起用作栅极绝缘体。如关于框924描述，可在所述第一硅区域、所述第二硅区域及所述第三硅区域上形成电介质层。所述电介质层可用作钝化绝缘体。如关于框926描述，可移除所述电介质层的部分以暴露所述第一硅区域及所述第二硅区域。如关于框928描述，可形成到所述第一硅区域及所述第二硅区域的接触件。
可存在制造TFT装置的方法900、1100、1300及1500的变动。例如，方法1100及1300可包含移除硅／金属双层的一部分以便用电介质层填充体积。作为另一实例，在方法1100中，在框922在所述第一硅区域及所述第二硅区域中植入所述n型掺杂剂可发生于在框1102中在所述第三硅区域上形成所述第三电介质层之前，或在框1102到1110中的一者之间的某处。
如上所述，本文描述的TFT装置的一些实施方案可用作绝对压力传感器。绝对压力传感器测量相对于完全真空压力(即，0Pa或无压力)的压力(例如，大气压力)。例如，比照真空，在海平面的大气压力被定义为101,325Pa，但是大气压力随海拔变化而变化。
在一些实施方案中，图14中所示的部分制造的TFT装置1400在完全制成时可用作绝对压力传感器。为了作为绝对压力传感器操作，TFT装置1400之间隙1024包含真空；即，间隙1024为真空间隙。真空间隙的厚度经配置以归因于大气压力的变化而增加或降低。
例如，对于部分制造的TFT装置1400，第一硅区域1034的一部分可用作源极区域，第二硅区域1036的一部分可用作漏极区域，且第三硅区域1038可用作沟道区域。间隙1024及电介质层1008可一起用作栅极绝缘体，且硅化物层1022可用作栅极。在一些实施方案中，恒定电压可施加于硅化物层1022(即，栅极)，此可使TFT装置1400保持在线性区域中。在一些其它实施方案中，施加于第二硅区域1036(即，漏极区域)的电压也可施加于硅化物层1022(即，栅极)，这可使TFT装置1400保持在饱和区域中。
增加大气压力可降低间隙1024厚度；即，增加大气压力可推动第三硅区域1038及在第三硅区域1038下面的第一电介质层1008更靠近硅化物层1022。降低所述间隙厚度可引起栅极电容(即，氧化物电容)密度增加。当恒定电压施加于硅化物层1022时所述栅极电容密度的此增加导致对漏极电流的调制。因为间隙1024为真空间隙，所以可通过对漏极到源极电流的调制(即，从第二硅区域1036(即，漏极区域)到第一硅区域1034(即，源极区域)的电流的调制)确定绝对压力。因此，绝对压力可被测量为通过TFT装置1400的电流。
图16A及16B展示说明包含多个干涉式调制器的显示装置40的系统框图的实例。显示装置40可为(例如)智能电话、蜂窝式或移动电话。然而，显示装置40的相同组件或其稍微变动还说明各种类型的显示装置，例如电视机、平板计算机、电子书阅读器、手持装置及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由多种制造工艺中的任一工艺形成，包含注射模制及真空成形。此外，外壳41可由多种材料中的任一材料制成，包含(但不限于)：塑料、金属、玻璃、橡胶及陶瓷或其组合。外壳41可包含可移除部分(未展示)，所述可移除部分可与不同色彩或含有不同标志、图片或符号的其它可移除部分互换。
如本文所述，显示器30可为多种显示器中的任一者，包含双稳态或模拟显示器。显示器30还可经配置以包含平板显示器(例如等离子、EL、OLED、STN LCD或TFT LCD)或非平板显示器(例如CRT或其它显像管装置)。此外，如本文所述，显示器30可包含干涉式调制器显示器。
图16B中示意地说明所述显示装置40的组件。显示装置40包含外壳41，且可包含至少部分围封在外壳41中的额外组件。例如，显示装置40包含网络接口27，网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以调节信号(例如，对信号进行滤波)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28及阵列驱动器22，阵列驱动器22继而耦合到显示阵列30。在一些实施方案中，电力供应器50可提供电力给特定显示装置40设计中的实质上所有组件。
网络接口27包含天线43及收发器47，使得显示装置40可经由网络与一个以上装置通信。网络接口27还可具有一些处理能力以缓解(例如)对处理器21的数据处理要求。天线43可发射及接收信号。在一些实施方案中，天线43根据IEEE16.11标准(包含IEEE16.11(a)、(b)或(g))或IEEE802.11标准(包含IEEE802.11a、b、g或n及其进一步实施方案)发射及接收RF信号。在一些其它实施方案中，天线43根据蓝牙(BLUETOOTH)标准发射及接收RF信号。在蜂窝式电话的情况中，天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM／通用分组无线电服务(GPRS)、增强型数据GSM环境(EDGE)、陆地中继无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速分组接入(HSPA)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、演进型高速分组接入(HSPA+)、长期演进技术(LTE)、AMPS或用以在无线网络(例如利用3G或4G技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收的信号，使得处理器21可接收并进一步操纵所述信号。收发器47还可处理从处理器21接收的信号，使得所述信号可经由天线43从显示装置40发射。
在一些实施方案中，收发器47可由接收器取代。此外，在一些实施方案中，网络接口27可由可存储或产生待发送到处理器21的图像数据的图像源取代。处理器21可控制显示装置40的总体操作。处理器21接收数据(例如来自网络接口27或图像源的压缩图像数据)，并将数据处理为原始图像数据或易于处理为原始图像数据的格式。处理器21可将经处理的数据发送到驱动器控制器29或帧缓冲器28以进行存储。原始数据通常指代识别图像内的每一位置处的图像特性的信息。例如，此类图像特性可包含色彩、饱和度及灰度级。
处理器21可包含用以控制显示装置40的操作的微控制器、CPU或逻辑单元。调节硬件52可包含用于将信号发射到扬声器45及用于从麦克风46接收信号的放大器及滤波器。调节硬件52可为显示装置40内的离散组件或可并入处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从所述帧缓冲器28取得由处理器21产生的原始图像数据，且可适当地重新格式化原始图像数据以供高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将所述原始图像数据重新格式化为具有类光栅格式的数据流，使得其具有适合跨显示阵列30扫描的时序。接着，驱动器控制器29将经格式化的信息发送到阵列驱动器22。虽然驱动器控制器29(例如LCD控制器)通常作为独立集成电路(IC)而与系统处理器21相关联，但是此类控制器可以许多方式实施。例如，控制器可作为硬件嵌入于处理器21中、作为软件嵌入于处理器21中或在硬件中与阵列驱动器22完全集成。
阵列驱动器22可从驱动器控制器29接收经格式化的信息且可将视频数据重新格式化为一组平行波形，所述波形被每秒多次地施加到来自显示器的x-y像素矩阵的数百及有时数千个(或更多)引线。
在一些实施方案中，驱动器控制器29、阵列驱动器22及显示阵列30适合于本文描述的任何类型的显示器。例如，驱动器控制器29可为常规显示控制器或双稳态显示控制器(例如，IMOD控制器)。此外，阵列驱动器22可为常规驱动器或双稳态显示驱动器(例如，IMOD显示驱动器)。此外，显示阵列30可为常规显示阵列或双稳态显示阵列(例如包含IMOD阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。此一实施方案可用于高度集成系统(例如移动电话、便携式电子装置、手表或小面积显示器)中。
在一些实施方案中，输入装置48可经配置以允许(例如)用户控制显示装置40的操作。输入装置48可包含小键盘(例如QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏屏幕、与显示阵列30集成的触敏屏幕，或压敏膜或热敏膜。麦克风46可配置为显示装置40的输入装置。在一些实施方案中，通过麦克风46的语音命令可用于控制显示装置40的操作。
电力供应器50可包含多种能量存储装置。例如，电力供应器50可为可再充电电池，例如镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可使用源自(例如)墙上插座或光伏打装置或阵列的电力对所述可再充电电池进行充电。或者，所述可再充电电池可被无线地充电。电力供应器50还可为可再生能源、电容器或太阳能电池(包含塑料太阳能电池或太阳能电池漆)。电力供应器50还可经配置以从墙上电源插座接收电力。
在一些实施方案中，控制可编程性在于可定位于电子显示系统中的若干位置中的驱动器控制器29中。在一些其它实施方案中，控制可编程性在于阵列驱动器22中。可在任意数目个硬件及／或软件组件及各种配置中实施上述优化。
结合本文揭示的实施方案进行描述的各种说明性逻辑、逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。已在功能性方面大体上描述且在上述各种说明性组件、框、模块、电路及步骤中说明硬件与软件的可互换性。以硬件还是软件实施此功能性取决于特定应用及强加于整个系统的设计限制。
可使用以下各者实施或执行用以实施结合本文揭示的方面进行描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备：通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散闸或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合)、多个微处理器、结合DSP核心的一个以上微处理器或任何其它此配置。在一些实施方案中，可由特别针对给定功能的电路执行特定步骤及方法。
在一个以上方面中，可以硬件、数字电子电路、计算机软件、固件实施所描述的功能，包含本说明书中揭示的结构及其结构等效物或其任何组合。本说明书中描述的标的物的实施方案还可实施为在计算机存储媒体上编码以由数据处理设备执行或控制数据处理设备的操作的一个以上计算机程序(即，计算机程序指令的一个以上模块)。
所属技术领域的技术人员可容易明白在本发明中描述的实施方案的各种修改，且在不脱离本发明的精神或范围的情况下，本文定义的一般原理可应用于其它实施方案。因此，不希望权利要求书限于本文展示的实施方案，而是应符合与本文所揭示的本发明、原理及新颖特征一致的最广范围。词语“示范性”在本文中专用于表示“用作为一实例、例项或说明”。在本文中描述为“示范性”的任何实施方案未必被解释为比其它可能性或实施方案优选或有利。此外，所属技术领域的一般技术人员将容易明白，术语“上”及“下”有时是为便于描述诸图而使用且指示对应于适当定向页面上的图的定向的相对位置，且可能不反映如所实施的IMOD的适当定向。
在本说明书中在分开的实施方案的背景下描述的某些特征也可在单一实施方案中组合实施。相反，在单一实施方案的背景下描述的各种特征也可在多个实施方案中分开实施或以任何适当子组合实施。此外，虽然上文可将特征描述为以某些组合起作用且即使最初如此主张，但在一些情况中，来自所主张的组合的一个以上特征可被从组合中去除，且所主张的组合可针对子组合或子组合的变体。
类似地，虽然在图式中以特定顺序描绘操作，但是所属技术领域的一般技术人员将容易认识到无需以所展示的特定顺序或循序顺序执行此类操作，或执行所有经说明的操作以实现所要结果。此外，图式可以流程图的形式示意地描绘一个以上实例过程。然而，未经描绘的其它操作可并入于经示意性说明的实例过程中。例如，可在经说明的操作中的任一者之前、之后、同时或之间执行一个以上额外操作。在某些境况中，多任务处理及并行处理可为有利的。此外，在上述实施方案中的各种系统组件的分离不应被理解为在所有实施方案中皆要求进行此分离，且应理解，所描述的程序组件及系统通常可一起集成于单一软件产品中或封装到多个软件产品中。此外，其它实施方案在所附权利要求书的范围内。在一些情况中，权利要求书中叙述的动作可以不同顺序执行且仍实现所要结果。

Claims (29)

1.一种方法，其包括：
提供具有表面的衬底，所述衬底包含在所述衬底表面的区域上的第一硅层，所述第一硅层使所述衬底表面的区域保持暴露；
在所述第一硅层上形成第一金属层；
在所述第一金属层及所述衬底表面的所述暴露区域上形成第一电介质层；
处理所述第一金属层及所述第一硅层，其中所述第一金属层与所述第一硅层反应以形成第一硅化物层及介于所述第一硅化物层与所述第一电介质层之间的第一间隙；
在所述第一电介质层上形成非晶硅层，所述非晶硅层包含上覆于所述衬底表面的所述暴露区域的第一硅区域及第二硅区域以及上覆于所述第一间隙的第三硅区域，所述第三硅区域介于所述第一硅区域与所述第二硅区域之间；
加热所述非晶硅层；及
冷却所述非晶硅层，其中所述第一硅区域及所述第二硅区域以快于所述第三硅区域的速率冷却。
2.根据权利要求1所述的方法，其中所述第一金属层包含钛、镍、钼、钽、钨、铂及钴中的至少一者。
3.根据权利要求1或2所述的方法，其中所述第三硅区域包含单个硅晶粒或若干硅晶粒，且其中所述第一硅区域及所述第二硅区域包含非晶硅或小于所述第三硅区域中的所述单个硅晶粒或所述若干硅晶粒的硅晶粒。
4.根据权利要求1到3中任一权利要求所述的方法，其进一步包括：
在加热所述非晶硅层之前，在所述非晶硅层上形成第二电介质层。
5.根据权利要求1到3中任一权利要求所述的方法，其进一步包括：
在所述第一硅区域、所述第二硅区域及所述第三硅区域上形成第二电介质层；
移除所述第二电介质层的部分以暴露所述第一硅区域及所述第二硅区域；及
形成金属接触件，第一金属接触件接触所述第一硅区域，且第二金属接触件接触所述第二硅区域。
6.根据权利要求1到5中任一权利要求所述的方法，其中介于所述第一硅化物层与所述第一电介质层之间的所述第一间隙为真空间隙。
7.根据权利要求1到6中任一权利要求所述的方法，其进一步包括：
在形成所述第一电介质层之前，移除所述第一金属层及所述第一硅层的一部分，其中在处理所述第一金属层及所述第一硅层之后，所述第一电介质层包含在所述间隙内接触所述衬底的所述表面的一支撑件。
8.根据权利要求1到7中任一权利要求所述的方法，其中经由准分子激光退火执行加热所述非晶硅层。
9.根据权利要求1到8中任一权利要求所述的方法，其中所述第一间隙的厚度为约10纳米到50纳米。
10.根据权利要求1或2所述的方法，其进一步包括：
在所述第三硅区域上形成第二电介质层；
在所述第二电介质层上形成第二金属层；
在所述第二金属层上形成第二硅层；
在所述第二硅层及所述第二电介质层的一部分上形成电介质支撑件；及
处理所述第二金属层及所述第二硅层，其中所述第二金属层与所述第二硅层反应以形成第二硅化物层及介于所述第二硅化物层与所述第二电介质层之间的第二间隙。
11.根据权利要求1到10中任一权利要求所述的方法，其进一步包括：
在所述第一硅区域及所述第二硅区域中植入n型掺杂剂。
12.一种装置，其根据权利要求1到11中任一权利要求所述的方法制造。
13.一种方法，其包括：
提供具有表面的衬底，所述衬底包含在所述衬底的所述表面的区域上的硅层，所述硅层使所述衬底表面的区域保持暴露；
在所述硅层上形成金属层；
移除所述金属层及所述硅层的一部分以暴露所述衬底表面的一部分；
在所述金属层、所述衬底表面的所述暴露区域及所述衬底表面的所述暴露部分上形成电介质层；
处理所述金属层及所述硅层，其中所述金属层与所述硅层反应以形成硅化物层及介于所述硅化物层与所述电介质层之间的间隙；
在所述电介质层上形成非晶硅层，所述非晶硅层包含上覆于所述衬底表面的所述暴露区域的第一硅区域及第二硅区域以及上覆于所述间隙的第三硅区域，所述第三硅区域介于所述第一硅区域与所述第二硅区域之间；
加热所述非晶硅层；及
冷却所述非晶硅层，其中所述第一硅区域及所述第二硅区域以快于所述第三硅区域的速率冷却。
14.根据权利要求13所述的方法，其中所述金属层包含钛、镍、钼、钽、钨、铂及钴中的至少一者。
15.根据权利要求13或14所述的方法，其中所述第三硅区域包含单个硅晶粒或若干硅晶粒，且其中所述第一硅区域及所述第二硅区域包含非晶硅或小于所述第三硅区域中的所述单个硅晶粒或所述若干硅晶粒的硅晶粒。
16.根据权利要求13到15中任一权利要求所述的方法，其进一步包括：
在所述第一硅区域及所述第二硅区域中植入n型掺杂剂。
17.一种设备，其包括：
衬底，其具有表面；
第一硅化物层，其与所述衬底表面相关联；
第一电介质层，所述第一电介质层的至少一个部分处于所述衬底表面上；
第一真空间隙，其介于所述第一硅化物层与所述第一电介质层之间；及
硅层，其在所述第一电介质层上，所述硅层包含第一硅区域、第二硅区域及第三硅区域，所述第三硅区域上覆于所述第一真空间隙，所述第三硅区域介于所述第一硅区域与所述第二硅区域之间，所述第三硅区域包含单个硅晶粒或若干硅晶粒，且所述第一硅区域及所述第二硅区域包含非晶硅或小于所述第三硅区域中的所述单个硅晶粒或所述若干硅晶粒的硅晶粒。
18.根据权利要求17所述的设备，其中所述第一硅化物层为硅化钛、硅化镍、硅化钼、硅化钽、硅化钨、硅化铂及硅化钴中的至少一者。
19.根据权利要求17或18所述的设备，其中所述第一真空间隙的厚度为约10nm到50nm。
20.根据权利要求17到19中任一权利要求所述的设备，其中所述第一真空间隙的厚度经配置以归因于大气压力的变化而增加或降低。
21.根据权利要求17到20中任一权利要求所述的设备，其中所述设备经配置以产生绝对压力读数。
22.根据权利要求21所述的设备，其中通过施加固定电势到所述第一硅化物层且确定所述第一硅区域与所述第二硅区域之间的电流而产生所述绝对压力读数。
23.根据权利要求17到22中任一权利要求所述的设备，其中所述第一硅区域及所述第二硅区域植入有n型掺杂剂。
24.根据权利要求17到23中任一权利要求所述的设备，其进一步包括：
第二电介质层，其在所述第三硅区域上；
第二硅化物层；
第二真空间隙，其介于所述第二电介质层与所述第二硅化物层之间；及
电介质支撑件，其在所述第二电介质层的一部分上，其中所述电介质支撑件使所述第二硅化物层与所述第二电介质层分离。
25.根据权利要求17到24中任一权利要求所述的设备，其进一步包括：
显示器；
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；及
存储器装置，其经配置以与所述处理器通信。
26.根据权利要求25所述的设备，其进一步包括：
驱动器电路，其经配置以将至少一个信号发送到所述显示器；及
控制器，其经配置以将所述图像数据的至少一个部分发送到所述驱动器电路。
27.根据权利要求25所述的设备，其进一步包括：
图像源模块，其经配置以将所述图像数据发送到所述处理器。
28.根据权利要求27所述的设备，其中所述图像源模块包含接收器、收发器及发射器中的至少一者。
29.根据权利要求25所述的设备，其进一步包括：
输入装置，其经配置以接收输入数据并将所述输入数据传达到所述处理器。
CN201280045503.XA 2011-08-24 2012-08-14 硅化物间隙薄膜晶体管 Pending CN103814282A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/217,177 US20130050166A1 (en) 2011-08-24 2011-08-24 Silicide gap thin film transistor
US13/217,177 2011-08-24
PCT/US2012/050812 WO2013028412A1 (en) 2011-08-24 2012-08-14 Silicide gap thin film transistor

Publications (1)

Publication Number Publication Date
CN103814282A true CN103814282A (zh) 2014-05-21

Family

ID=46832602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280045503.XA Pending CN103814282A (zh) 2011-08-24 2012-08-14 硅化物间隙薄膜晶体管

Country Status (8)

Country Link
US (1) US20130050166A1 (zh)
EP (1) EP2748574A1 (zh)
JP (1) JP2014531744A (zh)
KR (1) KR20140052059A (zh)
CN (1) CN103814282A (zh)
IN (1) IN2014CN01099A (zh)
TW (1) TW201314773A (zh)
WO (1) WO2013028412A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195636A (zh) * 2017-05-12 2017-09-22 惠科股份有限公司 显示面板、显示面板的制程和显示装置
CN107421681A (zh) * 2017-07-31 2017-12-01 京东方科技集团股份有限公司 一种压力传感器及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130102983A1 (en) * 2011-10-12 2013-04-25 Karen Wynne Gilmartin Systems and methods for a fluid-absorbing member
US9024925B2 (en) * 2013-03-13 2015-05-05 Qualcomm Mems Technologies, Inc. Color performance of IMODs
US9416003B2 (en) * 2014-02-24 2016-08-16 Freescale Semiconductor, Inc. Semiconductor die with high pressure cavity
US10032635B2 (en) 2015-02-05 2018-07-24 The Trustees Of The University Of Pennsylvania Thin film metal silicides and methods for formation
DE102018115326B3 (de) * 2018-06-26 2020-01-02 Infineon Technologies Dresden GmbH & Co. KG Halbleiteranordnung und verfahren zu deren herstellung
KR102472120B1 (ko) * 2019-05-03 2022-11-28 메이 선 테크놀로지 씨오 엘티디 의사-압전 d33 진동 장치 및 이를 통합하는 디스플레이
US11545612B2 (en) * 2019-05-03 2023-01-03 May Sun Technology Co., Ltd. Pseudo-piezoelectric D33 device and electronic device using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1185022A (zh) * 1996-12-10 1998-06-17 联华电子股份有限公司 改善自动对准硅化物性质的制造方法
CN1732559A (zh) * 2002-12-24 2006-02-08 皇家飞利浦电子股份有限公司 薄膜晶体管,用于制造薄膜晶体管的方法和具有该晶体管的电子设备
WO2006069855A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements und einer zwei-phasen-kühlvorrichtung
CN1967793A (zh) * 2005-11-18 2007-05-23 国际商业机器公司 场效应晶体管及其制造方法
JP2010014798A (ja) * 2008-07-01 2010-01-21 Nsk Ltd マイクロミラーデバイス及び光照射装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321052A (ja) * 1996-05-30 1997-12-12 Fujitsu Ltd 半導体装置及びその製造方法
US7920135B2 (en) * 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
US8459128B2 (en) * 2008-04-15 2013-06-11 Indian Institute Of Science Sub-threshold elastic deflection FET sensor for sensing pressure/force, a method and system thereof
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP2663849A1 (de) * 2011-01-12 2013-11-20 Technische Universität Dortmund Mikromechanischer drucksensor und verfahren zu dessen herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1185022A (zh) * 1996-12-10 1998-06-17 联华电子股份有限公司 改善自动对准硅化物性质的制造方法
CN1732559A (zh) * 2002-12-24 2006-02-08 皇家飞利浦电子股份有限公司 薄膜晶体管,用于制造薄膜晶体管的方法和具有该晶体管的电子设备
WO2006069855A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements und einer zwei-phasen-kühlvorrichtung
CN1967793A (zh) * 2005-11-18 2007-05-23 国际商业机器公司 场效应晶体管及其制造方法
JP2010014798A (ja) * 2008-07-01 2010-01-21 Nsk Ltd マイクロミラーデバイス及び光照射装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEON-HONG KIM ET AL.: "A Poly-Si TFT Fabricated by Excimer Laser Recrystallization on Floating Active Structure", 《IEEE ELECTRON DEVICE LETTERS》, vol. 23, no. 6, 30 June 2002 (2002-06-30), pages 315 - 317, XP011424591, DOI: doi:10.1109/LED.2002.1004220 *
杜元成等: "用冷阴极电子束快速处理金属-硅薄膜生成硅化物", 《半导体学报》, vol. 6, no. 02, 8 February 1985 (1985-02-08), pages 159 - 165 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195636A (zh) * 2017-05-12 2017-09-22 惠科股份有限公司 显示面板、显示面板的制程和显示装置
CN107421681A (zh) * 2017-07-31 2017-12-01 京东方科技集团股份有限公司 一种压力传感器及其制作方法
CN107421681B (zh) * 2017-07-31 2019-10-01 京东方科技集团股份有限公司 一种压力传感器及其制作方法

Also Published As

Publication number Publication date
KR20140052059A (ko) 2014-05-02
EP2748574A1 (en) 2014-07-02
JP2014531744A (ja) 2014-11-27
WO2013028412A1 (en) 2013-02-28
US20130050166A1 (en) 2013-02-28
TW201314773A (zh) 2013-04-01
IN2014CN01099A (zh) 2015-04-10

Similar Documents

Publication Publication Date Title
CN103503149B (zh) 非晶氧化物半导体薄膜晶体管制造方法
CN103814282A (zh) 硅化物间隙薄膜晶体管
CN101443691B (zh) 具有宽带特性的干涉式光学显示系统
JP6339502B2 (ja) アモルファス酸化物半導体薄膜トランジスタ作製方法
CN103168266A (zh) 具有嵌入式微透镜阵列的显示器
CN101855587A (zh) 具有可编程偏移电压控制的电容性微机电系统装置
CN103339548A (zh) 机电干涉测量调制器器件
CN103180761A (zh) 用于imod显示器的电介质增强镜
CN104395812A (zh) 薄膜开关装置与机电系统装置的集成
CN103443688A (zh) 用于显示设备的介电分隔件
JP2017518641A (ja) 高密度蓄積キャパシタを有するトランジスタの作製
CN104205389A (zh) 高电容密度金属-绝缘体-金属电容器
CN103959130A (zh) 具有双吸收层的干涉调制器
CN103842885A (zh) 干涉式调制器的机械层及其制造方法
CN104508829A (zh) 多栅极薄膜晶体管
CN104428240A (zh) 用于机电系统装置的腔衬里
CN103988251A (zh) 用于驱动显示器的系统、装置和方法
CN103109315A (zh) 对干涉式显示装置中的电荷中性电极的激活和校准
CN104145202A (zh) 机电系统装置
CN104054015A (zh) 用于驱动模拟干涉式调制器的系统、装置及方法
CN104081252A (zh) 具有彩色陷波滤波器的模拟imod
CN104024143A (zh) 沿着导电线的侧壁间隔物
CN103430080A (zh) 用于线时间减少的方法及设备
CN103502873A (zh) 机械层及其制造方法
TW201333530A (zh) 機電系統可變電容裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140521