JP4653949B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP4653949B2
JP4653949B2 JP2003411509A JP2003411509A JP4653949B2 JP 4653949 B2 JP4653949 B2 JP 4653949B2 JP 2003411509 A JP2003411509 A JP 2003411509A JP 2003411509 A JP2003411509 A JP 2003411509A JP 4653949 B2 JP4653949 B2 JP 4653949B2
Authority
JP
Japan
Prior art keywords
insulating film
film
gate electrode
refractory metal
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003411509A
Other languages
English (en)
Other versions
JP2005175121A (ja
Inventor
修志 松尾
勝大 内村
安子 吉田
幸太 舟山
豊 武島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003411509A priority Critical patent/JP4653949B2/ja
Priority to US11/008,276 priority patent/US7348230B2/en
Publication of JP2005175121A publication Critical patent/JP2005175121A/ja
Priority to US12/028,593 priority patent/US7666728B2/en
Application granted granted Critical
Publication of JP4653949B2 publication Critical patent/JP4653949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の製造技術に適用して有効な技術に関する。
従来、セルフアラインコンタクトプロセス（Self-Aligned Contact）を用いたコンタクトホールの形成方法が知られている。例えば、半導体基板の主面上にゲート電極などを覆うように、窒化シリコン膜と酸化シリコン膜とを順に形成しておき、酸化シリコン膜上にフォトリソグラフィ法を用いてフォトレジストパターンを形成し、フォトレジストパターンをエッチングマスクとして用いて、最初に酸化シリコン膜がエッチングされやすい条件で酸化シリコン膜のエッチングを行い窒化シリコン膜をエッチングストッパ膜として機能させ、その後、フォトレジストパターンをエッチングマスクとして用いて、窒化シリコン膜がエッチングされやすい条件で窒化シリコン膜をエッチングして半導体基板領域を露出するコンタクトホールを形成する。
特開２００３−２７３２４０号公報には、ｐ型ＦＥＴのゲート電極と半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、ｎ型およびｐ型ＦＥＴ上にこれらのゲート電極を覆うようにして、ｎ型ＦＥＴのチャネル形成領域に引張り応力を発生させる第１の絶縁膜を形成する工程と、エッチング処理を施して、ｐ型ＦＥＴ上の第１の絶縁膜を選択的に除去する工程と、ｎ型およびｐ型ＦＥＴ上にこれらのゲート電極を覆うようにして、ｐ型ＦＥＴのチャネル形成領域に圧縮応力を発生させる第２の絶縁膜を形成する工程と、ｎ型ＦＥＴ上の第２の絶縁膜を選択的に除去する工程とを有する、ｎ型およびｐ型ＦＥＴを有する半導体装置の製造技術が記載されている（特許文献１参照）。
特開２００３−２７３２４０号公報
本発明者の検討によれば、次のような新規な問題があることを初めて見出した。
ｎチャネル型ＭＩＳＦＥＴのチャネル領域に引張り応力を発生させると、ｎチャネル型ＭＩＳＦＥＴのソース・ドレイン電流を向上させることができる。半導体基板上にゲート電極を覆うように低圧ＣＶＤ法を用いてセルフアラインコンタクトプロセス用の窒化シリコン膜を形成することで、ｎチャネル型ＭＩＳＦＥＴのチャネル領域に引張り応力を発生させることができる。
しかしながら、コンタクト抵抗を低減するために、サリサイド（Salicide：Self Aligned Silicide）プロセスによりゲート電極上およびソース・ドレインとしての半導体領域上にコバルトシリサイド層を形成してから、コバルトシリサイド層上を含む半導体基板上にセルフアラインコンタクトプロセス用の窒化シリコン膜を低圧ＣＶＤ法を用いて形成すると、窒化シリコン膜が異常成長する可能性があることが分かった。窒化シリコン膜に異常成長が発生すると、層間絶縁膜にコンタクトホールを形成した際に、コンタクトホールの底部で窒化シリコン膜の異常成長部分が残存してしまい、コンタクトホール内に形成したプラグと、ゲート電極やソース・ドレインとしての半導体領域との間のコンタクト抵抗が増大し、更にはそれらの間が非導通となる可能性がある。これは、製造される半導体装置の信頼性を低下させ、製造歩留りを低減させる。
本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、ウェット洗浄処理を行ってから、窒化シリコン膜を形成するものである。
また、本発明は、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、プラズマ処理を行ってから、窒化シリコン膜を形成するものである。
また、本発明は、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、スパッタエッチング処理を行ってから、窒化シリコン膜を形成するものである。
また、本発明は、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、プラズマＣＶＤ法による窒化シリコン膜、プラズマＣＶＤ法による酸化シリコン膜またはシラン系のガスを用いないＣＶＤ法による酸化シリコン膜を形成してから、ＣＶＤ法による窒化シリコン膜を形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置の信頼性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）、の製造工程中の要部断面図である。
まず、図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備し、半導体基板１の主面に素子分離領域２を形成する。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon）法などにより形成することができる。
次に、半導体基板１の主面から所定の深さに渡ってｐ型ウエル３およびｎ型ウエル４を形成する。ｐ型ウエル３は、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成され、ｎ型ウエル４は、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどによって形成される。
次に、ｐ型ウエル３およびｎ型ウエル４の表面にゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
次に、図２に示されるように、ｐ型ウエル３およびｎ型ウエル４のゲート絶縁膜５上に導体膜６として、例えば、多結晶シリコン膜を形成する。それから、フォトレジスト膜（図示せず）をマスクとして用いて導体膜（多結晶シリコン膜）６のｎチャネル型ＭＩＳＦＥＴを形成する領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入して低抵抗のｎ型半導体膜とし、他のフォトレジスト膜（図示せず）をマスクとして用いて導体膜（多結晶シリコン膜）６のｐチャネル型ＭＩＳＦＥＴを形成する領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入して低抵抗のｐ型半導体膜とする。
次に、図３に示されるように、導体膜（多結晶シリコン膜）６をフォトリソグラフィ法およびドライエッチング法を用いてパターニングすることにより、導体膜（多結晶シリコン膜）６からなるゲート電極６ａ，６ｂを形成する。ｎチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極６ａは、ｎ型の不純物を導入した多結晶シリコン（ｎ型半導体膜）からなり、ｐチャネル型ＭＩＳＦＥＴのゲート電極となるゲート電極６ｂは、ｐ型の不純物を導入した多結晶シリコン（ｐ型半導体膜）からなる。
次に、図４に示されるように、ｐ型ウエル３のゲート電極６ａの両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ-型半導体領域７ａを形成し、ｎ型ウエル４のゲート電極６ｂの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、（一対の）ｐ-型半導体領域８ａを形成する。
次に、ゲート電極６ａ，６ｂの側壁上に、絶縁膜として、例えば酸化シリコンまたは窒化シリコンあるいはそれら絶縁膜の積層膜などからなる側壁スペーサまたはサイドウォール９を形成する。サイドウォール９は、例えば、半導体基板１上に酸化シリコン膜（または窒化シリコン膜あるいはそれらの積層膜）を堆積し、この酸化シリコン膜（または窒化シリコン膜あるいはそれらの積層膜）を異方性エッチングすることによって形成することができる。
サイドウォール９の形成後、（一対の）ｎ+型半導体領域７ｂ（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極６ａおよびサイドウォール９の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより形成され、（一対の）ｐ+型半導体領域８ｂ（ソース、ドレイン）が、例えば、ｎ型ウエル４のゲート電極６ｂおよびサイドウォール９の両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより形成される。イオン注入後、導入した不純物の活性化のためのアニール処理（例えば１０００℃程度で１秒程度の熱処理）を行うこともできる。ｎ+型半導体領域７ｂは、ｎ-型半導体領域７ａよりも不純物濃度が高く、ｐ+型半導体領域８ｂは、ｐ-型半導体領域８ａよりも不純物濃度が高い。これにより、ｎチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ+型半導体領域（不純物拡散層）７ｂおよびｎ-型半導体領域７ａにより形成され、ｐチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ+型半導体領域（不純物拡散層）８ｂおよびｐ-型半導体領域８ａにより形成される。
このようにして、ｐ型ウエル３にｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）１０が形成され、ｎ型ウエル４にｐチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）１１が形成される。
図５は、本実施の形態の半導体装置の製造工程を示す製造プロセスフロー図であり、図４の構造が得られた後、サリサイド（Salicide：Self Aligned Silicide）プロセスによりゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂの表面に高融点金属シリサイド層（金属・半導体反応層）を形成してから、セルフアラインコンタクト（Self-Aligned Contact：以下ＳＡＣという）プロセス用の窒化シリコン膜を形成するまでの製造プロセスフローが示されている。図６〜図１４は、図４に続く半導体装置の製造工程中における要部断面図である。なお、図５は、図６〜図９までの製造プロセスフローに対応する。
上記のようにして図４の構造が得られた後、図６に示されるように、ゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂの表面を露出させてから、ゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂ上を含む半導体基板１の全面上に高融点金属膜、例えばコバルト（Ｃｏ）膜１２を、例えばスパッタリング法を用いて堆積させ、それから、コバルト膜１２上に窒化チタン（ＴｉＮ）膜１３を、例えばスパッタリング法を用いて堆積させる（ステップＳ１）。コバルト膜１２の膜厚は、例えば８ｎｍ程度であり、窒化チタン膜１３の膜厚は、例えば１５ｎｍ程度である。これにより、ゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂ上にコバルト膜１２と窒化チタン膜１３との積層膜が形成される。窒化チタン膜１３はキャップ膜として機能することができ、コバルト（Ｃｏ）膜１２をコバルトシリサイド（ＣｏＳｉ2）層１５とする過程において、コバルト膜１２の表面の酸化を防止する酸化防止膜の機能を有するが、窒化チタン膜１３の形成を省略することも可能である。
次に、第１のアニール処理（第１の熱処理）を行う（ステップＳ２）。第１のアニール処理は、例えば窒素（Ｎ2ガス）雰囲気中で４８０℃程度の温度で行うことができる。この第１のアニール処理により、ゲート電極６ａ，６ｂや半導体基板１（ここではｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂ）のシリコン（Ｓｉ）と高融点金属膜（ここではコバルト膜１２）とを反応させて金属・半導体反応層である高融点金属シリサイド層、ここではＣｏＳｉ（コバルトシリサイド）層１４を形成する。すなわち、第１のアニール処理により、コバルト膜１２のＣｏとゲート電極６ａ，６ｂを構成する多結晶シリコン（ポリシリコン）のＳｉとを反応（Ｃｏ＋Ｓｉ→ＣｏＳｉ）させてゲート電極６ａ，６ｂの表面上にＣｏＳｉ層１４を形成し、コバルト膜１２のＣｏとｎ+型半導体領域７ｂのＳｉとを反応させてｎ+型半導体領域７ｂの表面上にＣｏＳｉ層１４を形成し、コバルト膜１２のＣｏとｐ+型半導体領域８ｂのＳｉとを反応させてｐ+型半導体領域８ｂの表面上にＣｏＳｉ層１４を形成する。
次に、第１のウェット洗浄処理を行う（ステップＳ３）。これにより、図７に示されるように、窒化チタン膜１３と、未反応のコバルト膜１２（すなわちゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂと反応しなかったコバルト膜１２）とを除去し、ゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂの表面上にＣｏＳｉ層１４を残存させる。
第１のウェット洗浄処理としては、まずＡＰＭ洗浄を行い、それからＨＰＭ洗浄を行う。ＨＰＭ洗浄を行ってからＡＰＭ洗浄を行うこともできる。ＡＰＭ洗浄では、アンモニア（ＮＨ3またはＮＨ4ＯＨ）と過酸化水素（Ｈ2Ｏ2）と水（Ｈ2Ｏ）との混合液（アンモニアおよび過酸化水素水を含む溶液）が洗浄液として用いられる。このＡＰＭ洗浄では、主として半導体主面表面の粒子状汚染成分(パーティクル)の除去を目的としている。ＨＰＭ洗浄では、塩酸（ＨＣｌ）と過酸化水素（Ｈ2Ｏ2）と水（Ｈ2Ｏ）との混合液（塩酸および過酸化水素水を含む溶液）が洗浄液として用いられる。このＨＰＭ洗浄では、主として金属汚染成分を除去することを目的としている。第１のウェット洗浄処理により、窒化チタン膜１３と未反応のコバルト膜１２とを除去することができ、また、半導体基板１表面の粒子状汚染成分(パーティクル)や金属汚染成分を除去することができる。また、第１のウェット洗浄処理は、枚葉式の洗浄装置（枚葉式の洗浄方法）を用いて行うことが好ましい。バッチ式の洗浄装置ではなく枚葉式の洗浄装置を用いることで、第１のウェット洗浄処理で除去したパーティクルや金属汚染成分などが半導体基板１に洗浄液を介して再付着するのを抑制または防止することができる。
次に、第２のアニール処理（第２の熱処理）を行う（ステップＳ４）。第２のアニール処理は、例えば窒素（Ｎ2ガス）雰囲気中で７００℃程度の温度で行うことができる。この第２のアニール処理により、第１のアニール処理で形成された高融点金属シリサイド膜（ここではＣｏＳｉ層１４）と、ゲート電極６ａ，６ｂや半導体基板１（ここではｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂ）のシリコン（Ｓｉ）とを更に反応させて（例えばＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2の反応をさせて）、より安定な高融点金属シリサイド膜（金属・半導体反応層）、ここではＣｏＳｉ2層１５を形成する。すなわち、第２のアニール処理により、図８に示されるように、ＣｏＳｉ層１４とゲート電極６ａ，６ｂを構成する多結晶シリコン（ポリシリコン）のＳｉとを更に反応させてゲート電極６ａ，６ｂの表面上にＣｏＳｉ2層１５を形成し、ＣｏＳｉ層１４とｎ+型半導体領域７ｂのＳｉとを更に反応させてｎ+型半導体領域７ｂの表面上にＣｏＳｉ2層１５を形成し、ＣｏＳｉ層１４とｐ+型半導体領域８ｂのＳｉとを更に反応させてｐ+型半導体領域８ｂの表面上にＣｏＳｉ2層１５を形成する。
次に、第２のウェット洗浄処理を行う（ステップＳ５）。ここでは、第２のウェット洗浄処理としてＨＰＭ洗浄を行う。ＨＰＭ洗浄では、塩酸（ＨＣｌ）と過酸化水素（Ｈ2Ｏ2）と水（Ｈ2Ｏ）との混合液（塩酸および過酸化水素水を含む溶液）が洗浄液として用いられ、上述のステップＳ３で用いたＨＰＭ洗浄の溶液と同様である。
次に、図９に示されるように、半導体基板１上に窒化シリコン（ＳｉxＮy）膜１６を堆積する（ステップＳ６）。すなわち、ゲート電極６ａ，６ｂを覆うように、ＣｏＳｉ2層１５上を含む半導体基板１上に窒化シリコン膜１６を形成する。本実施の形態では、低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて絶縁膜として、例えば窒化シリコン膜１６を形成する。例えば枚葉式の低圧ＣＶＤ装置を用いて窒化シリコン膜１６を成膜することができる。窒化シリコン膜１６の膜厚は、例えば４０ｎｍ程度である。窒化シリコン膜１６の成膜用のガスとしては、例えば、シラン系のガスとしてのモノシラン（ＳｉＨ4）ガス、アンモニア（ＮＨ3）ガスおよび窒素（Ｎ2）の混合ガスを用いることができる。窒化シリコン膜１６の成膜温度は、例えば７００〜８００℃程度である。低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて窒化シリコン膜１６を形成することで、成膜された窒化シリコン膜１６に起因してｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力を発生させ、ｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）を向上（増加）することができる。
また、ここではシラン系のガスとしてモノシラン（ＳｉＨ4）ガスを記載したが、ジクロロシラン（ＳｉＣｌ2Ｈ2）、あるいはジシラン（Ｓｉ2Ｈ6）等のシラン系のガスを用いた場合でも同様の効果を得ることができる。また、本実施の形態では、低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて絶縁膜１６（窒化シリコン膜１６）を形成したが、他の方法として、例えば、ＡＬＤ（Atomic Layer Deposition）法によって形成してもよい。本実施の形態では、代表的な例としてシラン系のガスとしてモノシラン（ＳｉＨ4）ガス、絶縁膜１６（窒化シリコン膜１６）の形成法として低圧ＣＶＤ法を主に記載して説明するが、後述の実施の形態においても、上記のような形成方法で行うことができるのは勿論である。
また、本実施の形態では、上記のように第２のアニール処理後で窒化シリコン膜１６の形成前に、第２のウェット洗浄処理（ＨＰＭ洗浄）を行っている。この第２のウェット洗浄処理（ＨＰＭ洗浄）により、ＣｏＳｉ2層１５表面におけるＣｏリッチな物質（例えばＣｏ2Ｓｉ）や未反応のＣｏなどからなる核（窒化シリコン膜１６の異常成長を誘発する異常成長核）を除去することができるので、そのような核（異常成長核）を基点として窒化シリコン膜１６が異常成長するのを防止することができる。このため、異常成長などが生じずに比較的均一な厚みを有する窒化シリコン膜１６を的確に形成することができる。
次に、図１０に示されるように、窒化シリコン膜１６上に、窒化シリコン膜１６とは異なる材料、例えば酸化シリコンなどからなる絶縁膜１７を形成する。絶縁膜１７は窒化シリコン膜１６よりも相対的に厚く、層間絶縁膜として機能することができる。
次に、図１１に示されるように、絶縁膜１７上にフォトリソグラフィ法を用いてフォトレジストパターン（図示せず）を形成し、フォトレジストパターンをエッチングマスクとして用いて、（絶縁膜１６に比較して）絶縁膜１７がエッチングされやすい条件で絶縁膜１７のドライエッチングを行って絶縁膜１７にコンタクトホール１８を形成する。この絶縁膜１７のドライエッチング工程では、窒化シリコン膜１６をエッチングストッパ膜として機能させる。すなわち、絶縁膜１７は、窒化シリコン膜１６とはエッチングガスの選択比が異なるような膜で形成されていることが必要である。
それから、図１２に示されるように、フォトレジストパターン（図示せず）をエッチングマスクとして用いて、（絶縁膜１７に比較して）窒化シリコン膜１６がエッチングされやすい条件でコンタクトホール１８の底部の窒化シリコン膜１６をドライエッチングして除去し、絶縁膜１７および窒化シリコン膜１６にコンタクトホール（孔）１８を形成する。
コンタクトホール１８は絶縁膜１７および窒化シリコン膜１６を貫通しており、コンタクトホール１８の底部では、半導体基板１の主面の一部、例えばｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂの表面上のＣｏＳｉ2層１５の一部、やゲート電極６ａ，６ｂの表面上のＣｏＳｉ2層１５の一部などが露出される。なお、図１２の断面図においては、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂの表面上のＣｏＳｉ2層１５の一部がコンタクトホール１８の底部で露出しているが、図示しない領域（断面）において、ゲート電極６ａ，６ｂ上にもコンタクトホール１８が形成され、ゲート電極６ａ，６ｂの表面上のＣｏＳｉ2層１５の一部がそのコンタクトホール１８の底部で露出する。このように、窒化シリコン膜１６を形成し絶縁膜（層間絶縁膜）１７をエッチングする際に窒化シリコン膜１６をエッチングストッパ膜として機能させ、ＳＡＣプロセスを用いてコンタクトホール１８を形成することができる。これにより、絶縁膜（層間絶縁膜）１７にプラグ形成用の孔（コンタクトホール１８）をエッチングにより形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避することができる。
次に、図１３に示されるように、コンタクトホール１８内に、タングステン（Ｗ）などからなるプラグ２１を形成する。プラグ２１は、例えば、コンタクトホール１８の内部（底部および側壁上）を含む絶縁膜１７上にバリア膜として例えば窒化チタン膜（またはチタン膜と窒化チタン膜との積層膜）２１ａを形成した後、タングステン膜をＣＶＤ（Chemical Vapor Deposition）法によって窒化チタン膜２１ａ上にコンタクトホール１８を埋めるように形成し、絶縁膜１７上の不要なタングステン膜および窒化チタン膜２１ａをＣＭＰ（Chemical Mechanical Polishing）法またはエッチバック法などによって除去することにより形成される。
次に、図１４に示されるように、プラグ２１が埋め込まれた絶縁膜１７上に、第１層配線として例えばタングステンなどからなる配線２２を形成する。配線２２は、絶縁膜１７上にタングステン膜などを形成し、フォトリソグラフィ法およびドライエッチング法によってパターン化することにより形成することができる。配線２２は、プラグ２１を介してｎチャネル型ＭＩＳＦＥＴ１０およびｐチャネル型ＭＩＳＦＥＴ１１のソースまたはドレイン用のｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂやゲート電極６ａ，６ｂと電気的に接続されている。配線２２は、タングステンに限定されず種々変更可能であり、例えばアルミニウム（Ａｌ）またはアルミニウム合金などの単体膜あるいはこれらの単体膜の上下層の少なくとも一方にチタン（Ｔｉ）や窒化チタン（ＴｉＮ）などのような金属膜を形成した積層金属膜により形成しても良い。
次に、絶縁膜１７上に、配線２２を覆うように、絶縁膜２３が形成される。その後、コンタクトホール１８と同様にして、絶縁膜２３に配線２２の一部を露出するビアまたはスルーホールが形成され、プラグ２１や配線２２と同様にして、スルーホールを埋めるプラグや、プラグを介して配線２２に電気的に接続する第２層配線が形成されるが、ここではその説明は省略する。第２層配線以降はダマシン法により形成した埋込銅配線とすることもできる。
次に、本実施の形態の効果について説明する。図１５〜図２０は、本実施の形態の半導体装置の製造工程中の要部断面図（説明図）でありゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂの上部近傍領域の概念的な断面が示されている。図２１は、比較例の半導体装置の製造工程中の要部断面図（説明図）である。図１４〜図２１に示されるシリコン領域３０は、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂに対応する。シリコン領域３０がゲート電極６ａまたはゲート電極６ｂに対応する場合は、シリコン領域３０は（不純物を導入した）多結晶シリコンからなり、シリコン領域３０がｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂに対応する場合は、シリコン領域３０は（不純物を導入した）単結晶シリコンからなる。
図１５は、ステップＳ１でコバルト膜１２および窒化チタン膜１３を形成した上記図６の工程段階に対応する。コバルト膜１２および窒化チタン膜１３はゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂ上に順に形成されるので、図１５に示されるように、シリコン領域３０上にコバルト膜（高融点金属膜）１２および窒化チタン膜１３が順に形成されることになる。
コバルト膜１２および窒化チタン膜１３の形成後、上記のようにステップＳ２の第１のアニール処理（第１の熱処理）が行われる。図１６は、第１のアニール処理を行った後の状態に対応する。第１のアニール処理により、コバルト膜１２のＣｏとシリコン領域３０のＳｉとが反応（Ｃｏ＋Ｓｉ→ＣｏＳｉ）して、図１６に示されるように、シリコン領域３０上に高融点金属シリサイド層としてＣｏＳｉ層１４が形成される。この際、反応阻害などによりＣｏリッチな物質（例えばＣｏ2Ｓｉ）または未反応のＣｏなどからなる核３１（すなわち窒化チタン膜１６の異常成長を誘発する異常成長核）がＣｏＳｉ層１４中に形成される。本発明者の検討によれば、ｎチャネル型ＭＩＳＦＥＴ１０において（すなわちゲート電極６ａ上のＣｏＳｉ層１４またはｎ+型半導体領域７ｂ上のＣｏＳｉ層１４において）この核３１の生成が多くなることが分かった。特に、コバルト膜１２の下層のシリコン領域３０にＡｓ（ヒ素）が高濃度で導入されていた場合に、Ａｓ（ヒ素）起因の反応阻害が生じて、核３１の生成が促進される傾向にあることが分かった。
第１のアニール処理の後、上記のようにステップＳ３の第１のウェット洗浄処理が行われる。図１７は、上記図７の工程段階に対応する。第１のウェット洗浄処理により、図１７に示されるように、窒化チタン膜１３と、未反応のコバルト膜１２とが除去される。この際、核３１の一部は、第１のウェット洗浄処理後にシリコン領域３０上に残存するＣｏＳｉ層１４の表面に露出する。また、第１のウェット洗浄処理で用いた洗浄液中の金属汚染物がＣｏＳｉ層１４の表面に再付着して核３１となる場合もある。
第１のウェット洗浄処理の後、上記のようにステップＳ４の第２のアニール処理（第２の熱処理）が行われる。図１８は、第２のアニール処理を行った後の状態（上記図８の工程段階）に対応する。第２のアニール処理により、ＣｏＳｉ層１４とシリコン領域３０のＳｉとが反応（ＣｏＳｉ＋Ｓｉ→ＣｏＳｉ2）して、図１８に示されるように、より安定な高融点金属シリサイド層としてのＣｏＳｉ2層１５がシリコン領域３０上に形成される。第２アニール処理を行っても、ＣｏＳｉに比較して核３１の反応は進まず、核３１はＣｏＳｉ2層１５の表面および内部に残留する。
もし、本実施の形態とは異なり、第２のアニール処理後、ステップＳ５の第２のウェット洗浄処理を行うことなく、ステップＳ６の低圧ＣＶＤ法を用いた窒化シリコン膜１６の成膜を行った場合、ＣｏＳｉ2層１５表面の核３１を基点として窒化シリコン膜１６が異常成長してしまう可能性がある。図１９は、第２のアニール処理後、ステップＳ５の第２のウェット洗浄処理を行った後の状態に対応し、図２０は、第２のウェット洗浄処理後に、ステップＳ６の低圧ＣＶＤ法を用いた窒化シリコン膜１６の成膜を行った状態（上記図９の工程段階）に対応する。図２１は、本実施の形態とは異なり、第２のアニール処理後、ステップＳ５の第２のウェット洗浄処理を行うことなく、ステップＳ６の低圧ＣＶＤ法を用いた窒化シリコン膜１６の成膜を行った状態を示す比較例の要部断面図であり、図２０と同様の領域が示されている。
図２１の比較例の場合は、窒化シリコン膜１６に異常成長が発生しており、窒化シリコン膜１６が局所的に急激に成長する現象が生じている。この窒化シリコン膜１６の異常成長の原因は、窒化シリコン膜１６の成膜の際に、反応ガス（成膜ガス）としてのシラン系のガスと、核３１を構成する金属とが反応しやすく、核３１を基点として窒化シリコン（ＳｉxＮy）が成長しやすいからと考えられる。このため、ＣｏＳｉ2層１５の表面に核３１が存在すると、そこを基点として窒化シリコンが異常成長してしまう。本発明者の検討によれば、窒化シリコン膜１６のこのような異常成長は、反応ガス（成膜ガス）にモノシラン（ＳｉＨ4）またはジクロロシラン（ＳｉＨ2Ｃｌ2）のようなシラン系のガスを用いたＣＶＤ法（熱ＣＶＤ法）により窒化シリコン膜１６を形成した場合に発生し、特に低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて窒化シリコン膜１６を形成した場合には、異常成長がより発生しやすくなることが分かった。低圧ＣＶＤ法（低圧熱ＣＶＤ法）は、半導体基板１の表面の反応により窒化シリコン膜１６を堆積させるので、核３１を基点とした窒化シリコン膜１６の異常成長が生じやすくなる。窒化シリコン膜１６に異常成長が発生すると、コンタクトホール１８を形成した際に、コンタクトホール１８の底部で窒化シリコン膜１６の異常成長部分が残存してしまい、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとのコンタクト抵抗が増大する可能性があり、更にはプラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとの間が非導通となる可能性がある。これは、製造される半導体装置の信頼性を低下させ、製造歩留りを低減させる。
それに対して本実施の形態では、第２のアニール処理後、第２のウェット洗浄処理を行ってから、低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いた窒化シリコン膜１６の成膜を行う。第２のウェット洗浄処理を行うことで、図１９に示されるように、ＣｏＳｉ2層１５表面の核３１を除去することができる。ＣｏＳｉ2層１５の表面から核３１を除去することで、反応ガス（成膜ガス）にモノシラン（ＳｉＨ4）またはジクロロシラン（ＳｉＨ2Ｃｌ2）のようなシラン系のガスを用いた低圧ＣＶＤ法（低圧熱ＣＶＤ法）により窒化シリコン膜１６を形成しても、核３１を基点として窒化シリコン（ＳｉxＮy）が異常成長するのを防止でき、図２０に示されるように異常成長を生じずに比較的均一な厚みを有する窒化シリコン膜１６を形成することができる。
また、第２のアニール処理によりＣｏＳｉ層１４よりも相対的に安定なＣｏＳｉ2層１５が形成されている。このため、第１のウェット洗浄処理に比較して、第２のアニール処理後に行う第２のウェット洗浄処理では、ＣｏＳｉ2層１５においてＣｏＳｉ2が除去されてしまうのを抑制し、Ｃｏリッチなコバルトシリサイド（例えばＣｏ2Ｓｉ）や未反応のＣｏなどからなる核３１をＣｏＳｉ2層１５（の表面）から選択的に除去することが可能である。このため、ステップＳ５の第２のウェット洗浄処理を導入したことにより、ＣｏＳｉ2層１５に悪影響を及ぼすことなくその表面（表層部）から核３１を除去し、窒化シリコン膜１６の異常成長を防止することができる。
また、本実施の形態では、窒化シリコン膜１６の異常成長を防止できるので、コンタクトホール１８を形成した際に、コンタクトホール１８の底部でゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂ上のＣｏＳｉ2層１５を確実に露出させることができる。このため、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとのコンタクト抵抗を低下させ、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとの間の導通を確実に確保することができる。従って、製造される半導体装置の信頼性を向上し、製造歩留りを向上させることができる。
また、第２の洗浄処理として、塩酸（ＨＣｌ）と過酸化水素（Ｈ2Ｏ2）と水（Ｈ2Ｏ）との混合液を洗浄液として用いるＨＰＭ洗浄を行うことにより、ＣｏＳｉ2層１５表面の核３１を的確に除去することができる。また、ＨＰＭ洗浄を用いれば、半導体装置の他の洗浄工程で使用される洗浄装置を用いることことが可能となるので、第２の洗浄処理工程の導入が容易で、半導体装置の製造工程や製造装置を簡略化することができ、半導体装置の製造コストも低減できる。
また、本実施の形態では、サリサイドプロセスを用いてゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂおよびｐ+型半導体領域８ｂ上に高融点金属シリサイド膜（ここではＣｏＳｉ2層１５）を形成しているので、プラグ２１とゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとの間のコンタクト抵抗を低減することができる。このため、半導体装置の性能を向上できる。
また、本実施の形態とは異なり、プラズマＣＶＤ法を用いて窒化シリコン膜１６を形成することで、窒化シリコン膜１６の異常成長を抑制することも考えられる。しかしながら、プラズマＣＶＤ法を用いて窒化シリコン膜１６を形成した場合、成膜された窒化シリコン膜１６に起因してｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に圧縮応力が発生する。本実施の形態では、（反応ガスにモノシランまたはジクロロシランのようなシラン系のガスを用いた）低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて窒化シリコン膜１６を形成することで、成膜された窒化シリコン膜１６に起因してｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力を発生させることができ、それによってｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）を向上（増加）させることができる。このため、ｎチャネル型ＭＩＳＦＥＴ１０を有する半導体装置の性能を向上させることができる。
また、本実施の形態では、ＣＭＩＳＦＥＴを有する半導体装置の製造工程について説明したが、ＭＩＳＦＥＴを有する種々の半導体装置の製造工程に適用することができ、ｎチャネル型ＭＩＳＦＥＴを有する半導体装置の製造工程に適用すれば好適である。
（実施の形態２）
図２２は、本発明の他の実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。ステップＳ４の第２のアニール処理（第２の熱処理）工程までは上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、ステップＳ４の第２のアニール処理工程に続く製造工程について説明する。
本実施の形態では、上記実施の形態１のステップＳ５の第２のウェット洗浄処理の代わりに、アンモニア（ＮＨ3）などを用いたプラズマ処理を行う。すなわち、上記実施の形態１と同様にしてステップＳ４の第２のアニール処理を行った後、本実施の形態では、プラズマ処理を行う（ステップＳ５ａ）。プラズマ処理としては、アンモニア（ＮＨ3）プラズマ処理を行うことが好ましい。このプラズマ処理（アンモニアプラズマ処理）により、ＣｏＳｉ2層１５表面の上記のような核３１を化学的または物理的に除去することができる。
ステップＳ５ａのプラズマ処理の後、ステップＳ６で、上記実施の形態１と同様にして低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて窒化シリコン膜１６を形成する。ステップＳ６の窒化シリコン膜１６の成膜工程以降の工程は、上記実施の形態１と同様であるので、ここではその説明は省略する。
ステップＳ５ａのプラズマ処理によりＣｏＳｉ2層１５の表面から核３１を除去したことで、低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いた窒化シリコン膜１６の成膜工程において、核３１を基点として窒化シリコン（ＳｉxＮy）が異常成長するのを防止でき、比較的均一な厚みを有する窒化シリコン膜１６を形成することができる。このため、コンタクトホール１８を形成した際に、コンタクトホール１８の底部でゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂを確実に露出することができる。従って、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとのコンタクト抵抗を低下させ、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとの間の導通を確実に確保することができる。これにより、製造される半導体装置の信頼性を向上し、製造歩留りを向上させることができる。
また、窒化シリコン膜１６を低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて成膜することで、成膜された窒化シリコン膜１６に起因してｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力を発生させることができ、それによってｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）を向上させることができる。このため、ｎチャネル型ＭＩＳＦＥＴ１０を有する半導体装置の性能を向上させることができる。
また、本実施の形態のようなプラズマ処理を、実施の形態１で記述した第２のウェット洗浄処理と組み合わせることも可能である。すなわち、第２のウェット洗浄処理の前後にプラズマ処理を施すことで、本実施の形態のプラズマ処理のみを行った場合と比較して、更にＣｏＳｉ2層１５の表面から核３１を除去することができる。
（実施の形態３）
図２３は、本発明の他の実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。ステップＳ４の第２のアニール処理（第２の熱処理）工程までは上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、ステップＳ４の第２のアニール処理工程に続く製造工程について説明する。
本実施の形態では、上記実施の形態１のステップＳ５の第２のウェット洗浄処理の代わりに、スパッタエッチング（スパッタエッチ）処理を行う。すなわち、上記実施の形態１と同様にしてステップＳ４の第２のアニール処理を行った後、本実施の形態では、例えばアルゴン（Ａｒ）などを用いたスパッタエッチング処理を行う（ステップＳ５ｂ）。このスパッタエッチング処理により、ＣｏＳｉ2層１５表面の上記のような核３１を物理的に除去することができる。核３１はＣｏＳｉ2層１５の内部よりも表面近傍に多いので、スパッタエッチングでＣｏＳｉ2層１５の表層部分を削ると内部の清浄面が露出し、ＣｏＳｉ2層１５表面で露出する核３１を減少させまたは無くすことができる。
ステップＳ５ｂのスパッタエッチング処理の後、ステップＳ６で、上記実施の形態１と同様にして低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて窒化シリコン膜１６を形成する。ステップＳ６の窒化シリコン膜１６の成膜工程以降の工程は、上記実施の形態１と同様であるので、ここではその説明は省略する。
ステップＳ５ｂのスパッタエッチング処理によりＣｏＳｉ2層１５の表面から核３１を除去したことで、ステップＳ６の低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いた窒化シリコン膜１６の成膜工程において、核３１を基点として窒化シリコン（ＳｉxＮy）が異常成長するのを防止でき、比較的均一な厚みを有する窒化シリコン膜１６を形成することができる。このため、コンタクトホール１８を形成した際に、コンタクトホール１８の底部でゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂを確実に露出することができる。従って、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとのコンタクト抵抗を低下させ、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとの間の導通を確実に確保することができる。これにより、製造される半導体装置の信頼性を向上し、製造歩留りを向上させることができる。
また、窒化シリコン膜１６を低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて成膜することで、成膜された窒化シリコン膜１６に起因してｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力を発生させることができ、それによってｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）を向上させることができる。このため、ｎチャネル型ＭＩＳＦＥＴ１０を有する半導体装置の性能を向上させることができる。
また、本実施の形態のようなスパッタエッチング処理を、実施の形態１で記述した第２のウェット洗浄処理または実施の形態２で記述したプラズマ処理と組み合わせることも可能である。このようにすることで、本実施の形態のスパッタエッチング処理のみを行った場合と比較して、更にＣｏＳｉ2層１５の表面から核３１を除去することができる。
（実施の形態４）
図２４は、本発明の他の実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。図２５および図２６は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。ステップＳ４の第２のアニール処理（第２の熱処理）工程までは上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、ステップＳ４の第２のアニール処理工程に続く製造工程について説明する。
上記実施の形態１と同様にしてステップＳ４の第２のアニール処理を行った後、本実施の形態では、図２５に示されるように、半導体基板１上に絶縁膜４１を形成する（ステップＳ５ｃ）。すなわち、図８の構造が得られた後、ゲート電極６ａ，６ｂを覆うように、ＣｏＳｉ2膜１５上を含む半導体基板１上に絶縁膜４１を形成する。絶縁膜４１は、プラズマＣＶＤ法により形成した窒化シリコン膜を用いることができる。また、他の形態として、プラズマＣＶＤ法により形成した酸化シリコン膜（例えばプラズマＴＥＯＳ（Tetraethoxysilane）酸化膜）、あるいは、反応ガスにモノシラン（ＳｉＨ4）またはジクロロシラン（ＳｉＨ2Ｃｌ2）のようなシラン系のガスを用いないＣＶＤ法により形成した酸化シリコン膜（例えばオゾン（Ｏ3）ＴＥＯＳ酸化膜）を絶縁膜４１として用いることもできる。すなわち、絶縁膜４１を、後述の絶縁膜１６を形成する場合と比較して、シラン系のガスがより少ない条件で形成する。
ステップＳ５ｃの絶縁膜４１の形成後、ステップＳ６で、図２６に示されるように絶縁膜４１上に窒化シリコン（ＳｉxＮy）膜１６を低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて形成する。窒化シリコン膜１６は、絶縁膜４１よりも大きな引張り応力を発生させる膜である。窒化シリコン膜１６の膜厚は、例えば４０ｎｍ程度である。ステップＳ６の窒化シリコン膜１６の成膜工程以降の工程は、上記実施の形態１と同様であるので、ここではその説明は省略する。
本実施の形態では、ステップＳ４の第２のアニール処理の後、ステップＳ５ｃで絶縁膜４１を形成してから、ステップＳ６で窒化シリコン膜１６を低圧ＣＶＤ法で形成する。ステップＳ５ｃの絶縁膜４１の成膜工程では、プラズマＣＶＤ法を用いて窒化シリコンからなる絶縁膜４１を形成する。プラズマＣＶＤ法を用いて窒化シリコン膜を成膜した場合、低圧ＣＶＤ法（低圧熱ＣＶＤ法）に比べて半導体基板１表面での反応が少ない。このため、絶縁膜４１としてプラズマＣＶＤ法で窒化シリコン膜を成膜した場合、たとえＣｏＳｉ2層１５表面に核３１が存在していたとしても、窒化シリコン膜（絶縁膜４１）が核３１を基点として異常成長するのを抑制または防止することができる。また、絶縁膜４１としてプラズマＣＶＤ法で酸化シリコン膜を成膜した場合も同様であり、その酸化シリコン膜（絶縁膜４１）が核３１を基点として異常成長するのを抑制または防止することができる。また、反応ガスにモノシラン（ＳｉＨ4）またはジクロロシラン（ＳｉＨ2Ｃｌ2）のようなシラン系のガスを用いないＣＶＤ法により形成した酸化シリコン膜を絶縁膜４１として用いた場合は、シラン系のガスと核３１とが反応することはないので、絶縁膜４１は異常成長せずに比較的均一に成長する。すなわち、絶縁膜４１を、絶縁膜１６（窒化シリコン膜１６）を形成する場合と比較して、シラン系のガスがより少ない条件で形成することが必要である。
そして、絶縁膜４１の形成後に、絶縁膜４１上に窒化シリコン膜１６を低圧ＣＶＤ法（低圧熱ＣＶＤ法）で形成するので、窒化シリコン膜１６の下地層である絶縁膜４１の表面には核３１は存在せず、窒化シリコン膜１６が局所的に異常成長することはない。このため、比較的均一な厚みを有する窒化シリコン膜１６（および絶縁膜４１）を形成することができる。従って、コンタクトホール１８を形成した際に、コンタクトホール１８の底部でゲート電極６ａ，６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂを確実に露出することができる。これにより、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとのコンタクト抵抗を低下させ、プラグ２１と、ゲート電極６ａ、ゲート電極６ｂ、ｎ+型半導体領域７ｂまたはｐ+型半導体領域８ｂとの間の導通を確実に確保することができる。このため、製造される半導体装置の信頼性を向上し、製造歩留りを向上させることができる。
また、絶縁膜４１上に低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて窒化シリコン膜１６を形成することで、窒化シリコン膜１６に起因してｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力を発生させ、ｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）を向上させることができる。このため、ｎチャネル型ＭＩＳＦＥＴ１０を有する半導体装置の性能を向上させることができる。
また、絶縁膜４１がプラズマＣＶＤ法で形成された窒化シリコン膜からなる場合は、絶縁膜１７にコンタクトホール１８を形成（図１１の工程段階に対応）してからコンタクトホール１８の底部で窒化シリコン膜１６および絶縁膜４１をドライエッチングにより除去する際（図１２の工程段階に対応）に、窒化シリコン膜１６と絶縁膜４１とがともに窒化シリコンからなるので、ドライエッチングの条件を調整しなくとも一度のドライエッチング工程で窒化シリコン膜１６およびその下の絶縁膜４１を除去することができる。このため、コンタクトホール１８形成工程が複雑化することはない。
また、絶縁膜４１の膜厚は、窒化シリコン膜１６の膜厚よりも薄いことが好ましい。低圧ＣＶＤ法（低圧熱ＣＶＤ法）を用いて形成した窒化シリコン膜１６よりも絶縁膜４１を薄くすることで、たとえ絶縁膜４１がｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に圧縮応力を発生させるように作用したとしても、絶縁膜４１よりも大きな引張り応力を発生させ得る膜である窒化シリコン膜１６によってｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力を確実に発生させ、ｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）を的確に向上させることができる。また、絶縁膜４１の膜厚は１〜１０ｎｍの範囲内であればより好ましい。絶縁膜４１の膜厚を１ｎｍ以上にすることで、ＣｏＳｉ2層１５の表面上を絶縁膜４１で覆ってその上に形成する窒化シリコン膜１６の異常成長をより確実に防止することができ、絶縁膜４１の膜厚を１０ｎｍ以下にすることで、窒化シリコン膜１６によってｎチャネル型ＭＩＳＦＥＴ１０のチャネル領域に引張り応力をより確実に発生させてｎチャネル型ＭＩＳＦＥＴ１０のＩds（ソース・ドレイン電流）をより的確に向上させることができる。
また、本実施の形態のような絶縁膜４１を形成するにあたり、実施の形態１で記述した第２のウェット洗浄処理、実施の形態２で記述したプラズマ処理、または実施の形態３で記述したスパッタエッチング処理とを組み合わせることも可能である。このようにすることで、本実施の形態のように絶縁膜４１のみを形成した場合と比較して、更にＣｏＳｉ2層１５の表面から核３１を除去することができる。
以上、本願において開示される実施の形態のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、ウェット洗浄処理を行ってから、窒化シリコン膜を形成することにより、半導体装置の信頼性を向上させることができる。
また、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、プラズマ処理を行ってから、窒化シリコン膜を形成することにより、半導体装置の信頼性を向上させることができる。
また、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、スパッタエッチング処理を行ってから、窒化シリコン膜を形成することにより、半導体装置の信頼性を向上させることができる。
また、ソースまたはドレインとしての半導体領域の表面またはゲート電極の表面に高融点金属シリサイド層を形成した後、プラズマＣＶＤ法による窒化シリコン膜、プラズマＣＶＤ法による酸化シリコン膜またはシラン系のガスを用いないＣＶＤ法による酸化シリコン膜を形成してから、ＣＶＤ法による窒化シリコン膜を形成することにより、半導体装置の信頼性を向上させることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
前記実施の形態では、ＣＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、ＭＩＳＦＥＴを有する種々の半導体装置に適用することができる。
本発明の半導体装置は、ＭＩＳＦＥＴを有する半導体装置に適用して有効である。
本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図１に続く半導体装置の製造工程中における要部断面図である。 図２に続く半導体装置の製造工程中における要部断面図である。 図３に続く半導体装置の製造工程中における要部断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。 図４に続く半導体装置の製造工程中における要部断面図である。 図６に続く半導体装置の製造工程中における要部断面図である。 図７に続く半導体装置の製造工程中における要部断面図である。 図８に続く半導体装置の製造工程中における要部断面図である。 図９に続く半導体装置の製造工程中における要部断面図である。 図１０に続く半導体装置の製造工程中における要部断面図である。 図１１に続く半導体装置の製造工程中における要部断面図である。 図１２に続く半導体装置の製造工程中における要部断面図である。 図１３に続く半導体装置の製造工程中における要部断面図である。 本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中における要部断面図である。 図１６に続く半導体装置の製造工程中における要部断面図である。 図１７に続く半導体装置の製造工程中における要部断面図である。 図１８に続く半導体装置の製造工程中における要部断面図である。 図１９に続く半導体装置の製造工程中における要部断面図である。 比較例の半導体装置の製造工程中の要部断面図である。 本発明の他の実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の他の実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の他の実施の形態である半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。 図２５に続く半導体装置の製造工程中における要部断面図である。
符号の説明
１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ｎ型ウエル
５ ゲート絶縁膜
６ 導体膜（多結晶シリコン膜）
６ａ ゲート電極
６ｂ ゲート電極
７ａ ｎ-型半導体領域
７ｂ ｎ+型半導体領域
８ａ ｐ-型半導体領域
８ｂ ｐ+型半導体領域
９ サイドウォール
１０ ｎチャネル型ＭＩＳＦＥＴ
１１ ｐチャネル型ＭＩＳＦＥＴ
１２ コバルト膜
１３ 窒化チタン膜
１４ ＣｏＳｉ層
１５ ＣｏＳｉ2層
１６ 窒化シリコン膜（絶縁膜）
１７ 絶縁膜
１８ コンタクトホール
２１ プラグ
２１ａ 窒化チタン膜
２２ 配線
２３ 絶縁膜
３０ シリコン領域
３１ 核
４１ 絶縁膜

Claims (20)

  1. 半導体装置の製造方法であって、
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上にゲート絶縁膜を形成する工程、
    （ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    （ｄ）前記半導体基板に不純物を導入して、ソースまたはドレインとしての半導体領域を形成する工程、
    （ｅ）前記ゲート電極および前記半導体領域上を含む前記半導体基板上に高融点金属膜を形成する工程、
    （ｆ）第１の熱処理を行って前記高融点金属膜と前記ゲート電極または前記半導体領域とを反応させて高融点金属シリサイド層を形成する工程、
    （ｇ）前記（ｆ）工程後に、前記高融点金属膜を除去し、前記ゲート電極または前記半導体領域上に前記高融点金属シリサイド層を残す工程、
    （ｈ）前記（ｇ）工程後に、第２の熱処理を行って前記高融点金属シリサイド層と前記ゲート電極または前記半導体領域とを反応させる工程、
    （ｉ）前記（ｈ）工程後に、ウェット洗浄処理を行う工程、
    （ｊ）前記（ｉ）工程後に、前記高融点金属シリサイド層上を含む前記半導体基板上に窒化シリコン膜を形成する工程、
    を有し、
    前記（ｉ）工程では、前記ウェット洗浄処理としてＨＰＭ洗浄処理を行い、
    前記（ｊ）工程では、低圧ＣＶＤ法を用いて前記窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記ＨＰＭ洗浄処理は、少なくとも塩酸および過酸化水素水を含む溶液で行われることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記（ｇ）工程では、枚葉式の洗浄装置によるウェット洗浄処理を行うことを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記ゲート絶縁膜、前記ゲート電極および前記半導体領域によりｎチャネル型ＭＩＳＦＥＴが形成されることを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記（ｊ）工程では、シラン系のガスが用いられることを特徴とする半導体装置の製造方法。
  6. 半導体装置の製造方法であって、
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上にゲート絶縁膜を形成する工程、
    （ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    （ｄ）前記半導体基板に不純物を導入して、ソースまたはドレインとしての半導体領域を形成する工程、
    （ｅ）前記ゲート電極および前記半導体領域上を含む前記半導体基板上に高融点金属膜を形成する工程、
    （ｆ）第１の熱処理を行って前記高融点金属膜と前記ゲート電極または前記半導体領域とを反応させて高融点金属シリサイド層を形成する工程、
    （ｇ）前記（ｆ）工程後に、前記高融点金属膜を除去し、前記ゲート電極または前記半導体領域上に前記高融点金属シリサイド層を残す工程、
    （ｈ）前記（ｇ）工程後に、第２の熱処理を行って前記高融点金属シリサイド層と前記ゲート電極または前記半導体領域とを反応させる工程、
    （ｉ）前記（ｈ）工程後に、プラズマ処理を行う工程、
    （ｊ）前記（ｉ）工程後に、前記高融点金属シリサイド層上を含む前記半導体基板上に窒化シリコン膜を形成する工程、
    を有し、
    前記（ｊ）工程では、低圧ＣＶＤ法を用いて前記窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記（ｉ）工程では、アンモニアプラズマ処理を行うことを特徴とする半導体装置の製造方法。
  8. 請求項６記載の半導体装置の製造方法において、
    前記ゲート絶縁膜、前記ゲート電極および前記半導体領域によりｎチャネル型ＭＩＳＦＥＴが形成されることを特徴とする半導体装置の製造方法。
  9. 請求項６記載の半導体装置の製造方法において、
    前記（ｊ）工程では、シラン系のガスが用いられることを特徴とする半導体装置の製造方法。
  10. 半導体装置の製造方法であって、
    （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上にゲート絶縁膜を形成する工程、
    （ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    （ｄ）前記半導体基板に不純物を導入して、ソースまたはドレインとしての半導体領域を形成する工程、
    （ｅ）前記ゲート電極および前記半導体領域上を含む前記半導体基板上に高融点金属膜を形成する工程、
    （ｆ）第１の熱処理を行って前記高融点金属膜と前記ゲート電極または前記半導体領域とを反応させて高融点金属シリサイド層を形成する工程、
    （ｇ）前記（ｆ）工程後に、前記高融点金属膜を除去し、前記ゲート電極または前記半導体領域上に前記高融点金属シリサイド層を残す工程、
    （ｈ）前記（ｇ）工程後に、第２の熱処理を行って前記高融点金属シリサイド層と前記ゲート電極または前記半導体領域とを反応させる工程、
    （ｉ）前記（ｈ）工程後に、スパッタエッチング処理を行う工程、
    （ｊ）前記（ｉ）工程後に、前記高融点金属シリサイド層上を含む前記半導体基板上に窒化シリコン膜を形成する工程、
    を有し、
    前記（ｊ）工程では、低圧ＣＶＤ法を用いて前記窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記（ｉ）工程では、アルゴンを用いたスパッタエッチング処理を行うことを特徴とする半導体装置の製造方法。
  12. 請求項１０記載の半導体装置の製造方法において、
    前記ゲート絶縁膜、前記ゲート電極および前記半導体領域によりｎチャネル型ＭＩＳＦＥＴが形成されることを特徴とする半導体装置の製造方法。
  13. 請求項１０記載の半導体装置の製造方法において、
    前記（ｊ）工程では、シラン系のガスが用いられることを特徴とする半導体装置の製造方法。
  14. （ａ）半導体基板を準備する工程、
    （ｂ）前記半導体基板上にゲート絶縁膜を形成する工程、
    （ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    （ｄ）前記半導体基板に不純物を導入して、ソースまたはドレインとしての半導体領域を形成する工程、
    （ｅ）前記ゲート電極および前記半導体領域上を含む前記半導体基板上に高融点金属膜を形成する工程、
    （ｆ）第１の熱処理を行って前記高融点金属膜と前記ゲート電極または前記半導体領域とを反応させて高融点金属シリサイド層を形成する工程、
    （ｇ）前記（ｆ）工程後に、前記高融点金属膜を除去し、前記ゲート電極または前記半導体領域上に前記高融点金属シリサイド層を残す工程、
    （ｈ）前記（ｇ）工程後に、第２の熱処理を行って前記高融点金属シリサイド層と前記ゲート電極または前記半導体領域とを反応させる工程、
    （ｉ）前記（ｈ）工程後に、前記高融点金属シリサイド層上を含む前記半導体基板上に窒化シリコンまたは酸化シリコンからなる第１絶縁膜を形成する工程、
    （ｊ）前記（ｉ）工程後に、前記第１絶縁膜上に窒化シリコンからなる第２絶縁膜を形成する工程、
    を有し、
    前記（ｉ）工程で形成される前記第１絶縁膜は、前記（ｊ）工程で形成される前記第２絶縁膜よりも、シラン系のガスが少ない条件で形成され、
    前記（ｊ）工程では、低圧ＣＶＤ法を用いて前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、
    前記（ｉ）工程では、プラズマＣＶＤ法により窒化シリコン膜を形成すること、プラズマＣＶＤ法により酸化シリコン膜を形成することまたはシラン系ガスを用いないＣＶＤ法により酸化シリコン膜を形成することによって前記第１絶縁膜を形成し、
    前記（ｊ）工程では、シラン系ガスを用いたＣＶＤ法により前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
  16. 請求項１４記載の半導体装置の製造方法において、
    前記ゲート絶縁膜、前記ゲート電極および前記半導体領域によりｎチャネル型ＭＩＳＦＥＴが形成されることを特徴とする半導体装置の製造方法。
  17. 半導体基板と、
    前記半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体基板に形成され、ソースまたはドレインとして機能する半導体領域と、
    前記ゲート電極または前記半導体領域上に形成された高融点金属シリサイド層と、
    前記高融点金属シリサイド層上を含む前記半導体基板上に前記ゲート電極を覆うように形成され、かつプラズマＣＶＤ法により形成された第１絶縁膜と、
    前記第１絶縁膜上に低圧ＣＶＤ法を用いて形成された窒化シリコンからなる第２絶縁膜と、
    を有し、
    前記ゲート絶縁膜、前記ゲート電極および前記半導体領域によりｎチャネル型ＭＩＳＦＥＴが形成され、
    前記第２絶縁膜は、前記第１絶縁膜よりも大きな引張り応力を、前記ｎチャネル型ＭＩＳＦＥＴのチャネル領域に発生させる膜であることを特徴とする半導体装置。
  18. 請求項１７記載の半導体装置において、
    前記第１絶縁膜の膜厚は前記第２絶縁膜の膜厚よりも薄いことを特徴とする半導体装置。
  19. 請求項１７記載の半導体装置において、
    前記第１絶縁膜は、プラズマＣＶＤ法により形成された窒化シリコン膜またはプラズマＣＶＤ法により形成された酸化シリコン膜からなることを特徴とする半導体装置。
  20. 半導体基板と、
    前記半導体基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記半導体基板に形成され、ソースまたはドレインとして機能する半導体領域と、
    前記ゲート電極または前記半導体領域上に形成された高融点金属シリサイド層と、
    前記高融点金属シリサイド層上を含む前記半導体基板上に前記ゲート電極を覆うように形成され、かつシラン系ガスを用いないＣＶＤ法により形成された酸化シリコン膜からなる第１絶縁膜と、
    前記第１絶縁膜上に低圧ＣＶＤ法を用いて形成された窒化シリコンからなる第２絶縁膜と、
    を有し、
    前記ゲート絶縁膜、前記ゲート電極および前記半導体領域によりｎチャネル型ＭＩＳＦＥＴが形成され、
    前記第２絶縁膜は、前記第１絶縁膜よりも大きな引張り応力を、前記ｎチャネル型ＭＩＳＦＥＴのチャネル領域に発生させる膜であることを特徴とする半導体装置。
JP2003411509A 2003-12-10 2003-12-10 半導体装置の製造方法および半導体装置 Expired - Lifetime JP4653949B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003411509A JP4653949B2 (ja) 2003-12-10 2003-12-10 半導体装置の製造方法および半導体装置
US11/008,276 US7348230B2 (en) 2003-12-10 2004-12-10 Manufacturing method of semiconductor device
US12/028,593 US7666728B2 (en) 2003-12-10 2008-02-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003411509A JP4653949B2 (ja) 2003-12-10 2003-12-10 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2005175121A JP2005175121A (ja) 2005-06-30
JP4653949B2 true JP4653949B2 (ja) 2011-03-16

Family

ID=34708680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411509A Expired - Lifetime JP4653949B2 (ja) 2003-12-10 2003-12-10 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (2) US7348230B2 (ja)
JP (1) JP4653949B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
US7488690B2 (en) * 2004-07-06 2009-02-10 Applied Materials, Inc. Silicon nitride film with stress control
JP2006173479A (ja) * 2004-12-17 2006-06-29 Sharp Corp 半導体装置の製造方法
JP2007067118A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置及びその製造方法
JP4787593B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 半導体装置
JP4829591B2 (ja) * 2005-10-25 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
JP2007141903A (ja) * 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US7332447B2 (en) * 2005-11-24 2008-02-19 United Microelectronics Corp. Method of forming a contact
US20100224941A1 (en) * 2006-06-08 2010-09-09 Nec Corporation Semiconductor device
US20080009134A1 (en) * 2006-07-06 2008-01-10 Tsung-Yu Hung Method for fabricating metal silicide
JP2008053532A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008192686A (ja) * 2007-02-01 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7482282B2 (en) * 2007-03-26 2009-01-27 International Business Machines Corporation Use of dilute hydrochloric acid in advanced interconnect contact clean in nickel semiconductor technologies
US7700480B2 (en) * 2007-04-27 2010-04-20 Micron Technology, Inc. Methods of titanium deposition
JP5411456B2 (ja) * 2007-06-07 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置
US7974505B2 (en) 2007-10-17 2011-07-05 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating selectively coupled optical waveguides on a substrate
WO2009051903A1 (en) 2007-10-18 2009-04-23 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing multiple layers of waveguides
US7736934B2 (en) 2007-10-19 2010-06-15 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing vertical germanium detectors
WO2009055145A1 (en) * 2007-10-24 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating a heater capable of adjusting refractive index of an optical waveguide
WO2009055778A1 (en) 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7811844B2 (en) 2007-10-26 2010-10-12 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating electronic and photonic devices on a semiconductor substrate
US8031343B2 (en) * 2007-10-29 2011-10-04 Bae Systems Information And Electronic Systems Integration Inc. High-index contrast waveguide optical gyroscope having segmented paths
WO2009058470A1 (en) * 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
WO2009058580A1 (en) * 2007-10-31 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. High-injection heterojunction bipolar transistor
JP2009147199A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7987066B2 (en) * 2008-08-29 2011-07-26 Bae Systems Information And Electronic Systems Integration Inc. Components and configurations for test and valuation of integrated optical busses
US7853101B2 (en) * 2008-08-29 2010-12-14 Bae Systems Information And Electronic Systems Integration Inc. Bi-rate adaptive optical transfer engine
US8148265B2 (en) * 2008-08-29 2012-04-03 Bae Systems Information And Electronic Systems Integration Inc. Two-step hardmask fabrication methodology for silicon waveguides
US7693354B2 (en) * 2008-08-29 2010-04-06 Bae Systems Information And Electronic Systems Integration Inc. Salicide structures for heat-influenced semiconductor applications
US8288290B2 (en) * 2008-08-29 2012-10-16 Bae Systems Information And Electronic Systems Integration Inc. Integration CMOS compatible of micro/nano optical gain materials
US7715663B2 (en) * 2008-08-29 2010-05-11 Bae Systems Information And Electronic Systems Integration Inc. Integrated optical latch
JP2010080798A (ja) * 2008-09-29 2010-04-08 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5358165B2 (ja) * 2008-11-26 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7847353B2 (en) * 2008-12-05 2010-12-07 Bae Systems Information And Electronic Systems Integration Inc. Multi-thickness semiconductor with fully depleted devices and photonic integration
WO2010140244A1 (ja) * 2009-06-05 2010-12-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9305779B2 (en) * 2009-08-11 2016-04-05 Bae Systems Information And Electronic Systems Integration Inc. Method for growing germanium epitaxial films
US8232607B2 (en) 2010-11-23 2012-07-31 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP2013077828A (ja) * 2012-12-05 2013-04-25 Renesas Electronics Corp 半導体装置の製造方法
JP6081228B2 (ja) * 2013-02-28 2017-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103489825B (zh) * 2013-09-22 2016-01-20 上海华力微电子有限公司 解决氮化硅和镍硅化物界面剥落问题的工艺方法
CN110391299B (zh) * 2018-04-23 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333943A (ja) * 1993-05-18 1994-12-02 Oki Electric Ind Co Ltd Ｍｏｓ半導体装置の製造方法
JPH07153939A (ja) * 1993-11-29 1995-06-16 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
EP0724287A3 (en) * 1995-01-30 1999-04-07 Nec Corporation Method for fabricating semiconductor device having titanium silicide film
JP2785734B2 (ja) * 1995-02-28 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH10312975A (ja) * 1997-05-14 1998-11-24 Toshiba Corp 半導体装置及びその製造方法
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
JP3209164B2 (ja) * 1997-10-07 2001-09-17 日本電気株式会社 半導体装置の製造方法
US6235630B1 (en) 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
US6335294B1 (en) * 1999-04-22 2002-01-01 International Business Machines Corporation Wet cleans for cobalt disilicide processing
JP2002075905A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置の製造方法
US20050116360A1 (en) * 2003-12-01 2005-06-02 Chien-Chao Huang Complementary field-effect transistors and methods of manufacture
US7332447B2 (en) * 2005-11-24 2008-02-19 United Microelectronics Corp. Method of forming a contact

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
JP2003273240A (ja) * 2002-03-19 2003-09-26 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7348230B2 (en) 2008-03-25
US20050145897A1 (en) 2005-07-07
US20080142901A1 (en) 2008-06-19
US7666728B2 (en) 2010-02-23
JP2005175121A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
JP4653949B2 (ja) 半導体装置の製造方法および半導体装置
US7598171B2 (en) Method of manufacturing a semiconductor device
JP4738178B2 (ja) 半導体装置の製造方法
US8222133B2 (en) Manufacturing method of semiconductor device
JP2007207837A (ja) 半導体装置および半導体装置の製造方法
US6190976B1 (en) Fabrication method of semiconductor device using selective epitaxial growth
TWI798328B (zh) 半導體結構與其製作方法
JP2009088069A (ja) 半導体装置及びその製造方法
US20090289285A1 (en) Semiconductor device and method of fabricating the same
US7777266B2 (en) Conductive line comprising a capping layer
KR100603588B1 (ko) 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
JP2004134687A (ja) 半導体装置及びその製造方法
US20090075477A1 (en) Method of manufacturing semiconductor device
JP2007027348A (ja) 半導体装置及びその製造方法
JP3492973B2 (ja) 半導体装置の製造方法
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
JP2007234667A (ja) 半導体装置の製造方法
US7670952B2 (en) Method of manufacturing metal silicide contacts
US20010045606A1 (en) Semiconductor device and method for fabricating the same
KR100638422B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 콘택홀 충진 방법
KR100432789B1 (ko) 반도체 소자의 제조 방법
KR100853459B1 (ko) 반도체소자의 콘택저항 감소 방법
CN113284798A (zh) 半导体器件的制备方法
JP2005203647A (ja) 半導体装置の製造方法および半導体装置
KR20060000585A (ko) 반도체 소자의 콘택플러그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Ref document number: 4653949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term