JP2005203647A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】 半導体装置の信頼性を向上させる。
【解決手段】 半導体基板１にＭＩＳＦＥＴ９を形成し、半導体基板１上に絶縁膜１０，１１を形成し、絶縁膜１０，１１にコンタクトホール１２を形成する。コンタクトホール１２の底部および側壁上を含む絶縁膜１１上にチタン膜１３を形成し、チタン膜１３上に有機金属材料ガスを用いたＣＶＤ法により第１の窒化チタン膜１４ａを形成する。水素プラズマ処理を行ってから、第１の窒化チタン膜１４ａ上に無機金属材料ガスを用いたＣＶＤ法により第２の窒化チタン膜１４ｂを形成し、第２の窒化チタン膜１４ｂ上にコンタクトホール１２内を埋めるようにタングステン膜１５を形成し、ＣＭＰ法によりタングステン膜１５、第２の窒化チタン膜１４ｂ、第１の窒化チタン膜１４ａおよびチタン膜１３の不要な部分を除去してコンタクトホール１２内にプラグ１６を形成する。
【選択図】 図９

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、半導体基板上の絶縁膜の開口部に導体膜を埋め込んだ半導体装置の製造方法および半導体装置に適用して有効な技術に関する。

半導体基板に形成されたＭＩＳＦＥＴのゲート電極やソース・ドレイン領域と配線層とをタングステンプラグによって電気的に接続する技術が知られている。例えば、半導体基板にＭＩＳＦＥＴを形成した後、半導体基板上に層間絶縁膜を形成し、その層間絶縁膜に半導体基板の主面の一部を露出するコンタクトホールを形成し、コンタクトホールの内壁および底部を含む層間絶縁膜上にバリア膜としてチタン膜および窒化チタン膜を形成し、チタン膜および窒化チタン膜上にコンタクトホールを埋めるようにタングステン膜を形成し、ＣＭＰ法によって層間絶縁膜上の不要なタングステン膜、窒化チタン膜およびチタン膜を除去して、タングステンプラグを形成する。その後、タングステンプラグが埋め込まれた層間絶縁膜上に配線層が形成される。

特開２０００−３６４７３号公報には、接続孔または接続溝を含む半導体基板上に、化学的気相成長法によりチタンおよびハロゲン元素を含む有機金属原料ガスを使用して、窒化チタン膜を成膜した後、同窒化チタン膜を所望の形状にパターニングし、次に同窒化チタン膜上に導電性材料からなる配線を形成する技術が記載されている（特許文献１参照）。
特開２０００−３６４７３号公報

本発明者の検討によれば、次のような問題があることを見出した。

タングステンプラグのバリア膜としてチタン膜と窒化チタン膜の積層膜を用いることで、タングステン膜成膜時に使用される六フッ化タングステン（ＷＦ₆）ガスとチタン膜とが反応してフッ化物を生成するのを防止することができる。この窒化チタン膜を有機金属原料ガスを使用して成膜した場合、吸湿しやすい窒化チタン膜が形成されるので、タングステン膜形成までの放置時間が長いと窒化チタン膜が吸湿してしまい、窒化チタン膜上にタングステン膜を形成したときにタングステン膜によるコンタクトホールの埋込み性が低下してコンタクトホールがタングステン膜で完全には埋まらない可能性がある。これは、形成されたタングステンプラグおよびそれを有する半導体装置の信頼性を低下させる。窒化チタン膜の吸湿を防止するために、窒化チタン膜の成膜後、比較的短時間でタングステン膜の成膜工程に移行するようにすると、半導体装置の製造工程の管理が難しくなる。また、窒化チタン膜を有機金属原料ガスを使用して成膜した場合、窒化チタン膜のコンタクトホール内のステップカバレッジ性が低くなって窒化チタン膜からチタン膜が部分的に露出し、タングステン膜成膜時に六フッ化タングステン（ＷＦ₆）ガスがチタン膜の露出部分と反応してフッ化物を生成してしまう可能性がある。これは、半導体装置の信頼性を低下させる。

本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、半導体基板上の絶縁膜の開口部の底部および側壁上を含む絶縁膜上にチタン膜を形成し、チタン膜上に有機金属材料ガスを用いたＣＶＤ法により第１の窒化チタン膜を形成し、第１の窒化チタン膜上に無機金属材料ガスを用いたＣＶＤ法により第２の窒化チタン膜を形成し、第２の窒化チタン膜上に開口部内を埋めるように導体膜を形成するものである。

また、本発明は、半導体基板上の絶縁膜の開口部の底部および側壁上にチタン膜、炭素を含有する第１の窒化チタン膜および塩素を含有する第２の窒化チタン膜が順に形成され、第２の窒化チタン膜上に開口部内を埋めるように導体膜が形成されたものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体基板上の絶縁膜の開口部の底部および側壁上を含む絶縁膜上にチタン膜を形成し、チタン膜上に有機金属材料ガスを用いたＣＶＤ法により第１の窒化チタン膜を形成し、第１の窒化チタン膜上に無機金属材料ガスを用いたＣＶＤ法により第２の窒化チタン膜を形成し、第２の窒化チタン膜上に開口部内を埋めるように導体膜を形成することにより、半導体装置の信頼性を向上させることができる。

また、半導体基板上の絶縁膜の開口部の底部および側壁上にチタン膜、炭素を含有する第１の窒化チタン膜および塩素を含有する第２の窒化チタン膜が順に形成され、第２の窒化チタン膜上に開口部内を埋めるように導体膜が形成されたことにより、半導体装置の信頼性を向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１〜図１０は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、の製造工程中の要部断面図である。

図１に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備し、半導体基板１の主面に素子分離領域２を形成する。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成される。

次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル３を形成する。ｐ型ウエル３は、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成される。

次に、ｐ型ウエル３の表面にゲート絶縁膜４を形成する。ゲート絶縁膜４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。

次に、ｐ型ウエル３のゲート絶縁膜４上にゲート電極５を形成する。例えば、半導体基板１上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン（Ｐ）などのｎ型の不純物をイオン注入して低抵抗のｎ型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、ｎ型の不純物を導入した多結晶シリコン膜からなるゲート電極５を形成することができる。

次に、図２に示されるように、ｐ型ウエル３のゲート電極５の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、（一対の）ｎ^-型半導体領域６を形成する。

次に、ゲート電極５の側壁上に、例えば酸化シリコンまたは窒化シリコンあるいはそれらの積層膜などからなる側壁スペーサまたはサイドウォール７を形成する。サイドウォール７は、例えば、半導体基板１上に酸化シリコン膜（または窒化シリコン膜あるいはそれらの積層膜）を堆積し、この酸化シリコン膜（または窒化シリコン膜あるいはそれらの積層膜）を異方性エッチングすることによって形成することができる。

サイドウォール７の形成後、（一対の）ｎ⁺型半導体領域８（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極５およびサイドウォール７の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより形成される。イオン注入後、導入した不純物の活性化のためのアニール処理（熱処理）を行うこともできる。ｎ⁺型半導体領域８は、ｎ^-型半導体領域６よりも不純物濃度が高い。これにより、ｎチャネル型ＭＩＳＦＥＴのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ⁺型半導体領域８およびｎ^-型半導体領域６により形成される。

次に、ゲート電極５およびｎ⁺型半導体領域８の表面を露出させ、例えばコバルト（Ｃｏ）膜を堆積して熱処理することによって、ゲート電極５とｎ⁺型半導体領域８との表面に、それぞれシリサイド膜（コバルトシリサイド膜、高融点金属シリサイド膜、例えばＣｏＳｉ₂膜）５ａおよびシリサイド膜（コバルトシリサイド膜、高融点金属シリサイド膜、例えばＣｏＳｉ₂膜）８ａを形成する。これにより、ｎ⁺型半導体領域８の拡散抵抗と、コンタクト抵抗とを低抵抗化することができる。その後、未反応のコバルト膜は除去する。

このようにして、ｐ型ウエル３にｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）９が形成される。なお、ｎ型とｐ型の導電型を逆にして、ｐチャネル型のＭＩＳＦＥＴを形成することもできる。

次に、図３に示されるように、半導体基板１上に窒化シリコン（Ｓｉ_xＮ_y）膜などからなる絶縁膜１０を形成する。すなわち、ゲート電極５を覆うように、シリサイド膜５ａ，８ａ上を含む半導体基板１上に絶縁膜１０を形成する。それから、絶縁膜１０上に、例えば酸化シリコンなどからなる絶縁膜（層間絶縁膜）１１を形成する。絶縁膜１１は絶縁膜１０よりも相対的に厚く、層間絶縁膜として機能することができる。

次に、図４に示されるように、フォトリソグラフィ法を用いて絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして、絶縁膜１１および絶縁膜１０を順次ドライエッチングすることにより、ｎ⁺型半導体領域（ソース、ドレイン）８の上部などにコンタクトホール（開口部）１２を形成する。コンタクトホール１２の底部では、半導体基板１の主面の一部、例えばｎ⁺型半導体領域８（の表面上のシリサイド膜８ａ）の一部、やゲート電極５（の表面上のシリサイド膜５ａ）の一部などが露出される。なお、図４の断面図においては、ｎ⁺型半導体領域８（の表面上のシリサイド膜８ａ）の一部がコンタクトホール１２の底部で露出しているが、図示しない領域（断面）において、ゲート電極５上にもコンタクトホール１２が形成され、ゲート電極５（の表面上のシリサイド膜５ａ）の一部がそのコンタクトホール１２の底部で露出する。

次に、図５に示されるように、コンタクトホール（開口部）１２の側壁および底部上を含む絶縁膜１１上にバリア膜としてチタン膜１３を形成する。チタン膜１３は、例えばアルゴン（Ａｒ）ガスおよびチタン（Ｔｉ）ターゲットなどを用いたスパッタリング法により形成することができる。また、例えば四塩化チタン（ＴｉＣｌ₄）ガスとアルゴン（Ａｒ）ガスと水素（Ｈ₂）ガスとの混合ガスなどを用いたＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、チタン膜１３を形成することもできる。チタン膜１３の成膜温度は、上記スパッタリング法の場合は例えば０〜３００℃程度であり、上記ＣＶＤ法の場合は例えば５００〜６５０℃程度である。チタン膜１３を形成することで、チタン膜１３とコンタクトホール１２底部で露出するシリサイド膜５ａ，８ａとの接触抵抗を低下させることができ、後で形成されるプラグ１６とｎ⁺型半導体領域８またはゲート電極５との間のコンタクト抵抗をより低減することが可能になる。

次に、図６に示されるように、チタン膜１３上に、第１の窒化チタン膜１４ａを形成する。第１の窒化チタン膜１４ａは、成膜ガス（原料ガス、ソースガス）として有機金属材料ガスを用いたＣＶＤ法により形成される。この有機金属材料ガスは、チタン（Ｔｉ）元素と炭素（Ｃ）元素とを含む有機金属材料ガスであり、例えばＴＤＥＡＴ(Tetrakis-Diethlamino-Titanium:テトラキス・デエチルアミノ・チタン)ガスやＴＤＭＡＴ(Tetrakis-Dimethlamino-Titanium:テトラキス・デメチルアミノ・チタン)ガスなどを用いることができる。第１の窒化チタン膜１４ａ形成のための成膜ガスは、上記有機金属材料ガスを含んでいれば、他のガスを含むこともできる。例えば上記ＴＤＭＡＴガスと窒素（Ｎ₂）ガスとの混合ガスを用いたＣＶＤ法により第１の窒化チタン膜１４ａを形成することができる。第１の窒化チタン膜１４ａの成膜温度は、例えば４００〜４５０℃程度である。第１の窒化チタン膜１４ａは有機金属材料ガスを用いたＣＶＤ法により形成され、第１の窒化チタン膜１４ａ中にはこの有機金属材料中の炭素（Ｃ）が混入するので、第１の窒化チタン膜１４ａは炭素（Ｃ）を含有する窒化チタン膜である。

第１の窒化チタン膜１４ａの膜厚は、例えば５ｎｍ〜１５ｎｍ程度であればより好ましい。また、第１の窒化チタン膜１４ａを、有機金属材料ガスを用いたＣＶＤ法により形成された複数の窒化チタン膜の積層膜により構成することもできる。

第１の窒化チタン膜１４ａの堆積後、後述する第２の窒化チタン膜１４ｂの形成前に、半導体基板１に対してプラズマ処理を行うことが好ましい。このプラズマ処理としては、水素（Ｈ₂）プラズマ処理を行う。なお、本実施の形態における水素（Ｈ₂）プラズマ処理は、水素プラズマを含んでいれば、他のガス種のプラズマ（例えば窒素プラズマ）を含むこともできる。例えば、水素（Ｈ₂）と窒素（Ｎ₂）とを用いたプラズマ処理を行うことができる。プラズマ処理時の半導体基板１の温度は例えば４００〜４５０℃程度である。このプラズマ処理により、第１の窒化チタン膜の結晶化を促進し、第１の窒化チタン膜１４ａの比抵抗を低下させることができる。

次に、図７に示されるように、第１の窒化チタン膜１４ａ上に第２の窒化チタン膜１４ｂを形成する。第２の窒化チタン膜１４ｂは、成膜ガス（原料ガス、ソースガス）として無機金属材料ガスを用いたＣＶＤ法により形成される。この無機金属材料ガスは、チタン（Ｔｉ）元素を含み炭素（Ｃ）元素を含まない無機金属材料ガスである。例えば四塩化チタン（ＴｉＣｌ₄）などのチタン（Ｔｉ）元素および塩素（Ｃｌ）元素を含み炭素（Ｃ）元素を含まない無機金属材料ガスを用いることができる。第２の窒化チタン膜１４ｂ形成のための成膜ガスは、上記無機金属材料ガスを含んでいれば、他のガスを含むこともできる。例えば上記四塩化チタン（ＴｉＣｌ₄）ガスと窒素（Ｎ₂）ガスとアンモニア（ＮＨ₃）ガスとの混合ガスを用いたＣＶＤ法により第２の窒化チタン膜１４ｂを形成することができる。第２の窒化チタン膜１４ｂの成膜温度は、例えば５００〜６５０℃程度である。第２の窒化チタン膜１４ｂは、成膜用の無機金属材料ガスとして、チタン（Ｔｉ）元素と塩素（Ｃｌ）元素とを含み炭素（Ｃ）元素を含まない無機金属材料ガス（例えば四塩化チタン（ＴｉＣｌ₄）ガス）を用いたＣＶＤ法により形成することが好ましく、第２の窒化チタン膜１４ｂ中にはこの無機金属材料ガス中の塩素（Ｃｌ）が混入するので、第２の窒化チタン膜１４ｂは塩素（Ｃｌ）を含有する窒化チタン膜である。第２の窒化チタン膜１４ｂの膜厚は、例えば５ｎｍ〜１５ｎｍ程度であればより好ましい。また、第２の窒化チタン膜１４ｂを、無機金属材料ガスを用いたＣＶＤ法により形成された複数の窒化チタン膜の積層膜により構成することもできる。

次に、図８に示されるように、第２の窒化チタン膜１４ｂ上に、コンタクトホール（開口部）１２を埋めるようにタングステン（Ｗ）膜１５を形成する。タングステン膜１５は、例えばＣＶＤ法により形成される。例えば、六フッ化タングステン（ＷＦ₆）ガスとモノシラン（ＳｉＨ₄）ガスと水素（Ｈ₂）ガスとアルゴン（Ａｒ）ガスと窒素（Ｎ₂）ガスとの混合ガスを用いたＣＶＤ法によりタングステン膜１５を形成することができる。タングステン膜１５の成膜温度は、例えば３００〜５００℃程度である。

次に、図９に示されるように、絶縁膜１１上の不要なタングステン膜１５、第２の窒化チタン膜１４ｂ、第１の窒化チタン膜１４ａおよびチタン膜１３をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法またはエッチバック法などによって除去して絶縁膜１１の上面を露出させ、コンタクトホール１２内にチタン膜１３、第１の窒化チタン膜１４ａ、第２の窒化チタン膜１４ｂおよびタングステン膜１５を残すことによって、コンタクトホール１２に埋め込まれたプラグ（タングステンプラグ）１６を形成する。プラグ１６は、コンタクトホール１２の底部および側壁上に順に形成されたチタン膜１３と、チタン膜１３上に形成された第１の窒化チタン膜１４ａと、第１の窒化チタン膜１４ａ上に形成された第２の窒化チタン膜１４ｂと、第２の窒化チタン膜１４ｂ上にコンタクトホール１２内を埋めるように形成されているタングステン膜１５とからなる。プラグ１６は、ｎ⁺型半導体領域８またはゲート電極５と電気的に接続している。

次に、図１０に示されるように、プラグ１６が埋め込まれた絶縁膜１１上に、第１層配線として配線１７を形成する。例えば、チタン膜１７ａ、窒化チタン膜１７ｂ、アルミニウム膜１７ｃ、チタン膜１７ｄおよび窒化チタン膜１７ｅをスパッタリング法などによって順に形成し、フォトリソグラフィ法およびドライエッチング法などを用いてパターン化することで、配線１７を形成することができる。アルミニウム膜１７ｃは、アルミニウム（Ａｌ）単体またはアルミニウム合金などのアルミニウムを主成分とする導電体膜である。配線１７はプラグ１６を介して、ｎチャネル型のＭＩＳＦＥＴ９のソースまたはドレイン用のｎ⁺型半導体領域８やゲート電極５などと電気的に接続されている。配線１７は、アルミニウム配線に限定されず種々変更可能であり、例えばタングステン配線により形成しても良い。

次に、絶縁膜１１上に、配線１７を覆うように、絶縁膜１８が形成される。その後、配線１７に電気的に接続される第２層配線などが形成されるが、ここではその説明は省略する。第２層配線以降はダマシン法により形成した埋込銅配線とすることもできる。

本実施の形態では、プラグ１６のバリア膜として、チタン膜１３、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂを順に形成している。チタン膜１３を形成することで、プラグ１６とコンタクトホール１２底部で露出するシリサイド膜５ａ，８ａとの間の接触抵抗を低下させることができる。また、チタン膜１３を形成することで、プラグ１６と絶縁膜１０，１１やシリサイド膜５ａ，８ａとの間の密着性なども向上することができる。

本実施の形態とは異なり、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂを省略してチタン膜１３上にタングステン膜１５を形成した場合、タングステン膜１５の成膜に使用される六フッ化タングステン（ＷＦ₆）ガスとチタン膜１３とが反応してフッ化物（例えばフッ化チタン）が生成され、半導体装置の信頼性を低下させる可能性がある。

このため、チタン膜１３上に窒化チタン膜（第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂ）を形成し、その窒化チタン膜上にタングステン膜１５を形成することで、タングステン膜１５の成膜時に使用される六フッ化タングステン（ＷＦ₆）ガスがチタン膜１３と反応するのを防止してフッ化物の生成を防止し、半導体装置の信頼性を向上することができる。

また、本実施の形態とは異なり、第２の窒化チタン膜１４ｂを省略することも考えられるが、この場合、次のような問題が生じてしまう。無機金属材料ガスを用いたＣＶＤ法により形成された第２の窒化チタン膜１４ｂに比較して、有機金属材料ガスを用いたＣＶＤ法により形成された第１の窒化チタン膜１４ａは吸湿しやすい傾向にある。このため、第２の窒化チタン膜１４ｂを省略すると、第１の窒化チタン膜１４ａ形成後タングステン膜１５形成までの放置時間が長いと、第１の窒化チタン膜１４ａが吸湿してしまい、第１の窒化チタン膜１４ａ上にタングステン膜１５を形成したときに、タングステン膜１５によるコンタクトホール１２の埋込み性が低下してコンタクトホール１２がタングステン膜１５で完全には埋まらない可能性がある。また、無機金属材料ガスを用いたＣＶＤ法により形成した第２の窒化チタン膜１４ｂに比較して、有機金属材料ガスを用いたＣＶＤ法により形成した第１の窒化チタン膜１４ａは膜質が相対的に低く、コンタクトホール１２内のカバレッジ性（ステップカバレッジ性）が相対的に低い傾向にある。このため、第１の窒化チタン膜１４ａからチタン膜１３が部分的に露出している可能性があり、第２の窒化チタン膜１４ｂを省略して第１の窒化チタン膜１４ａ上にタングステン膜１５を形成すると、タングステン膜１５成膜用の六フッ化タングステン（ＷＦ₆）ガスがチタン膜１３の露出部分と反応してフッ化物を生成してしまう可能性がある。

また、本実施の形態とは異なり、第１の窒化チタン膜１４ａを省略することも考えられるが、この場合、接合リーク電流が増大するという問題が生じてしまう。例えば、プラグ１６に接続するｎ⁺型半導体領域８のリーク電流が増大してしまい、半導体装置の電気的特性が低下する可能性がある。

また、本実施の形態とは異なり、第１の窒化チタン膜１４ａと第２の窒化チタン膜１４ｂの成膜順序を入れ換えてチタン膜１３、第２の窒化チタン膜１４ｂおよび第１の窒化チタン膜１４ａの順にバリア膜を形成することも考えられるが、この場合、第２の窒化チタン膜１４ｂ上に第１の窒化チタン膜１４ａを形成した後、タングステン膜１５形成までの放置時間が長いと第１の窒化チタン膜１４ａが吸湿してしまい、第１の窒化チタン膜１４ａ上にタングステン膜１５を形成する際にタングステン膜１５によるコンタクトホール１２の埋込み性が低下する可能性がある。また、プラグ１６に接続するｎ⁺型半導体領域８のリーク電流が増大する可能性もある。

それに対して、本実施の形態では、プラグ１６のバリア膜として、チタン膜１３、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂの積層膜を用いており、チタン膜１３上に有機金属材料ガスを用いたＣＶＤ法により第１の窒化チタン膜１４ａを形成し、第１の窒化チタン膜１４ａ上に無機金属材料ガスを用いたＣＶＤ法により第２の窒化チタン膜１４ｂを形成している。

本実施の形態では、チタン膜１３上に有機金属材料ガスを用いたＣＶＤ法により第１の窒化チタン膜１４ａを形成しているので、接合リーク電流を低下させることができる。例えば、プラグ１６に接続するｎ⁺型半導体領域８のリーク電流を低下させることができる。従って、半導体装置の信頼性を向上し、半導体装置の電気的特性を向上することができる。

更に、本実施の形態では、第１の窒化チタン膜１４ａ上に、第１の窒化チタン膜１４ａよりもカバレッジ性（ステップカバレッジ性）に優れた第２の窒化チタン膜１４ｂを、無機金属材料ガスを用いたＣＶＤ法により形成しているので、たとえ第１の窒化チタン膜１４ａのカバレッジが悪くて第１の窒化チタン膜１４ａからチタン膜１３が部分的に露出していたとしても、チタン膜１３の露出部分を第２の窒化チタン膜１４ｂによって確実に覆うことができ、第２の窒化チタン膜１４ｂ上にタングステン膜１５を形成したときに、タングステン膜１５成膜用の六フッ化タングステン（ＷＦ₆）ガスがチタン膜１３と反応してフッ化物を生成してしまうのを確実に防止することができる。従って、半導体装置の信頼性を向上することができる。

また、本実施の形態では、第１の窒化チタン膜１４ａ上に、第１の窒化チタン膜１４ａよりも吸湿性が低い第２の窒化チタン膜１４ｂを、無機金属材料ガスを用いたＣＶＤ法により形成しているので、たとえ第２の窒化チタン膜１４ｂを形成した後、タングステン膜１５成膜工程までの放置時間が長かったとしても、第２の窒化チタン膜１４ｂおよびその下の第１の窒化チタン膜１４ａが吸湿してしまうのを防止でき、第２の窒化チタン膜１４ｂ上にタングステン膜１５を形成したときにタングステン膜１５によるコンタクトホール１２の埋込み性が低下するのを防止することができる。このため、コンタクトホール１２をタングステン膜１５で完全に埋めることができ、信頼性の高いプラグ１６を形成することができる。従って、半導体装置の信頼性を向上することができる。また、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂの成膜後、タングステン膜１５の成膜工程までの間、比較的長時間放置しておくことが可能になるので、半導体装置の製造が容易になり、また製造工程の管理が容易になる。

また、第１の窒化チタン膜１４ａの膜厚は、５ｎｍ〜１５ｎｍ程度であればより好ましく、第２の窒化チタン膜１４ｂの膜厚は、５ｎｍ〜１５ｎｍ程度であればより好ましい。これにより、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂを順に積層したことによる上記のような効果をより確実に得ることができる。

また、本実施の形態では、バリア膜としてチタン膜１３、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂを用いたプラグ１６は、配線（第１層配線）１７の形成前に形成している。無機金属材料ガスを用いたＣＶＤ法による第２の窒化チタン膜１４ｂの成膜工程は比較的高い温度（例えば５００〜６５０℃程度）で行われるが、配線１７よりも前に形成するプラグ１６のバリア膜をチタン膜１３、第１の窒化チタン膜１４ａおよび第２の窒化チタン膜１４ｂの積層膜にしているので、比較的高温となる第２の窒化チタン膜１４ｂの成膜工程中に配線１７のアルミニウム膜１７ｃが溶融するのを確実に防止することができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、半導体基板上の絶縁膜の開口部に導体を埋め込んだ種々の半導体装置に適用することができる。

本発明は、半導体基板上の絶縁膜の開口部に導体膜を埋め込んだ半導体装置の製造方法および半導体装置に適用して有効である。

本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。 図１に続く半導体装置の製造工程中における要部断面図である。 図２に続く半導体装置の製造工程中における要部断面図である。 図３に続く半導体装置の製造工程中における要部断面図である。 図４に続く半導体装置の製造工程中における要部断面図である。 図５に続く半導体装置の製造工程中における要部断面図である。 図６に続く半導体装置の製造工程中における要部断面図である。 図７に続く半導体装置の製造工程中における要部断面図である。 図８に続く半導体装置の製造工程中における要部断面図である。 図９に続く半導体装置の製造工程中における要部断面図である。

符号の説明

１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ゲート絶縁膜
５ ゲート電極
５ａ シリサイド膜
６ ｎ^-型半導体領域
７ サイドウォール
８ ｎ⁺型半導体領域
８ａ シリサイド膜
９ ＭＩＳＦＥＴ
１０ 絶縁膜
１１ 絶縁膜
１２ コンタクトホール
１３ チタン膜
１４ａ 第１の窒化チタン膜
１４ｂ 第２の窒化チタン膜
１５ タングステン膜
１６ プラグ
１７ 配線
１７ａ チタン膜
１７ｂ 窒化チタン膜
１７ｃ アルミニウム膜
１７ｄ チタン膜
１７ｅ 窒化チタン膜
１８ 絶縁膜

Claims (8)

1. 以下の工程を有することを特徴とする半導体装置の製造方法；
   （ａ）半導体基板を準備する工程、
   （ｂ）前記半導体基板上に絶縁膜を形成する工程、
   （ｃ）前記絶縁膜に開口部を形成する工程、
   （ｄ）前記開口部の底部および側壁上を含む前記絶縁膜上にチタン膜を形成する工程、
   （ｅ）有機金属材料ガスを用いたＣＶＤ法により、前記チタン膜上に第１の窒化チタン膜を形成する工程、
   （ｆ）無機金属材料ガスを用いたＣＶＤ法により、前記第１の窒化チタン膜上に第２の窒化チタン膜を形成する工程、
   （ｇ）前記第２の窒化チタン膜上に前記開口部内を埋めるように導体膜を形成する工程。
2. 請求項１記載の半導体装置の製造方法において、
   前記導体膜はタングステンからなることを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記（ｅ）工程で用いられる前記有機金属材料ガスは、ＴＤＥＡＴガスまたはＴＤＭＡＴガスであり、
   前記（ｆ）工程で用いられる前記無機金属材料ガスは、四塩化チタンガスであることを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、
   前記（ｅ）工程後で前記（ｆ）工程前に、水素プラズマ処理を行う工程を更に有することを特徴とする半導体装置の製造方法。
5. 半導体基板と、
   前記半導体基板上に形成された絶縁膜と、
   前記絶縁膜に形成された開口部と、
   前記開口部の底部および側壁上に形成されたチタン膜と、
   前記チタン膜上に形成された、炭素を含有する第１の窒化チタン膜と、
   前記第１の窒化チタン膜上に形成された、塩素を含有する第２の窒化チタン膜と、
   前記第２の窒化チタン膜上に前記開口部内を埋めるように形成された導体膜と、
   を有することを特徴とする半導体装置。
6. 請求項５記載の半導体装置において、
   前記導体膜はタングステンからなることを特徴とする半導体装置。
7. 請求項５記載の半導体装置において、
   前記第１の窒化チタン膜の膜厚は５〜１５ｎｍであり、
   前記第２の窒化チタン膜の膜厚は５〜１５ｎｍであることを特徴とする半導体装置。
8. 請求項５記載の半導体装置において、
   前記第１の窒化チタン膜は、チタン元素および炭素元素を含む有機金属材料ガスを用いたＣＶＤ法により形成された膜であり、
   前記第２の窒化チタン膜は、チタン元素および塩素元素を含む無機金属材料ガスを用いたＣＶＤ法により形成された膜であることを特徴とする半導体装置。

Images