JP2003303881A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003303881A JP2003303881A JP2002108551A JP2002108551A JP2003303881A JP 2003303881 A JP2003303881 A JP 2003303881A JP 2002108551 A JP2002108551 A JP 2002108551A JP 2002108551 A JP2002108551 A JP 2002108551A JP 2003303881 A JP2003303881 A JP 2003303881A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- hole
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の配線層間の電気的接続の信頼性
を向上する。 【解決手段】 アルミニウム配線２０を覆う絶縁膜２１
に、アルミニウム配線２０の上面と側面とが露出するよ
うにスルーホール２２ａを形成する。そして、スルーホ
ール２２ａの側面及び底部上に窒化チタン膜２３を指向
性スパッタリング法を用いて形成する。このとき、スル
ーホール２２ａから露出するアルミニウム配線２０の側
面が、スパッタリング工程で使用される窒素ガスにより
窒化されて、窒化アルミニウム部分３１が形成される。
それから、スルーホール２２ａを埋めるようにタングス
テン膜をＣＶＤ法を用いて形成し、絶縁膜２１上の不要
なタングステン膜と窒化チタン膜２３を除去して、タン
グステンプラグ２４を形成する。その後、タングステン
プラグ２４が埋め込まれた絶縁膜２１上に上層アルミニ
ウム配線２５を形成する。
を向上する。 【解決手段】 アルミニウム配線２０を覆う絶縁膜２１
に、アルミニウム配線２０の上面と側面とが露出するよ
うにスルーホール２２ａを形成する。そして、スルーホ
ール２２ａの側面及び底部上に窒化チタン膜２３を指向
性スパッタリング法を用いて形成する。このとき、スル
ーホール２２ａから露出するアルミニウム配線２０の側
面が、スパッタリング工程で使用される窒素ガスにより
窒化されて、窒化アルミニウム部分３１が形成される。
それから、スルーホール２２ａを埋めるようにタングス
テン膜をＣＶＤ法を用いて形成し、絶縁膜２１上の不要
なタングステン膜と窒化チタン膜２３を除去して、タン
グステンプラグ２４を形成する。その後、タングステン
プラグ２４が埋め込まれた絶縁膜２１上に上層アルミニ
ウム配線２５を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造技術に関し、特に、アルミニウム配線層間をタン
グステンプラグを介して電気的に接続した半導体装置に
適用して有効な技術に関する。
の製造技術に関し、特に、アルミニウム配線層間をタン
グステンプラグを介して電気的に接続した半導体装置に
適用して有効な技術に関する。
【０００２】
【従来の技術】従来、多層配線構造を有する半導体装置
において、アルミニウム配線層間をタングステンプラグ
によって電気的に接続する技術が知られている。例え
ば、下層アルミニウム配線を覆う層間絶縁膜に、下層ア
ルミニウム配線の一部を露出するスルーホールを形成
し、スルーホールの内壁及び底部を含む層間絶縁膜上に
バリア膜としてチタン膜及び窒化チタン膜をスパッタリ
ング法によって順に形成し、チタン膜及び窒化チタン膜
を介してスルーホールを埋めるようにタングステン膜を
ＣＶＤ法によって形成し、ＣＭＰ法などによって層間絶
縁膜上の不要なタングステン膜、窒化チタン膜及びチタ
ン膜を除去して、タングステンプラグを形成する。その
後、タングステンプラグが埋め込まれた層間絶縁膜上に
上層アルミニウム配線が形成される。下層アルミニウム
配線と上層アルミニウム配線はタングステンプラグを介
して電気的に接続する。
において、アルミニウム配線層間をタングステンプラグ
によって電気的に接続する技術が知られている。例え
ば、下層アルミニウム配線を覆う層間絶縁膜に、下層ア
ルミニウム配線の一部を露出するスルーホールを形成
し、スルーホールの内壁及び底部を含む層間絶縁膜上に
バリア膜としてチタン膜及び窒化チタン膜をスパッタリ
ング法によって順に形成し、チタン膜及び窒化チタン膜
を介してスルーホールを埋めるようにタングステン膜を
ＣＶＤ法によって形成し、ＣＭＰ法などによって層間絶
縁膜上の不要なタングステン膜、窒化チタン膜及びチタ
ン膜を除去して、タングステンプラグを形成する。その
後、タングステンプラグが埋め込まれた層間絶縁膜上に
上層アルミニウム配線が形成される。下層アルミニウム
配線と上層アルミニウム配線はタングステンプラグを介
して電気的に接続する。
【０００３】
【発明が解決しようとする課題】本発明者は、多層配線
構造を有する半導体装置の製造工程について、詳細に検
討した。その結果次のようなことが分かった。
構造を有する半導体装置の製造工程について、詳細に検
討した。その結果次のようなことが分かった。
【０００４】半導体装置を小型化するために、半導体装
置の配線パターンは細くなりかつ高密度化してきてい
る。このような半導体装置の製造工程では、フォトリソ
グラフィ工程において、フォトマスクの位置合わせがず
れることなどにより、目外れが発生する。例えば、アル
ミニウム配線を覆う層間絶縁膜にアルミニウム配線の一
部を露出するスルーホールを形成する工程で、スルーホ
ールが配線パターンからずれてしまう。このため、スル
ーホール内で、アルミニウム配線の上面だけでなく側面
も露出する。このような目外れを防止するためには、配
線パターンの幅を広くする必要があるが、これは半導体
装置の大型化を招く。また、スルーホールの径を小さく
して目外れを防止することも考えられるが、これはスル
ーホールのアスペクト比の更なる増大を招き、スルーホ
ールを埋めるバリア膜及びプラグの形成を困難にしてし
まう。このため、配線密度が高い最近の半導体装置で
は、このような目外れの発生を避けることはできない。
目外れが生じた半導体装置を不良品として扱うことは、
製造歩留まりの低下を招き、半導体装置の製造コストを
増大させる。
置の配線パターンは細くなりかつ高密度化してきてい
る。このような半導体装置の製造工程では、フォトリソ
グラフィ工程において、フォトマスクの位置合わせがず
れることなどにより、目外れが発生する。例えば、アル
ミニウム配線を覆う層間絶縁膜にアルミニウム配線の一
部を露出するスルーホールを形成する工程で、スルーホ
ールが配線パターンからずれてしまう。このため、スル
ーホール内で、アルミニウム配線の上面だけでなく側面
も露出する。このような目外れを防止するためには、配
線パターンの幅を広くする必要があるが、これは半導体
装置の大型化を招く。また、スルーホールの径を小さく
して目外れを防止することも考えられるが、これはスル
ーホールのアスペクト比の更なる増大を招き、スルーホ
ールを埋めるバリア膜及びプラグの形成を困難にしてし
まう。このため、配線密度が高い最近の半導体装置で
は、このような目外れの発生を避けることはできない。
目外れが生じた半導体装置を不良品として扱うことは、
製造歩留まりの低下を招き、半導体装置の製造コストを
増大させる。
【０００５】一方、このような目外れを許容した場合、
次のような現象が生じる。スルーホールのアスペクト比
が増大すると、例えばアスペクト比が２以上になると、
プラグのバリア膜としてのチタン膜及び窒化チタン膜の
スパッタリング法による成膜工程において、層間絶縁膜
の上面上とスルーホールの底部上にはチタン膜及び窒化
チタン膜が形成されるが、スルーホールの側面上にはチ
タン膜及び窒化チタン膜が形成されにくくなる。特に、
半導体ウエハの周辺領域では、スルーホールの側面上に
チタン膜及び窒化チタン膜が形成されにくい。このた
め、スルーホールから露出したアルミニウム配線の側面
上には、チタン膜及び窒化チタン膜が十分には成膜され
ない。
次のような現象が生じる。スルーホールのアスペクト比
が増大すると、例えばアスペクト比が２以上になると、
プラグのバリア膜としてのチタン膜及び窒化チタン膜の
スパッタリング法による成膜工程において、層間絶縁膜
の上面上とスルーホールの底部上にはチタン膜及び窒化
チタン膜が形成されるが、スルーホールの側面上にはチ
タン膜及び窒化チタン膜が形成されにくくなる。特に、
半導体ウエハの周辺領域では、スルーホールの側面上に
チタン膜及び窒化チタン膜が形成されにくい。このた
め、スルーホールから露出したアルミニウム配線の側面
上には、チタン膜及び窒化チタン膜が十分には成膜され
ない。
【０００６】スルーホールから露出したアルミニウム配
線の側面にチタン膜及び窒化チタン膜が十分に形成され
ていないと、タングステン膜形成のためのＣＶＤ工程に
おいて、アルミニウム配線の側面で、六フッ化タングス
テン（ＷＦ6）ガスとアルミニウムとが反応し、フッ化
アルミニウム（ＡｌＦ3）が生成され、ボイドが発生す
る。これは、プラグと配線の間の電気的接続の信頼性の
低下や接続抵抗の上昇を引き起こす。
線の側面にチタン膜及び窒化チタン膜が十分に形成され
ていないと、タングステン膜形成のためのＣＶＤ工程に
おいて、アルミニウム配線の側面で、六フッ化タングス
テン（ＷＦ6）ガスとアルミニウムとが反応し、フッ化
アルミニウム（ＡｌＦ3）が生成され、ボイドが発生す
る。これは、プラグと配線の間の電気的接続の信頼性の
低下や接続抵抗の上昇を引き起こす。
【０００７】また、チタン膜は窒化チタン膜よりもスル
ーホール内のカバレッジが良い傾向にあるので、スルー
ホールから露出したアルミニウム配線の側面上にチタン
膜だけが形成され、窒化チタンの形成が不十分な場合も
ある。この場合、アルミニウム配線の側面において、チ
タン膜の露出部分と六フッ化タングステンガスとが反応
してフッ化チタン（ＴｉＦ4）が生成され、下層のチタ
ン膜の消失により窒化チタン膜のはがれが発生する恐れ
がある。はがれた窒化チタン膜は異物として半導体装置
に混入し、不具合を引き起こす可能性もある。
ーホール内のカバレッジが良い傾向にあるので、スルー
ホールから露出したアルミニウム配線の側面上にチタン
膜だけが形成され、窒化チタンの形成が不十分な場合も
ある。この場合、アルミニウム配線の側面において、チ
タン膜の露出部分と六フッ化タングステンガスとが反応
してフッ化チタン（ＴｉＦ4）が生成され、下層のチタ
ン膜の消失により窒化チタン膜のはがれが発生する恐れ
がある。はがれた窒化チタン膜は異物として半導体装置
に混入し、不具合を引き起こす可能性もある。
【０００８】また、スルーホール内のカバレッジを向上
するためにチタン膜及び窒化チタン膜の成膜工程に指向
性スパッタリング法を用いた場合、ウエハの周辺領域に
おいては、スルーホールのエッジでの窒化チタン膜のカ
バレッジが悪くなる。このため、スルーホールのエッジ
でチタン膜が露出し、六フッ化タングステンガスと反応
してフッ化チタン（ＴｉＦ4）が生成され、窒化チタン
膜のはがれが発生する恐れがある。
するためにチタン膜及び窒化チタン膜の成膜工程に指向
性スパッタリング法を用いた場合、ウエハの周辺領域に
おいては、スルーホールのエッジでの窒化チタン膜のカ
バレッジが悪くなる。このため、スルーホールのエッジ
でチタン膜が露出し、六フッ化タングステンガスと反応
してフッ化チタン（ＴｉＦ4）が生成され、窒化チタン
膜のはがれが発生する恐れがある。
【０００９】本発明の目的は、プラグと配線の間の電気
的な接続の信頼性を高めることができる半導体装置及び
その製造方法を提供することにある。
的な接続の信頼性を高めることができる半導体装置及び
その製造方法を提供することにある。
【００１０】本発明の他の目的は、配線層間の電気的な
接続の信頼性を向上することができる半導体装置及びそ
の製造方法を提供することにある。
接続の信頼性を向上することができる半導体装置及びそ
の製造方法を提供することにある。
【００１１】本発明の他の目的は、プラグのバリア膜の
はがれを防止できる半導体装置及びその製造方法を提供
することにある。
はがれを防止できる半導体装置及びその製造方法を提供
することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１４】本発明の半導体装置は、基板、基板上に形
成された第１の絶縁膜、アルミニウムを主成分とする導
電体膜を有して第１の絶縁膜上に形成された配線、配線
を覆うように第１の絶縁膜上に形成された第２の絶縁
膜、配線の上面と側面とが露出するように第２の絶縁膜
に形成されたスルーホール、スルーホール内で露出する
配線の側面に形成された窒化アルミニウム部分、スルー
ホールの側面及び底面上に形成された窒化金属膜、およ
びスルーホールを埋めるタングステンプラグを具備する
ものである。
成された第１の絶縁膜、アルミニウムを主成分とする導
電体膜を有して第１の絶縁膜上に形成された配線、配線
を覆うように第１の絶縁膜上に形成された第２の絶縁
膜、配線の上面と側面とが露出するように第２の絶縁膜
に形成されたスルーホール、スルーホール内で露出する
配線の側面に形成された窒化アルミニウム部分、スルー
ホールの側面及び底面上に形成された窒化金属膜、およ
びスルーホールを埋めるタングステンプラグを具備する
ものである。
【００１５】本発明の半導体装置の製造方法は、基板を
準備する工程、基板上に第１の絶縁膜を形成する工程、
第１の絶縁膜上に配線を形成する工程、第１の絶縁膜上
に配線を覆うように第２の絶縁膜を形成する工程、配線
の上面と側面とが露出するように第２の絶縁膜にスルー
ホールを形成する工程、スルーホールの側面及び底部上
に窒化金属膜を形成する工程、およびスルーホールを埋
めるようにタングステン膜を形成する工程を具備し、窒
化金属膜を形成する工程では、スルーホールから露出す
る配線の側面が窒化されるものである。
準備する工程、基板上に第１の絶縁膜を形成する工程、
第１の絶縁膜上に配線を形成する工程、第１の絶縁膜上
に配線を覆うように第２の絶縁膜を形成する工程、配線
の上面と側面とが露出するように第２の絶縁膜にスルー
ホールを形成する工程、スルーホールの側面及び底部上
に窒化金属膜を形成する工程、およびスルーホールを埋
めるようにタングステン膜を形成する工程を具備し、窒
化金属膜を形成する工程では、スルーホールから露出す
る配線の側面が窒化されるものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１７】本実施の形態の半導体装置及びその製造工
程を図面を参照して説明する。図１は、本発明の一実施
の形態である半導体装置、例えばＳＲＡＭ、の製造工程
中の要部平面図であり、メモリセル１個分の領域の半導
体基板を示している。図２は図１のＡ−Ａ断面図に、図
３は図１のＢ−Ｂ断面図に対応する。
程を図面を参照して説明する。図１は、本発明の一実施
の形態である半導体装置、例えばＳＲＡＭ、の製造工程
中の要部平面図であり、メモリセル１個分の領域の半導
体基板を示している。図２は図１のＡ−Ａ断面図に、図
３は図１のＢ−Ｂ断面図に対応する。
【００１８】まず、図１〜３に示すように、例えばｐ型
の単結晶シリコンなどからなるウエハ又は半導体基板１
に、例えばＳＴＩ（Shallow Trench Isolation）法によ
り、素子分離領域２を形成する。
の単結晶シリコンなどからなるウエハ又は半導体基板１
に、例えばＳＴＩ（Shallow Trench Isolation）法によ
り、素子分離領域２を形成する。
【００１９】次に、半導体基板１に、その主面から所定
の深さに渡ってｐ型ウエル３及びｎ型ウエル４を形成す
る。ｐ型ウエル３は、ホウ素などの不純物をイオン注入
することなどによって形成され、ｎ型ウエル４は、リン
などの不純物をイオン注入することなどによって形成さ
れる。これにより、半導体基板１には、ｐ型ウエル３の
主表面である活性領域Ａｐ１及びＡｐ２と、ｎ型ウエル
４の主表面である活性領域Ａｎ１及びＡｎ２とが形成さ
れ、これらの活性領域は素子分離領域２によって囲まれ
る。
の深さに渡ってｐ型ウエル３及びｎ型ウエル４を形成す
る。ｐ型ウエル３は、ホウ素などの不純物をイオン注入
することなどによって形成され、ｎ型ウエル４は、リン
などの不純物をイオン注入することなどによって形成さ
れる。これにより、半導体基板１には、ｐ型ウエル３の
主表面である活性領域Ａｐ１及びＡｐ２と、ｎ型ウエル
４の主表面である活性領域Ａｎ１及びＡｎ２とが形成さ
れ、これらの活性領域は素子分離領域２によって囲まれ
る。
【００２０】次に、ｐ型ウエル３及びｎ型ウエル４の表
面に、薄い酸化膜などからなるゲート絶縁膜５を、例え
ば熱酸化法などによって形成する。
面に、薄い酸化膜などからなるゲート絶縁膜５を、例え
ば熱酸化法などによって形成する。
【００２１】次に、ゲート絶縁膜５上にゲート電極６を
形成する。ゲート電極６は、例えば、ゲート絶縁膜５上
に低抵抗の多結晶シリコン膜を形成し、フォトレジスト
法などを用いて多結晶シリコン膜をパターン化すること
により形成することができる。
形成する。ゲート電極６は、例えば、ゲート絶縁膜５上
に低抵抗の多結晶シリコン膜を形成し、フォトレジスト
法などを用いて多結晶シリコン膜をパターン化すること
により形成することができる。
【００２２】次に、ｐ型ウエル３のゲート電極６の両側
の領域にリンなどの不純物をイオン注入して、低不純物
濃度のｎ-型の半導体領域７ａを形成し、またｎ型ウエ
ル４のゲート電極６の両側の領域にホウ素などの不純物
をイオン注入して、低不純物濃度のｐ-型の半導体領域
（図示は省略）を形成する。
の領域にリンなどの不純物をイオン注入して、低不純物
濃度のｎ-型の半導体領域７ａを形成し、またｎ型ウエ
ル４のゲート電極６の両側の領域にホウ素などの不純物
をイオン注入して、低不純物濃度のｐ-型の半導体領域
（図示は省略）を形成する。
【００２３】次に、ゲート電極６の側壁上に、酸化シリ
コンなどからなる側壁スペーサ又はサイドウォール８を
形成する。
コンなどからなる側壁スペーサ又はサイドウォール８を
形成する。
【００２４】次に、ｐ型ウエル３のゲート電極６及びサ
イドウォール８の両側の領域にリンなどの不純物をイオ
ン注入することにより、ｎ+型の半導体領域７（ソー
ス、ドレイン）を形成する。また、ｎ型ウエル４のゲー
ト電極６及びサイドウォール８の両側の領域にホウ素な
どの不純物をイオン注入することにより、ｐ+型の半導
体領域（ソース、ドレイン（図示は省略））を形成す
る。
イドウォール８の両側の領域にリンなどの不純物をイオ
ン注入することにより、ｎ+型の半導体領域７（ソー
ス、ドレイン）を形成する。また、ｎ型ウエル４のゲー
ト電極６及びサイドウォール８の両側の領域にホウ素な
どの不純物をイオン注入することにより、ｐ+型の半導
体領域（ソース、ドレイン（図示は省略））を形成す
る。
【００２５】このようにして、ＳＲＡＭのメモリセルを
構成する６個のＭＩＳＦＥＴ（Metal Insulator Semico
nductor Field Effect Transistor）が形成される。す
なわち、活性領域Ａｐ１に、転送用ｎチャネル型ＭＩＳ
ＦＥＴＱｔ１及び駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ
１が形成され、活性領域Ａｎ１及びＡｎ２に、負荷用ｐ
チャネル型ＭＩＳＦＥＴＱｐ２及びＱｐ１が形成され、
活性領域Ａｐ２に、転送用ｎチャネル型ＭＩＳＦＥＴＱ
ｔ２及び駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ２が形成
される。駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ１のゲー
ト電極７と負荷用ｐチャネル型ＭＩＳＦＥＴＱｐ１のゲ
ート電極７とは共通であり、駆動用ｎチャネル型ＭＩＳ
ＦＥＴＱｄ２のゲート電極７と負荷用ｐチャネル型ＭＩ
ＳＦＥＴＱｐ２のゲート電極７とは共通である。また、
駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ２のドレイン領域
と転送用ｎチャネル型ＭＩＳＦＥＴＱｔ２のソース、ド
レイン領域の一方とは一体に形成される。また、駆動用
ｎチャネル型ＭＩＳＦＥＴＱｄ１のドレイン領域と転送
用ｎチャネル型ＭＩＳＦＥＴＱｔ１のソース、ドレイン
領域の一方とは一体に形成される。
構成する６個のＭＩＳＦＥＴ（Metal Insulator Semico
nductor Field Effect Transistor）が形成される。す
なわち、活性領域Ａｐ１に、転送用ｎチャネル型ＭＩＳ
ＦＥＴＱｔ１及び駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ
１が形成され、活性領域Ａｎ１及びＡｎ２に、負荷用ｐ
チャネル型ＭＩＳＦＥＴＱｐ２及びＱｐ１が形成され、
活性領域Ａｐ２に、転送用ｎチャネル型ＭＩＳＦＥＴＱ
ｔ２及び駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ２が形成
される。駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ１のゲー
ト電極７と負荷用ｐチャネル型ＭＩＳＦＥＴＱｐ１のゲ
ート電極７とは共通であり、駆動用ｎチャネル型ＭＩＳ
ＦＥＴＱｄ２のゲート電極７と負荷用ｐチャネル型ＭＩ
ＳＦＥＴＱｐ２のゲート電極７とは共通である。また、
駆動用ｎチャネル型ＭＩＳＦＥＴＱｄ２のドレイン領域
と転送用ｎチャネル型ＭＩＳＦＥＴＱｔ２のソース、ド
レイン領域の一方とは一体に形成される。また、駆動用
ｎチャネル型ＭＩＳＦＥＴＱｄ１のドレイン領域と転送
用ｎチャネル型ＭＩＳＦＥＴＱｔ１のソース、ドレイン
領域の一方とは一体に形成される。
【００２６】次に、半導体基板１の露出部（ｎ+型の半
導体領域８及びｐ+型の半導体領域）とゲート電極６上
に、コバルトシリサイドやチタンシリサイドなどの金属
シリサイド層９を形成する。これにより、図１〜３に示
される構造が得られる。
導体領域８及びｐ+型の半導体領域）とゲート電極６上
に、コバルトシリサイドやチタンシリサイドなどの金属
シリサイド層９を形成する。これにより、図１〜３に示
される構造が得られる。
【００２７】図４は、図１に続く製造工程中の要部平面
図であり、図５は図４のＢ−Ｂ断面図に対応する。な
お、理解を簡単にするために、図４の平面図では、ゲー
ト電極６と、第２層配線２０と、第２層配線に接続する
プラグを形成するためのスルーホール２２の位置だけを
示し、他の配線やスルーホールなど、例えば第１及び第
３層配線やそれらに接続するスルーホールなどは、図示
を省略する。
図であり、図５は図４のＢ−Ｂ断面図に対応する。な
お、理解を簡単にするために、図４の平面図では、ゲー
ト電極６と、第２層配線２０と、第２層配線に接続する
プラグを形成するためのスルーホール２２の位置だけを
示し、他の配線やスルーホールなど、例えば第１及び第
３層配線やそれらに接続するスルーホールなどは、図示
を省略する。
【００２８】図４及び５に示されるように、ゲート電極
６及びサイドウォール８などを覆うように、半導体基板
１上に比較的薄い窒化シリコン膜などからなる絶縁膜１
０と、酸化シリコン膜などからなる絶縁膜１１とを順に
形成する。そして、フォトリソグラフィ法などを用いる
ことにより、絶縁膜１０及び１１にコンタクトホール１
２を形成する。コンタクトホール１２の底部では、半導
体基板１の主面の一部、例えばｎ+型の半導体領域７及
びｐ+型の半導体領域の一部、やゲート電極６の一部な
どが、金属シリサイド層９を介して露出される。
６及びサイドウォール８などを覆うように、半導体基板
１上に比較的薄い窒化シリコン膜などからなる絶縁膜１
０と、酸化シリコン膜などからなる絶縁膜１１とを順に
形成する。そして、フォトリソグラフィ法などを用いる
ことにより、絶縁膜１０及び１１にコンタクトホール１
２を形成する。コンタクトホール１２の底部では、半導
体基板１の主面の一部、例えばｎ+型の半導体領域７及
びｐ+型の半導体領域の一部、やゲート電極６の一部な
どが、金属シリサイド層９を介して露出される。
【００２９】次に、コンタクトホール１２を、チタン
（Ｔｉ）膜１３ａのような高融点金属膜及び窒化チタン
（ＴｉＮ）膜１３ｂのような高融点金属窒化膜を介して
埋め込むプラグ１４を形成する。プラグ１４は、例えば
次のようにして形成できる。まず、コンタクトホール１
２の内部を含む絶縁膜１１上にチタン膜１３ａ及び窒化
チタン膜１３ｂをスパッタリング法などによって順に形
成する。そして、タングステン膜をＣＶＤ（Chemical V
apor Deposition）法によって窒化チタン膜１３ｂ上に
コンタクトホール１２を埋めるように形成し、ＣＭＰ
（Chemical Mechanical Polishing）法などによって絶
縁膜１１の上面が露出するようにタングステン膜、窒化
チタン膜１３ｂ及びチタン膜１３ａを除去することによ
ってプラグ１４が形成される。
（Ｔｉ）膜１３ａのような高融点金属膜及び窒化チタン
（ＴｉＮ）膜１３ｂのような高融点金属窒化膜を介して
埋め込むプラグ１４を形成する。プラグ１４は、例えば
次のようにして形成できる。まず、コンタクトホール１
２の内部を含む絶縁膜１１上にチタン膜１３ａ及び窒化
チタン膜１３ｂをスパッタリング法などによって順に形
成する。そして、タングステン膜をＣＶＤ（Chemical V
apor Deposition）法によって窒化チタン膜１３ｂ上に
コンタクトホール１２を埋めるように形成し、ＣＭＰ
（Chemical Mechanical Polishing）法などによって絶
縁膜１１の上面が露出するようにタングステン膜、窒化
チタン膜１３ｂ及びチタン膜１３ａを除去することによ
ってプラグ１４が形成される。
【００３０】次に、プラグ１４が埋め込まれた絶縁膜１
１上に、チタン膜１５ａ、窒化チタン膜１５ｂ、アルミ
ニウム膜１５ｃ、チタン膜１５ｄ及び窒化チタン膜１５
ｅをスパッタリング法などによって順に形成し、フォト
リソグラフィ法などを用いてパターン化して、配線１５
を形成する。アルミニウム膜１５ｃは、アルミニウム
（Ａｌ）単体又はアルミニウム合金などのアルミニウム
を主成分とする導電体膜である。配線１５はプラグ１４
を介して、ｎ+型の半導体領域７、ｐ+型の半導体領域又
はゲート電極６などと電気的に接続する。
１上に、チタン膜１５ａ、窒化チタン膜１５ｂ、アルミ
ニウム膜１５ｃ、チタン膜１５ｄ及び窒化チタン膜１５
ｅをスパッタリング法などによって順に形成し、フォト
リソグラフィ法などを用いてパターン化して、配線１５
を形成する。アルミニウム膜１５ｃは、アルミニウム
（Ａｌ）単体又はアルミニウム合金などのアルミニウム
を主成分とする導電体膜である。配線１５はプラグ１４
を介して、ｎ+型の半導体領域７、ｐ+型の半導体領域又
はゲート電極６などと電気的に接続する。
【００３１】次に、絶縁膜１１上に、配線１５を覆うよ
うに、酸化シリコンなどからなる絶縁膜１６ａが形成さ
れる。また、隣接する配線１５間の絶縁膜１６ａ上に
は、平坦化のための絶縁膜１６ｂが形成される。そし
て、絶縁膜１６ａ及び１６ｂ上に、酸化シリコンなどか
らなる絶縁膜１６ｃが形成される。ここで、理解を簡単
にするために、絶縁膜１６ａ、１６ｂ及び１６ｃを合わ
せて絶縁膜１６と称する。
うに、酸化シリコンなどからなる絶縁膜１６ａが形成さ
れる。また、隣接する配線１５間の絶縁膜１６ａ上に
は、平坦化のための絶縁膜１６ｂが形成される。そし
て、絶縁膜１６ａ及び１６ｂ上に、酸化シリコンなどか
らなる絶縁膜１６ｃが形成される。ここで、理解を簡単
にするために、絶縁膜１６ａ、１６ｂ及び１６ｃを合わ
せて絶縁膜１６と称する。
【００３２】次に、フォトリソグラフィ法などを用いる
ことにより、絶縁膜１６に配線１５の一部を露出するた
めのビア又はスルーホール１７を形成する。
ことにより、絶縁膜１６に配線１５の一部を露出するた
めのビア又はスルーホール１７を形成する。
【００３３】次に、窒化チタン（ＴｉＮ）膜１８のよう
な高融点金属窒化膜又は窒化金属膜を介してスルーホー
ル１７埋め込むプラグ１９を形成する。プラグ１９は、
次のようにして形成することができる。まず、スルーホ
ール１７の内壁及び底部上と絶縁膜１６の上面上に窒化
チタン膜１８を高指向性スパッタリング法などによって
形成する。そして、タングステン膜をＣＶＤ法によって
窒化チタン膜１８上にスルーホール１７を埋めるように
形成し、ＣＭＰ法などによって絶縁膜１６上面が露出す
るようにタングステン膜及び窒化チタン膜１８を除去す
ることによってプラグ１９が形成される。
な高融点金属窒化膜又は窒化金属膜を介してスルーホー
ル１７埋め込むプラグ１９を形成する。プラグ１９は、
次のようにして形成することができる。まず、スルーホ
ール１７の内壁及び底部上と絶縁膜１６の上面上に窒化
チタン膜１８を高指向性スパッタリング法などによって
形成する。そして、タングステン膜をＣＶＤ法によって
窒化チタン膜１８上にスルーホール１７を埋めるように
形成し、ＣＭＰ法などによって絶縁膜１６上面が露出す
るようにタングステン膜及び窒化チタン膜１８を除去す
ることによってプラグ１９が形成される。
【００３４】次に、配線１５と同様に、プラグ１９が埋
め込まれた絶縁膜１６上に、第２層配線としての配線２
０が形成される。第２層配線としての配線２０はプラグ
１９を介して第１層配線としての配線１５と電気的に接
続する。
め込まれた絶縁膜１６上に、第２層配線としての配線２
０が形成される。第２層配線としての配線２０はプラグ
１９を介して第１層配線としての配線１５と電気的に接
続する。
【００３５】次に、絶縁膜１６ａ、１６ｂ及び１６ｃと
同様にして、絶縁膜２１ａ、２１ｂ及び２１ｃすなわち
絶縁膜２１が形成され、スルーホール１７と同様にして
絶縁膜２１に配線２０の一部を露出するためのスルーホ
ール２２が形成される。
同様にして、絶縁膜２１ａ、２１ｂ及び２１ｃすなわち
絶縁膜２１が形成され、スルーホール１７と同様にして
絶縁膜２１に配線２０の一部を露出するためのスルーホ
ール２２が形成される。
【００３６】次に、プラグ１９と同様にして、スルーホ
ール２２を窒化チタン膜２３を介して埋めるプラグ２４
が形成され、配線２０と同様にして、プラグ２４が埋め
込まれた絶縁膜２１上に第３層配線としての配線２５が
形成される。第３層配線としての配線２５はプラグ２４
を介して第２層配線としての配線２０と電気的に接続す
る。これにより、ＳＲＡＭのメモリセルが製造される。
ール２２を窒化チタン膜２３を介して埋めるプラグ２４
が形成され、配線２０と同様にして、プラグ２４が埋め
込まれた絶縁膜２１上に第３層配線としての配線２５が
形成される。第３層配線としての配線２５はプラグ２４
を介して第２層配線としての配線２０と電気的に接続す
る。これにより、ＳＲＡＭのメモリセルが製造される。
【００３７】以上のように構成される半導体装置の製造
工程のうち、配線間を接続するプラグ、例えば第２層配
線としての配線２０と第３層配線としての配線２５とを
電気的に接続するプラグ２４の形成工程を、図面を参照
してより詳細に説明する。
工程のうち、配線間を接続するプラグ、例えば第２層配
線としての配線２０と第３層配線としての配線２５とを
電気的に接続するプラグ２４の形成工程を、図面を参照
してより詳細に説明する。
【００３８】図６〜１１は、半導体装置の製造途中の段
階を概念的に示す部分拡大断面図であり、図５の絶縁膜
１６より下の構造を省略したものに対応する。
階を概念的に示す部分拡大断面図であり、図５の絶縁膜
１６より下の構造を省略したものに対応する。
【００３９】図６に示すように、絶縁膜１６上に、チタ
ン膜１５ａのような高融点金属膜、窒化チタン膜１５ｂ
のような高融点金属窒化膜、アルミニウム（Ａｌ）単体
又はアルミニウム合金などのアルミニウムを主成分とす
る導電体膜、すなわちアルミニウム膜１５ｃ、チタン膜
１５ｄのような高融点金属膜、及び窒化チタン膜１５ｅ
のような高融点金属窒化膜をスパッタリング法などによ
って順に形成し、フォトリソグラフィ法などを用いてパ
ターン化して、配線２０を形成する。そして、配線２０
を覆うように絶縁膜２１を形成する。
ン膜１５ａのような高融点金属膜、窒化チタン膜１５ｂ
のような高融点金属窒化膜、アルミニウム（Ａｌ）単体
又はアルミニウム合金などのアルミニウムを主成分とす
る導電体膜、すなわちアルミニウム膜１５ｃ、チタン膜
１５ｄのような高融点金属膜、及び窒化チタン膜１５ｅ
のような高融点金属窒化膜をスパッタリング法などによ
って順に形成し、フォトリソグラフィ法などを用いてパ
ターン化して、配線２０を形成する。そして、配線２０
を覆うように絶縁膜２１を形成する。
【００４０】次に、図７に示すように、絶縁膜２１上に
フォトレジスト膜を形成し、露光などによりフォトレジ
スト膜をパターン化して、フォトレジストパターン３０
を形成する。そして、フォトレジストパターン３０をエ
ッチングマスクとして用いて、絶縁膜２１をドライエッ
チングすることにより、スルーホール２２を形成する。
フォトレジスト膜を形成し、露光などによりフォトレジ
スト膜をパターン化して、フォトレジストパターン３０
を形成する。そして、フォトレジストパターン３０をエ
ッチングマスクとして用いて、絶縁膜２１をドライエッ
チングすることにより、スルーホール２２を形成する。
【００４１】フォトレジストパターン３０形成工程での
露光のフォトマスクの位置合わせのずれなどのために、
図４の平面図に示すように、スルーホール２２が配線２
０のパターンからずれる、いわゆる目外れが発生する。
半導体装置の設計では、マージンが少ないぎりぎりの設
計を行う。あるいは、半導体装置の配線パターンの設計
上目外れを避けられない設計、目外れを含む設計、又は
目外れを許容した設計とする場合もある。このため、高
密度な配線パターンを有する半導体装置、例えばＳＲＡ
Ｍなどにおいては、このような目外れを避けることはで
きない。従って、半導体装置には目外れが発生したスル
ーホールと目外れが生じていないスルーホールとが混在
する。
露光のフォトマスクの位置合わせのずれなどのために、
図４の平面図に示すように、スルーホール２２が配線２
０のパターンからずれる、いわゆる目外れが発生する。
半導体装置の設計では、マージンが少ないぎりぎりの設
計を行う。あるいは、半導体装置の配線パターンの設計
上目外れを避けられない設計、目外れを含む設計、又は
目外れを許容した設計とする場合もある。このため、高
密度な配線パターンを有する半導体装置、例えばＳＲＡ
Ｍなどにおいては、このような目外れを避けることはで
きない。従って、半導体装置には目外れが発生したスル
ーホールと目外れが生じていないスルーホールとが混在
する。
【００４２】図４では、第２層配線２０を露出するため
に形成したスルーホール２２の内、スルーホール２２ａ
では目外れが発生し、他のスルーホール２２ｂでは目外
れは生じていない。目外れが発生したスルーホール２２
ａ内では、図７に示すように、配線２０の上面すなわち
窒化チタン膜１５ｅと、配線２０の側面とが、部分的に
露出する。一方、図示はしないが、同時に形成されたス
ルーホール２２の内、目外れが発生していないスルーホ
ール２２ｂでは、配線２０の最上層の窒化チタン膜１５
ｅがエッチングストッパ膜として機能するので、配線２
０の上面すなわち窒化チタン膜１５ｅ又はチタン膜１５
ｄのみが露出し、配線２０の側面は露出しない。
に形成したスルーホール２２の内、スルーホール２２ａ
では目外れが発生し、他のスルーホール２２ｂでは目外
れは生じていない。目外れが発生したスルーホール２２
ａ内では、図７に示すように、配線２０の上面すなわち
窒化チタン膜１５ｅと、配線２０の側面とが、部分的に
露出する。一方、図示はしないが、同時に形成されたス
ルーホール２２の内、目外れが発生していないスルーホ
ール２２ｂでは、配線２０の最上層の窒化チタン膜１５
ｅがエッチングストッパ膜として機能するので、配線２
０の上面すなわち窒化チタン膜１５ｅ又はチタン膜１５
ｄのみが露出し、配線２０の側面は露出しない。
【００４３】次に、フォトレジストパターン３０をアッ
シングなどによって除去する。それから、図８に示すよ
うに、半導体基板１上、すなわちスルーホール２２の側
壁及び底部上と絶縁膜２１の上面上とに、窒化チタン膜
２３のような高融点金属窒化膜をスパッタリング法、例
えば高指向性スパッタリング法、などによって形成す
る。
シングなどによって除去する。それから、図８に示すよ
うに、半導体基板１上、すなわちスルーホール２２の側
壁及び底部上と絶縁膜２１の上面上とに、窒化チタン膜
２３のような高融点金属窒化膜をスパッタリング法、例
えば高指向性スパッタリング法、などによって形成す
る。
【００４４】窒化チタン膜２３は、例えば、スパッタリ
ング装置のチャンバ又は処理室内に半導体基板１を配置
してアルゴンガス及び窒素ガスを導入し、スパッタリン
グのターゲットとしてチタンのターゲットを使用するこ
とにより形成される。ターゲットからたたき出されたチ
タン原子は窒素と反応し、窒化チタンとして半導体基板
１上に堆積する。また、高指向性スパッタリング法を用
いることにより、例えばターゲットと半導体基板１の間
の距離を比較的長くすることなどにより、アスペクト比
の高いスルーホール２２内にも窒化チタン膜２３が形成
されやすくなる。
ング装置のチャンバ又は処理室内に半導体基板１を配置
してアルゴンガス及び窒素ガスを導入し、スパッタリン
グのターゲットとしてチタンのターゲットを使用するこ
とにより形成される。ターゲットからたたき出されたチ
タン原子は窒素と反応し、窒化チタンとして半導体基板
１上に堆積する。また、高指向性スパッタリング法を用
いることにより、例えばターゲットと半導体基板１の間
の距離を比較的長くすることなどにより、アスペクト比
の高いスルーホール２２内にも窒化チタン膜２３が形成
されやすくなる。
【００４５】この窒化チタン膜２３の形成工程におい
て、スルーホール２２ａ内で露出する配線２０の側面
が、スパッタリング装置の処理室内に導入された窒素ガ
ス又は窒素を含むガス、ここではアルゴンと窒素の混合
ガス、にさらされて窒化される。これにより、スルーホ
ール２２ａ内で露出する配線２０の側面でアルミニウム
の窒化物が形成される。すなわち、配線２０の主導電体
膜であるアルミニウム膜１５ｃの側面露出部分が窒化さ
れて窒化アルミニウム膜又は窒化アルミニウム部分３１
が形成される。また、チタン膜１５ｄの側面露出部分も
窒化され得る。なお、アルミニウム膜１５ｃがアルミニ
ウム合金からなる場合は、窒化アルミニウム部分３１は
窒化アルミニウムだけでなくアルミニウム膜１５ｃを構
成する他の成分の窒化物を含むこともできる。
て、スルーホール２２ａ内で露出する配線２０の側面
が、スパッタリング装置の処理室内に導入された窒素ガ
ス又は窒素を含むガス、ここではアルゴンと窒素の混合
ガス、にさらされて窒化される。これにより、スルーホ
ール２２ａ内で露出する配線２０の側面でアルミニウム
の窒化物が形成される。すなわち、配線２０の主導電体
膜であるアルミニウム膜１５ｃの側面露出部分が窒化さ
れて窒化アルミニウム膜又は窒化アルミニウム部分３１
が形成される。また、チタン膜１５ｄの側面露出部分も
窒化され得る。なお、アルミニウム膜１５ｃがアルミニ
ウム合金からなる場合は、窒化アルミニウム部分３１は
窒化アルミニウムだけでなくアルミニウム膜１５ｃを構
成する他の成分の窒化物を含むこともできる。
【００４６】スパッタリング法では、窒化チタン膜２３
は、絶縁膜２１の上面上とスルーホール２２の底部上に
は形成されやすいが、スルーホール２２の側面上には形
成されにくいので、スルーホール２２ａ内で露出する配
線２０の側面上には、窒化チタン膜２３が十分には形成
されない。このような場合であっても、スルーホール２
２ａ内で露出する配線２０の側面には窒化アルミニウム
部分３１が形成されるので、スルーホール２２ａ内にア
ルミニウム単体又はアルミニウム合金の露出部分は存在
しなくなる。
は、絶縁膜２１の上面上とスルーホール２２の底部上に
は形成されやすいが、スルーホール２２の側面上には形
成されにくいので、スルーホール２２ａ内で露出する配
線２０の側面上には、窒化チタン膜２３が十分には形成
されない。このような場合であっても、スルーホール２
２ａ内で露出する配線２０の側面には窒化アルミニウム
部分３１が形成されるので、スルーホール２２ａ内にア
ルミニウム単体又はアルミニウム合金の露出部分は存在
しなくなる。
【００４７】一方、図示はしないが、目外れが発生して
いないスルーホール２２ｂでも、その側壁及び底部上に
窒化チタン膜２３が形成される。このとき、スルーホー
ル２２ｂ内で配線２０の側面は露出していないので、窒
化アルミニウム部分は形成されない。
いないスルーホール２２ｂでも、その側壁及び底部上に
窒化チタン膜２３が形成される。このとき、スルーホー
ル２２ｂ内で配線２０の側面は露出していないので、窒
化アルミニウム部分は形成されない。
【００４８】次に、図９に示すように、タングステン膜
２４ａをＣＶＤ法によって半導体基板１上に、すなわち
窒化チタン膜２３上に、スルーホール２２を埋めるよう
に形成する。
２４ａをＣＶＤ法によって半導体基板１上に、すなわち
窒化チタン膜２３上に、スルーホール２２を埋めるよう
に形成する。
【００４９】タングステン膜２４ａを形成するためのＣ
ＶＤ工程では、六フッ化タングステン（ＷＦ6）ガスが
用いられる。六フッ化タングステンガスは、アルミニウ
ムやチタンと反応してフッ化物を容易に形成する。本実
施の形態では、スルーホール２２ａ内の配線２０の側面
露出部分には窒化アルミニウム部分３１が形成されてお
り、アルミニウム単体又はアルミニウム合金の露出部分
が存在しないので、六フッ化タングステンガスがアルミ
ニウムと反応することはない。このため、フッ化アルミ
ニウムの生成に起因するボイドは発生しない。また、窒
化チタン膜２３の下にチタン膜を形成していないので、
六フッ化タングステンガスがチタンと反応することもな
い。このため、窒化チタン膜２３のはがれも生じない。
ＶＤ工程では、六フッ化タングステン（ＷＦ6）ガスが
用いられる。六フッ化タングステンガスは、アルミニウ
ムやチタンと反応してフッ化物を容易に形成する。本実
施の形態では、スルーホール２２ａ内の配線２０の側面
露出部分には窒化アルミニウム部分３１が形成されてお
り、アルミニウム単体又はアルミニウム合金の露出部分
が存在しないので、六フッ化タングステンガスがアルミ
ニウムと反応することはない。このため、フッ化アルミ
ニウムの生成に起因するボイドは発生しない。また、窒
化チタン膜２３の下にチタン膜を形成していないので、
六フッ化タングステンガスがチタンと反応することもな
い。このため、窒化チタン膜２３のはがれも生じない。
【００５０】また、目外れが発生していないスルーホー
ル２２ｂでも、アルミニウム単体又はアルミニウム合金
の露出部分が存在しないので、六フッ化タングステンガ
スがアルミニウムと反応することはない。更に、窒化チ
タン膜２３の下にチタン膜を形成していないので、六フ
ッ化タングステンガスがチタンと反応することもない。
ル２２ｂでも、アルミニウム単体又はアルミニウム合金
の露出部分が存在しないので、六フッ化タングステンガ
スがアルミニウムと反応することはない。更に、窒化チ
タン膜２３の下にチタン膜を形成していないので、六フ
ッ化タングステンガスがチタンと反応することもない。
【００５１】次に、図１０に示すように、ＣＭＰ法など
を用いて絶縁膜２１の上面が露出するようにタングステ
ン膜２４ａ及び窒化チタン膜２３を研磨し除去する。こ
れによりスルーホール２２を埋めるプラグ２４が形成さ
れる。
を用いて絶縁膜２１の上面が露出するようにタングステ
ン膜２４ａ及び窒化チタン膜２３を研磨し除去する。こ
れによりスルーホール２２を埋めるプラグ２４が形成さ
れる。
【００５２】窒化アルミニウム部分３１は導電性を有さ
ないので、スルーホール２２ａに埋め込まれたプラグ２
４と配線２０の側面との間では電気的接続が確保されな
いが、配線２０の上面露出部分で窒化チタン膜１５ｅ及
び窒化チタン膜２３を介してプラグ２４と配線２０が電
気的に接続される。本発明者の実験によれば、このよう
な構造においても、プラグ２４と配線２０の間の電気的
接続の抵抗値は十分に小さいことが確認されている。例
えば、スルーホール２２ａにおける配線２０の上面露出
部分の面積がスルーホール２２ａの半分しかない場合で
も、プラグ２４と配線２０の間の電気的接続の抵抗値は
実用上問題ない値であった。
ないので、スルーホール２２ａに埋め込まれたプラグ２
４と配線２０の側面との間では電気的接続が確保されな
いが、配線２０の上面露出部分で窒化チタン膜１５ｅ及
び窒化チタン膜２３を介してプラグ２４と配線２０が電
気的に接続される。本発明者の実験によれば、このよう
な構造においても、プラグ２４と配線２０の間の電気的
接続の抵抗値は十分に小さいことが確認されている。例
えば、スルーホール２２ａにおける配線２０の上面露出
部分の面積がスルーホール２２ａの半分しかない場合で
も、プラグ２４と配線２０の間の電気的接続の抵抗値は
実用上問題ない値であった。
【００５３】また、目外れが発生していないスルーホー
ル２２ｂに埋め込まれたプラグは、配線２０の上面露出
部分で、窒化チタン膜１５ｅ及び窒化チタン膜２３を介
して配線２０に電気的に接続される。
ル２２ｂに埋め込まれたプラグは、配線２０の上面露出
部分で、窒化チタン膜１５ｅ及び窒化チタン膜２３を介
して配線２０に電気的に接続される。
【００５４】次に、図１１に示されるように、プラグ２
４が埋め込まれた絶縁膜２１上に、第３層配線としての
配線２５が、配線２０と同様にして形成される。すなわ
ち、プラグ２４が埋め込まれた絶縁膜２１上に、チタン
膜１５ａ、窒化チタン膜１５ｂ、アルミニウム膜１５
ｃ、チタン膜１５ｄ及び窒化チタン膜１５ｅを順にスパ
ッタリング法などによって形成し、フォトリソグラフィ
法などを用いてパターン化して、配線２５が形成され
る。以上のようにして、第３層配線としての配線２５が
プラグ２４を介して第２層配線としての配線２０と電気
的に接続される。
４が埋め込まれた絶縁膜２１上に、第３層配線としての
配線２５が、配線２０と同様にして形成される。すなわ
ち、プラグ２４が埋め込まれた絶縁膜２１上に、チタン
膜１５ａ、窒化チタン膜１５ｂ、アルミニウム膜１５
ｃ、チタン膜１５ｄ及び窒化チタン膜１５ｅを順にスパ
ッタリング法などによって形成し、フォトリソグラフィ
法などを用いてパターン化して、配線２５が形成され
る。以上のようにして、第３層配線としての配線２５が
プラグ２４を介して第２層配線としての配線２０と電気
的に接続される。
【００５５】本実施の形態によれば、スルーホール２２
形成工程において配線２０の側面がスルーホール内で露
出しても、配線２０の側面露出部分が窒化チタン膜２３
の形成工程で窒化されるので、タングステン膜２４ａの
形成工程で配線２０の側面露出部分がフッ化されること
はない。このため、アルミニウムと六フッ化タングステ
ンガスの反応に起因するボイドの発生が抑制される。こ
れにより、プラグと配線の間の電気的な接続の信頼性を
向上できる。プラグと配線の間の接続抵抗を低減でき
る。更に、下層配線と上層配線の間の電気的接続の信頼
性を向上できる。このため、半導体装置の信頼性を向上
できる。
形成工程において配線２０の側面がスルーホール内で露
出しても、配線２０の側面露出部分が窒化チタン膜２３
の形成工程で窒化されるので、タングステン膜２４ａの
形成工程で配線２０の側面露出部分がフッ化されること
はない。このため、アルミニウムと六フッ化タングステ
ンガスの反応に起因するボイドの発生が抑制される。こ
れにより、プラグと配線の間の電気的な接続の信頼性を
向上できる。プラグと配線の間の接続抵抗を低減でき
る。更に、下層配線と上層配線の間の電気的接続の信頼
性を向上できる。このため、半導体装置の信頼性を向上
できる。
【００５６】また、プラグのバリア膜が窒化タングステ
ン膜だけでよいので、製造工程数を低減でき、製造時間
を短縮できる。
ン膜だけでよいので、製造工程数を低減でき、製造時間
を短縮できる。
【００５７】また、窒化チタン膜２３の下にチタン膜を
形成していないので、下地チタン膜と六フッ化タングス
テンガスの反応に起因する窒化チタン膜のはがれが抑制
される。半導体装置への異物の混入も防止できる。
形成していないので、下地チタン膜と六フッ化タングス
テンガスの反応に起因する窒化チタン膜のはがれが抑制
される。半導体装置への異物の混入も防止できる。
【００５８】また、ウエハの周辺領域において、スルー
ホールのエッジでの窒化チタン膜のカバレッジが悪くな
ったとしても、チタン膜の露出部分が生じないので、窒
化チタン膜のはがれが発生しない。このため、高指向性
スパッタリング法を用いることが可能になる。
ホールのエッジでの窒化チタン膜のカバレッジが悪くな
ったとしても、チタン膜の露出部分が生じないので、窒
化チタン膜のはがれが発生しない。このため、高指向性
スパッタリング法を用いることが可能になる。
【００５９】また、スルーホール内で配線の側面が露出
しても、プラグと配線の間に信頼性の高い電気的接続を
確保できるので、配線パターンをより細くすることがで
きる。これにより、配線パターンの高密度化が可能とな
り、半導体装置の小型化を実現できる。
しても、プラグと配線の間に信頼性の高い電気的接続を
確保できるので、配線パターンをより細くすることがで
きる。これにより、配線パターンの高密度化が可能とな
り、半導体装置の小型化を実現できる。
【００６０】また、スルーホール内で配線の側面が露出
しても、プラグと配線の間に信頼性の高い電気的接続を
確保できるので、スルーホールの径をより大きくするこ
ともできる。これにより、スルーホールのアスペクト比
を低減することが可能となる。例えば、配線の幅より大
きな径のスルーホールを形成することもできる。このた
め、スルーホールを埋めるバリア膜及びプラグの形成が
容易になる。
しても、プラグと配線の間に信頼性の高い電気的接続を
確保できるので、スルーホールの径をより大きくするこ
ともできる。これにより、スルーホールのアスペクト比
を低減することが可能となる。例えば、配線の幅より大
きな径のスルーホールを形成することもできる。このた
め、スルーホールを埋めるバリア膜及びプラグの形成が
容易になる。
【００６１】また、半導体装置の設計の許容度を増大で
き、半導体装置の製造が容易になる。
き、半導体装置の製造が容易になる。
【００６２】また、ＳＲＡＭのような高密度化な配線パ
ターンを有する半導体装置においても、スルーホールの
目外れによる不具合を生じないので、設計の許容度が格
段に向上する。
ターンを有する半導体装置においても、スルーホールの
目外れによる不具合を生じないので、設計の許容度が格
段に向上する。
【００６３】更に、これらの効果から、半導体装置の製
造歩留まりが向上し、製造コストを低減できる。
造歩留まりが向上し、製造コストを低減できる。
【００６４】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００６５】前記実施の形態では、ＳＲＡＭを有する半
導体装置について説明したが、本発明は、これに限定さ
れるものではなく、配線層間をプラグを介して電気的に
接続した構造を有する種々の半導体装置に適用すること
ができる。
導体装置について説明したが、本発明は、これに限定さ
れるものではなく、配線層間をプラグを介して電気的に
接続した構造を有する種々の半導体装置に適用すること
ができる。
【００６６】また、前記実施の形態では、第２層配線に
接続するプラグを形成する場合について説明したが、他
の配線層、例えば第１層配線に接続するプラグを形成す
る場合などにも適用できる。
接続するプラグを形成する場合について説明したが、他
の配線層、例えば第１層配線に接続するプラグを形成す
る場合などにも適用できる。
【００６７】また、前記実施の形態では、窒化チタン膜
２３のスパッタリング法による形成工程において、スル
ーホール２２ａ内で露出する配線２０の側面部分を窒化
させたが、窒化チタン膜２３の形成工程の前に、半導体
基板１を窒素ガス中に十分にさらすなどしてスルーホー
ル２２ａ内で露出する配線２０の側面部分を窒化させる
工程を付与し、その後、窒化チタン膜２３を形成するこ
ともできる。例えば、スルーホール２２形成後に半導体
基板１を窒素ガス中に十分にさらしてスルーホール２２
ａ内で露出する配線２０の側面部分を窒化させ、その後
窒化チタン膜２３を例えばＣＶＤ法によって形成するこ
とができる。
２３のスパッタリング法による形成工程において、スル
ーホール２２ａ内で露出する配線２０の側面部分を窒化
させたが、窒化チタン膜２３の形成工程の前に、半導体
基板１を窒素ガス中に十分にさらすなどしてスルーホー
ル２２ａ内で露出する配線２０の側面部分を窒化させる
工程を付与し、その後、窒化チタン膜２３を形成するこ
ともできる。例えば、スルーホール２２形成後に半導体
基板１を窒素ガス中に十分にさらしてスルーホール２２
ａ内で露出する配線２０の側面部分を窒化させ、その後
窒化チタン膜２３を例えばＣＶＤ法によって形成するこ
とができる。
【００６８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００６９】半導体装置の配線とプラグの間の電気的接
続の信頼性を向上することができる。
続の信頼性を向上することができる。
【００７０】半導体装置の配線層間の電気的接続の信頼
性を向上することができる。
性を向上することができる。
【図１】本発明の一実施の形態である半導体装置の製造
方法を説明する要部平面図である。
方法を説明する要部平面図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法を説明する要部断面図であり、図１のＡ−Ａ断面に
対応する。
方法を説明する要部断面図であり、図１のＡ−Ａ断面に
対応する。
【図３】本発明の一実施の形態である半導体装置の製造
方法を説明する要部断面図であり、図１のＢ−Ｂ断面に
対応する。
方法を説明する要部断面図であり、図１のＢ−Ｂ断面に
対応する。
【図４】図１に続く半導体装置の製造工程中の要部平面
図である。
図である。
【図５】図３に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図６】本発明の一実施の形態である半導体装置の製造
工程中の要部断面図である。
工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図８】図７に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図９】図８に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図１０】図９に続く半導体装置の製造工程中の要部断
面図である。
面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部
断面図である。
断面図である。
１ 半導体基板
２ 素子分離領域
３ ｐ型ウエル
４ ｎ型ウエル
５ ゲート絶縁膜
６ ゲート電極
７ａ ｎ-型半導体領域
７ ｎ+型半導体領域
８ サイドウォール
９ 金属シリサイド層
１０ 絶縁膜
１１ 絶縁膜
１２ コンタクトホール
１３ａ チタン膜
１３ｂ 窒化チタン膜
１４ プラグ
１５ａ チタン膜
１５ｂ 窒化チタン膜
１５ｃ アルミニウム膜
１５ｄ チタン膜
１５ｅ 窒化チタン膜
１５ 配線
１６ａ 絶縁膜
１６ｂ 絶縁膜
１６ｃ 絶縁膜
１６ 絶縁膜
１７ スルーホール
１８ 窒化チタン膜
１９ プラグ
２０ 配線
２１ａ 絶縁膜
２１ｂ 絶縁膜
２１ｃ 絶縁膜
２１ 絶縁膜
２２ スルーホール
２２ａ スルーホール
２２ｂ スルーホール
２３ 窒化チタン膜
２４ａ タングステン膜
２４ プラグ
２５ 配線
３０ フォトレジストパターン
３１ 窒化アルミニウム部分
Ｑｄ１ 駆動用ｎチャネル型ＭＩＳＦＥＴ
Ｑｄ２ 駆動用ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ１ 負荷用ｐチャネル型ＭＩＳＦＥＴ
Ｑｐ２ 負荷用ｐチャネル型ＭＩＳＦＥＴ
Ｑｔ１ 転送用ｎチャネル型ＭＩＳＦＥＴ
Ｑｔ２ 転送用ｎチャネル型ＭＩＳＦＥＴ
フロントページの続き
(72)発明者 奥谷 謙
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 津金 秀明
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
(72)発明者 一之瀬 一仁
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
Ｆターム(参考） 5F033 HH08 HH18 HH33 JJ18 JJ19
JJ33 KK01 KK08 KK25 MM08
NN06 NN07 NN12 PP04 PP06
PP15 QQ09 QQ10 QQ37 QQ48
QQ90 RR04 RR06 XX09 XX15
Claims (5)
- 【請求項１】 基板、 前記基板上に形成された第１の絶縁膜、 アルミニウムを主成分とする導電体膜を有し、前記第１
の絶縁膜上に形成された配線、 前記配線を覆うように前記第１の絶縁膜上に形成された
第２の絶縁膜、 前記配線の上面と側面とが露出するように、前記第２の
絶縁膜に形成されたスルーホール、 前記スルーホール内で露出する前記配線の側面に形成さ
れた窒化アルミニウム部分、 前記スルーホールの側面及び底面上に形成された窒化金
属膜、および前記スルーホールを埋めるタングステンプ
ラグ、 を具備することを特徴とする半導体装置。 - 【請求項２】 基板を準備する工程、 前記基板上に第１の絶縁膜を形成する工程、 前記第１の絶縁膜上に配線を形成する工程、 前記第１の絶縁膜上に前記配線を覆うように第２の絶縁
膜を形成する工程、 前記配線の上面と側面とが露出するように前記第２の絶
縁膜にスルーホールを形成する工程、 前記スルーホールの側面及び底部上に窒化金属膜を形成
する工程、および前記スルーホールを埋めるようにタン
グステン膜を形成する工程、 を具備し、 前記窒化金属膜を形成する工程では、前記スルーホール
から露出する前記配線の側面が窒化されることを特徴と
する半導体装置の製造方法。 - 【請求項３】 基板を準備する工程、 前記基板上に第１の絶縁膜を形成する工程、 前記第１の絶縁膜上に、アルミニウムを主成分とする導
電体膜を有する配線を形成する工程、 前記第１の絶縁膜上に前記配線を覆うように第２の絶縁
膜を形成する工程、 前記配線の上面と側面とが露出するように前記第２の絶
縁膜にスルーホールを形成する工程、 前記スルーホールの側面及び底部上に窒化金属膜を形成
する工程、および前記スルーホールを埋めるようにタン
グステン膜を形成する工程、 を具備し、 前記窒化金属膜を形成する工程では、前記窒化金属膜を
形成するために使用されるガスにより、前記スルーホー
ルから露出する前記配線の側面が窒化されることを特徴
とする半導体装置の製造方法。 - 【請求項４】 基板を準備する工程、 前記基板上に第１の絶縁膜を形成する工程、 前記第１の絶縁膜上に、アルミニウムを主成分とする導
電体膜を有する配線を形成する工程、 前記第１の絶縁膜上に前記配線を覆うように第２の絶縁
膜を形成する工程、 前記配線の上面と側面とが露出するように前記第２の絶
縁膜にスルーホールを形成する工程、 前記スルーホールの側面及び底部上に窒化金属膜をスパ
ッタリング法を用いて形成する工程、および前記スルー
ホールを埋めるようにタングステン膜をＣＶＤ法を用い
て形成する工程、 を具備し、 前記窒化金属膜を形成する工程では、前記窒化金属膜を
形成するために使用されるガスにより、前記スルーホー
ルから露出する前記配線の側面が窒化されて窒化アルミ
ニウム部分が形成されることを特徴とする半導体装置の
製造方法。 - 【請求項５】 基板を準備する工程、 前記基板上に第１の絶縁膜を形成する工程、 前記第１の絶縁膜上に配線を形成する工程、 前記第１の絶縁膜上に前記配線を覆うように第２の絶縁
膜を形成する工程、 前記配線の上面と側面とが露出するように前記第２の絶
縁膜にスルーホールを形成する工程、 前記スルーホールから露出する前記配線の側面を窒化さ
せる工程、 前記スルーホールの側面及び底部上に窒化金属膜を形成
する工程、および前記スルーホールを埋めるようにタン
グステン膜を形成する工程、 を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002108551A JP2003303881A (ja) | 2002-04-10 | 2002-04-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002108551A JP2003303881A (ja) | 2002-04-10 | 2002-04-10 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303881A true JP2003303881A (ja) | 2003-10-24 |
| JP2003303881A5 JP2003303881A5 (ja) | 2005-09-15 |
Family
ID=29392302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002108551A Pending JP2003303881A (ja) | 2002-04-10 | 2002-04-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003303881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194468A (ja) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN100432285C (zh) * | 2003-10-30 | 2008-11-12 | 上海集成电路研发中心有限公司 | 一种减少金属线a1空洞的金属线溅射膜工艺 |
| JP2013258245A (ja) * | 2012-06-12 | 2013-12-26 | Renesas Sp Drivers Inc | Ｓｒａｍ |
-
2002
- 2002-04-10 JP JP2002108551A patent/JP2003303881A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100432285C (zh) * | 2003-10-30 | 2008-11-12 | 上海集成电路研发中心有限公司 | 一种减少金属线a1空洞的金属线溅射膜工艺 |
| JP2007194468A (ja) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2013258245A (ja) * | 2012-06-12 | 2013-12-26 | Renesas Sp Drivers Inc | Ｓｒａｍ |
| CN103489867A (zh) * | 2012-06-12 | 2014-01-01 | 瑞萨Sp驱动器公司 | Sram |
| US9390765B2 (en) | 2012-06-12 | 2016-07-12 | Synaptics Display Devices Gk | SRAM with via displacement |
| CN103489867B (zh) * | 2012-06-12 | 2017-12-05 | 辛纳普蒂克斯日本合同会社 | Sram |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7977234B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| US7884480B2 (en) | Semiconductor device and method of manufacturing same | |
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| JP4723975B2 (ja) | 半導体装置およびその製造方法 | |
| US6794252B2 (en) | Method and system for forming dual work function gate electrodes in a semiconductor device | |
| JPH11251457A (ja) | 半導体デバイス，メモリ・セル，およびその形成方法 | |
| US6136697A (en) | Void-free and volcano-free tungsten-plug for ULSI interconnection | |
| US7622347B2 (en) | Self-aligned metal electrode to eliminate native oxide effect for metal insulator semiconductor (MIS) capacitor | |
| CN110718462B (zh) | 在半导体晶片上制作半导体结构的方法 | |
| JP2003303881A (ja) | 半導体装置及びその製造方法 | |
| US7514314B2 (en) | Method of manufacturing semiconductor device and semiconductor memory device | |
| JP2004207604A (ja) | 半導体装置およびその製造方法 | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| JP4565847B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004289009A (ja) | 半導体装置の製造方法 | |
| KR20030050595A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 | |
| JP2000294629A (ja) | 半導体装置及びその製造方法 | |
| KR100545900B1 (ko) | 반도체 소자 제조방법 | |
| JP2007294945A (ja) | 半導体装置の製造方法 | |
| KR20040013293A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR20030050680A (ko) | 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법 | |
| JPH1167692A (ja) | 半導体装置の製造方法 | |
| JPH10321732A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050331 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |