JPH10312975A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10312975A
JPH10312975A JP9124108A JP12410897A JPH10312975A JP H10312975 A JPH10312975 A JP H10312975A JP 9124108 A JP9124108 A JP 9124108A JP 12410897 A JP12410897 A JP 12410897A JP H10312975 A JPH10312975 A JP H10312975A
Authority
JP
Japan
Prior art keywords
insulating film
layer
metal
semiconductor device
etching stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9124108A
Other languages
English (en)
Inventor
Mariko Takagi
万里子 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9124108A priority Critical patent/JPH10312975A/ja
Priority to US09/078,493 priority patent/US6169019B1/en
Publication of JPH10312975A publication Critical patent/JPH10312975A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 工程数の増加、オ−バ−エッチングのないコ
ンタクト構造を得る。 【解決手段】 素子分離膜２２上には、エッチングスト
ッパとして機能するシリコン窒化膜３０が配置されてい
る。ＭＯＳトランジスタのソ−ス・ドレイン拡散層２８
の一部には、チタンシリサイド層２９が形成される。コ
ンタクトホ−ルの内面には、窒化チタンとチタンの積層
から構成されるバリアメタル３３が形成される。金属配
線３４とソ−ス・ドレイン拡散層２８の間には、Ｔｉ−
Ｓｉ−Ｎ系の合金からなる導電膜３５が形成される。こ
の導電膜３５は、シリコン窒化膜３０が、チタンシリサ
イド層２９中又はバリアメタル３３中のチタンと反応す
ることによってできたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、自己整合型コンタ
クト構造を有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】集積回路装置の性能や集積度の向上は、
一般に、集積回路を構成する各素子の寸法を縮小するこ
とによって達成できる。例えば、ＭＯＳトランジスタの
場合、集積度の向上は、ゲ−ト電極幅の縮小、ソ−ス・
ドレイン拡散層に対するコンタクトホ−ルのコンタクト
径の縮小や、合せずれがないと仮定した場合のコンタク
トホ−ルと素子分離膜との間の幅（以下、余裕幅）を小
さくすることなどにより達成できる。
【０００３】特に、図１９に示すように、コンタクトホ
−ル１０と素子分離膜１１との間の余裕幅ａについて
は、集積度の向上に大きな影響を与える反面、トランジ
スタの性能に大きな影響を与えることがない（トランジ
スタの性能を悪化させない）ため、集積度の向上のため
に、この余裕幅ａを小さくすることは、有意義である。
【０００４】しかしながら、ソ−ス・ドレイン拡散層１
２に対するコンタクトホ−ル１０の位置を決定するフォ
トレジストのリソグラフィ時に、レチクル側のコンタク
トホ−ルのパタ−ンと集積回路装置側のトランジスタの
パタ−ンとの間の合せずれが、余裕幅ａよりも大きくな
ると、リ−ク電流の増大という問題が生じる。
【０００５】この点について詳細に説明する。まず、合
せずれが余裕幅ａよりも大きくなると、図２０に示すよ
うに、コンタクトホ−ル１０の一部は、素子分離膜１１
とオ−バ−ラップすることになる。
【０００６】一方、通常の集積回路装置では、一般に、
素子分離膜１１及び層間絶縁膜には、絶縁性が優れてい
る点と誘電率が低い点に鑑みて、共に、酸化膜（ＳｉＯ
2 など）が使用されている。
【０００７】つまり、図２１及び図２２に示すように、
リソグラフィ終了後、フォトレジストパタ−ンをマスク
にして、例えばＲＩＥにより、層間絶縁膜１４をエッチ
ングする際、コンタクトホ−ル１０と素子分離膜１１と
のオ−バ−ラップ部分に存在する素子分離膜（ＬＯＣＯ
Ｓ膜、ＳＴＩ（Shallow Trench Isolation）膜）１１も
同時にエッチングされてしまう。
【０００８】このオ−バ−エッチングは、素子分離膜１
１と層間絶縁膜１４が、同じ系統の（エッチング選択比
がほぼ等しい）材料から構成されているために生じるも
のである。
【０００９】素子分離膜１４がエッチングされた場合、
ソ−ス・ドレイン拡散層１２のｐｎ接合面と、コンタク
トホ−ル１０内の金属配線１５とソ−ス・ドレイン拡散
層１２との界面との距離が短くなったり、最悪の場合に
は金属配線１５と基板１６が短絡したりするため、金属
配線１５から基板１６に電荷が流れ込み、リ−ク電流が
発生し易くなる。
【００１０】上述の問題を回避する方法としては、層間
絶縁膜及び素子分離膜（シリコン酸化膜など）に対して
エッチング選択比を有する膜を、エッチングストッパと
して、層間絶縁膜と素子分離膜の間、及びソ−ス・ドレ
イン拡散層と層間絶縁膜の間に設ける方法が知られてい
る。
【００１１】この方法は、まず、図２３に示すように、
シリコン基板１６上の素子分離膜（シリコン酸化膜な
ど）１１に取り囲まれた素子領域に、ソ−ス・ドレイン
拡散層１２、及びゲ−ト電極１３を有するＭＯＳトラン
ジスタを形成する。
【００１２】なお、ＭＯＳトランジスタは、ゲ−ト電極
１３の直下にゲ−ト酸化膜１７が配置され、ゲ−ト電極
１３上及び側壁にシリコン窒化膜１８，１９が配置され
るようにして形成される。
【００１３】この時、ソ−ス・ドレイン拡散層１２の表
面は、剥き出し状態になっている。この後、ＬＰＣＶＤ
法により、シリコン基板１６上の全面に、エッチングス
トッパ用のシリコン窒化膜２０を形成する。続けて、Ｌ
ＰＣＶＤ法により、シリコン窒化膜２０上に、層間絶縁
膜（シリコン酸化膜など）１４を形成する。
【００１４】次に、図２４に示すように、ＲＩＥを用い
て、層間絶縁膜１４をエッチングし、層間絶縁膜１４に
コンタクトホ−ル１０を設ける。この時、シリコン窒化
膜２０は、素子分離膜１１及び層間絶縁膜１４を構成す
るシリコン酸化膜に対して、ＲＩＥによるエッチング選
択比を有しているため、エッチングは、シリコン窒化膜
２０の表面で止まり、素子分離膜１１がエッチングされ
るという事態が生じることはない。
【００１５】この後、図２５に示すように、例えば、Ｒ
ＩＥを用いて、コンタクトホ−ル１０の底面に存在する
シリコン窒化膜２０のみをエッチングする。その結果、
ソ−ス・ドレイン拡散層１２は、コンタクトホ−ル１０
の底面において剥き出し状態となる。
【００１６】この時、例えば、合せずれによりコンタク
トホ−ル１０と素子分離膜１１がオ−バ−ラップしてい
る場合においても、素子分離膜（シリコン酸化膜など）
１１は、シリコン窒化膜２０に対して、ＲＩＥによるエ
ッチング選択比を有しているため、エッチングは、素子
分離膜１１の表面で止まり、素子分離膜１１がエッチン
グされることはない。
【００１７】このように、上述の技術によれば、ソ−ス
・ドレイン拡散層１２に対するコンタクトホ−ル１０を
設ける場合において、ソ−ス・ドレイン拡散層１２上及
び素子分離膜１１上に、予めエッチングストッパとして
のシリコン窒化膜２０を配置しているため、素子分離膜
１１がエッチングされることに伴うリ−ク電流の増大を
防ぐことが可能である。
【００１８】しかしながら、この方法では、第一に、コ
ンタクトホ−ルの形成に際して、層間絶縁膜１４のエッ
チングとシリコン窒化膜２０のエッチングの２回のエッ
チング工程が必要となる。
【００１９】従って、上述の方法は、エッチングストッ
パとしてのシリコン窒化膜２０を設けない場合の方法に
比べて、製造工程数が増え、製造コストが増大するとい
う問題がある。
【００２０】また、第二に、図２５に示すように、２回
のエッチング工程に起因して、層間絶縁膜１４とシリコ
ン窒化膜２０との界面部に段差Ｘが発生し易くなる。こ
の段差Ｘは、コンタクトホ−ル１０内における金属配線
１５の被覆性を劣化させるため、金属配線１５の段線の
原因となる問題がある。
【００２１】また、第三に、図２５に示すように、シリ
コン窒化膜２０と基板（ソ−ス・ドレイン拡散層部にお
けるシリコン又はシリサイド）１６とのエッチング選択
比が大きくないため、シリコン窒化膜２０のエッチング
の際に基板１６も同時にエッチングされ、基板１６に窪
みＹが形成される問題がある。
【００２２】特に、近年の微細化されたＭＯＳトランジ
スタでは、短チャネル効果を抑制する観点から、ソ−ス
・ドレイン拡散層１２の深さを非常に浅く設定する。こ
のため、この窪みＹが大きくなると、コンタクトホ−ル
１０がソ−ス・ドレイン拡散層１２を突き抜けてしま
い、リ−ク電流やコンタクト抵抗が増大する。
【００２３】第三の問題点を解決する方法としては、コ
ンタクトホ−ル１０を形成した後に、ソ−ス・ドレイン
拡散層１２に対し、再び、不純物の導入を行い、ソ−ス
・ドレイン拡散層１２と金属配線１５のコンタクト部分
のみ、ソ−ス・ドレイン拡散層１２の深さを深くすると
いう方法が知られている。
【００２４】しかしながら、この方法を用いると、集積
回路装置がＣＭＯＳ構造の場合、リソグラフィ工程、イ
オン注入工程が、それぞれＰチャネル型ＭＯＳトランジ
スタ側とＮチャネル型ＭＯＳトランジスタ側とで１回ず
つ必要となる。また、基板に導入された不純物を活性化
させるアニ−ル工程が１回必要となる。
【００２５】つまり、この方法を用いると、通常の製造
方法に比べて、リソグラフィ工程が２回、イオン注入工
程が２回、アニ−ル工程が１回増えることになり、コス
ト増大の原因となる。
【００２６】また、アニ−ル工程は、摂氏９００度以上
の温度で行われるため、当初のソ−ス・ドレイン拡散層
１２の深さを増大させることにもなり、当初の目的であ
る短チャネル効果の防止を達成できなくなる場合があ
る。
【００２７】
【発明が解決しようとする課題】このように、従来は、
ソ−ス・ドレイン拡散層に対するコンタクトホ−ルの形
成に際して、リソグラフィ時の合せずれによる素子分離
膜のエッチングが発生し、このためにリ−ク電流が増大
するという問題があると共に、この問題を解決するため
の有効な手段が存在しなかった。
【００２８】本発明は、上記欠点を解決すべくなされた
もので、その目的は、コンタクトホ−ルやビアホ−ルの
形成に際して、リソグラフィ時の合せずれが生じても、
所望の位置でエッチングを止めることができると共に、
製造工程数の増加もないような半導体装置の製造方法、
及び当該方法により形成される高集積化、高歩留り、高
信頼性を達成し得る半導体装置を提供することである。
【００２９】
【課題を解決するための手段】
Ａ． 上記目的を達成するため、本発明の半導体装置
は、半導体基板と、前記半導体基板の表面領域に設けら
れる拡散層と、前記半導体基板上に設けられ、前記拡散
層上にコンタクトホ−ルを有する層間絶縁膜と、前記半
導体基板と前記層間絶縁膜の間に設けられるエッチング
ストッパ用絶縁膜と、前記コンタクトホ−ル直下の前記
拡散層中に設けられるシリサイド層と、前記コンタクト
ホ−ル内に設けられる配線層と、前記シリサイド層と前
記配線層の間に設けられ、少なくとも前記エッチングス
トッパ用絶縁膜を構成する原子及び前記シリサイド層中
の金属原子を含む組成を有する合金化層とを備えてい
る。
【００３０】前記エッチングストッパ用絶縁膜は、前記
層間絶縁膜に対してエッチング選択比を有し、かつ、前
記シリサイド層中の金属原子と合金化反応を起こすよう
な材料から構成されている。
【００３１】前記配線層の下部は、高融点金属を含む金
属層であり、前記合金化層は、少なくとも前記金属層を
構成する原子を含む組成を有している。前記エッチング
ストッパ用絶縁膜は、前記層間絶縁膜に対してエッチン
グ選択比を有し、かつ、前記シリサイド層中の金属原子
及び前記金属層中の金属原子と合金化反応を起こすよう
な材料から構成されている。
【００３２】Ｂ． 本発明の半導体装置は、半導体基板
と、前記半導体基板の表面領域に設けられる拡散層と、
前記半導体基板上に設けられ、前記拡散層上にコンタク
トホ−ルを有する層間絶縁膜と、前記半導体基板と前記
層間絶縁膜の間に設けられるエッチングストッパ用絶縁
膜と、前記コンタクトホ−ル内に設けられ、下部が高融
点金属を含む金属層からなる配線層と、前記拡散層と前
記金属層の間に設けられ、少なくとも前記エッチングス
トッパ用絶縁膜を構成する原子及び前記金属層中の金属
原子を含む組成を有する合金化層とを備えている。
【００３３】前記エッチングストッパ用絶縁膜は、前記
層間絶縁膜に対してエッチング選択比を有し、かつ、前
記金属層中の金属原子と合金化反応を起こすような材料
から構成されている。
【００３４】前記コンタクトホ−ル直下の前記拡散層中
に設けられるシリサイド層を備え、前記合金化層は、少
なくとも前記シリサイド層を構成する原子を含む組成を
有している。
【００３５】前記エッチングストッパ用絶縁膜は、前記
層間絶縁膜に対してエッチング選択比を有し、かつ、前
記シリサイド層中の金属原子及び前記金属層中の金属原
子と合金化反応を起こすような材料から構成されてい
る。
【００３６】Ｃ． 本発明の半導体装置は、半導体基板
と、前記半導体基板の表面領域に設けられるソ−ス・ド
レイン拡散層と、前記ソ−ス・ドレイン拡散層間のチャ
ネル領域上に設けられるゲ−ト電極と、前記半導体基板
上に設けられ、前記ソ−ス・ドレイン拡散層上及び前記
ゲ−ト電極上にそれぞれコンタクトホ−ルを有する層間
絶縁膜と、前記半導体基板と前記層間絶縁膜の間に設け
られるエッチングストッパ用絶縁膜と、前記コンタクト
ホ−ル直下の前記拡散層中及び前記ゲ−ト電極上にそれ
ぞれ設けられるシリサイド層と、前記コンタクトホ−ル
内に設けられる配線層と、前記シリサイド層と前記配線
層の間に設けられ、少なくとも前記エッチングストッパ
用絶縁膜を構成する原子及び前記シリサイド層中の金属
原子を含む組成を有する合金化層とを備えている。
【００３７】前記エッチングストッパ用絶縁膜は、前記
層間絶縁膜に対してエッチング選択比を有し、かつ、前
記シリサイド層中の金属原子と合金化反応を起こすよう
な材料から構成されている。
【００３８】前記配線層の下部は、高融点金属を含む金
属層であり、前記合金化層は、少なくとも前記金属層を
構成する原子を含む組成を有している。前記エッチング
ストッパ用絶縁膜は、前記層間絶縁膜に対してエッチン
グ選択比を有し、かつ、前記シリサイド層中の金属原子
及び前記金属層中の金属原子と合金化反応を起こすよう
な材料から構成されている。
【００３９】Ｄ． 本発明の半導体装置は、半導体基板
と、前記半導体基板の表面領域に設けられるソ−ス・ド
レイン拡散層と、前記ソ−ス・ドレイン拡散層間のチャ
ネル領域上に設けられるゲ−ト電極と、前記半導体基板
上に設けられ、前記ソ−ス・ドレイン拡散層上及び前記
ゲ−ト電極上にそれぞれコンタクトホ−ルを有する層間
絶縁膜と、前記半導体基板と前記層間絶縁膜の間に設け
られるエッチングストッパ用絶縁膜と、前記コンタクト
ホ−ル内に設けられ、下部が高融点金属を含む金属層か
らなる配線層と、前記拡散層と前記金属層の間に設けら
れ、少なくとも前記エッチングストッパ用絶縁膜を構成
する原子及び前記金属層中の金属原子を含む組成を有す
る合金化層とを備えている。
【００４０】前記エッチングストッパ用絶縁膜は、前記
層間絶縁膜に対してエッチング選択比を有し、かつ、前
記金属層中の金属原子と合金化反応を起こすような材料
から構成されている。
【００４１】前記コンタクトホ−ル直下の前記拡散層中
及び前記ゲ−ト電極上にそれぞれ設けられるシリサイド
層を備え、前記合金化層は、少なくとも前記シリサイド
層を構成する原子を含む組成を有している。
【００４２】前記エッチングストッパ用絶縁膜は、前記
層間絶縁膜に対してエッチング選択比を有し、かつ、前
記シリサイド層中の金属原子及び前記金属層中の金属原
子と合金化反応を起こすような材料から構成されてい
る。
【００４３】Ｅ． 本発明の半導体装置は、半導体基板
と、前記半導体基板上に形成される第１絶縁膜と、前記
第１絶縁膜上に設けられ、上部が高融点金属を含む第１
金属層からなる第１配線層と、前記第１絶縁膜上に設け
られ、前記第１配線層上にコンタクトホ−ル（ビアホ−
ル）を有する第２絶縁膜と、前記第１絶縁膜と前記第２
絶縁膜の間に設けられるエッチングストッパ用絶縁膜
と、前記コンタクトホ−ル内に設けられる第２配線層
と、前記第１配線層と前記第２配線層の間に設けられ、
少なくとも前記エッチングストッパ用絶縁膜を構成する
原子及び前記第１金属層中の金属原子を含む組成を有す
る合金化層とを備えている。
【００４４】前記エッチングストッパ用絶縁膜は、前記
第１及び第２絶縁膜に対してエッチング選択比を有し、
かつ、前記第１金属層中の金属原子と合金化反応を起こ
すような材料から構成されている。
【００４５】前記第２配線層の下部は、高融点金属を含
む第２金属層であり、前記合金化層は、少なくとも前記
第２金属層を構成する原子を含む組成を有している。前
記エッチングストッパ用絶縁膜は、前記第１及び第２絶
縁膜に対してエッチング選択比を有し、かつ、前記第１
金属層中の金属原子及び前記第２金属層中の金属原子と
合金化反応を起こすような材料から構成されている。
【００４６】Ｆ． 本発明の半導体装置は、半導体基板
と、前記半導体基板上に形成される第１絶縁膜と、前記
第１絶縁膜上に設けられる第１配線層と、前記第１絶縁
膜上に設けられ、前記第１配線層上にコンタクトホ−ル
（ビアホ−ル）を有する第２絶縁膜と、前記第１絶縁膜
と前記第２絶縁膜の間に設けられるエッチングストッパ
用絶縁膜と、前記コンタクトホ−ル内に設けられ、下部
が高融点金属を含む第１金属層からなる第２配線層と、
前記第１配線層と前記第２配線層の間に設けられ、少な
くとも前記エッチングストッパ用絶縁膜を構成する原子
及び前記第１金属層中の金属原子を含む組成を有する合
金化層とを備えている。
【００４７】前記エッチングストッパ用絶縁膜は、前記
第１及び第２絶縁膜に対してエッチング選択比を有し、
かつ、前記第１金属層中の金属原子と合金化反応を起こ
すような材料から構成されている。
【００４８】前記第１配線層の上部は、高融点金属を含
む第２金属層であり、前記合金化層は、少なくとも前記
第２金属層を構成する原子を含む組成を有している。前
記エッチングストッパ用絶縁膜は、前記第１及び第２絶
縁膜に対してエッチング選択比を有し、かつ、前記第１
金属層中の金属原子及び前記第２金属層中の金属原子と
合金化反応を起こすような材料から構成されている。
【００４９】Ｇ． 本発明の半導体装置の製造方法は、
半導体基板中に拡散層を形成し、前記拡散層中にシリサ
イド層を形成し、前記半導体基板上にエッチングストッ
パ用絶縁膜を形成し、前記エッチングストッパ用絶縁膜
上に層間絶縁膜を形成し、前記拡散層上における前記層
間絶縁膜にコンタクトホ−ルを形成し、アニ−ルを行
い、前記エッチングストッパ用絶縁膜と前記シリサイド
層とを反応させ、前記エッチングストッパ用絶縁膜を合
金化する、という一連の工程から構成されている。
【００５０】また、前記アニ−ルを行う前に、前記コン
タクトホ−ル内に配線層を埋め込む。また、前記アニ−
ルを行う前に、前記コンタクトホ−ル内に高融点金属を
含む第１金属層を形成しておき、前記アニ−ルの際に、
前記エッチングストッパ用絶縁膜を前記第１金属層と反
応させてもよい。
【００５１】Ｈ． 本発明の半導体装置の製造方法は、
半導体基板中に拡散層を形成し、前記半導体基板上にエ
ッチングストッパ用絶縁膜を形成し、前記エッチングス
トッパ用絶縁膜上に層間絶縁膜を形成し、前記拡散層上
における前記層間絶縁膜にコンタクトホ−ルを形成し、
前記コンタクトホ−ル内に高融点金属を含む第１金属層
を形成し、アニ−ルを行い、前記エッチングストッパ用
絶縁膜と前記第１金属層とを反応させ、前記エッチング
ストッパ用絶縁膜を合金化する、という一連の工程から
構成される。
【００５２】また、前記アニ−ルを行う前に、前記コン
タクトホ−ル内に第２金属層を埋め込む。また、前記拡
散層を形成した後、前記エッチングストッパ用絶縁膜を
形成する前に、前記拡散層中にシリサイド層を形成して
おき、前記アニ−ルを行う際に、前記エッチングストッ
パ用絶縁膜を前記シリサイド層と反応させてもよい。
【００５３】Ｉ． 本発明の半導体装置の製造方法は、
半導体基板上に、ソ−ス・ドレイン拡散層及びゲ−ト電
極を有するＭＯＳトランジスタを形成し、前記ソ−ス・
ドレイン拡散層中及び前記ゲ−ト電極上にそれぞれシリ
サイド層を形成し、前記半導体基板上に前記ＭＯＳトラ
ンジスタを覆うエッチングストッパ用絶縁膜を形成し、
前記エッチングストッパ用絶縁膜上に層間絶縁膜を形成
し、前記ソ−ス・ドレイン拡散層上及び前記ゲ−ト電極
上における前記層間絶縁膜にコンタクトホ−ルを形成
し、アニ−ルを行い、前記エッチングストッパ用絶縁膜
と前記シリサイド層とを反応させ、前記エッチングスト
ッパ用絶縁膜を合金化する、という一連の工程から構成
される。
【００５４】また、前記アニ−ルを行う前に、前記コン
タクトホ−ル内に配線層を埋め込む。また、前記アニ−
ルを行う前に、前記コンタクトホ−ル内に高融点金属を
含む第１金属層を形成しておき、前記アニ−ルを行う際
に、前記エッチングストッパ用絶縁膜を前記第１金属層
と反応させてもよい。
【００５５】Ｊ． 本発明の半導体装置の製造方法は、
半導体基板上に、ソ−ス・ドレイン拡散層及びゲ−ト電
極を有するＭＯＳトランジスタを形成し、前記半導体基
板上に前記ＭＯＳトランジスタを覆うエッチングストッ
パ用絶縁膜を形成し、前記エッチングストッパ用絶縁膜
上に層間絶縁膜を形成し、前記ソ−ス・ドレイン拡散層
上及び前記ゲ−ト電極上における前記層間絶縁膜にコン
タクトホ−ルを形成し、前記コンタクトホ−ル内に高融
点金属を含む第１金属層を形成し、アニ−ルを行い、前
記エッチングストッパ用絶縁膜と前記第１金属層とを反
応させ、前記エッチングストッパ用絶縁膜を合金化す
る、という一連の工程から構成される。
【００５６】また、前記アニ−ルを行う前に、前記コン
タクトホ−ル内に第２金属層を埋め込む。また、前記拡
散層を形成した後、前記エッチングストッパ用絶縁膜を
形成する前に、前記ソ−ス・ドレイン拡散層中にシリサ
イド層を形成しておき、前記アニ−ルを行う際に、前記
エッチングストッパ用絶縁膜と前記シリサイド層を反応
させるようにしてもよい。
【００５７】Ｋ． 本発明の半導体装置の製造方法は、
半導体基板上の第１絶縁膜上に、上部が高融点金属を含
む第１金属層からなる第１配線層を形成し、前記第１絶
縁膜上に前記第１配線層を覆うエッチングストッパ用絶
縁膜を形成し、前記エッチングストッパ用絶縁膜上に第
２絶縁膜を形成し、前記第１配線層上における前記第２
絶縁膜にコンタクトホ−ル（ビアホ−ル）を形成し、ア
ニ−ルを行い、前記エッチングストッパ用絶縁膜と前記
第１金属層とを反応させ、前記エッチングストッパ用絶
縁膜を合金化する、という一連の工程から構成される。
【００５８】また、前記アニ−ルを行う前に、前記コン
タクトホ−ル内に配線層を埋め込む。また、前記アニ−
ルを行う前に、前記コンタクトホ−ル内に高融点金属を
含む第２金属層を形成しておき、前記アニ−ルを行う際
に、前記エッチングストッパ用絶縁膜を前記第２金属層
と反応させてもよい。
【００５９】Ｌ． 本発明の半導体装置の製造方法は、
半導体基板上の第１絶縁膜上に第１配線層を形成し、前
記第１絶縁膜上に前記第１配線層を覆うエッチングスト
ッパ用絶縁膜を形成し、前記エッチングストッパ用絶縁
膜上に第２絶縁膜を形成し、前記第１配線層上における
前記第２絶縁膜にコンタクトホ−ル（ビアホ−ル）を形
成し、前記コンタクトホ−ル内に高融点金属を含む第１
金属層を形成し、アニ−ルを行い、前記エッチングスト
ッパ用絶縁膜と前記第１金属層とを反応させ、前記エッ
チングストッパ用絶縁膜を合金化する、という一連の工
程から構成される。
【００６０】また、前記アニ−ルを行う前に、前記コン
タクトホ−ル内に第２金属層を埋め込む。また、前記第
１配線層を、その上部が高融点金属を含む第２金属層を
有するように形成しておき、前記アニ−ルを行う際に、
前記エッチングストッパ用絶縁膜を前記第２金属層と反
応させてもよい。
【００６１】
【発明の実施の形態】以下、図面を参照しながら、本発
明の半導体装置及びその製造方法について詳細に説明す
る。図１は、本発明の第１実施の形態に関わる半導体装
置を示している。
【００６２】この実施の形態は、ＭＯＳトランジスタの
ソ−ス・ドレイン拡散層及びゲ−ト電極に対するコンタ
クトホ−ル部の構造に関する。シリコン基板２１中に
は、素子分離膜２２が形成されている。この素子分離膜
２２は、ＳＴＩ（Shallow Trench Isolation）構造を有
している。よって、シリコン基板２１の表面と素子分離
膜２２の表面は、ほぼ一致している。素子分離膜２２
は、ＳＴＩ構造でなく、例えば、ＬＯＣＯＳ構造であっ
てもよい。
【００６３】シリコン基板２１において、素子分離膜２
２に取り囲まれた部分には、Ｐ型のウエル領域２３が形
成されている。ウエル領域２３の深さは、素子分離膜２
２の深さ（厚さ）よりも大きくなっている。
【００６４】ウエル領域２３の表面部には、ソ−ス・ド
レイン拡散層２８が形成されている。ソ−ス・ドレイン
拡散層２８の一部２９は、シリサイド構造（例えば、チ
タンシリサイド）を有している。
【００６５】なお、ソ−ス・ドレイン拡散層２８の一部
２９に加え、ゲ−ト電極２５の一部（上部）にもシリサ
イド層２９を形成するいわゆるサリサイド構造とすれ
ば、コンタクト抵抗の低減と共にゲ−ト配線抵抗の減少
にも貢献できる。
【００６６】ゲ−ト電極２５は、ソ−ス・ドレイン拡散
層２８の間のチャネル領域上のゲ−ト酸化膜（例えば、
シリコン酸化膜）２４上に形成されている。ゲ−ト電極
２５は、例えば、不純物を含んだポリシリコン膜から構
成される。ゲ−ト電極２５のソ−ス・ドレイン拡散層２
８側の側面には、それぞれシリコン窒化膜２７が形成さ
れている。
【００６７】素子分離膜２２上及びシリコン窒化膜２７
上には、本発明の主要部を構成する絶縁膜３０が形成さ
れている。この絶縁膜３０は、少なくとも以下の二つの
性質を有していることが必要である。
【００６８】その性質とは、第一に、素子分離膜２２及
び層間絶縁膜３１に対して、十分に大きなエッチング選
択比を有していること、第二に、熱工程により、シリコ
ン、シリサイド、又は金属と反応して導電膜に変化する
こと、である。
【００６９】上記の二つの性質を有する絶縁膜として
は、例えば、素子分離膜２２及び層間絶縁膜３１がそれ
ぞれシリコン酸化膜（ＳｉＯ2 ）から構成されるような
場合には、シリコン窒化膜（ＳｉＮなど）が挙げられ
る。
【００７０】このシリコン窒化膜は、絶縁性を有する
が、例えば、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）な
どの金属、又はチタンシリサイド（ＴｉＳｉ2 ）と反応
することによってＴｉｘＳｉｙＮｚ（ｘ，ｙ，ｚは、任
意の数）膜となり、導電性を有するようになる。
【００７１】絶縁膜３０上には、層間絶縁膜３１が形成
されている。層間絶縁膜３１には、ソ−ス・ドレイン拡
散層２８に達するコンタクトホ−ル３２が設けられてい
る。コンタクトホ−ル３２は、素子分離膜２２とオ−バ
−ラップしていても、又はしていなくてもよいが、少な
くともコンタクトホ−ル３２の底面が、基板２１中又は
素子分離膜２２中に存在することはない。
【００７２】コンタクトホ−ル３２中には、バリアメタ
ル膜３３及び金属配線３４が形成されている。バリアメ
タル３３は、高融点金属（単体）、高融点金属の窒化物
や、これらの積層構造などであればよく、例えば、チタ
ン（Ｔｉ）と窒化チタン（ＴｉＮ）の積層から構成で
き、金属配線３４は、例えば、Ａｌ（アルミ）−Ｓｉ
（シリコン）−Ｃｕ（銅）系のものを使用することがで
きる。
【００７３】ソ−ス・ドレイン拡散層２８の一部（シリ
サイド層）２９と金属配線３４の間には、導電膜３５が
形成されている。この導電膜３５は、絶縁膜３０がシリ
サイド２９及び／又はバリアメタル３３と反応してでき
た膜である。従って、導電膜３５の組成は、少なくとも
絶縁膜３０を構成する原子、シリサイド層２９を構成す
る原子、及び／又はバリアメタル３３を構成する原子を
含んでいる。
【００７４】例えば、上述のように、シリサイド２９が
チタンシリサイドから構成され、絶縁膜３０が窒化シリ
コンから構成され、バリアメタル３３がチタンと窒化チ
タンの積層から構成されるような場合、導電膜３５の組
成は、Ｔｉx ＳｉｙＮｚとなる。
【００７５】同様に、ゲ−ト電極２５に対するコンタク
トホ−ル３２´が、素子分離膜２２上の層間絶縁膜３１
に設けられている。このコンタクトホ−ル３２´内に
は、バリアメタル３３及び金属配線３４が形成されてい
る。ゲ−ト電極２５と金属配線３４の間には、導電膜３
５が形成されている。この導電膜３５は、絶縁膜３０が
シリサイド２９及び／又はバリアメタル３３と反応して
できた膜である。
【００７６】上記構成の半導体装置によれば、少なくと
も素子分離膜２２上に所定の性質を有する絶縁膜３０が
形成されている。よって、ソ−ス・ドレイン拡散層２８
に対するコンタクトホ−ル３２が、基板２１中又は素子
分離膜２２中に進入することがなく、また、ゲ−ト電極
２５に対するコンタクトホ−ル３２´がシリコン基板２
１の表面まで達することがない。
【００７７】従って、シリコン基板２１におけるリ−ク
電流の発生を抑制できると共に製造歩留りを向上でき
る。また、シリサイド層２９と金属配線３４の間には、
導電膜３５が形成されている。この導電膜３５は、絶縁
膜３０を導電化したものであるため、製造工程数の増加
はなく、低コスト化を達成できる。
【００７８】次に、本発明の第１実施の形態に関わる半
導体装置の製造方法について説明する。まず、図２に示
すように、シリコン基板２１に溝を形成し、この溝にシ
リコン酸化膜などの絶縁膜を埋め込むことにより、ＳＴ
Ｉ構造を有する素子分離膜２２を形成する。なお、素子
分離膜は、ＬＯＣＯＳ法により形成されるフィ−ルド酸
化膜であってもよい。
【００７９】また、例えば、イオン注入法により、シリ
コン基板２１の表面領域のうち素子分離膜２２に取り囲
まれた部分（素子領域）に、ボロン（Ｂ）などのＰ型不
純物を導入し、Ｐ型ウエル領域２３を形成する。
【００８０】この後、例えば、熱酸化法により、シリコ
ン基板２１のＰ型ウエル領域２３の表面に、シリコン酸
化膜２４´を形成する。また、例えば、ＬＰＣＶＤ法に
より、シリコン酸化膜２４´上に、リン（Ｐ）、砒素
（Ａｓ）などのＮ型不純物を含んだ約２００ｎｍの厚さ
を有するポリシリコン膜２５´を形成する。さらに、例
えば、ＬＰＣＶＤ法により、ポリシリコン膜２５´上
に、シリコン窒化膜２６´を形成する。
【００８１】次に、フォトリソグラフィ技術を用いて、
シリコン窒化膜２６´上にレジストパタ−ンを形成し、
このレジストパタ−ンをマスクにしてシリコン窒化膜２
６´をパタ−ニングする。また、レジストパタ−ンを除
去した後、シリコン窒化膜２６´のパタ−ンをマスクに
して、ＲＩＥによりポリシリコン膜２５´及びシリコン
酸化膜２４´をエッチングする。
【００８２】その結果、図３に示すように、シリコン窒
化膜のパタ−ン２６の直下には、ゲ−ト電極２５及びゲ
−ト絶縁膜２４がそれぞれ形成される。また、イオン注
入法により、ゲ−ト電極２５をマスクにして、Ｎ型不純
物（例えば、砒素）を、所定の加速度で、ウエル領域２
３にセルフアラインによって注入する。
【００８３】この後、シリコン窒化膜のパタ−ン２６
は、除去される。なお、ウエル領域２３中のＮ型不純物
は、この後に行われる熱工程（アニ−ルなどの熱が加わ
る工程）によって活性化され、このＮ型不純物が注入さ
れた領域は、ソ−ス・ドレイン拡散層２８となる。
【００８４】次に、図４に示すように、ＬＰＣＶＤ法に
より、シリコン基板２１上の全面にシリコン窒化膜２７
を形成した後、ＲＩＥにより、シリコン窒化膜２７をエ
ッチングすると、このシリコン窒化膜２７は、ゲ−ト電
極２５の側壁（ソ−ス・ドレイン拡散層側の側面）に残
存する。
【００８５】この後、剥き出しになったソ−ス・ドレイ
ン拡散層２８の表面上及びゲ−ト電極２５上に、同時
に、チタンシリサイド（ＴｉＳｉ2 ）層２９を形成する
（サリサイド構造）。
【００８６】次に、図５乃至図７に示すように、プラズ
マＣＶＤ法を用いて、シリコン基板２１上の全面に、約
１０ｎｍの厚さを有し、非化学量論的組成を持つシリコ
ン窒化膜３０を形成する。続けて、ＬＰＣＶＤ法によ
り、シリコン窒化膜３０上に、約９００ｎｍの厚さを有
するシリコン酸化膜（層間絶縁膜）３１を形成する。
【００８７】また、ＣＭＰ（化学的機械的研磨）法によ
り、シリコン酸化膜３１が研磨され、シリコン酸化膜３
１の表面が平坦化される。この後、フォトリソグラフィ
技術により、シリコン酸化膜３１上にレジストパタ−ン
が形成される。ＲＩＥ法により、このレジストパタ−ン
をマスクにしてシリコン酸化膜３１をエッチングし、ソ
−ス・ドレイン拡散層２８の上部にコンタクトホ−ル３
２、ゲ−ト電極２５の上部にコンタクトホ−ル３２´を
それぞれ形成する。
【００８８】このＲＩＥにおいては、シリコン窒化膜３
０とシリコン酸化膜３１のエッチング選択比が大きいた
め、エッチングは、シリコン窒化膜３０の表面部で止ま
る。即ち、この時点で、コンタクトホ−ル３２，３２´
の底面は、シリコン窒化膜３０の表面とほぼ一致してい
る。
【００８９】この後、シリコン酸化膜３１上及びコンタ
クトホ−ル３２，３２´内に、チタン及び窒化チタンの
積層からなる約１０ｎｍの厚さを有するバリアメタル３
３を形成する。
【００９０】次に、図８及び図９に示すように、摂氏４
００〜６００度の温度において、アニ−ルを行うと、コ
ンタクトホ−ル３２，３２´直下のシリコン窒化膜３０
は、チタンシリサイド層２９中のチタンや、バリアメタ
ル（Ｔｉ／ＴｉＮ）３３中のチタンと反応し、導電膜
（Ｔｉ−Ｓｉ−Ｎ系合金）３５に変化する。この反応の
際、コンタクト部におけるシリサイド層２９やバリアメ
タル３３の層が完全に消滅してもよい。
【００９１】また、例えば、スパッタ法により、バリア
メタル３３上に約４００ｎｍの厚さを有する金属膜（Ａ
ｌ−Ｓｉ−Ｃｕ系合金）を形成する。この後、通常のリ
ソグラフィ技術とエッチング技術を用い、金属配線３４
を形成する。
【００９２】上記製造方法によれば、ソ−ス・ドレイン
拡散層２８上、及びゲ−ト電極２５上には、予めエッチ
ングストッパとして機能する絶縁膜３０を設けているた
め、コンタクトホ−ル形成時に、素子分離膜２２やシリ
コン基板（ソ−ス・ドレイン拡散層）２１がエッチング
される事態が回避される。
【００９３】また、コンタクトホ−ル３２，３２´直下
の絶縁膜３０は、アニ−ルによって、シリサイド層２９
中の金属原子（例えば、チタン）や、バリアメタル３３
中の金属原子（例えば、チタン）と反応し、導電化（合
金化）されるため、製造工程の大幅な増加なく、リ−ク
電流の少ない、高信頼性、低コストの半導体装置を提供
できる。
【００９４】なお、上述の第１実施の形態において、エ
ッチングストッパとしては、シリコン窒化膜を用いた
が、これに変えて、シリコン窒化炭化膜（ＳｉｘＮｙＣ
ｚ ：ｘ，ｙ，ｚは、任意の数）などのＳｉＮをベ−ス
にする化合物でもよい。
【００９５】また、ソ−ス・ドレイン拡散層２８上のシ
リサイド層２９は、チタンシリサイドに限られず、タン
グステン（Ｗ）やプラチナ（Ｐｔ）などのシリサイドで
あってもよい。場合によっては、シリサイド層２９は、
設けなくてもよい。また、バリアメタル３３も、チタン
系の金属に限られず、タングステン（Ｗ）やプラチナ
（Ｐｔ）系の金属であってもよい。
【００９６】また、上述の第１実施の形態では、ゲ−ト
電極２５上のシリコン窒化膜２６は、完全に除去されて
いるが、シリコン窒化膜２６の一部を導電化できること
又は除去できることを条件として、残存させるようにし
てもよい。
【００９７】さらに、本実施の形態では、シリコン窒化
膜３０は、シリサイド層２９及びバリアメタル３３と反
応することにより合金化されているが、いずれか一方の
みとの反応によって合金化するようにしてもよい。即
ち、シリサイド層２９及びバリアメタル３３のうちの一
方を省略することもできる。
【００９８】また、本実施の形態では、金属配線（低融
点金属）３４の形成前に、シリコン窒化膜３０の合金化
のためのアニ−ルを行っているが、温度条件などによっ
ては、金属配線３４の形成後に行うことも可能である。
【００９９】図１０は、本発明の第２実施の形態に関わ
る半導体装置を示している。この実施の形態は、異なる
層に存在する二つの配線層を互いに接続するためのビア
ホ−ル部の構造に関する。
【０１００】シリコン基板２１中には、例えば、ＳＴＩ
構造の素子分離膜２２が形成されている。シリコン基板
２１において、素子分離膜２２に取り囲まれた部分に
は、Ｐ型のウエル領域２３が形成されている。
【０１０１】ウエル領域２３の表面部には、ソ−ス・ド
レイン拡散層２８が形成されている。ゲ−ト電極２５
は、ソ−ス・ドレイン拡散層２８の間のチャネル領域上
のゲ−ト酸化膜（例えば、シリコン酸化膜）上に形成さ
れている。
【０１０２】ゲ−ト電極２５は、例えば、不純物を含ん
だポリシリコン膜から構成される。ゲ−ト電極２５のソ
−ス・ドレイン拡散層２８側の側面には、それぞれシリ
コン窒化膜２７が形成されている。
【０１０３】シリコン基板２１上には、ゲ−ト電極２
５、ソ−ス・ドレイン拡散層２８からなるＭＯＳトラン
ジスタを完全に覆う約９００ｎｍの厚さを有するシリコ
ン酸化膜３１が形成されている。シリコン酸化膜３１の
表面は、ＣＭＰによって平坦化されている。
【０１０４】シリコン酸化膜３１上には、約４００ｎｍ
の厚さを有する金属（例えば、Ａｌ−Ｓｉ−Ｃｕ系合
金）３４と、約４０ｎｍの厚さを有する金属（例えば、
ＴｉＮ）３６の積層から構成される金属配線が形成され
ている。
【０１０５】シリコン酸化膜３１上及び金属配線３４，
３６の側面には、本発明の主要部を構成する絶縁膜３７
が形成されている。この絶縁膜３７は、少なくとも以下
の二つの性質を有していることが必要である。
【０１０６】その性質とは、第一に、層間絶縁膜３１，
３８に対して、十分に大きなエッチング選択比を有して
いること、第二に、熱工程により、シリコン、シリサイ
ド、又は金属と反応して導電膜に変化すること、であ
る。
【０１０７】上記の二つの性質を有する絶縁膜として
は、例えば、層間絶縁膜３１，３８がそれぞれシリコン
酸化膜（ＳｉＯ2 ）から構成されるような場合には、シ
リコン窒化膜（ＳｉＮなど）が挙げられる。
【０１０８】このシリコン窒化膜は、絶縁性を有する
が、例えば、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）な
どの金属、又はチタンシリサイド（ＴｉＳｉ2 ）と反応
することによってＴｉｘＳｉｙＮｚ（ｘ，ｙ，ｚは、任
意の数）膜となり、導電性を有するようになる。
【０１０９】絶縁膜３７上には、層間絶縁膜３８が形成
されている。層間絶縁膜３８には、金属配線３４，３６
に達するビアホ−ル３９が設けられている。ビアホ−ル
３９の底面は、シリコン窒化膜３７の表面よりも下側に
位置することはない。
【０１１０】ビアホ−ル３９内には、バリアメタル膜４
０及び金属配線４１が形成されている。バリアメタル４
０は、例えば、窒化チタン（ＴｉＮ）や、チタンと窒化
チタンの積層などから構成でき、金属配線４１は、例え
ば、Ａｌ（アルミ）−Ｓｉ（シリコン）−Ｃｕ（銅）系
のものを使用することができる。
【０１１１】金属配線３４，３６と金属配線４０，４１
の間には、導電膜４２が形成されている。この導電膜４
２は、絶縁膜３７が、金属（窒化チタンなど）３６及び
／又はバリアメタル（窒化チタンなど）４０と反応する
ことによってできた膜である。従って、導電膜３５の組
成は、少なくとも絶縁膜３７を構成する原子と、金属３
６を構成する原子及び／又はバリアメタル４０を構成す
る原子を含んでいる。
【０１１２】例えば、上述のように、金属３６が窒化チ
タンから構成され、絶縁膜３７が窒化シリコンから構成
され、バリアメタル３３が窒化チタンから構成されるよ
うな場合、導電膜３５の組成は、Ｔｉx ＳｉｙＮｚとな
る。
【０１１３】上記構成の多層配線構造を有する半導体装
置によれば、下層の配線層の下地となるシリコン酸化膜
３１上には、エッチングストッパとしてのシリコン窒化
膜３７が形成されている。よって、異なる配線層をつな
ぐためのビアホ−ル３９が、下地のシリコン酸化膜３１
中に進入することがなく、半導体装置の製造歩留りを向
上できる。
【０１１４】また、下層配線３４，３６と上層配線４
０，４１の間には、導電膜４２が形成されている。この
導電膜４２は、絶縁膜３７を導電化したものであるた
め、製造工程数の増加はなく、低コスト化を達成でき
る。
【０１１５】次に、本発明の第２実施の形態に関わる半
導体装置の製造方法について説明する。まず、図１１に
示すように、上述の第１実施の形態に示す製造方法と同
様の方法によって、シリコン基板２１上にＭＯＳトラン
ジスタを形成し、かつ、シリコン基板２１上に、ＭＯＳ
トランジスタを完全に覆うような約９００ｎｍの厚さを
有するシリコン酸化膜３１を形成する。
【０１１６】シリコン酸化膜３１の表面は、ＣＭＰによ
り平坦化される。シリコン酸化膜３１上には、約４００
ｎｍの厚さを有する金属配線（Ａｌ−Ｓｉ−Ｃｕ系合
金）３４が形成される。
【０１１７】本実施の形態が上述の第１実施の形態と異
なる点は、金属配線３４上に、約４０ｎｍの厚さを有す
る金属（窒化チタン）３６が形成されている点にある。
次に、図１２に示すように、プラズマＣＶＤ法を用い
て、シリコン酸化膜３１上及び金属配線３４，３６上
に、約１０ｎｍの厚さを有し、非化学量論的組成を持つ
シリコン窒化膜３７を形成する。
【０１１８】続いて、ＬＰＣＶＤ法により、シリコン窒
化膜３７上に、例えば、約９００ｎｍの厚さを有する層
間絶縁膜（例えば、ＴＥＯＳ膜）３８を形成する。層間
絶縁膜３８の表面は、ＣＭＰにより平坦化される。
【０１１９】次に、図１３に示すように、層間絶縁膜３
８上にレジスト４３を塗布する。通常のフォトリソグラ
フィ技術を用いて、金属配線３４，３６上に開口を有す
るレジストパタ−ンを形成する。
【０１２０】この後、ＲＩＥ法を用いて、レジストパタ
−ンをマスクに層間絶縁膜３８をエッチングすると、層
間絶縁膜３８にビアホ−ル３９が形成される。この時、
シリコン窒化膜３７と層間絶縁膜（ＴＥＯＳ膜）３８の
エッチング選択比が大きくなるように設定されているた
め、エッチングは、シリコン窒化膜３７の表面部で止ま
る。
【０１２１】ここで、図１４に示すように、レチクルと
集積回路装置の合せずれにより、ビアホ−ル３９の位置
がずれた場合について検討する。この場合においても、
シリコン酸化膜３１上の全体をシリコン窒化膜３７が覆
っているため、エッチングは、常にシリコン窒化膜３７
の表面で止まり、ビアホ−ル３９の底部がシリコン酸化
膜３１中に進入することはない。
【０１２２】一方、図１５に示すように、エッチングス
トッパとしてのシリコン窒化膜が存在しない場合には、
エッチングは、配線層３４，３６より下のシリコン酸化
膜３１まで進行し、製造歩留りの低下を招く。
【０１２３】次に、図１６に示すように、層間絶縁膜３
８上及びビアホ−ル３９内に、チタン（Ｔｉ）を約３ｎ
ｍ、窒化チタン（ＴｉＮ）を約７ｎｍ連続的に形成し、
合計で約１０ｎｍの厚さを有するバリアメタル４０を形
成する。
【０１２４】この後、図１７に示すように、摂氏４００
度の温度において、アニ−ルを行うと、ビアホ−ル３９
直下のシリコン窒化膜３７は、例えば、窒化チタン膜３
６中のチタンや、バリアメタル（Ｔｉ／ＴｉＮ）３３中
のチタンと反応し、導電膜（Ｔｉ−Ｓｉ−Ｎ系合金）４
２に変化する。
【０１２５】次に、図１８に示すように、例えば、スパ
ッタ法により、バリアメタル４０上に約６００ｎｍの厚
さを有する金属膜（Ａｌ−Ｓｉ−Ｃｕ系合金）を形成す
る。この後、通常のリソグラフィ技術とエッチング技術
を用い、金属配線４１を形成する。
【０１２６】上記製造方法によれば、配線層３４，３６
より下のシリコン酸化膜３１上には、予めエッチングス
トッパとして機能するシリコン窒化膜３７を設けている
ため、合せずれによりビアホ−ル３９の位置がずれて
も、エッチングは、常に、シリコン窒化膜３７の表面で
止まり、シリコン酸化膜３１に進行することがない。
【０１２７】また、ビアホ−ル３９直下のシリコン窒化
膜３７は、アニ−ルによって、金属配線３６中の金属原
子（例えば、チタン）や、バリアメタル４０中の金属原
子（例えば、チタン）と反応し、導電化（合金化）され
るため、製造工程の大幅な増加なく、リ−ク電流の少な
い、高信頼性、低コストの半導体装置を提供することが
できる。
【０１２８】なお、上述の第２実施の形態においても、
エッチングストッパとしては、シリコン窒化膜を用いた
が、これに変えて、シリコン窒化炭化膜（ＳｉｘＮｙＣ
ｚ：ｘ，ｙ，ｚは、任意の数）などのＳｉＮをベ−スに
する化合物でもよい。
【０１２９】また、金属配線３６やバリアメタル４０
は、窒化チタンに限られず、タングステン（Ｗ）やプラ
チナ（Ｐｔ）系の金属であってもよい。さらに、本実施
の形態では、シリコン窒化膜３７は、下層の金属配線の
上部（窒化チタン）３６と上層の金属配線の下部（窒化
チタン）４０の双方と反応させて合金化しているが、い
ずれか一方のみと反応させることにより合金化してもよ
い。即ち、金属層３６，４０のうちの一方を省略するこ
ともできる。
【０１３０】また、本実施の形態では、金属配線（低融
点金属）４１の形成前に、シリコン窒化膜３７の合金化
のためのアニ−ルを行っているが、温度条件などによっ
ては、金属配線４１の形成後に行うことも可能である。
【０１３１】
【発明の効果】以上、説明したように、本発明の半導体
装置及びその製造方法によれば、次のような効果を奏す
る。上記製造方法によれば、ソ−ス・ドレイン拡散層
上、ゲ−ト電極上や、配線層上に、エッチングストッパ
として機能する絶縁膜（シリコン窒化膜など）を設けて
いるため、コンタクトホ−ルやビアホ−ルの形成時に、
エッチングは、常に、当該絶縁膜の表面で止まる。よっ
て、素子分離膜、シリコン基板（ソ−ス・ドレイン拡散
層）や、配線層下の層間絶縁膜が、エッチングされると
いう事態を回避できる。
【０１３２】また、コンタクトホ−ルやビアホ−ルの直
下に設ける絶縁膜は、アニ−ルによって、金属シリサイ
ド又は金属膜中の金属原子（チタンなど）や、バリアメ
タル中の金属原子（チタンなど）と反応し、導電化（合
金化）される。このため、製造工程の大幅な増加なく、
リ−ク電流の少ない、高信頼性、低コストの半導体装置
を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わる半導体装置を
示す断面図。
【図２】図１の半導体装置の製造方法の一工程を示す断
面図。
【図３】図１の半導体装置の製造方法の一工程を示す断
面図。
【図４】図１の半導体装置の製造方法の一工程を示す断
面図。
【図５】図１の半導体装置の製造方法の一工程を示す平
面図。
【図６】図５のＶＩ−ＶＩ線に沿う断面図。
【図７】図５のＶＩＩ−ＶＩＩ線に沿う断面図。
【図８】図１の半導体装置の製造方法の一工程を示す断
面図。
【図９】図１の半導体装置の製造方法の一工程を示す断
面図。
【図１０】本発明の第２実施の形態に関わる半導体装置
を示す断面図。
【図１１】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１２】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１３】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１４】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１５】従来の半導体装置の製造方法の一工程を示す
断面図。
【図１６】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１７】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１８】図１０の半導体装置の製造方法の一工程を示
す断面図。
【図１９】従来の半導体装置を示す平面図。
【図２０】従来の半導体装置を示す平面図。
【図２１】従来の半導体装置を示す断面図。
【図２２】従来の半導体装置を示す断面図。
【図２３】従来の半導体装置の製造方法の一工程を示す
断面図。
【図２４】従来の半導体装置の製造方法の一工程を示す
断面図。
【図２５】従来の半導体装置の製造方法の一工程を示す
断面図。
【符号の説明】
２１ ：シリコン基板、 ２２ ：素子分離膜、 ２３ ：ウエル領域、 ２４ ：ゲ−ト酸化膜、 ２５ ：ゲ−ト電極、 ２６，２７，３７ ：シリコン窒化膜、 ２８ ：ソ−ス・ドレイン拡散層、 ２９ ：金属シリサイド層、 ３０ ：絶縁膜、 ３１ ：シリコン酸化膜（層間絶縁
膜）、 ３２，３２´ ：コンタクトホ−ル、 ３３，４０ ：バリアメタル、 ３４，４１ ：金属配線、 ３５，４２ ：導電膜、 ３６ ：金属配線（窒化チタン）、 ３８ ：ＴＥＯＳ膜（層間絶縁膜）、 ３９ ：ビアホ−ル。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/336

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、前記半導体基板の表面領
    域に設けられる拡散層と、前記半導体基板上に設けら
    れ、前記拡散層上にコンタクトホ−ルを有する層間絶縁
    膜と、前記半導体基板と前記層間絶縁膜の間に設けられ
    るエッチングストッパ用絶縁膜と、前記コンタクトホ−
    ル直下の前記拡散層中に設けられるシリサイド層と、前
    記コンタクトホ−ル内に設けられる配線層と、前記シリ
    サイド層と前記配線層の間に設けられ、少なくとも前記
    エッチングストッパ用絶縁膜を構成する原子及び前記シ
    リサイド層中の金属原子を含む組成を有する合金化層と
    を具備することを特徴とする半導体装置。
  2. 【請求項２】 半導体基板と、前記半導体基板の表面領
    域に設けられるソ−ス・ドレイン拡散層と、前記ソ−ス
    ・ドレイン拡散層間のチャネル領域上に設けられるゲ−
    ト電極と、前記半導体基板上に設けられ、前記ソ−ス・
    ドレイン拡散層上及び前記ゲ−ト電極上にそれぞれコン
    タクトホ−ルを有する層間絶縁膜と、前記半導体基板と
    前記層間絶縁膜の間に設けられるエッチングストッパ用
    絶縁膜と、前記コンタクトホ−ル直下の前記拡散層中及
    び前記ゲ−ト電極上にそれぞれ設けられるシリサイド層
    と、前記コンタクトホ−ル内に設けられる配線層と、前
    記シリサイド層と前記配線層の間に設けられ、少なくと
    も前記エッチングストッパ用絶縁膜を構成する原子及び
    前記シリサイド層中の金属原子を含む組成を有する合金
    化層とを具備することを特徴とする半導体装置。
  3. 【請求項３】 請求項１又は２記載の半導体装置におい
    て、 前記エッチングストッパ用絶縁膜は、前記層間絶縁膜に
    対してエッチング選択比を有し、かつ、前記シリサイド
    層中の金属原子と合金化反応を起こすような材料から構
    成されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１又は２記載の半導体装置におい
    て、 前記配線層の下部は、高融点金属を含む金属層であり、
    前記合金化層は、少なくとも前記金属層を構成する原子
    を含む組成を有していることを特徴とする半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記エッチングストッパ用絶縁膜は、前記層間絶縁膜に
    対してエッチング選択比を有し、かつ、前記シリサイド
    層中の金属原子及び前記金属層中の金属原子と合金化反
    応を起こすような材料から構成されていることを特徴と
    する半導体装置。
  6. 【請求項６】 半導体基板と、前記半導体基板の表面領
    域に設けられる拡散層と、前記半導体基板上に設けら
    れ、前記拡散層上にコンタクトホ−ルを有する層間絶縁
    膜と、前記半導体基板と前記層間絶縁膜の間に設けられ
    るエッチングストッパ用絶縁膜と、前記コンタクトホ−
    ル内に設けられ、下部が高融点金属を含む金属層からな
    る配線層と、前記拡散層と前記金属層の間に設けられ、
    少なくとも前記エッチングストッパ用絶縁膜を構成する
    原子及び前記金属層中の金属原子を含む組成を有する合
    金化層とを具備することを特徴とする半導体装置。
  7. 【請求項７】 半導体基板と、前記半導体基板の表面領
    域に設けられるソ−ス・ドレイン拡散層と、前記ソ−ス
    ・ドレイン拡散層間のチャネル領域上に設けられるゲ−
    ト電極と、前記半導体基板上に設けられ、前記ソ−ス・
    ドレイン拡散層上及び前記ゲ−ト電極上にそれぞれコン
    タクトホ−ルを有する層間絶縁膜と、前記半導体基板と
    前記層間絶縁膜の間に設けられるエッチングストッパ用
    絶縁膜と、前記コンタクトホ−ル内に設けられ、下部が
    高融点金属を含む金属層からなる配線層と、前記拡散層
    と前記金属層の間に設けられ、少なくとも前記エッチン
    グストッパ用絶縁膜を構成する原子及び前記金属層中の
    金属原子を含む組成を有する合金化層とを具備すること
    を特徴とする半導体装置。
  8. 【請求項８】 請求項６又は７記載の半導体装置におい
    て、 前記エッチングストッパ用絶縁膜は、前記層間絶縁膜に
    対してエッチング選択比を有し、かつ、前記金属層中の
    金属原子と合金化反応を起こすような材料から構成され
    ていることを特徴とする半導体装置。
  9. 【請求項９】 請求項６又は７記載の半導体装置におい
    て、 前記コンタクトホ−ル直下の前記拡散層中に設けられる
    シリサイド層を備え、前記合金化層は、少なくとも前記
    シリサイド層を構成する原子を含む組成を有しているこ
    とを特徴とする半導体装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 前記エッチングストッパ用絶縁膜は、前記層間絶縁膜に
    対してエッチング選択比を有し、かつ、前記シリサイド
    層中の金属原子及び前記金属層中の金属原子と合金化反
    応を起こすような材料から構成されていることを特徴と
    する半導体装置。
  11. 【請求項１１】 半導体基板と、前記半導体基板上に形
    成される第１絶縁膜と、前記第１絶縁膜上に設けられ、
    上部が高融点金属を含む第１金属層からなる第１配線層
    と、前記第１絶縁膜上に設けられ、前記第１配線層上に
    コンタクトホ−ルを有する第２絶縁膜と、前記第１絶縁
    膜と前記第２絶縁膜の間に設けられるエッチングストッ
    パ用絶縁膜と、前記コンタクトホ−ル内に設けられる第
    ２配線層と、前記第１配線層と前記第２配線層の間に設
    けられ、少なくとも前記エッチングストッパ用絶縁膜を
    構成する原子及び前記第１金属層中の金属原子を含む組
    成を有する合金化層とを具備することを特徴とする半導
    体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置におい
    て、 前記エッチングストッパ用絶縁膜は、前記第１及び第２
    絶縁膜に対してエッチング選択比を有し、かつ、前記第
    １金属層中の金属原子と合金化反応を起こすような材料
    から構成されていることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１１記載の半導体装置におい
    て、 前記第２配線層の下部は、高融点金属を含む第２金属層
    であり、前記合金化層は、少なくとも前記第２金属層を
    構成する原子を含む組成を有していることを特徴とする
    半導体装置。
  14. 【請求項１４】 請求項１３記載の半導体装置におい
    て、 前記エッチングストッパ用絶縁膜は、前記第１及び第２
    絶縁膜に対してエッチング選択比を有し、かつ、前記第
    １金属層中の金属原子及び前記第２金属層中の金属原子
    と合金化反応を起こすような材料から構成されているこ
    とを特徴とする半導体装置。
  15. 【請求項１５】 半導体基板と、前記半導体基板上に形
    成される第１絶縁膜と、前記第１絶縁膜上に設けられる
    第１配線層と、前記第１絶縁膜上に設けられ、前記第１
    配線層上にコンタクトホ−ルを有する第２絶縁膜と、前
    記第１絶縁膜と前記第２絶縁膜の間に設けられるエッチ
    ングストッパ用絶縁膜と、前記コンタクトホ−ル内に設
    けられ、下部が高融点金属を含む第１金属層からなる第
    ２配線層と、前記第１配線層と前記第２配線層の間に設
    けられ、少なくとも前記エッチングストッパ用絶縁膜を
    構成する原子及び前記第１金属層中の金属原子を含む組
    成を有する合金化層とを具備することを特徴とする半導
    体装置。
  16. 【請求項１６】 請求項１５記載の半導体装置におい
    て、 前記エッチングストッパ用絶縁膜は、前記第１及び第２
    絶縁膜に対してエッチング選択比を有し、かつ、前記第
    １金属層中の金属原子と合金化反応を起こすような材料
    から構成されていることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１５記載の半導体装置におい
    て、 前記第１配線層の上部は、高融点金属を含む第２金属層
    であり、前記合金化層は、少なくとも前記第２金属層を
    構成する原子を含む組成を有していることを特徴とする
    半導体装置。
  18. 【請求項１８】 請求項１７記載の半導体装置におい
    て、 前記エッチングストッパ用絶縁膜は、前記第１及び第２
    絶縁膜に対してエッチング選択比を有し、かつ、前記第
    １金属層中の金属原子及び前記第２金属層中の金属原子
    と合金化反応を起こすような材料から構成されているこ
    とを特徴とする半導体装置。
  19. 【請求項１９】 半導体基板中に拡散層を形成する工程
    と、前記拡散層中にシリサイド層を形成する工程と、前
    記半導体基板上にエッチングストッパ用絶縁膜を形成す
    る工程と、前記エッチングストッパ用絶縁膜上に層間絶
    縁膜を形成する工程と、前記拡散層上における前記層間
    絶縁膜にコンタクトホ−ルを形成する工程と、アニ−ル
    を行い、前記エッチングストッパ用絶縁膜と前記シリサ
    イド層とを反応させ、前記エッチングストッパ用絶縁膜
    を合金化する工程とを具備することを特徴とする半導体
    装置の製造方法。
  20. 【請求項２０】 半導体基板上に、ソ−ス・ドレイン拡
    散層及びゲ−ト電極を有するＭＯＳトランジスタを形成
    する工程と、前記ソ−ス・ドレイン拡散層中及び前記ゲ
    −ト電極上にそれぞれシリサイド層を形成する工程と、
    前記半導体基板上に前記ＭＯＳトランジスタを覆うエッ
    チングストッパ用絶縁膜を形成する工程と、前記エッチ
    ングストッパ用絶縁膜上に層間絶縁膜を形成する工程
    と、前記ソ−ス・ドレイン拡散層上及び前記ゲ−ト電極
    上における前記層間絶縁膜にコンタクトホ−ルを形成す
    る工程と、アニ−ルを行い、前記エッチングストッパ用
    絶縁膜と前記シリサイド層とを反応させ、前記エッチン
    グストッパ用絶縁膜を合金化する工程とを具備すること
    を特徴とする半導体装置の製造方法。
  21. 【請求項２１】 請求項１９又は２０記載の半導体装置
    の製造方法において、 前記アニ−ルを行う前に、前記コンタクトホ−ル内に配
    線層を埋め込む工程を具備することを特徴とする半導体
    装置の製造方法。
  22. 【請求項２２】 請求項１９又は２０記載の半導体装置
    の製造方法において、 前記アニ−ルを行う前に、前記コンタクトホ−ル内に高
    融点金属を含む第１金属層を形成する工程を具備し、 前記アニ−ルを行う工程の際、前記エッチングストッパ
    用絶縁膜は、前記第１金属層とも反応することを特徴と
    する半導体装置の製造方法。
  23. 【請求項２３】 半導体基板中に拡散層を形成する工程
    と、前記半導体基板上にエッチングストッパ用絶縁膜を
    形成する工程と、前記エッチングストッパ用絶縁膜上に
    層間絶縁膜を形成する工程と、前記拡散層上における前
    記層間絶縁膜にコンタクトホ−ルを形成する工程と、前
    記コンタクトホ−ル内に高融点金属を含む第１金属層を
    形成する工程と、アニ−ルを行い、前記エッチングスト
    ッパ用絶縁膜と前記第１金属層とを反応させ、前記エッ
    チングストッパ用絶縁膜を合金化する工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  24. 【請求項２４】 半導体基板上に、ソ−ス・ドレイン拡
    散層及びゲ−ト電極を有するＭＯＳトランジスタを形成
    する工程と、前記半導体基板上に前記ＭＯＳトランジス
    タを覆うエッチングストッパ用絶縁膜を形成する工程
    と、前記エッチングストッパ用絶縁膜上に層間絶縁膜を
    形成する工程と、前記ソ−ス・ドレイン拡散層上及び前
    記ゲ−ト電極上における前記層間絶縁膜にコンタクトホ
    −ルを形成する工程と、前記コンタクトホ−ル内に高融
    点金属を含む第１金属層を形成する工程と、アニ−ルを
    行い、前記エッチングストッパ用絶縁膜と前記第１金属
    層とを反応させ、前記エッチングストッパ用絶縁膜を合
    金化する工程とを具備することを特徴とする半導体装置
    の製造方法。
  25. 【請求項２５】 請求項２３又は２４記載の半導体装置
    の製造方法において、 前記アニ−ルを行う前に、前記コンタクトホ−ル内に第
    ２金属層を埋め込む工程を具備することを特徴とする半
    導体装置の製造方法。
  26. 【請求項２６】 請求項２３又は２４記載の半導体装置
    の製造方法において、 前記拡散層を形成した後、前記エッチングストッパ用絶
    縁膜を形成する前に、前記拡散層中にシリサイド層を形
    成する工程を具備し、 前記アニ−ルを行う工程の際、前記エッチングストッパ
    用絶縁膜は、前記シリサイド層とも反応することを特徴
    とする半導体装置の製造方法。
  27. 【請求項２７】 半導体基板上の第１絶縁膜上に、上部
    が高融点金属を含む第１金属層からなる第１配線層を形
    成する工程と、前記第１絶縁膜上に前記第１配線層を覆
    うエッチングストッパ用絶縁膜を形成する工程と、前記
    エッチングストッパ用絶縁膜上に第２絶縁膜を形成する
    工程と、前記第１配線層上における前記第２絶縁膜にコ
    ンタクトホ−ルを形成する工程と、アニ−ルを行い、前
    記エッチングストッパ用絶縁膜と前記第１金属層とを反
    応させ、前記エッチングストッパ用絶縁膜を合金化する
    工程とを具備することを特徴とする半導体装置の製造方
    法。
  28. 【請求項２８】 請求項２７記載の半導体装置の製造方
    法において、 前記アニ−ルを行う前に、前記コンタクトホ−ル内に配
    線層を埋め込む工程を具備することを特徴とする半導体
    装置の製造方法。
  29. 【請求項２９】 請求項２７記載の半導体装置の製造方
    法において、 前記アニ−ルを行う前に、前記コンタクトホ−ル内に高
    融点金属を含む第２金属層を形成する工程を具備し、 前記アニ−ルを行う工程の際、前記エッチングストッパ
    用絶縁膜は、前記第２金属層とも反応することを特徴と
    する半導体装置の製造方法。
  30. 【請求項３０】 半導体基板上の第１絶縁膜上に第１配
    線層を形成する工程と、前記第１絶縁膜上に前記第１配
    線層を覆うエッチングストッパ用絶縁膜を形成する工程
    と、前記エッチングストッパ用絶縁膜上に第２絶縁膜を
    形成する工程と、前記第１配線層上における前記第２絶
    縁膜にコンタクトホ−ルを形成する工程と、前記コンタ
    クトホ−ル内に高融点金属を含む第１金属層を形成する
    工程と、アニ−ルを行い、前記エッチングストッパ用絶
    縁膜と前記第１金属層とを反応させ、前記エッチングス
    トッパ用絶縁膜を合金化する工程とを具備することを特
    徴とする半導体装置の製造方法。
  31. 【請求項３１】 請求項３０記載の半導体装置の製造方
    法において、 前記アニ−ルを行う前に、前記コンタクトホ−ル内に第
    ２金属層を埋め込む工程を具備することを特徴とする半
    導体装置の製造方法。
  32. 【請求項３２】 請求項３０記載の半導体装置の製造方
    法において、 前記第１配線層は、その上部が高融点金属を含む第２金
    属層を有するように形成され、 前記アニ−ルを行う工程の際、前記エッチングストッパ
    用絶縁膜は、前記第２金属層とも反応することを特徴と
    する半導体装置の製造方法。
JP9124108A 1997-05-14 1997-05-14 半導体装置及びその製造方法 Pending JPH10312975A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9124108A JPH10312975A (ja) 1997-05-14 1997-05-14 半導体装置及びその製造方法
US09/078,493 US6169019B1 (en) 1997-05-14 1998-05-14 Semiconductor apparatus and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9124108A JPH10312975A (ja) 1997-05-14 1997-05-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10312975A true JPH10312975A (ja) 1998-11-24

Family

ID=14877124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9124108A Pending JPH10312975A (ja) 1997-05-14 1997-05-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6169019B1 (ja)
JP (1) JPH10312975A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395598B1 (en) 1998-12-08 2002-05-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005175121A (ja) * 2003-12-10 2005-06-30 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006019327A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
US7625819B2 (en) * 2007-06-01 2009-12-01 Macronix International Co., Ltd. Interconnection process
KR20090057730A (ko) * 2007-12-03 2009-06-08 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법
US8294216B2 (en) 2008-08-14 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
US20180331118A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multi-layer barrier for cmos under array type memory device and method of making thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701730B2 (ja) * 1994-02-24 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
US5801098A (en) * 1996-09-03 1998-09-01 Motorola, Inc. Method of decreasing resistivity in an electrically conductive layer
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395598B1 (en) 1998-12-08 2002-05-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005175121A (ja) * 2003-12-10 2005-06-30 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2006019327A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
US6169019B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
JP2999172B2 (ja) 自己整合された局所的相互接続及びコンタクトを行うための製造方法
US6784472B2 (en) Semiconductor device and method for fabricating the same
JP3669919B2 (ja) 半導体装置の製造方法
JP3239940B2 (ja) 半導体装置及びその製造方法
JPH1126757A (ja) 半導体装置及びその製造方法
JP3022744B2 (ja) 半導体装置及びその製造方法
JPH10312975A (ja) 半導体装置及びその製造方法
US5518961A (en) Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same
US6667204B2 (en) Semiconductor device and method of forming the same
JPH11261063A (ja) 半導体装置の製造方法
JPH08111527A (ja) 自己整合シリサイド領域を有する半導体デバイスの製造方法
JPH1187504A (ja) 半導体装置の製造方法及び配線の形成方法
JP2006339558A (ja) 半導体装置の製造方法
JP3190858B2 (ja) 半導体装置およびその製造方法
JP2007150249A (ja) 半導体装置およびその製造方法
JP2000091568A (ja) 半導体装置およびその製造方法
JPH11330381A (ja) 半導体装置の製造方法
JPH11345966A (ja) 半導体装置及びその製造方法
JPH08264769A (ja) 半導体装置の製造方法
US20070145492A1 (en) Semiconductor device and method of manufacture
JP3447871B2 (ja) 配線の形成方法及び半導体素子の形成方法
JP3075351B2 (ja) 半導体装置およびその製造方法
JP3116889B2 (ja) 半導体装置の製造方法
JPH1041505A (ja) 半導体装置の製造方法
JPH0621374A (ja) 相補型半導体装置