TW201602990A - 具有多階輸出之堅固驅動器 - Google Patents

具有多階輸出之堅固驅動器 Download PDF

Info

Publication number
TW201602990A
TW201602990A TW104116320A TW104116320A TW201602990A TW 201602990 A TW201602990 A TW 201602990A TW 104116320 A TW104116320 A TW 104116320A TW 104116320 A TW104116320 A TW 104116320A TW 201602990 A TW201602990 A TW 201602990A
Authority
TW
Taiwan
Prior art keywords
terminal
voltage
coupled
switch
voltage source
Prior art date
Application number
TW104116320A
Other languages
English (en)
Inventor
金天弘
傑廉 陳
穆拉里 克里敘納 拉朱 菲吉拉朱
泰里斯 洋 張
Original Assignee
高通微機電系統科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通微機電系統科技公司 filed Critical 高通微機電系統科技公司
Publication of TW201602990A publication Critical patent/TW201602990A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明提供使驅動電路提供對其輸出處之多個電壓當中之一電壓的一選擇的系統、方法及裝置。在一項態樣中，可藉由採用允許亞臨限值洩漏電流之一減少的一電力供應方案來降低該電路之靜態功率消耗。

Description

具有多階輸出之堅固驅動器
本發明係關於機電系統及器件。更具體而言，本發明係關於一種為機電系統及器件(諸如使用干涉式調變器(IMOD)的顯示器)提供多個電壓位準的洩漏減少驅動電路。
機電系統(EMS)包括具有電及機械元件、致動器、換能器、感測器、光學組件(諸如，鏡面及光學薄膜)及電子器件的器件。EMS器件或元件可以多種尺度來製造，包括(但不限於)微尺度及奈米尺度。舉例而言，微機電系統(MEMS)器件可包括具有範圍為約一微米至數百微米或更大之大小的結構。奈米機電系統(NEMS)器件可包括具有小於一微米之大小(包括(例如)小於數百奈米之大小)的結構。可使用沈積、蝕刻、微影及/或蝕刻掉基板及/或所沈積材料層之部分或添加層以形成電及機電器件的其他微機械加工過程來產生機電元件。
一類型之EMS器件被稱為干涉式調變器(IMOD)。術語IMOD或干涉式光調變器指代使用光學干涉原理選擇性地吸收及/或反射光的器件。在一些實施中，IMOD顯示元件可包括一對導電板，其中之一者或兩者可整體或部分為透明及/或反射性的，且能夠在施加適當電信號後即進行相對運動。舉例而言，一個板可包括沈積於基板上方、沈積於基板上或由基板支撐之固定層，且另一板可包括與固定層隔開一氣隙的反射膜。一個板相對於另一板之位置可改變入射於IMOD顯示 元件上之光的光學干涉。基於IMOD之顯示器件具有廣泛範圍之應用，且預期用於改良現有產品並產生新產品，尤其係具有顯示能力之彼等產品。
在一些實施中，IMOD之可移動元件可自起點且對IMOD之電極進行電壓之特定施加的情況下移動至特定位置。列驅動電路及行驅動電路可提供多種電壓以基於可移動元件之所要位置將IMOD之電極偏壓至特定電壓。然而，用於實施驅動電路的電晶體可具有導致靜態功率消耗的高亞臨限值洩漏。
本發明之系統、方法及器件各具有若干創新態樣，其中無單一者單獨負責本文中所揭示之合乎需要的屬性。
可在一種電路中實施本發明中描述之標的物之一項創新態樣，該電路包括：輸出電路，其包括第一輸出驅動器、第二輸出驅動器及第三輸出驅動器，該等輸出驅動器中之每一者耦接在一起以定義輸出節點，第一輸出驅動器能夠將輸出節點驅動至與第一電壓源相關聯之第一電壓，第二輸出驅動器能夠將輸出節點驅動至與第二電壓源相關聯之第二電壓，且第三輸出驅動器能夠將輸出節點驅動至與第三電壓源相關聯之第三電壓；及選擇電路，其能夠選擇第一輸出驅動器、第二輸出驅動器及第三輸出驅動器中之一者來驅動輸出節點，該選擇電路接收第一輸入信號、第二輸入信號、第一觸發器及第二觸發器，該選擇電路能夠基於第一輸入信號、第二輸入信號、第一觸發器及第二觸發器選擇輸出驅動器來驅動輸出節點。
在一些實施中，該輸出電路可包括：第一輸出驅動器，其具有第一開關，該第一開關具有控制端子、第一端子及第二端子，該第一端子與第一電壓源耦接；第二輸出驅動器，其具有第二開關，該第二開關具有控制端子、第一端子及第二端子，該第一端子與第二電壓源 耦接，第一開關之第二端子與第二開關之第二端子耦接以定義輸出節點；及第三輸出驅動器，其具有第三開關，該第三開關具有控制端子、第一端子及第二端子，該第一端子與第三電壓源耦接，該第二端子與輸出節點耦接。
在一些實施中，選擇電路可包括：第四開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第一開關之控制端子耦接，且第三開關之控制端子經耦接以接收第一觸發信號；第五開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第二開關之控制端子耦接，且第四開關之控制端子經耦接以接收第一觸發信號；及第六開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第三開關之控制端子耦接，且控制端子經耦接以接收第二觸發信號。
在一些實施中，該電路可包括：顯示器，其包括複數個顯示單元，其中輸出電路之輸出節點處之電壓經提供至至少一個顯示單元之電極；處理器，其能夠與該顯示器通信，該處理器經組態以處理影像資料；及記憶體器件，其能夠與該處理器通信。
在一些實施中，該電路可包括控制器，其能夠將影像資料之至少一部分發送至該驅動電路。
在一些實施中，該電路可包括影像源模組，其能夠將影像資料發送至處理器，其中該影像源模組包含接收器、收發器及傳輸器中之至少一者。
在一些實施中，該電路可包括輸入器件，其能夠接收輸入資料並將該輸入資料傳達至處理器。
可在一種電路中實施本文中揭示之標的物之另一創新態樣，該電路具有：輸出電路，其包括：第一開關，其具有控制端子、第一端 子及第二端子，該第一端子與第一電壓源耦接；第二開關，其具有控制端子、第一端子及第二端子，該第一端子與第二電壓源耦接，第一開關之第二端子與第二開關之第二端子耦接以定義輸出節點；及第三開關，其具有控制端子、第一端子及第二端子，該第一端子與第三電壓源耦接，該第二端子與輸出節點耦接；以及選擇電路，其包括：第四開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第一開關之控制端子耦接，且第三開關之控制端子經耦接以接收第一觸發信號；第五開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第二開關之控制端子耦接，且第四開關之控制端子經耦接以接收第一觸發信號；及第六開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第三開關之控制端子耦接，且控制端子經耦接以接收第二觸發信號。
在一些實施中，第一電壓源可能能夠提供高於由第三電壓源提供之電壓的電壓，且由第三電壓源提供之電壓可高於由第二電壓源提供之電壓。
在一些實施中，由第二電壓源提供之電壓可高於由第四電壓源提供之電壓。
在一些實施中，第一觸發信號可能能夠提供介於第一電壓與第二電壓之間的電壓，第一電壓高於由第一電壓源提供之電壓，且第二電壓低於由第四電壓源提供之電壓。
在一些實施中，第二觸發信號可能能夠提供介於第一電壓與第二電壓之間的電壓，第一電壓高於由第一電壓源提供之電壓，且第二電壓低於由第四電壓源提供之電壓。
在一些實施中，第一電壓源可能能夠提供高於由第三電壓源提供之電壓的電壓，由第三電壓源提供之電壓可高於由第二電壓源提供 之電壓，且由第二電壓源提供之電壓可高於由第四電壓源提供之電壓。
在一些實施中，第一觸發信號可能能夠提供介於第一電壓與第二電壓之間的電壓，第一電壓高於由第一電壓源提供之電壓，且第二電壓可低於由第四電壓源提供之電壓。
在一些實施中，選擇電路可包括：第七開關，其具有控制端子、第一端子及第二端子，該第一端子與第一開關之控制端子耦接以定義第一回饋節點，且該控制端子經耦接以接收第二觸發信號；第八開關，其具有控制端子、第一端子及第二端子，該第一端子經耦接以接收第一輸入信號，該第二端子與第七開關之第二端子耦接，且該控制信號端子經耦接以接收第二觸發信號；及第九開關，其具有控制端子、第一端子及第二端子，該第一端子與第五電壓源耦接，該第二端子與第七開關及第八開關之第二端子耦接，且該控制端子與第一回饋節點耦接。
在一些實施中，第五電壓源可能能夠提供高於由第一電壓源提供之電壓的電壓，由第一電壓源提供之電壓高於由第三電壓源提供之電壓，由第三電壓源提供之電壓高於由第二電壓源提供之電壓，且由第二電壓源提供之電壓高於由第四電壓源提供之電壓。
在一些實施中，第一觸發信號可能能夠提供低電壓，該低電壓低於由第四電壓源提供之電壓。
在一些實施中，選擇電路可包括：第十開關，其具有控制端子、第一端子及第二端子，該第一端子與第二開關之控制端子耦接以定義第二回饋節點，且該控制端子經耦接以接收第二觸發信號；第十一開關，其具有控制端子、第一端子及第二端子，該第一端子經耦接以接收第二輸入信號，該第二端子與第十開關之第二端子耦接，且該控制信號端子經耦接以接收第二觸發信號；及第十二開關，其具有控 制端子、第一端子及第二端子，該第一端子與第五電壓源耦接，該第二端子與第十開關及第十一開關之第二端子耦接，且該控制端子與第二回饋節點耦接。
在一些實施中，選擇電路進一步包括：第十三開關，其具有控制端子、第一端子及第二端子，該第一端子與第三開關之控制端子耦接，該第二端子與第五電壓源耦接，且該控制端子經耦接以接收第一觸發信號。
可在一種方法中實施本文中揭示之標的物之另一創新態樣，該方法包括：接收第一觸發信號；回應於該第一觸發信號，在輸出電路之輸出節點處提供第一電壓，且該輸出節點電耦接至顯示單元之電極；接收第二觸發信號；及回應於該第二觸發信號，基於第一輸入信號及第二輸入信號在輸出節點處提供第二電壓或第三電壓。
在一些實施中，該方法可包括：由選擇電路選擇待提供於輸出節點處之第一電壓、第二電壓或第三電壓，其中輸出電路可包括：第一開關，具有控制端子、第一端子及第二端子，該第一端子與第一電壓源耦接；第二開關，其具有控制端子、第一端子及第二端子，該第一端子與第二電壓源耦接，第一開關之第二端子與第二開關之第二端子耦接以定義輸出節點；及第三開關，其具有控制端子、第一端子及第二端子，該第一端子與第三電壓源耦接，該第二端子與輸出節點耦接；且其中選擇電路包括：第四開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第一開關之控制端子耦接，且第三開關之控制端子經耦接以接收第一觸發信號；第五開關，其具有控制端子、第一端子及第二端子，該第一端子與第四電壓源耦接，該第二端子與第二開關之控制端子耦接，且第四開關之控制端子經耦接以接收第一觸發信號；及第六開關，其具有控制端子、第一端子及第二端子，該第一端子與第三電壓源耦接，該第二端 子與第三開關之控制端子耦接，且該控制端子經耦接以接收第二觸發信號。
在一些實施中，第一輸入信號及第二輸入信號可提供介於第四電壓與第五電壓之間的電壓，第一觸發信號及第二觸發信號可提供介於第四電壓與第六電壓之間的電壓。
在一些實施中，第四電壓可高於第二電壓，第二電壓可高於第一電壓，第一電壓高於第三電壓，第三電壓可高於第五電壓，且第五電壓可高於第六電壓。
本發明中所描述之該標的物的一或多個實施之細節在隨附圖式及下文描述中得以闡述。儘管本發明中所提供之實例主要就基於EMS及MEMS之顯示器來進行描述，但本文中所提供之概念可適用於其他類型之顯示器，諸如，液晶顯示器、有機發光二極體(「OLED」)顯示器及場發射顯示器。其他特徵、態樣及優勢自描述、圖式及申請專利範圍將變得顯而易見。應注意，以下各圖之相對尺寸可能未按比例繪製。
12‧‧‧顯示元件
13‧‧‧光
14‧‧‧可移動反射層
15‧‧‧光
16‧‧‧光學堆疊
18‧‧‧支撐柱
19‧‧‧間隙
20‧‧‧透明基板
21‧‧‧處理器
22‧‧‧陣列驅動器
24‧‧‧列驅動電路
26‧‧‧行驅動電路
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示陣列
36‧‧‧EMS陣列
40‧‧‧顯示器件
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入器件
50‧‧‧電力供應器
52‧‧‧調節硬體
91‧‧‧EMS封裝
92‧‧‧背板
93‧‧‧凹陷
94a‧‧‧背板組件
94b‧‧‧背板組件
96‧‧‧導電通孔
97‧‧‧機械支座
98‧‧‧電接點
410‧‧‧顯示模組
420‧‧‧開關
450‧‧‧顯示單元
510‧‧‧電晶體T1
515‧‧‧電晶體T2
520‧‧‧Vcolumn
530‧‧‧Vrow
555‧‧‧Vbias電極
560‧‧‧Vd電極
565‧‧‧Vcom電極
570‧‧‧可移動元件
575‧‧‧介電質
585‧‧‧氣隙
590‧‧‧氣隙
595‧‧‧Vreset
600‧‧‧驅動電路
600a‧‧‧驅動電路
600b‧‧‧驅動電路
600c‧‧‧驅動電路
605‧‧‧電晶體M1
610‧‧‧電晶體M3
615‧‧‧電晶體M2
620‧‧‧電晶體M4
625‧‧‧電晶體M5
630‧‧‧電晶體M6
635‧‧‧電晶體M7
640‧‧‧電晶體M9
645‧‧‧電晶體M8
650‧‧‧電晶體M10
655‧‧‧電晶體M11
660‧‧‧電晶體M12
665‧‧‧QBM節點
670‧‧‧QBL節點
671‧‧‧QBH節點
675‧‧‧電晶體M13
680‧‧‧節點
685‧‧‧節點
710‧‧‧時間
715‧‧‧時間
899a‧‧‧驅動電路
899b‧‧‧驅動電路
899c‧‧‧驅動電路
910‧‧‧曲線
920‧‧‧曲線
930‧‧‧點
940‧‧‧點
1050‧‧‧方法
1055‧‧‧區塊
1060‧‧‧區塊
1065‧‧‧區塊
1070‧‧‧區塊
1075‧‧‧區塊
圖1為描繪干涉式調變器(IMOD)顯示器件之一系列顯示元件或顯示元件陣列中的兩個鄰近IMOD顯示元件之等角視圖繪示。
圖2為繪示併入有包括IMOD顯示元件之三元件乘三元件陣列的基於IMOD之顯示器的電子器件之系統方塊圖。
圖3A及圖3B為包括EMS元件之陣列及背板的機電系統(EMS)封裝之一部分的示意性分解部分透視圖。
圖4為繪示併入有基於IMOD之顯示器之電子器件的系統方塊圖之實例。
圖5為三端IMOD之實例之電路示意圖。
圖6為驅動電路之電路示意圖。
圖7為圖6之驅動電路之時序圖。
圖8A為繪示用作另一驅動器之觸發器的驅動器之輸出的系統方塊圖之實例。
圖8B為繪示用作另一驅動器之觸發器的驅動器之輸出的系統方塊圖之另一實例。
圖9為例示性NMOS電晶體之Id(汲極電流)對Vgs(閘極-源極電壓)的轉移曲線之繪示。
圖10為繪示用於在驅動電路之輸出處提供一電壓的方法之流程圖。
圖11A及圖11B為繪示包括複數個IMOD顯示元件之顯示器件的系統方塊圖。
各圖式中相同參考數字及名稱均指示相同元件。
以下描述係有關出於描述本發明之創新態樣之目的之某些實施。然而，一般熟習此項技術者將易於認識到，可以眾多不同方式來應用本文之教示。所描述之實施可在可經組態以顯示影像之任何器件、裝置或系統中實施，不論影像是運動的(諸如視訊)還是靜止的(諸如靜態影像)且不論影像是文本的、圖形的還是圖像的。更特定而言，預期所描述實施可包括於多種電子器件中或與該等電子器件相關聯，該等電子器件諸如(但不限於)：行動電話、具備多媒體網際網路功能之蜂巢式電話、行動電視接收器、無線器件、智慧型電話、Bluetooth®器件、個人資料助理(PDA)、無線電子郵件接收器、手持式或攜帶型電腦、迷你筆記型電腦、筆記型電腦、智慧筆記型電腦、平板電腦、印表機、影印機、掃描器、傳真器件、全球定位系統(GPS)接收器/導航器、攝影機、數位媒體播放器(諸如，MP3播放器)、攝錄影機、遊戲主機、腕錶、時鐘、計算器、電視監視器、平 板顯示器、電子閱讀器件(例如，電子閱讀器)、電腦監視器、汽車顯示器(包括里程計顯示器及速度計顯示器等)、座艙控制件及/或顯示器、攝影機景觀顯示器(諸如，車輛中之後視攝影機之顯示器)、電子相片、電子廣告牌或標識、投影儀、建築結構、微波爐、冰箱、立體聲系統、卡式錄音機或播放器、DVD播放器、CD播放器、VCR、收音機、攜帶型記憶體晶片、洗衣機、乾燥器、洗衣機/乾燥器、停車計時器、封裝(諸如，包括微機電系統(MEMS)應用之機電系統(EMS)應用以及非EMS應用中之封裝)、美學結構(諸如，影像在一件珠寶或服裝上之顯示)及多種EMS器件。本文之教示亦可用於非顯示應用中，諸如(但不限於)：電子開關器件、射頻濾波器、感測器、加速計、迴轉儀、監視感測器件、磁力計、用於消費型電子器件之慣性組件、消費型電子產品之零件、可變電抗器、液晶器件、電泳器件、驅動方案、製造程序及電子測試設備。因此，該等教示並不意欲限於僅在諸圖中描繪之實施，而實情為，具有如一般熟習此項技術者將易於顯而易見之廣泛適用性。
主動矩陣平板顯示器(諸如主動矩陣液晶顯示器、有機發光顯示器及干涉式調變器(IMOD)顯示器)可在玻璃基板上使用薄膜電晶體(TFT)。TFT可用於實施用於定址顯示元件的驅動電路。
非晶形氧化物半導體TFT(諸如氧化銦鎵鋅(IGZO)TFT)可用於替換非晶矽及低溫及多晶矽TFT。在一些實施中，氧化物半導體層可包括銦(In)、鎵(Ga)、鋅(Zn)、鉿(Hf)及錫(Sn)中之一或多者。然而，IGZO TFT具有高亞臨限值洩漏電流(例如，當電晶體閘極電壓為零時的非所需汲極電流)。較佳地，應減少亞臨限值洩漏電流以確保電路操作適當且減少靜態功率消耗。
本發明中描述之標的物之一些實施減少在其輸出處提供三個電壓位準中之一者的驅動電路中的洩漏電流。可藉由採用用於偏壓驅動 電路之每一電晶體的電力供應方案來減少導致靜態功率消耗的洩漏。
可實施本發明中所描述之標的物之特定實施以實現以下潛在優勢中之一或多者。降低靜態功率消耗可降低電力使用且(例如)延長包括顯示器件(諸如平板電腦、膝上型電腦、電話、電子書讀取器及可穿戴器件(例如，智慧型手錶))的器件之電池壽命。採用適當的電力供應方案可改良驅動電路操作之堅固性。
所描述實施可應用至的合適EMS或MEMS器件或裝置之實例為反射式顯示器件。反射式顯示器件可併入有干涉式調變器(IMOD)顯示元件，該等顯示元件可經實施以使用光學干涉原理選擇性地吸收及/或反射入射於其上之光。IMOD顯示元件可包括部分光學吸收器、可相對於吸收器移動之反射器及定義於該吸收器與該反射器之間的光學諧振腔。在一些實施中，反射體可移動至兩個或兩個以上不同位置，此情況可改變光學諧振腔之大小且藉此影響IMOD之反射率。IMOD顯示元件之反射光譜可產生相當寬廣之光譜帶，該等光譜帶可跨越可見波長移位以產生不同色彩。可藉由改變光學諧振腔之厚度來調整光譜帶之位置。改變光學諧振腔之一種方式為藉由改變反射器相對於吸收器之位置。
圖1為描繪干涉式調變器(IMOD)顯示器件之一系列顯示元件或顯示元件陣列中的兩個鄰近IMOD顯示元件之等角視圖繪示。IMOD顯示器件包括一或多個干涉式EMS(諸如，MEMS)顯示元件。在此等器件中，干涉式MEMS顯示元件可經組態處於明亮或黑暗狀態。在明亮(「鬆弛」、「打開」或「接通」等)狀態下，顯示元件反射大部分的入射可見光。相反地，在黑暗(「致動」、「關閉」或「斷開」等)狀態下，顯示元件反射極少入射可見光。MEMS顯示元件可經組態以主要在光之特定波長處進行反射，從而允許除黑色及白色之外的色彩顯示。在一些實施中，藉由使用多個顯示元件，可達成不同強度之色彩 基色及灰度。
IMOD顯示器件可包括可以列及行配置的IMOD顯示元件之陣列。該陣列中之每一顯示元件可包括至少一對反射及半反射層，諸如，可移動反射層(亦即，可移動層，亦被稱作機械層)及固定部分反射層(亦即，靜止層)，該等層經定位為彼此相距可變及可控距離以形成氣隙(亦被稱作光學間隙、空腔或光學諧振腔)。可移動反射層可在至少兩個位置之間移動。舉例而言，在第一位置(亦即，鬆弛位置)中，可移動反射層可定位為與固定部分反射層相距一距離。在第二位置(亦即，致動位置)中，可移動反射層可較接近於部分反射層而定位。自兩個層反射之入射光可取決於可移動反射層之位置及入射光之波長而相長或相消地干涉，從而針對每一顯示元件產生整體反射或非反射狀態。在一些實施中，顯示元件可在未致動時處於反射狀態，從而反射可見光譜內之光，且該顯示元件可在致動時處於暗狀態，從而吸收及/或相消地干涉可見範圍內之光。然而，在一些其他實施中，IMOD顯示元件可在未致動時處於黑暗狀態，且在經致動時處於反射狀態。在一些實施中，所施加之電壓的引入可驅動顯示元件以改變狀態。在一些其他實施中，所施加之電荷可驅動顯示元件以改變狀態。
圖1中之陣列的所描繪部分包括呈IMOD顯示元件12之形式的兩個鄰近的干涉式MEMS顯示元件。在右側(如所繪示)的顯示元件12中，繪示可移動反射層14處於接近、鄰近或碰觸光學堆疊16的致動位置中。跨越右側的顯示元件12施加的電壓Vbias足以移動可移動反射層14且亦將其維持於致動位置中。在左側(如所繪示)的顯示元件12中，繪示可移動反射層14處於距包括部分反射層之光學堆疊16一距離(其可基於設計參數預定)之鬆弛位置中。跨越左側之顯示元件12所施加的電壓V0不足以引起可移動反射層14至致動位置(諸如，右側之顯示元件12之彼致動位置)之致動。
在圖1中，大體上藉由指示入射於IMOD顯示元件12上之光13及自左側之顯示元件12反射之光15的箭頭繪示IMOD顯示元件12之反射性質。入射於顯示元件12上之光13之大部分可朝向光學堆疊16經透射穿過透明基板20。入射於光學堆疊16上之光之一部分可經透射穿過光學堆疊16之部分反射層，且一部分將經由透明基板20反射回來。光13的經透射穿過光學堆疊16的部分可自可移動反射層14反射，返回朝向(且穿過)透明基板20。自光學堆疊16之部分反射層反射之光與自可移動反射層14反射之光之間的干涉(相長及/或相消)將部分地判定在器件之觀察側或基板側上自顯示元件12反射的光15之波長的強度。在一些實施中，透明基板20可為玻璃基板(有時稱作玻璃板或面板)。玻璃基板可為或包括(例如)硼矽酸鹽玻璃、鹼石灰玻璃、石英、派熱斯(Pyrex)或其他合適之玻璃材料。在一些實施中，該玻璃基板可具有0.3毫米、0.5毫米或0.7毫米之厚度，但在一些實施中，該玻璃基板可更厚(諸如，數十毫米)或更薄(諸如，小於0.3毫米)。在一些實施中，可使用非玻璃基板，諸如聚碳酸酯、丙烯酸、聚對苯二甲酸伸乙酯(PET)或聚醚醚酮(PEEK)基板。在此實施中，非玻璃基板將很可能具有小於0.7毫米之厚度，但視設計考慮而定，該基板可更厚。在一些實施中，可使用非透明基板，諸如基於金屬箔或不鏽鋼之基板。舉例而言，包括固定反射層及部分透射且部分反射之可移動層的基於反向IMOD之顯示器可經組態以作為圖1之顯示元件12而自基板之相對側觀察，且可由非透明基板支撐。
光學堆疊16可包括單一層或若干層。該(該等)層可包括電極層、部分反射且部分透射層及透明介電層中之一或多者。在一些實施中，光學堆疊16係導電的，部分透明的且部分反射的，且可(例如)藉由將上述層中之一或多者沈積至透明基板20上而製造。可由諸如各種金屬(例如，氧化銦錫(ITO))之多種材料形成電極層。該部分反射層可由諸 如各種金屬(例如，鉻及/或鉬)、半導體及介電質的部分反射之多種材料形成。部分反射層可由一或多個材料層形成，且該等層中之每一者可由單一材料或材料之組合形成。在一些實施中，光學堆疊16之某些部分可包括充當部分光學吸收器及電導體兩者的單一半透明厚度之金屬或半導體，而不同的更具導電性之層或部分(例如，光學堆疊16或顯示元件之其他結構的層或部分)可用以在IMOD顯示元件之間用匯流排傳送(bus)信號。光學堆疊16亦可包括覆蓋一或多個導電層或導電/部分吸收層之一或多個絕緣或介電層。
在一些實施中，光學堆疊16之該(該等)層中之至少一些層可經圖案化為平行條帶，且可形成顯示器件中之列電極，如下文進一步描述。一般熟習此項技術者將理解，術語「經圖案化」在本文中用以指代遮蔽以及蝕刻過程。在一些實施中，可將高度導電且反射之材料(諸如，鋁(Al))用於可移動反射層14，且此等條帶可形成顯示器件中之行電極。可移動反射層14可形成為一或多個所沈積金屬層之一系列平行帶(與光學堆疊16之列電極正交)，以形成沈積於支撐件(諸如，所繪示之柱18及位於柱18之間的介入犧牲材料)之頂部上的行。當蝕刻掉犧牲材料時，所定義間隙19或光學腔室可形成於可移動反射層14與光學堆疊16之間。在一些實施中，柱18之間的間距可為大約1μm至1000μm，而間隙19可大約小於10,000埃(Å)。
在一些實施中，可將每一IMOD顯示元件(無論是在致動還是鬆弛狀態下)視為由固定反射層及移動反射層形成之電容器。如由圖1中左側之顯示元件12所繪示，當未施加電壓時，可移動反射層14保持處於機械鬆弛狀態，其中間隙19處於可移動反射層14與光學堆疊16之間。然而，當將電位差(亦即，電壓)施加至選定列和行中之至少一者時，在對應顯示元件處的列電極與行電極之相交處形成之電容器變得帶電，且靜電力將電極拉在一起。若施加電壓超過臨限值，則可移動反 射層14可變形並靠近或抵靠光學堆疊16移動。光學堆疊16內之介電層(未展示)可防止短路且控制層14與層16之間的分離距離，如由在圖1中右側之經致動顯示元件12所繪示。與所施加電位差之極性無關，行為可為相同的。雖然陣列中之一系列顯示元件可在一些例子中被稱為「列」或「行」，但一般熟習此項技術者將易於理解，將一方向稱為「列」且將另一方向稱為「行」係任意的。再聲明，在一些定向上，可將列考慮為行，並將行考慮為列。在一些實施中，可將列稱作「共同」線且可將行稱作「分段」線，或反之亦然。此外，顯示元件可均勻地以正交的列及行(「陣列」)配置，或以非線性組態配置，例如，具有相對於彼此之某些位置偏移(「馬賽克」)。術語「陣列」及「馬賽克」可指代任何組態。因此，雖然將顯示器被稱為包括「陣列」或「馬賽克」，但元件自身不需要彼此正交地配置，或以均勻分佈安置，而在任何例子中可包括具有不對稱形狀及不均勻分佈之元件的配置。
圖2為繪示併入有包括IMOD顯示元件之三元件乘三元件陣列的基於IMOD之顯示器的電子器件之系統方塊圖。該電子器件包括可經組態以執行一或多個軟體模組之處理器21。除執行作業系統之外，處理器21還可經組態以執行一或多個軟體應用程式，包括web瀏覽程式、電話應用程式、電子郵件程式或任何其他軟體應用程式。
處理器21可經組態與陣列驅動器22通信。陣列驅動器22可包括將信號提供至(例如)顯示陣列或面板30之列驅動電路24及行驅動電路26。圖1中繪示之IMOD顯示器件之橫截面由圖2中之線1-1展示。雖然圖2為了清晰起見而繪示IMOD顯示元件之3×3陣列，但顯示陣列30可含有極大數目之IMOD顯示元件，且在列中具有與在行中不同數目個IMOD顯示元件，且反之亦然。
圖3A及圖3B為包括EMS元件之陣列36及背板92的EMS封裝91之一部分的示意性分解部分透視圖。圖3A經展示為切除背板92之兩個 隅角以更好地繪示背板92之某些部分，而圖3B經展示為未切除隅角的情況。EMS陣列36可包括基板20、支撐柱18及可移動層14。在一些實施中，EMS陣列36可包括IMOD顯示元件陣列，其具有在透明基板上之一或多個光學堆疊部分16，且可移動層14可實施為可移動反射層。
背板92可基本上為平面，或可具有至少一個波狀表面(例如，背板92可形成有凹陷及/或突起)。背板92可由任何合適材料(無論是透明還是不透明、導電還是絕緣的材料)製成。用於背板92之合適材料包括(但不限於)玻璃、塑膠、陶瓷、聚合物、層壓板、金屬、金屬箔、科伐合金(Kovar)及電鍍式科伐合金。
如圖3A及圖3B中所展示，背板92可包括可部分或完全嵌入於背板92中之一或多個背板組件94a及94b。如圖3A中可見，背板組件94a嵌入於背板92中。如圖3A及圖3B中可見，背板組件94b安置於背板92之表面中所形成的凹陷93內。在一些實施中，背板組件94a及/或94b可自背板92之表面突出。儘管背板組件94b安置於面向基板20之背板92側上，但在其他實施中，背板組件可安置於背板92之相對側上。
背板組件94a及/或94b可包括一或多個主動或被動電組件，諸如電晶體、電容器、電感器、電阻器、二極體、開關及/或諸如經封裝、標準或離散積體電路(IC)之IC。可用於各種實施之背板組件的其他實例包括天線、電池及感測器(諸如電感測器、觸碰感測器、光學感測器或化學感測器)或薄膜沈積之器件。
在一些實施中，背板組件94a及/或94b可與EMS陣列36之部分電通信。諸如跡線、凸塊、柱或通孔之導電結構可形成於背板92或基板20中之一或兩者上，且可彼此接觸或接觸其他導電組件以在EMS陣列36與背板組件94a及/或94b之間形成電連接。舉例而言，圖3B包括背板92上之一或多個導電通孔96，其可與自EMS陣列36內之可移動層14 向上延伸的電接點98對準。在一些實施中，背板92亦可包括使背板組件94a及/或94b與EMS陣列36之其他組件電絕緣的一或多個絕緣層。在背板92由透氣材料形成之一些實施中，背板92之內部表面可塗佈有蒸氣障壁(未展示)。
背板組件94a及94b可包括用於吸收可進入EMS封裝91之任何濕氣的一或多種乾燥劑。在一些實施中，乾燥劑(或其他濕氣吸收材料(諸如，除氣劑))可(例如)作為使用黏著劑而安裝至背板92(或形成於其中之凹陷中)的薄片與任何其他背板組件分開地提供。替代地，可將乾燥劑整合至背板92中。在一些其他實施中，可例如藉由噴塗、網板印刷或任何其他合適方法將乾燥劑直接或間接地塗覆於其他背板組件上方。
在一些實施中，EMS陣列36及/或背面板92可包括機械支座97以維持背板組件與顯示元件之間的距離，且藉此防止彼等組件之間的機械干涉。在圖3A及圖3B中所繪示之實施中，機械支座97形成為自背板92突出的與EMS陣列36之支撐柱18對準的柱。替代地或另外，可沿著EMS封裝91之邊緣提供諸如軌道或柱之機械支座。
儘管圖3A及圖3B中未繪示，但可提供部分或完全包圍EMS陣列36之密封件。密封件可與背板92及基板20一起形成封閉EMS陣列36之保護腔。密封件可為半氣密密封件，諸如習知的基於環氧樹脂的黏著劑。在一些其他實施中，密封件可為氣密密封件，諸如薄膜金屬焊接件或玻璃料。在一些其他實施中，密封件可包括聚異丁烯(PIB)、聚胺基甲酸酯、液態旋塗式玻璃、焊料、聚合物、塑膠或其他材料。在一些實施中，加強型密封劑可用於形成機械支座。
在替代性實施中，密封環可包括背板92或基板20中之一或兩者的延伸部。舉例而言，密封環可包括背板92之機械延伸部(圖中未展示)。在一些實施中，密封環可包括單獨部件，諸如O形環或其他環形 部件。
在一些實施中，EMS陣列36及背板92在附接或耦接在一起之前單獨地形成。舉例而言，可如上文所論述地將基板20之邊緣附接及密封至背板92之邊緣。替代地，可形成EMS陣列36及背板92且將其接合在一起作為EMS封裝91。在一些其他實施中，可以任何其他合適方式製造EMS封裝91，諸如藉由在EMS陣列36上藉由沈積而形成背板92之組件。
圖4為繪示併入有基於IMOD之顯示器之電子器件的系統方塊圖之實例。圖4描繪陣列驅動器22之如先前所論述提供信號至顯示陣列或面板30之列驅動電路24及行驅動電路26的實施。
顯示陣列30中的顯示模組410之實施可包括多種不同設計。作為實例，在第四列中之顯示模組410可包括開關420及顯示單元450。可自列驅動電路24向顯示模組410提供列信號、重設信號、偏壓信號及共同信號。亦可自行驅動電路26向顯示模組410提供資料信號。在一些實施中，顯示單元450可與開關420耦接，該開關諸如其閘極耦接至列信號且其汲極與行信號耦接的電晶體。每一顯示單元450可包括IMOD顯示元件作為像素。
一些IMOD為使用多種信號之三端器件。圖5為三端IMOD之實例之電路示意圖。在圖5之實例中，顯示模組410包括顯示單元450(例如，IMOD)。圖5之電路亦包括實施為n型金屬氧化物半導體(NMOS)電晶體T1 510的圖4之開關420。電晶體T1 510之閘極耦接至Vrow 530(亦即，電晶體T1 510之控制端子耦接至提供列選擇信號的Vrow 530)，其可由圖4之列驅動電路24提供電壓。電晶體T1 510亦耦接至Vcolumn 520，其可由圖4之行驅動電路26提供電壓。若Vrow 530(提供列選擇信號)經偏壓以將電晶體T1 510接通，則可將Vcolumn 520上之電壓施加至Vd電極560。圖5之電路亦包括實施為NMOS電晶體T2 515之 另一開關。電晶體T2 515之閘極(或控制極)與Vreset 595耦接。電晶體T2 515之另外兩個端子與Vcom電極565及Vd電極560耦接。當電晶體T2 515經偏壓以接通(例如，藉由施加至電晶體T2 515之閘極的Vreset 595上的重設信號之電壓)，Vcom電極565及Vd電極560可一起短路。
顯示單元450可為包括以下三個端子或電極的三端IMOD：Vbias電極555、Vd電極560及Vcom電極565。顯示單元450亦可包括可移動元件570及介電質575。可移動元件570可包括鏡面，如先前所論述。可移動元件570可與Vd電極560耦接。另外，氣隙590可在Vbias電極555與Vd電極560之間。氣隙585可在Vd電極560與Vcom電極565之間。在一些實施中，顯示單元450亦可包括一或多個電容器。舉例而言，一或多個電容器可耦接於Vd電極560與Vcom電極565之間及/或Vbias電極555與Vd電極560之間。
可移動元件570可定位於Vbias電極555與Vcom電極565之間的各種點處以反射特定波長下之光。特定而言，施加至Vbias電極555、Vd電極560及Vcom電極565之電壓可判定可移動元件570之位置。
可由諸如列驅動電路24及行驅動電路26之驅動電路提供用於Vreset 595、Vcolumn 520、Vrow 530、Vcom電極565及Vbias電極555之電壓。在一些實施中，Vcom電極565可耦接至地面而非由列驅動電路24或行驅動電路26驅動。
圖6為驅動電路之電路示意圖。圖6之驅動電路600可為列驅動電路24中之列驅動模組且可將電壓提供至顯示單元450之Vbias電極555。
圖6之驅動電路600包括實施為十三個NMOS電晶體M1 605、M2 615、M3 610、M4 620、M5 625、M6 630、M7 635、M9 640、M8 645、M10 650、M11 655、M12 660及M13 675的十三個開關。在一些實施中，可使用PMOS電晶體或NMOS及PMOS電晶體之組合來實施該電路。在其他實施中，可使用其他類型之電晶體或組件。
在圖6中，驅動電路600包括多種輸入及輸出：CCK、CCKB、Rtrigger、Btrigger、輸出B(m)，及提供BIASH、BIASM、BIASL、VGH及VGL之電壓源的電力供應。輸入信號CCK及CCKB可具有高電壓VGH及低電壓VGL。Rtrigger及Btrigger可具有高電壓VGH及低電壓VGLL(提供低於VGL的電壓的電力供應，如下文所論述)。然而，在其他實施中，Rtrigger及Btrigger可具有低電壓VGL而非VGLL。B(m)可經驅動至BIASH、BIASM或BIASL。在一些實施中，CCK及CCKB可為反向時脈(亦即，當一者較高時，另一者較低，且反之亦然)。
驅動電路600使用之電力供應可遵循特定方案。在電力供應方案中，電力供應之電壓可按VGH(亦即，提供最高電壓之電力供應)、BIASH、BIASM、BIASL、VGL及VGLL(亦即，提供最低電壓之電力供應)的次序降低。舉例而言，VGH可為16伏(V)，BIASH可為8V，BIASM可為接地(例如，0V)，BIASL可為-8V，VGL可為-12V，且VGLL可為-16V。
在圖6中，輸出級包括耦接在一起以定義提供輸出B(m)的輸出節點的驅動電晶體M1 605、M2 615及M3 610，輸出B(m)可經提供至顯示單元450之Vbias電極555。當電晶體M1 605接通時，可向輸出B(m)提供BIASH(例如，8V)。當M2 615接通時，可向輸出B(m)提供BIASM(例如，0V)。當M3 610接通時，可向輸出B(m)提供BIASL(例如，-8V)。因此，可基於接通驅動電晶體M1 605、M2 615及M3 610中之哪一者來將輸出B(m)驅動至BIASH、BIASM或BIASL。亦即，在圖6中，驅動電晶體將三個不同電壓位準中之一者提供至輸出B(m)。
驅動電晶體中之每一者與選擇電路相關聯以接通對應驅動電晶體來將三個電壓中之一者提供至輸出B(m)。舉例而言，電晶體M2 615(亦即，提供BIASM的驅動電晶體)之閘極或控制極與電晶體M4 620及M5 625之端子耦接以定義QBM節點665。電晶體M4 620之閘極 與Btrigger耦接。電晶體M4 620亦與VGL耦接。電晶體M5 625之閘極與Rtrigger耦接。電晶體M5 625亦與VGH耦接。
對於電晶體M1 605(亦即，提供BIASH之驅動電晶體)，閘極與電晶體M10 650及M11 655耦接以定義回饋節點QBH節點671(亦即，QBH節點671亦經提供至電晶體M13 675之閘極)。電晶體M10 650之閘極與Rtrigger耦接。電晶體M10 650之另一端子與VGL耦接。電晶體M11 655之閘極與Btrigger耦接。電晶體M11 655之另一端子與電晶體M12 660及M13 675耦接以定義節點680。電晶體M13 675之閘極與QBH節點671耦接。電晶體M13 675之另一端子與VGH耦接。最後，電晶體M12 660之閘極亦與Btrigger耦接。電晶體M12 660之另一端子與CCK耦接。
對於電晶體M3 610(亦即，提供BIASL之驅動電晶體)，閘極與電晶體M6 630及M7 635耦接以定義回饋節點QBL節點670(亦即，QBL節點670亦經提供至電晶體M9 640之閘極)。電晶體M6 630之閘極與Rtrigger耦接。電晶體M6 630之另一端子與VGL耦接。電晶體M7 635之閘極與Btrigger耦接。電晶體M7 635之另一端子與電晶體M8 645及M9 640耦接以定義節點685。電晶體M9 640之閘極與QBL節點670耦接。電晶體M9 640之另一端子與VGH耦接。最後，電晶體M8 645之閘極亦與Btrigger耦接。電晶體M8 645之另一端子與CCKB耦接。
圖7為圖6之驅動電路之時序圖。在圖7中，在時間710處，CCKB處於VGH(例如，16V)，CCK處於VGL(例如，-12V)，Rtrigger處於VGH(例如，16V)，且Btrigger處於VGLL(例如，-16V)。B(m)基於前述電壓轉變至BIASM(例如，0V)。特定而言，由於Btrigger處於VGLL(例如，-16V)，因此斷開電晶體M7 635、M8 645、M11 655及M12 660。由於Rtrigger處於VGH(例如，16V)且斷開電晶體M7 635、M8 645、M11 655及M12 660，接通電晶體M6 630及M10 650，且因此將 QBL節點670及QBH節點671均驅動至VGL(例如，-12V)。由於QBL節點670處於VGL，因此斷開電晶體M3 610。同樣地，由於QBH節點671處於VGL，因此亦斷開電晶體M1 605。
然而，接通電晶體M2 615以將輸出B(m)驅動至BIASM(例如，0V)。由於Btrigger處於VGLL(例如，-16V)，因此斷開電晶體M4 620。由於Rtrigger處於VGH(例如，8V)，因此接通電晶體M5 625以將VGH(例如，8V)提供至QBM節點665且接通電晶體M2 615。由於接通電晶體M2 615，因此將BIASM(例如，0V)提供至輸出B(m)。
接下來，在時間715處，CCKB處於VGH(例如，16V)，CCK處於VGL(例如，-12V)，Rtrigger處於VGLL(例如，-16V)，且Btrigger處於VGH(例如，16V)。B(m)基於前述電壓轉變至BIASL(例如，-8V)。特定而言，由於Rtrigger處於VGLL(例如，-16V)，因此斷開電晶體M5 625、M6 630及M10 650。由於Btrigger處於VGH(例如，16V)，因此接通電晶體M4 620、M7 635、M8 645、M11 655及M12 660。由於接通電晶體M4 620，將QBM節點665驅動至VGL(例如，-12V)，且因此斷開電晶體M2 615(亦即，未向輸出B(m)提供BIASM)。
由於如先前所論述由Btrigger接通電晶體M11 655及M12 660，因此將CCK(在時間715處於VGL下)提供至QBH節點671。因此，由於CCK處於VGL(例如，-12V)，因此斷開電晶體M1 605(亦即，未向輸出B(m)提供BIASH)。
然而，由於由Btrigger接通電晶體M7 635及M8 645，因此將CCKB(在時間715處於VGH下)提供至QBL節點670。因此，接通電晶體M3 610，且因此將BIASL(例如，-8V)提供至B(m)。
若CCKB及CCK相反，例如在時間715處使CCK處於VGH且使CCKB處於VGL，則接通電晶體M1 605以將BIASH提供至輸出B(m)。
可將輸出B(m)提供至顯示陣列30之一列中的顯示模組410之一或 多個顯示單元450之Vbias電極555，如圖4中所示。可由多種不同來源提供Btrigger。舉例而言，可由提供介於VGH與VGL之間的電壓的先前列之Vrow 530提供Btrigger。亦即，提供另一列中之顯示模組710之Vrow 530的驅動器亦可用於提供Btrigger(例如，先前列之Vrow 530可為列之Btrigger)。圖8A為繪示用作另一驅動器之觸發器的驅動器之輸出的系統方塊圖之實例。在圖8A中，驅動電路600a、600b及600c驅動各別列之顯示模組410之Vbias電極555。亦即，驅動電路600a驅動第一列(亦即，與B(m-1)相關聯之列，其為與B(m)相關聯之列之前的列)中之顯示模組410之Vbias電極555。驅動電路600b驅動第二列(亦即，與B(m)相關聯之列)中之顯示模組410之Vbias電極555。驅動電路600c驅動第三列(亦即，與B(m+1)相關聯之列，其為與B(m)相關聯之列之後的列)中之顯示模組410之Vbias電極555。驅動電路899a、899b及899c為各別列中之每一顯示模組410提供Vrow 530(亦即，待施加至圖5之電晶體T1 510之閘極的電壓)。然而，由驅動器899a(亦即，為顯示模組410之第一列提供Vrow 530的驅動器)提供之Vrow(m-1)亦可用作提供B(m)的驅動電路600b之Btrigger(亦即，圖8A中之Btrigger(m))。亦即，來自一列之Vrow 530亦可用作顯示陣列30中之顯示模組410之下一列之Btrigger。同樣地，Vrow(m)可用作提供B(m+1)的驅動電路600c之Btrigger(亦即，Btrigger(m+1))。驅動電路600a(亦即，為第一列提供B(m-1)的第一驅動電路)之Btrigger可來自亦提供時脈及電力供應的其他電路或外部晶片。圖8B為繪示用作另一驅動器之觸發器的驅動器之輸出的系統方塊圖之另一實例。圖8B展示為顯示單元450提供Vbias 555的圖8A之驅動電路600b、為Vrow 530提供Vrow(m)的驅動器899b及為先前列中之顯示單元提供Vrow(m-1)的驅動器899a，但其輸出亦用作顯示單元450之Btrigger(m)。
作為另一實例，Btrigger可為提供介於VGH與VGLL之間的電壓的 先前列之閘極進位信號CaG(m-2)。可由為Vrow 530提供電壓(由R(m)提供)的驅動電路來產生Ca(m)。由Kim等人於2013年6月4日申請之題為「REDUCING FLOATING NODE LEAKAGE CURRENT WITH A FEEDBACK TRANSISTOR」之美國專利申請公開案第13/909,839號揭示用於產生用於Vrow 530之電壓及閘極進位信號的電路，且其全文出於所有目的在此以引用之方式併入。作為另一實例，亦可由後續列而非先前列提供前述信號。
另外，Btrigger可為提供介於VGH與VGL之間的電壓的後續列之Vreset 595。在另一實施中，Btrigger可為提供及誒與VGH與VGLL之間的電壓的後續列之重設進位信號。
Rtrigger可為提供介於VGH與VGL之間的電壓的先前列之Vreset 595。在另一實施中，Rtrigger可為提供介於VGH與VGLL之間的電壓的先前列之重設進位信號(CaR(m-2))。因此，來自將其他信號提供至顯示模組410的其他驅動電路的多種其他信號可用作驅動電路600之Rtrigger及Btrigger信號。使用原有信號可減少驅動電路，且因此減少驅動電路專用的矽晶粒之面積。
電力供應方案亦可用於減少電晶體M1 605、M3 610、M2 615、M6 630及M10 650之亞臨限值洩漏，且因此降低靜態功率消耗及降低電力使用。圖9為例示性NMOS電晶體之Id(汲極電流)對Vgs(閘極-源極電壓)的轉移曲線之繪示。在圖9中，曲線910及920可表示兩種不同Vds(汲極-源極電壓)偏壓。舉例而言，曲線910可與10.1V(伏)之Vds相關聯，且曲線920可與0.1V之Vds相關聯。
如圖9中所見，Id在較低Vgs值下更低。一些電晶體(諸如耗盡模式場效應電晶體)展示為Vgs的負接通電壓(Von)，其中Id隨著Vgs增加而開始急劇增加。舉例而言，在圖9中，點940可與-1V之Von相關聯。此外，在點930或0V之Vgs偏壓處，Id可近似為1nA(奈安)或更高。
理想地，當Vgs<Vth(臨限電壓)時(諸如在點930處當Vgs為0V時)，應斷開NMOS電晶體，且因此Id應為0A。然而，發生亞臨限值洩漏，如圖9之轉移曲線上之點930及940之非零y軸Id所指示。亞臨限值洩漏可增加功率消耗及/或干擾電路之預期操作。
因此，將NMOS電晶體之Vgs偏壓為更低可減少亞臨限值洩漏。亦即，偏壓點940處之Vgs或任何更低Vgs值而非0V之Vgs處之點930減少Id亞臨限值洩漏。用於圖6中之驅動電路之電力供應方案可為電晶體M1 605、M2 615、M3 610、M6 630及M10 650提供更低Vgs值。
舉例而言，當電晶體M1 605斷開時，其汲極可為8V(亦即，BIASH為8V)，且其閘極可為-12V(亦即，QBH節點671可偏壓至-12V，原因是由CCK提供之QBL為-12V)。因此，電晶體M1 605之Vgs可為-20V，且因此，可減少亞臨限值洩漏，原因是較低Vgs與圖9中之曲線910及920上之較低Id相關聯。同樣地，對於電晶體M3 610，Vgs亦可為-20V。亦可減少電晶體M2 615處之亞臨限值洩漏，原因是其汲極可為0V(由BIASM提供)，且其閘極可為-12V，提供-12V之Vgs。
若Rtrigger處於VGLL而非VGL，則亦可減少電晶體M6 630及M10 650之亞臨限值洩漏。同樣地，若Btrigger處於VGLL而非VGL，則亦可減少電晶體M4 620之亞臨限值洩漏。
上文描述之電力供應方案可改良顯示器之壽命期間的電路堅固性。即使接通電壓為負且具有分散性，驅動電路仍運行良好使接通電壓在VGLL至VGL及VGL至BIASL內。舉例而言，若接通電壓高於-4V，則藉由電力供應方案降低亞臨限值洩漏電流。
圖10為繪示用於在驅動電路之輸出處提供電壓的方法之流程圖。輸出處之電壓可經提供至顯示單元450之Vbias電極555。在方法1050中，在區塊1055處，可接收第一觸發信號。舉例而言，可確證驅 動電路600中之Rtrigger。在區塊1060處，可在輸出處提供第一電壓。舉例而言，當確證Rtrigger時，可將驅動電路600之輸出B(m)拉至BIASM(例如，0V)。因此，Vbias電極555可由驅動電路600驅動至0V。在一些實施中，Vcom電極565可接地為0V。另外，可確證Vreset 595以使得Vd電極560與Vcom電極565耦接，且因此，亦為0V。因而，顯示單元450之三個電極中之每一者可為0V，指示重設狀態。
在區塊1065處，可接收第二觸發信號。舉例而言，可確證驅動電路600中之Btrigger。在區塊1070處，可基於第一信號及第二信號在輸出處提供第二電壓。舉例而言，若不再確證Rtrigger且確證Btrigger，則可基於CCK及CCKB中之一者在驅動電路600之輸出B(m)處提供BIASH(例如，8V)抑或BIASL(例如，-8V)(例如，若CCKB處於VGH且CCK處於VGL，則輸出B(m)提供BIASL)。因此，Vbias電極555處之電壓可自0V切換至8V抑或-8V。該方法結束於區塊1075處。
圖11A及圖11B為繪示包括複數個IMOD顯示元件的顯示器件40之系統方塊圖。顯示器件40可為(例如)智慧型手機、蜂巢式或行動電話。然而，顯示器件40之相同組件或其略微變化亦繪示各種類型之顯示器件，諸如電視、電腦、平板電腦、電子閱讀器、手持型器件及攜帶型媒體器件。
顯示器件40包括外殼41、顯示器30、天線43、揚聲器45、輸入器件48及麥克風46。可由多種製造過程(包括射出模製及真空成形)中之任一者形成外殼41。另外，外殼41可由多種材料中之任一者製成，多種材料包括(但不限於)：塑膠、金屬、玻璃、橡膠及陶瓷或其組合。外殼41可包括可與不同色彩或含有不同標誌、圖片或符號之其他可移除部分互換的可移除部分(圖中未展示)。
顯示器30可為如本文中所描述之多種顯示器中之任一者，包括雙穩態或類比顯示器。顯示器30亦可經組態以包括：平板顯示器，諸 如，電漿、EL、OLED、STN LCD或TFT LCD；非平板顯示器，諸如，CRT或其他管式器件。另外，顯示器30可包括如本文中所描述的基於IMOD之顯示器。
顯示器件40之組件示意性地繪示於圖11A中。顯示器件40包括外殼41，且可包括至少部分地圍封於其中之額外組件。舉例而言，顯示器件40包括網路介面27，該網路介面包括可耦接至收發器47之天線43。網路介面27可為可顯示於顯示器件40上之影像資料的源。因此，網路介面27為影像源模組之一實例，但處理器21及輸入器件48亦可充當影像源模組。收發器47連接至處理器21，該處理器21連接至調節硬體52。調節硬體52可經組態以調節信號(諸如，對信號進行濾波或以其他方式操縱信號)。調節硬體52可連接至揚聲器45及麥克風46。處理器21亦可連接至輸入器件48及驅動器控制器29。驅動器控制器29可耦接至圖框緩衝器28且耦接至陣列驅動器22，該陣列驅動器又可耦接至顯示陣列30。顯示器件40中之一或多個元件(包括圖11A中未具體描繪之元件)可經組態以充當記憶體器件且經組態以與處理器21通信。在一些實施中，電力供應器50可將電力提供至特定顯示器件40設計中之實質上所有組件。
網路介面27包括天線43及收發器47使得顯示器件40可經由網路與一或多個器件通信。網路介面27亦可具有用以降低(例如)處理器21之資料處理要求的一些處理能力。天線43可傳輸及接收信號。在一些實施中，天線43根據IEEE 16.11標準(包括IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包括IEEE 802.11a、b、g、n)及其另外實施來傳輸及接收RF信號。在一些其他實施中，天線43根據藍芽®標準傳輸及接收RF信號。在蜂巢式電話之情況下，天線43可經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資 料GSM環境(EDGE)、陸地集群無線電(TETRA)、寬頻CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進型高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用以在無線網路(諸如，利用3G、4G或5G技術之系統)內通信之其他已知信號。收發器47可預先處理自天線43接收之信號，以使得該等信號可由處理器21接收及進一步操縱。收發器47亦可處理自處理器21接收之信號以使得該等信號可經由天線43自顯示器件40傳輸。
在一些實施中，可用接收器替換收發器47。另外，在一些實施中，可用可儲存或產生待發送至處理器21之影像資料的影像源替換網路介面27。處理器21可控制顯示器件40之總體操作。處理器21自網路介面27或影像源接收資料(諸如壓縮影像資料)，且將資料處理成原始影像資料或處理成可容易地處理成原始影像資料之格式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常是指識別一影像內之每一位置處之影像特性的資訊。舉例而言，此等影像特性可包括色彩、飽和度及灰度階。
處理器21可包括微控制器、CPU或邏輯單元以控制顯示器件40之操作。調節硬體52可包括用於將信號傳輸至揚聲器45且用於接收來自麥克風46之信號的放大器及濾波器。調節硬體52可為顯示器件40內之離散組件，或可併入處理器21或其他組件內。
驅動器控制器29可直接自處理器21抑或自圖框緩衝器28獲取由處理器21所產生之原始影像資料，且可適當地重新格式化該原始影像資料以用於高速傳輸至陣列驅動器22。在一些實施中，驅動器控制器29可將原始影像資料重新格式化為具有光柵狀格式之資料流，以使得其具有適合於跨越顯示陣列30掃描之時間次序。接著驅動控制器29將 經格式化之資訊發送至陣列驅動器22。儘管諸如LCD控制器之驅動器控制器29常常作為獨立積體電路(IC)而與系統處理器21相關聯，但可以許多方式來實施此等控制器。舉例而言，控制器可作為硬體嵌入處理器21中、作為軟體嵌入處理器21中，或以硬體與陣列驅動器22完全整合。
陣列驅動器22可自驅動器控制器29接收經格式化之資訊，且可將視訊資料重新格式化為一組平行之波形，該組波形被每秒許多次地施加至來自顯示器之x-y顯示元件矩陣之數百且有時數千個(或更多)引線。
在一些實施中，驅動器控制器29、陣列驅動器22及顯示陣列30適用於本文所描述之任何類型的顯示器。舉例而言，驅動器控制器29可為習知顯示控制器或雙穩態顯示控制器(諸如，IMOD顯示元件控制器)。另外，陣列驅動器22可為習知驅動器或雙穩態顯示驅動器(諸如，IMOD顯示元件驅動器)。此外，顯示陣列30可為習知顯示陣列或雙穩態顯示陣列(諸如，包括IMOD顯示元件陣列之顯示器)。在一些實施中，驅動器控制器29可與陣列驅動器22整合。此實施可適用於例如行動電話、攜帶型電子器件、手錶或小面積顯示器之高度整合系統中。
在一些實施中，輸入器件48可經組態以允許(例如)使用者控制顯示器件40之操作。輸入器件48可包括小鍵盤(諸如，QWERTY鍵盤或電話小鍵盤)、按鈕、開關、搖桿、觸敏式螢幕、與顯示陣列30整合之觸敏螢幕或壓敏或熱敏膜。麥克風46可經組態為用於顯示器件40之輸入器件。在一些實施中，經由麥克風46之話音命令可用於控制顯示器件40之操作。
電力供應器50可包括多種能量儲存器件。舉例而言，電力供應器50可為可再充電電池，諸如，鎳鎘電池或鋰離子電池。在使用可再 充電電池之實施中，可再充電電池可使用來自(例如)壁式插座或光伏打器件或陣列之電力來充電。替代地，可再充電電池可為可無線充電的。電力供應器50亦可為可再生能源、電容器或太陽能電池(包括塑膠太陽能電池或太陽能電池漆)。電力供應器50亦可經組態以自壁式插座接收電力。
在一些實施中，控制可程式化性駐留於可位於電子顯示系統中之若干處的驅動器控制器29中。在一些其他實施中，控制可程式化性駐留在陣列驅動器22中。以上所描述之最佳化可實施於任何數目個硬體及/或軟體組件中且以各種組態來實施。
如本文中所使用，指代項目清單「中之至少一者」的短語指代彼等項目之任何組合，包括單一成員。作為實例，「a、b或c中之至少一者」意欲涵蓋：a、b、c、a-b、a-c、b-c及a-b-c。
可將結合本文中所揭示之實施而描述之各種說明性邏輯、邏輯區塊、模組、電路及演算法步驟實施為電子硬體、電腦軟體或兩者之組合。硬體與軟體之互換性已經大體按功能性描述，且繪示於上述各種說明性組件、區塊、模組、電路及步驟中。將此功能性實施於硬體抑或軟體中取決於特定應用及強加於整個系統上之設計約束。
用以實施結合本文中所揭示之態樣而描述的各種說明性邏輯、邏輯區塊、模組及電路之硬體及資料處理裝置可藉由通用單晶片或多晶片處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行。通用處理器可為微處理器，或任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算器件之組合，諸如，DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器或任何其他此類組態。在一些實施中，特定步驟及方法 可由特定用於給定功能之電路執行。
在一或多項態樣中，所描述之功能可實施於硬體、數位電子電路、電腦軟體、韌體(包含在此說明書中揭示之結構及其結構等效物)或其任何組合中。此說明書中所描述之標的物之實施亦可實施為編碼於電腦儲存媒體上的一或多個電腦程式(亦即，電腦程式指令之一或多個模組)以供資料處理裝置執行或控制資料處理裝置之操作。
本發明中所描述之實施之各種修改對於熟習此項技術者而言可為顯而易見的，且本文中所定義之一般原理可在不脫離本發明之精神或範疇的情況下應用於其他實施。因此，申請專利範圍並不意欲限於本文中所展示之實施，而應符合與本文中揭示之本發明、原理及新穎特徵相一致之最廣泛範疇。另外，一般熟習此項技術者將容易地瞭解，有時為了易於描述諸圖而使用術語「上」及「下」，且該等術語指示對應於在適當定向之頁面上的圖式之定向的相對位置，且可並不反映(例如)所實施之IMOD顯示元件之適當定向。
在單獨實施之情況下描述於此說明書中之某些特徵亦可在單一實施中以組合形式實施。相反地，在單一實施之情況下所描述之各種特徵亦可單獨地在多項實施中或以任何合適子組合而實施。此外，雖然上文可將特徵描述為以某些組合起作用且甚至最初按此來主張，但來自所主張之組合之一或多個特徵在一些情況下可自該組合刪除，且所主張之組合可針對子組合或子組合之變化。
類似地，儘管在圖式中以特定次序來描繪操作，但一般熟習此項技術者將易於認識到，此等操作無需以所示之特定次序或以依序次序執行，或所有所繪示操作經執行以達成合乎需要的結果。另外，圖式可按流程圖之形式示意性地描繪一或多個實例過程。然而，未描繪之其他操作可併入於示意性繪示之實例過程中。舉例而言，可在繪示之操作中之任何者前、後、同時或之間執行一或多個額外操作。在某 些情況下，多任務及並行處理可為有利的。此外，不應將在上述實施中之各種系統組件之分離理解為需要在所有實施中之此分離，且應理解，所描述之程式組件及系統可大體上在單一軟體產品中整合在一起或經封裝至多個軟體產品中。另外，其他實施處於以下申請專利範圍之範疇內。在一些情況下，申請專利範圍中所引證之動作可以不同次序執行且仍達成所要結果。
本文揭示之電路及技術利用僅出於說明之目的提供之值(例如，電壓)之實例。其他實施可涉及不同值。
600‧‧‧驅動電路
605‧‧‧電晶體M1
610‧‧‧電晶體M3
615‧‧‧電晶體M2
620‧‧‧電晶體M4
625‧‧‧電晶體M5
630‧‧‧電晶體M6
635‧‧‧電晶體M7
640‧‧‧電晶體M9
645‧‧‧電晶體M8
650‧‧‧電晶體M10
655‧‧‧電晶體M11
660‧‧‧電晶體M12
665‧‧‧QBM節點
670‧‧‧QBL節點
671‧‧‧QBH節點
675‧‧‧電晶體M13
680‧‧‧節點
685‧‧‧節點

Claims (23)

  1. 一種電路，其包含：輸出電路，其包括一第一輸出驅動器、一第二輸出驅動器及一第三輸出驅動器，該等輸出驅動器中之每一者耦接在一起以定義一輸出節點，該第一輸出驅動器能夠將該輸出節點驅動至與一第一電壓源相關聯之一第一電壓，該第二輸出驅動器能夠將該輸出節點驅動至與一第二電壓源相關聯之一第二電壓，且該第三輸出驅動器能夠將該輸出節點驅動至與一第三電壓源相關聯之一第三電壓；及選擇電路，其能夠選擇該第一輸出驅動器、該第二輸出驅動器及該第三輸出驅動器中之一者來驅動該輸出節點，該選擇電路接收一第一輸入信號、一第二輸入信號、一第一觸發器及一第二觸發器，該選擇電路能夠基於該第一輸入信號、該第二輸入信號、該第一觸發器及該第二觸發器選擇該輸出驅動器來驅動該輸出節點。
  2. 如請求項1之電路，其中該輸出電路包括：該第一輸出驅動器，其具有一第一開關，該第一開關具有一控制端子、一第一端子及一第二端子，該第一端子與一第一電壓源耦接；該第二輸出驅動器，其具有一第二開關，該第二開關具有一控制端子、一第一端子及一第二端子，該第一端子與一第二電壓源耦接，該第一開關之該第二端子與該第二開關之該第二端子耦接以定義該輸出節點；及該第三輸出驅動器，其具有一第三開關，該第三開關具有一控制端子、一第一端子及一第二端子，該第一端子與一第三電 壓源耦接，該第二端子與該輸出節點耦接。
  3. 如請求項2之電路，其中該選擇電路包括：一第四開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第四電壓源耦接，該第二端子與該第一開關之該控制端子耦接，且該第三開關之該控制端子經耦接以接收該第一觸發信號；一第五開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第四電壓源耦接，該第二端子與該第二開關之該控制端子耦接，且該第四開關之該控制端子經耦接以接收該第一觸發信號；及一第六開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第四電壓源耦接，該第二端子與該第三開關之該控制端子耦接，且該控制端子經耦接以接收該第二觸發信號。
  4. 如請求項1之電路，其進一步包含：一顯示器，其包括複數個顯示單元，其中該輸出電路之該輸出節點處之一電壓經提供至至少一個顯示單元之一電極；一處理器，其能夠與該顯示器通信，該處理器經組態以處理影像資料；及一記憶體器件，其能夠與該處理器通信。
  5. 如請求項4之電路，其進一步包含：一控制器，其能夠將該影像資料之至少一部分發送至該驅動電路。
  6. 如請求項4之電路，其進一步包含：一影像源模組，其能夠將該影像資料發送至該處理器，其中該影像源模組包含一接收器、收發器及傳輸器中之至少一者。
  7. 如請求項4之電路，其進一步包含：一輸入器件，其能夠接收輸入資料並將該輸入資料傳達至該處理器。
  8. 一種電路，其包含：輸出電路，其包括：一第一開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第一電壓源耦接，一第二開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第二電壓源耦接，該第一開關之該第二端子與該第二開關之該第二端子耦接以定義一輸出節點，及一第三開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第三電壓源耦接，該第二端子與該輸出節點耦接；以及選擇電路，其包括：一第四開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第四電壓源耦接，該第二端子與該第一開關之該控制端子耦接，且該第三開關之該控制端子經耦接以接收一第一觸發信號；一第五開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第四電壓源耦接，該第二端子與該第二開關之該控制端子耦接，且該第四開關之該控制端子經耦接以接收該第一觸發信號；及一第六開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第四電壓源耦接，該第二端子與該第三開關之該控制端子耦接，且該控制端子經耦接以接收一第二觸發信號。
  9. 如請求項8之電路，其中該第一電壓源能夠提供高於由該第三電壓源提供之一電壓的一電壓，且由該第三電壓源提供之該電壓高於由該第二電壓源提供之一電壓。
  10. 如請求項9之電路，其中由該第二電壓源提供之該電壓高於由該第四電壓源提供之一電壓。
  11. 如請求項10之電路，其中該第一觸發信號能夠提供介於一第一電壓與一第二電壓之間的一電壓，該第一電壓高於由該第一電壓源提供之該電壓，且該第二電壓低於由該第四電壓源提供之該電壓。
  12. 如請求項10之電路，其中該第二觸發信號能夠提供介於一第一電壓與一第二電壓之間的一電壓，該第一電壓高於由該第一電壓源提供之該電壓，且該第二電壓低於由該第四電壓源提供之該電壓。
  13. 如請求項8之電路，其中該第一電壓源能夠提供高於由該第三電壓源提供之一電壓的一電壓，由該第三電壓源提供之該電壓高於由該第二電壓源提供之一電壓，且由該第二電壓源提供之該電壓高於由該第四電壓源提供之一電壓。
  14. 如請求項13之電路，其中該第一觸發信號能夠提供介於一第一電壓與一第二電壓之間的一電壓，該第一電壓高於由該第一電壓源提供之該電壓，且該第二電壓低於由該第四電壓源提供之該電壓。
  15. 如請求項8之電路，其中該選擇電路進一步包括：一第七開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第一開關之該控制端子耦接以定義一第一回饋節點，且該控制端子經耦接以接收該第二觸發信號；一第八開關，其具有一控制端子、一第一端子及一第二端 子，該第一端子經耦接以接收一第一輸入信號，該第二端子與該第七開關之該第二端子耦接，且該控制信號端子經耦接以接收該第二觸發信號；及一第九開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第五電壓源耦接，該第二端子與該第七開關及該第八開關之該等第二端子耦接，且該控制端子與該第一回饋節點耦接。
  16. 如請求項15之電路，其中該第五電壓源能夠提供高於由該第一電壓源提供之一電壓的一電壓，由該第一電壓源提供之該電壓高於由該第三電壓源提供之一電壓，由該第三電壓源提供之該電壓高於由該第二電壓源提供之一電壓，且由該第二電壓源提供之該電壓高於由該第四電壓源提供之一電壓。
  17. 如請求項16之電路，其中該第一觸發信號能夠提供一低電壓，該低電壓低於由該第四電壓源提供之該電壓。
  18. 如請求項15之電路，其中該選擇電路進一步包括：一第十開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第二開關之該控制端子耦接以定義一第二回饋節點，且該控制端子經耦接以接收該第二觸發信號；一第十一開關，其具有一控制端子、一第一端子及一第二端子，該第一端子經耦接以接收一第二輸入信號，該第二端子與該第十開關之該第二端子耦接，且該控制信號端子經耦接以接收該第二觸發信號；及一第十二開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第五電壓源耦接，該第二端子與該第十開關及該第十一開關之該等第二端子耦接，且該控制端子與該第二回饋節點耦接。
  19. 如請求項18之電路，其中該選擇電路進一步包括：一第十三開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第三開關之該控制端子耦接，該第二端子與該第五電壓源耦接，且該控制端子經耦接以接收該第一觸發信號。
  20. 一種方法，其包含：接收一第一觸發信號；回應於該第一觸發信號，在輸出電路之一輸出節點處提供一第一電壓，且該輸出節點電耦接至一顯示單元之一電極；接收一第二觸發信號；及回應於該第二觸發信號，基於一第一輸入信號及一第二輸入信號在該輸出節點處提供一第二電壓或一第三電壓。
  21. 如請求項20之方法，其進一步包含：由選擇電路選擇待提供於該輸出節點處之該第一電壓、第二電壓或第三電壓，其中該輸出電路包括：一第一開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第一電壓源耦接，一第二開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第二電壓源耦接，該第一開關之該第二端子與該第二開關之該第二端子耦接以定義該輸出節點，及一第三開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第三電壓源耦接，該第二端子與該輸出節點耦接；且其中該選擇電路包括：一第四開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與一第四電壓源耦接，該第二端子與該第一 開關之該控制端子耦接，且該第三開關之該控制端子經耦接以接收該第一觸發信號，一第五開關，其具有一控制端子、一第一端子及一第二端子，該第一端子與該第四電壓源耦接，該第二端子與該第二開關之該控制端子耦接，且該第四開關之該控制端子經耦接以接收該第一觸發信號，及一第六開關，其具有一控制端子、一第一端子及一第二端子的，該第一端子與該第三電壓源耦接，該第二端子與該第三開關之該控制端子耦接，且該控制端子經耦接以接收該第二觸發信號。
  22. 如請求項20之方法，其中該第一輸入信號及該第二輸入信號提供介於一第四電壓與一第五電壓之間的一電壓，該第一觸發信號及該第二觸發信號提供介於該第四電壓與一第六電壓之間的一電壓。
  23. 如請求項22之方法，其中該第四電壓高於該第二電壓，該第二電壓高於該第一電壓，該第一電壓高於該第三電壓，該第三電壓高於該第五電壓，且該第五電壓高於該第六電壓。
TW104116320A 2014-05-30 2015-05-21 具有多階輸出之堅固驅動器 TW201602990A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462005373P 2014-05-30 2014-05-30
US14/476,380 US20150348491A1 (en) 2014-05-30 2014-09-03 Robust driver with multi-level output

Publications (1)

Publication Number Publication Date
TW201602990A true TW201602990A (zh) 2016-01-16

Family

ID=53268884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116320A TW201602990A (zh) 2014-05-30 2015-05-21 具有多階輸出之堅固驅動器

Country Status (4)

Country Link
US (1) US20150348491A1 (zh)
CN (1) CN106415706A (zh)
TW (1) TW201602990A (zh)
WO (1) WO2015183523A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
TWI659613B (zh) * 2016-11-10 2019-05-11 美商美光科技公司 用於功率效率驅動電路之裝置與方法
US11386940B2 (en) 2019-05-30 2022-07-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405399B (zh) 2016-01-05 2019-07-05 京东方科技集团股份有限公司 一种像素电路、其驱动方法、显示面板及显示装置
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10490245B2 (en) 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
CN110021264B (zh) * 2018-09-07 2022-08-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN115240597B (zh) 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
TWI251187B (en) * 2004-03-03 2006-03-11 Toppoly Optoelectronics Corp Data driver and driving method thereof
CN1674078A (zh) * 2004-03-26 2005-09-28 联咏科技股份有限公司 源极驱动器以及液晶显示器
JP4701960B2 (ja) * 2005-09-26 2011-06-15 日本電気株式会社 差動増幅器とデジタル・アナログ変換器並びに表示装置
JP5082309B2 (ja) * 2005-11-25 2012-11-28 セイコーエプソン株式会社 集積回路装置及び電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
US10348537B2 (en) 2014-10-22 2019-07-09 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
TWI659613B (zh) * 2016-11-10 2019-05-11 美商美光科技公司 用於功率效率驅動電路之裝置與方法
US10381050B2 (en) 2016-11-10 2019-08-13 Micron Technology, Inc. Apparatuses and methods for power efficient driver circuits
US10825485B2 (en) 2016-11-10 2020-11-03 Micron Technology, Inc. Apparatuses and methods for power efficient driver circuits
US11386940B2 (en) 2019-05-30 2022-07-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11830575B2 (en) 2019-05-30 2023-11-28 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11842791B2 (en) 2019-05-30 2023-12-12 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11923038B2 (en) 2019-05-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11923039B2 (en) 2019-05-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11923040B2 (en) 2019-05-30 2024-03-05 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
US11996161B2 (en) 2019-05-30 2024-05-28 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals

Also Published As

Publication number Publication date
WO2015183523A1 (en) 2015-12-03
US20150348491A1 (en) 2015-12-03
CN106415706A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
TW201602990A (zh) 具有多階輸出之堅固驅動器
TW201518198A (zh) 以反饋電晶體減少浮動節點漏電流
US20160267854A1 (en) Driver circuit with reduced leakage
JP5946966B2 (ja) マルチゲート薄膜トランジスタ
US20150351207A1 (en) Electrostatic discharge mitgation in display devices
TW201547007A (zh) 具有高密度儲存電容之電晶體之製造
JP2017501892A (ja) 多層フィルムラミネートによるｍｅｍｓ封止
KR20140052059A (ko) 실리사이드 갭 박막 트랜지스터
TW201519201A (zh) 閉迴路動態電容量測
US20160005363A1 (en) Driver output stage
TWI500014B (zh) 電壓轉換器
TW201546798A (zh) 電荷再利用驅動器輸出級
US20170084234A1 (en) Driver circuits with shared node
US20160126231A1 (en) Ledge-free display
TW201608278A (zh) 使一顯示器元件陣列中之薄膜電晶體免於可見光及紫外光之保護
TWI624687B (zh) 使用極性反轉之顯示元件重設
TW201447854A (zh) 用於驅動顯示器中之區段線的方法及系統
US9293076B2 (en) Dot inversion configuration
TW201546793A (zh) 顯示面板驅動器
US9898974B2 (en) Display drive scheme without reset
TW201430379A (zh) 像素致動電壓調諧