TW201547007A - 具有高密度儲存電容之電晶體之製造 - Google Patents

具有高密度儲存電容之電晶體之製造 Download PDF

Info

Publication number
TW201547007A
TW201547007A TW104116133A TW104116133A TW201547007A TW 201547007 A TW201547007 A TW 201547007A TW 104116133 A TW104116133 A TW 104116133A TW 104116133 A TW104116133 A TW 104116133A TW 201547007 A TW201547007 A TW 201547007A
Authority
TW
Taiwan
Prior art keywords
layer
region
substrate
etch stop
semiconductor layer
Prior art date
Application number
TW104116133A
Other languages
English (en)
Inventor
Cheon-Hong Kim
Tze-Ching Fung
Jae-Hyeong Seo
Tallis Young Chang
Original Assignee
Qualcomm Mems Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Mems Technologies Inc filed Critical Qualcomm Mems Technologies Inc
Publication of TW201547007A publication Critical patent/TW201547007A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供用於在一基板上製造TFT及儲存電容的設備及方法。在一個態樣中，一設備包括一TFT及一儲存電容，其中該TFT包括一第一金屬層、一第二金屬層及一半導體層，其中該半導體層受一第一蝕刻終止層及一第二蝕刻終止層保護。該儲存電容包括作為一在該第一金屬層與該第二金屬層之間的介電質的該第二蝕刻終止層。在另一態樣中，一設備包括一TFT及一儲存電容，其中該TFT包括一第一金屬層、一介電層及一半導體層，其中該半導體層受一蝕刻終止層保護。該儲存電容包括作為一在該第一金屬層與該半導體層之間的介電質的該介電層。

Description

具有高密度儲存電容之電晶體之製造 [優先權資料]
本專利文獻主張2014年10月13日申請且名為「FABRICATION OF TRANSISTOR WITH HIGH DENSITY STORAGE CAPACITOR」之美國專利申請案第14/512,948號(代理人案號QUALP253/144819)的優先權，該申請案主張2014年5月29日申請且標題為「FABRICATION OF TRANSISTOR WITH HIGH DENSITY STORAGE CAPACITOR」的美國臨時專利申請案第62/004,590號(代理人案號QUALP253P/144819P1)之優先權權益，該等申請案中的每一者特此以全文引用之方式並出於所有目的而併入。
本發明係關於電荷儲存及傳送元件，且更特定言之係關於機電系統及裝置中電晶體結構及儲存電容之製造。
機電系統(EMS)包括具有電及機械元件、致動器、轉導器、感測器、光學組件(諸如，鏡及光學薄膜)及電子元件的裝置。EMS裝置或元件可以多種尺度來製造，包括(但不限於)微尺度及奈米尺度。舉例而言，微機電系統(MEMS)裝置可包括具有範圍為約一微米至數百微米或更大之大小的結構。奈米機電系統(NEMS)裝置可包括具有小於一微米之大小(包括(例如)小於數百奈米之大小)的結構。可使用沈 積、蝕刻、微影及/或蝕刻掉基板及/或所沈積材料層之部分或添加層以形成電及機電裝置的其他微機械加工製程來產生機電元件。
一類型之EMS裝置被稱為干涉式調變器(IMOD)。術語IMOD或干涉式光調變器係指使用光學干涉之原理選擇性地吸收及/或反射光之裝置。在一些實施中，IMOD顯示元件可包括一對導電板，其中之一者或兩者可整體或部分為透明及/或反射性的，且能夠在施加適當電信號後即進行相對運動。舉例而言，一個板可包括沈積於基板上方、沈積於基板上或由基板支撐之靜止層，且另一板可包括藉由氣隙與靜止層分離之反射膜。一個板相對於另一板之位置可改變入射於IMOD顯示元件上之光的光學干涉。基於IMOD之顯示裝置具有廣泛範圍的應用，且預期用於改良現有產品及產生新產品，尤其具有顯示能力之彼等產品。
在EMS驅動的顯示面板及其他電壓/電荷驅動像素顯示器(例如，液晶顯示器(LCD))中，常常需要針對整個圖框同步地更新顯示元件。在習知同步圖框更新方案中，將用於每一圖框的像素或顯示元件資料一次一列像素地寫入或掃描至每一對應的像素處的電荷儲存元件(諸如，儲存電容)中。在其他列經定址時電荷儲存元件需要保存所儲存之資料直至新的資料被再次掃描入為止。此操作方法可能需要高電容以用於在驅動顯示元件的同時儲存資料。
本發明之系統、方法及裝置各具有若干創新態樣，其中無單一者單獨負責本文中所揭示之所需屬性。
本發明中描述之標的物之一個創新態樣可實施於一設備中，該設備包括一具有一第一區及一鄰近於該第一區之第二區的基板、一在該基板之該第一區上之薄膜電晶體(TFT)，及一在該基板之該第二區上之儲存電容。該TFT包括一在該基板上之第一金屬層、一在該第一 金屬層上方並具有一在一源極區與一汲極區之間的通道區之半導體層、一在該半導體層上之第一蝕刻終止層、一在該第一蝕刻終止層上之第二蝕刻終止層，及一接觸該半導體層之該源極區及該汲極區的第二金屬層。該儲存電容包括在該基板上之該第一金屬層、在該基板之該第二區上方的該第一金屬層上之該第二蝕刻終止層，及在該基板之該第二區上方的該第二蝕刻終止層上之該第二金屬層。
在一些實施中，該設備進一步包括一在該基板之該第一區上方的該第一金屬層與該半導體層之間的介電層，其中該介電層及該第一蝕刻終止層中之每一者包括二氧化矽。在一些實施中，該半導體層包括氧化銦鎵鋅(InGaZnO)。在一些實施中，該第二蝕刻終止層具有一小於約100奈米之厚度。在一些實施中，該設備進一步包括延伸穿過該第一蝕刻終止層至該基板之第二區上之該第一金屬層的一或多個第一開口，及延伸穿過該第一蝕刻終止層及該第二蝕刻終止層至該半導體層之該源極區及該汲極區的一或多個第二開口。該第二金屬層可實質上填充一或多個第一開口及一或多個第二開口。該第二蝕刻終止層可沿延伸穿過第一蝕刻終止層之一或多個第一開口之側壁而保形。
本發明中描述之標的物之另一創新態樣可實施於一設備中，該設備包括一具有一第一區及一鄰近於該第一區之第二區的基板、一在該基板之該第一區上之TFT，及一在該基板之該第二區上之儲存電容。該TFT包括一在該基板上之第一金屬層、一在該第一金屬層上之介電層、一在該介電層上之半導體層，及一在該半導體層上之蝕刻終止層。該儲存電容包括在該基板上之該第一金屬、在該第一金屬層上之該介電層、在該基板之該第二區上方之該介電層上並具有一曝露區及一未曝露區的該半導體層，及在該半導體層之該未曝露區上的該蝕刻終止層，及一在該半導體層之該曝露區上的第二金屬層。
在一些實施中，該介電層及該蝕刻終止層中之每一者包括二氧 化矽。在一些實施中，該半導體層包括InGaZnO。在一些實施中，介電層具有一在約50奈米與約500奈米之間的厚度。在一些實施中，該半導體層具有一在該基板之該第一區上方的一源極區與一汲極區之間的通道區，且該設備進一步包括延伸穿過該蝕刻終止層至該半導體層之該曝露區的一或多個第一開口，及延伸穿過該蝕刻終止層至該半導體層之該源極區及該汲極區的一或多個第二開口。該第二金屬層接觸該半導體層之該源極區及該汲極區，其中該第二金屬層實質上填充一或多個第一開口及一或多個第二開口。與該第二金屬層接觸的該半導體層之該曝露區為導電的。
本發明中所描述之標的物之另一創新態樣可在於一基板上製造一TFT及一儲存電容之方法中實施。該方法包括提供一具有一第一區及一鄰近於該第一區之第二區的基板，在該基板之該第一區及該第二區上形成一第一金屬層，在該基板之該第一區及該第二區上方之該第一金屬層上形成一介電層，形成一在該基板之該第一區上方之該介電層上並具有一在一源極區與一汲極區之間的通道區的半導體層，在該基板之該第一區上方之該半導體層上及在該基板之該第二區上方之該介電層上形成一第一蝕刻終止層，形成延伸穿過該蝕刻終止層及該介電層至在該基板之該第二區上方之該第一金屬層的一或多個第一開口，在該基板之該第一區上方及在一或多個第一開口中的該第一蝕刻終止層上及在該基板之該第二區上方的該第一金屬層上形成一第二蝕刻終止層，形成延伸穿過該第二蝕刻終止層及該第一蝕刻終止層至該半導體層之該源極區及該汲極區的一或多個第二開口，及在該一或多個第一開口中之該第二蝕刻終止層上及在該一或多個第二開口中之該半導體層之該源極區及該汲極區上形成一第二金屬層。
在一些實施中，在該源極區上之該第二金屬層經組態以輸出一輸出信號以驅動一EMS顯示元件，且在該半導體層之該汲極區上之該 第二金屬層經組態以接收一輸入信號以引起電荷沿該基板之該第二區上方的第二金屬層累積。在一些實施中，該第二蝕刻終止層具有一小於約100奈米之厚度。
本發明中所描述之標的物之另一創新態樣可在於一基板上製造一TFT及一儲存電容之方法中實施。該方法包括提供一具有一第一區及一鄰近於該第一區之第二區的基板，在該基板之該第一區及該第二區上形成一第一金屬層，在該基板之該第一及第二區上方之該第一金屬層上形成一介電層，形成一在該基板之該第一區及該第二區上方之該介電層上並具有一在一源極區與一汲極區之間的通道區的半導體層，在該基板之該第一區及該第二區上方之該半導體層上形成一蝕刻終止層，形成延伸穿過該蝕刻終止層以曝露在該基板之該第二區上方的該半導體層之一部分的一或多個第一開口，形成延伸穿過該蝕刻終止層以曝露在該基板之該第一區上方的該半導體層之該源極區及該汲極區的一或多個第二開口，及在一或多個第一開口中之該半導體層上及在一或多個第二開口中之該半導體層上形成一第二金屬層，其中與一或多個第一開口中之該第二金屬層接觸的半導體層係導電的。
在一些實施中，在該源極區處之第二金屬層經組態以輸出一輸出信號以驅動一EMS顯示元件，且在該汲極區處之第二金屬層經組態以接收一輸入信號以引起電荷沿在該基板之該第二區上方的半導體層累積。在一些實施中，介電層具有一在約50奈米與約500奈米之間的厚度。
本發明中描述的標的物之一或多個實施之細節在隨附圖式及以下描述中闡明。雖然本發明中所提供之實例主要就基於EMS及MEMS之顯示器來描述，但本文中所提供之概念可適用於其他類型之顯示器，諸如，液晶顯示器、有機發光二極體(「OLED」)顯示器及場發射顯示器。其他特徵、態樣及優勢自描述、圖式及申請專利範圍將變 得顯而易見。應注意，下列諸圖之相對尺寸可能未按比例繪製。
12‧‧‧IMOD顯示元件
13‧‧‧光
14‧‧‧可移動反射層
15‧‧‧光
16‧‧‧光學堆疊
18‧‧‧柱
19‧‧‧間隙
20‧‧‧透明基板
21‧‧‧處理器
22‧‧‧陣列驅動器
24‧‧‧列驅動器電路
26‧‧‧行驅動器電路
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示器陣列
40‧‧‧顯示裝置
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入裝置
50‧‧‧電源供應器
52‧‧‧調節硬體
400‧‧‧像素
402‧‧‧電晶體開關
404‧‧‧EMS顯示元件
406‧‧‧儲存電容
410‧‧‧列電極/列驅動電路
420‧‧‧行電極/行驅動電路
430‧‧‧共同電極
500‧‧‧設備
510‧‧‧基板
520‧‧‧第一金屬層
525‧‧‧薄膜電晶體/TFT
530‧‧‧介電層
540‧‧‧半導體層
550‧‧‧蝕刻終止層
560‧‧‧第二金屬層
560a‧‧‧源極端子
560b‧‧‧汲極端子
575‧‧‧儲存電容
600‧‧‧設備
610‧‧‧基板
620‧‧‧第一金屬層
625‧‧‧薄膜電晶體/TFT
630‧‧‧介電材料/介電層
640‧‧‧半導體層
650‧‧‧蝕刻終止層
660‧‧‧第二金屬層
660a‧‧‧源極端子
660b‧‧‧汲極端子
675‧‧‧儲存電容
700‧‧‧設備
710‧‧‧基板
720‧‧‧第一金屬層
725‧‧‧薄膜電晶體/TFT
730‧‧‧介電層
740‧‧‧半導體層
750‧‧‧第一蝕刻終止層
755‧‧‧第二蝕刻終止層
760‧‧‧第二金屬層
760a‧‧‧源極端子
760b‧‧‧汲極端子
775‧‧‧儲存電容
800‧‧‧設備
810‧‧‧基板
820‧‧‧第一金屬層
825‧‧‧薄膜電晶體/TFT
830‧‧‧介電層
840‧‧‧半導體層
850‧‧‧蝕刻終止層
860‧‧‧第二金屬層
860a‧‧‧源極端子
860b‧‧‧汲極端子
875‧‧‧儲存電容
Cst‧‧‧電容
圖1為描繪IMOD顯示裝置之一系列顯示元件或顯示元件陣列中的兩個鄰近干涉式調變器(IMOD)顯示元件之等角視圖說明。
圖2為說明併有包括IMOD顯示元件之三個元件乘三個元件陣列的基於IMOD之顯示器的電子裝置之系統方塊圖。
圖3A及圖3B為說明包括複數個IMOD顯示元件之顯示裝置的系統方塊圖。
圖4為說明顯示裝置之像素的電路圖之實例。
圖5為說明一包括一薄膜電晶體(TFT)及一儲存電容的設備的橫截面圖之實例，儲存電容之厚度根據一些實施係藉由蝕刻終止層與介電層之總厚度界定。
圖6為說明一包括一TFT及一儲存電容的設備的橫截面圖之實例，儲存電容之厚度根據一些實施係藉由介電層之厚度界定。
圖7為說明一包括一TFT及一儲存電容的設備的橫截面圖之實例，儲存電容之厚度根據一些實施係藉由第二蝕刻終止層之厚度界定。
圖8為說明一包括一TFT及一儲存電容的設備的橫截面圖之實例，儲存電容之厚度根據一些實施係藉由介電層及充當電極之半導體層的厚度界定。
各圖式中相同參考數字及標示均指示相同元件。
出於描述本發明之創新態樣之目的，以下描述係有關某些實施。然而，一般熟習此項技術者將易於認識到，可以眾多不同方式來應用本文之教示。所描述之實施可以可經組態以顯示影像(無論係運動(諸如，視訊)抑或靜止(諸如，靜態影像)的，且無論係文字、圖形 抑或圖像)的任何裝置、設備或系統來實施。更明確而言，預期所描述實施可包括於諸如(但不限於)以下各者之多種電子裝置中或與該等電子裝置相關聯：行動電話、具備多媒體網際網路功能之蜂巢式電話、行動電視接收器、無線裝置、智慧型手機、Bluetooth®裝置、個人資料助理(PDA)、無線電子郵件接收器、手持型或攜帶型電腦、迷你筆記型電腦、筆記型電腦、智慧筆記型電腦、平板電腦、印表機、影印機、掃描器、傳真裝置、全球定位系統(GPS)接收器/導航器、攝影機、數位媒體播放器(諸如，MP3播放器)、攝錄影機、遊戲主機、手錶、時鐘、計算器、電視監視器、平板顯示器、電子閱讀裝置(例如，電子閱讀器)、電腦監視器、汽車顯示器(包括里程表及速度計顯示器等)、座艙控制器及/或顯示器、攝影機景觀顯示器(諸如，車輛中的後視攝影機之顯示器)、電子相片、電子廣告牌或指示牌、投影儀、建築結構、微波爐、冰箱、立體聲系統、匣式錄音機或播放器、DVD播放器、CD播放器、VCR、收音機、攜帶型記憶體晶片、洗衣機、乾燥機、洗衣機/乾燥機、停車計時器、封裝(諸如，在包括微機電系統(MEMS)應用之機電系統(EMS)應用以及非EMS應用中)、美學結構(諸如，在一件珠寶或服裝上顯示影像)及多種EMS裝置。本文之教示亦可用於非顯示應用中，諸如(但不限於)：電子切換裝置、射頻濾波器、感測器、加速計、迴轉儀、運動感測裝置、磁力計、用於消費型電子器件之慣性組件、消費型電子產品之零件、可變電抗器、液晶裝置、電泳裝置、驅動方案、製造程序，及電子測試設備。因此，該等教示並不意欲限於僅在諸圖中描繪之實施，而實情為，具有如一般熟習此項技術者將易於顯而易見之廣泛適用性。
本文中所描述的各種實施係關於在基板上或在EMS顯示元件上製造電晶體結構及儲存元件。電晶體結構(諸如薄膜電晶體(TFT))及儲存元件(諸如儲存電容)可同時製造。TFT之金屬層的沈積可用作儲存 電容之頂部電極及底部電極。TFT之介電層(包括閘極絕緣體及蝕刻終止層)的沈積可用作在儲存電容之頂部電極與底部電極之間的介電材料。可藉由減少介電材料之厚度增加儲存電容之電容。在本文中所描述之實施中的介電材料之厚度不與TFT之蝕刻終止層及閘極絕緣體兩者的厚度相關聯。因此，設備之一個實施可包括一TFT及一儲存電容，其中TFT包括一第一金屬層、一在該第一金屬層上之介電層、一在該介電層上之半導體層、一在該半導體層上之第一蝕刻終止層、一在該第一蝕刻終止層上之第二蝕刻終止層，及一在該半導體層之源極區及汲極區處接觸該半導體層的第二金屬層。儲存電容包括作為底部電極之第一金屬層、作為頂部電極之第二金屬層，及作為一在頂部電極與底部電極之間的介電材料之第二蝕刻終止層。設備之另一實施可包括一TFT及一儲存電容，其中該TFT包括一第一金屬層、一在該第一金屬層上之介電層、一在該介電層上之半導體層、一在該半導體層上之蝕刻終止層，及一在該半導體層之源極區及汲極區處接觸該半導體層的第二金屬層。儲存電容包括作為底部電極之第一金屬層、作為頂部電極之與第二金屬層電連接的半導體層，及作為在頂部電極與底部電極之間的介電材料之介電層。
可實施本發明中所描述的標的物之特定實施以實現下列潛在優勢中之一或多者。減少顯示裝置之儲存電容的介電材料之厚度可增加儲存電容之電容，且增加之電容可改良顯示裝置之效能。舉例而言，在驅動顯示裝置之顯示元件時較多資料電荷可儲存在每一像素中。因此，諸如對於低功率操作，可能減少更新速率。因為儲存電容不必佔據同樣多的顯示區域，所以在不必增加儲存電容之電極的表面積的情況下增加儲存電容之電容可改良顯示裝置之解析度。此外，在不必以昂貴材料替代介電材料的情況下增加儲存電容之電容可減少顯示裝置之製造成本。共同製造TFT及儲存電容可藉由減少處理步驟之數目而 減少製造成本。在一些實施中，可另外藉由使用半導體層作為儲存電容之蝕刻終止體及藉由使用閘極絕緣體作為儲存電容之介電材料而減少製造成本。
TFT及儲存電容之所描述實施可應用於的合適EMS或MEMS裝置或設備之實例為反射式顯示裝置。反射式顯示裝置可併有干涉式調變器(IMOD)顯示元件，該等顯示元件可經實施以使用光學干涉原理選擇性地吸收及/或反射入射於其上之光。IMOD顯示元件可包括部分光學吸收器、可相對於吸收器移動之反射器及界定於吸收器與反射器之間的光學諧振腔。在一些實施中，反射器可移動至兩個或兩個以上不同位置，此移動可改變光學諧振腔之大小且藉此影響IMOD之反射率。IMOD顯示元件之反射光譜可產生相當廣之光譜帶，該等光譜帶可跨越可見波長移位以產生不同色彩。可藉由改變光學諧振腔之厚度來調整光譜帶之位置。改變光學諧振腔之一種方式為改變反射器相對於吸收器之位置。
圖1為描繪IMOD顯示裝置之一系列顯示元件或顯示元件陣列中的兩個鄰近干涉式調變器(IMOD)顯示元件之等角視圖說明。IMOD顯示裝置包括一或多個干涉式EMS(諸如，MEMS)顯示元件。在此等裝置中，干涉式MEMS顯示元件可經組態為明亮或黑暗狀態。在明亮(「鬆弛」、「開啟」或「接通」等)狀態下，顯示元件反射大部分之入射可見光。相反地，在黑暗(「致動」、「關閉」或「斷開」等)狀態下，顯示元件幾乎不反射入射可見光。MEMS顯示元件可經組態以主要反射特定波長之光，從而除黑色及白色外亦允許彩色顯示。在一些實施方案中，藉由使用多個顯示元件，可達成不同強度之原色及不同灰度。
IMOD顯示裝置可包括可按列及行配置之IMOD顯示元件的陣列。該陣列中之每一顯示元件可包括定位成彼此相距可變且可控制距 離以形成氣隙(亦被稱作光學間隙、空腔或光學諧振腔)的至少一對反射及半反射層，諸如可移動反射層(亦即，可移動層，亦被稱作機械層)及固定部分反射層(亦即，靜止層)。可移動反射層可在至少兩個位置之間移動。舉例而言，在第一位置(亦即，鬆弛位置)中，可移動反射層可定位成與固定部分反射層相距某一距離。在第二位置(亦即，致動位置)中，可移動反射層可較接近於部分反射層而定位。取決於可移動反射層之位置及入射光之波長，自兩個層反射之入射光可相長及/或相消地干涉，從而針對每一顯示元件產生總體反射或非反射狀態。在一些實施中，顯示元件可在未致動時處於反射狀態中，從而反射可見光譜內之光，且可當在致動時處於黑暗狀態中，從而吸收及/或相消地干涉可見範圍內之光。然而，在一些其他實施中，IMOD顯示元件可在未致動時處於黑暗狀態，且在致動時處於反射狀態。在一些實施中，所施加之電壓的引入可驅動顯示元件以改變狀態。在一些其他實施中，所施加之電荷可驅動顯示元件以改變狀態。
圖1中之陣列的所描繪部分包括呈IMOD顯示元件12之形式的兩個鄰近的干涉式MEMS顯示元件。在右側(如所說明)的顯示元件12中，說明可移動反射層14處於接近、鄰近或碰觸光學堆疊16的致動位置中。跨越右側之顯示元件12施加的電壓Vbias足以移動可移動反射層14且亦將其維持於致動位置中。在左側之顯示元件12中(如所說明)，將可移動反射層14說明為處於與光學堆疊16(其包括部分反射層)相距一距離(其可基於設計參數而預定)之鬆弛位置中。跨越左側之顯示元件12所施加的電壓V0不足以引起可移動反射層14致動至致動位置(諸如，右側之顯示元件12之彼致動位置)。
在圖1中，大體上藉由指示入射於IMOD顯示元件12上之光13及自左側之顯示元件12反射之光15的箭頭說明IMOD顯示元件12之反射性質。入射於顯示元件12上之大部分光13可經由透明基板20朝向光學 堆疊16透射。入射於光學堆疊16上之光的一部分可經由光學堆疊16之部分反射層透射，且一部分將經由透明基板20反射回。光13之透射穿過光學堆疊16的部分可自可移動反射層14朝向(且經由)透明基板20反射回。在自光學堆疊16之部分反射層反射之光與自可移動反射層14反射之光之間的干涉(相長及/或相消)將部分判定在裝置之檢視或基板側上自顯示元件12反射的(各種)波長之光15之強度。在一些實施中，透明基板20可為玻璃基板(有時被稱作玻璃板或面板)。玻璃基板可為或包括(例如)硼矽酸鹽玻璃、鹼石灰玻璃、石英、派瑞克斯(Pyrex)或其他合適之玻璃材料。在一些實施中，該玻璃基板可具有0.3、0.5或0.7毫米之厚度，但在一些實施中，該玻璃基板可較厚(諸如，數十毫米)或較薄(諸如，小於0.3毫米)。在一些實施中，可使用非玻璃基板，諸如聚碳酸酯、丙烯酸系、聚對苯二甲酸伸乙酯(PET)或聚醚醚酮(PEEK)基板。在此實施中，非玻璃基板將很可能具有小於0.7毫米之厚度，但該基板取決於設計考慮因素可較厚。在一些實施中，可使用不透明基板，諸如基於金屬箔或不鏽鋼之基板。舉例而言，包括固定反射層及部分透射且部分反射之可移動層的基於反向IMOD之顯示器可經組態以自與圖1之顯示元件12相反之基板側檢視且可由不透明基板支撐。
光學堆疊16可包括單一層或若干層。該(等)層可包括電極層、部分反射且部分透射層及透明介電層中之一或多者。在一些實施中，光學堆疊16係導電的、部分透明的且部分反射的，且可(例如)藉由將上述層中之一或多者沈積至透明基板20上而製造。可由諸如各種金屬(例如，氧化銦錫(ITO))之多種材料形成電極層。部分反射層可由諸如各種金屬(例如，鉻及/或鉬)、半導體及介電質的部分反射之多種材料形成。部分反射層可由一或多個材料層形成，且該等層中之每一者可由單一材料或材料之組合形成。在一些實施中，光學堆疊16之某些部 分可包括充當部分光學吸收器及電導體兩者的單一半透明厚度之金屬或半導體，而不同的更具導電性之層或部分(例如，光學堆疊16或顯示元件之其他結構的層或部分)可用以在IMOD顯示元件之間用匯流排(bus)傳送信號。光學堆疊16亦可包括覆蓋一或多個導電層之一或多個絕緣或介電層，或導電/部分吸收層。
在一些實施中，光學堆疊16之該(等)層中的至少一些可經圖案化為平行條帶，且可形成顯示裝置中之列電極，如下文進一步描述。一般熟習此項技術者將理解，術語「經圖案化」在本文中用以指遮蔽以及蝕刻製程。在一些實施中，可將高度導電且反射之材料(諸如，鋁(Al))用於可移動反射層14，且此等條帶可形成顯示裝置中之行電極。可移動反射層14可形成為一或多個所沈積金屬層之一系列平行條帶(與光學堆疊16之列電極正交)，以形成沈積於支撐件(諸如，所說明之柱18)及位於柱18之間的介入犧牲材料之上的多個行。當蝕刻掉犧牲材料時，所界定間隙19或光學腔可形成於可移動反射層14與光學堆疊16之間。在一些實施中，柱18之間的間距可為大約1μm至1000μm，而間隙19可大約小於10,000埃(Å)。
在一些實施中，可將每一IMOD顯示元件(無論是在致動或是鬆弛狀態中)視為由固定反射層及移動反射層形成之電容。如由圖1中左側之顯示元件12所說明，當未施加電壓時，可移動反射層14保持處於機械鬆弛狀態，其中間隙19存在於可移動反射層14與光學堆疊16之間。然而，當將電位差(亦即，電壓)施加至選定列及行中之至少一者時，在對應顯示元件處的列電極與行電極之相交處形成之電容變得帶電，且靜電力將該等電極拉在一起。若所施加電壓超過臨限值，則可移動反射層14可變形且移動而靠近或抵靠光學堆疊16。光學堆疊16內之介電層(圖中未示)可防止短路且控制層14與16之間的分離距離，如由在圖1中右側的致動顯示元件12所說明。與施加的電位差的極性無關， 行為可是相同的。雖然陣列中之一系列顯示元件可在一些例子中被稱為「列」或「行」，但一般熟習此項技術者將易於理解，將一方向稱為「列」且將另一方向稱為「行」係任意的。再聲明，在一些定向上，可將列考慮為行，且將行考慮為列。在一些實施中，可將列稱作「共同」線且可將行稱作「段」線，或可將行稱為「共同」線且可將列稱為「段」線。此外，顯示元件可均勻地配置於正交的列及行(「陣列」)中，或以非線性組態配置，例如，具有相對於彼此之某些位置偏移(「馬賽克」)。術語「陣列」及「馬賽克」可指代任何組態。因此，雖然將顯示器稱為包括「陣列」或「馬賽克」，但在任何情況下元件自身不需要彼此正交地配置，或按均勻分佈安置，而是可包括具有不對稱形狀及不均勻分佈之元件的配置。
圖2為說明併有包括IMOD顯示元件之三元件乘三元件陣列的基於IMOD之顯示器的電子裝置之系統方塊圖。該電子裝置包括處理器21，該處理器21可經組態以執行一或多個軟體模組。除執行作業系統外，處理器21亦可經組態以執行一或多個軟體應用程式，包括web瀏覽器、電話應用程式、電子郵件程式或任何其他軟體應用程式。
處理器21可經組態以與陣列驅動器22通信。陣列驅動器22可包括將信號提供至(例如)顯示器陣列或面板30之列驅動器電路24及行驅動器電路26。圖1中說明的IMOD顯示裝置之橫截面由圖2中之線1-1展示。儘管圖2為清楚起見說明IMOD顯示元件之3×3陣列，但顯示器陣列30可含有非常大量的IMOD顯示元件，且可在列中具有與行中不同數目個IMOD顯示元件，且反之亦然。
圖3A及圖3B為說明包括複數個IMOD顯示元件之顯示裝置40的系統方塊圖。顯示裝置40可為(例如)智慧型手機、蜂巢式或行動電話。然而，顯示裝置40之相同組件或其輕微變化亦說明各種類型之顯示裝置，諸如，電視、電腦、平板電腦、電子閱讀器、手持型裝置及攜帶 型媒體裝置。
顯示裝置40包括外殼41、顯示器30、天線43、揚聲器45、輸入裝置48及麥克風46。可由多種製造製程(包括射出模製及真空成型)中之任一者形成外殼41。此外，外殼41可由多種材料中之任一者製成，多種材料包括(但不限於)：塑膠、金屬、玻璃、橡膠及陶瓷或其組合。外殼41可包括可與不同色彩或含有不同標誌、圖片或符號之其他可移除部分互換的可移除部分(圖中未示)。
顯示器30可為如本文中所描述之多種顯示器中之任一者，包括雙穩態或類比顯示器。顯示器30亦可經組態以包括：平板顯示器，諸如，電漿、EL、OLED、STN LCD或TFT LCD；或非平板顯示器，諸如，CRT或其他管式裝置。另外，顯示器30可包括如本文中所描述的基於IMOD之顯示器。
顯示裝置40之組件示意性地說明於圖3A中。顯示裝置40包括外殼41，且可包括至少部分圍封於其中之額外組件。舉例而言，顯示裝置40包括網路介面27，該網路介面包括可耦接至收發器47之天線43。網路介面27可為可顯示在顯示裝置40上的影像資料之來源。因此，網路介面27為影像源模組之一個實例，但處理器21及輸入裝置48亦可充當影像源模組。收發器47連接至處理器21，處理器21連接至調節硬體52。調節硬體52可經組態以調節信號(諸如，濾波或以另外方式操縱信號)。調節硬體52可連接至揚聲器45及麥克風46。處理器21亦可連接至輸入裝置48及驅動器控制器29。驅動器控制器29可耦接至圖框緩衝器28及陣列驅動器22，該陣列驅動器又可耦接至顯示器陣列30。顯示裝置40中之一或多個元件(包括未在圖3A中具體地描繪之元件)可經組態以充當記憶體裝置且經組態以與處理器21通信。在一些實施中，電源供應器50可將電力提供至特定顯示裝置40設計中之實質上所有組件。
網路介面27包括天線43及收發器47使得顯示裝置40可經由網路與一或多個裝置通信。網路介面27亦可具有一些處理能力以減輕(例如)對處理器21之資料處理要求。天線43可傳輸及接收信號。在一些實施中，天線43根據IEEE 16.11標準(包括IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包括IEEE 802.11a、b、g、n)及其另外實施來傳輸及接收RF信號。在一些其他實施中，天線43根據Bluetooth®標準來傳輸及接收RF信號。在蜂巢式電話之情況下，天線43經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、陸上集群無線電(TETRA)、寬頻CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進型高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用以在無線網路(諸如，利用3G、4G或5G技術之系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號，以使得該等信號可由處理器21接收及進一步操縱。收發器47亦可處理自處理器21接收之信號以使得該等信號可經由天線43自顯示裝置40傳輸。
在一些實施中，可用接收器替換收發器47。另外，在一些實施中，可用可儲存或產生待發送至處理器21之影像資料的影像源替換網路介面27。處理器21可控制顯示裝置40之總操作。處理器21接收資料(諸如，來自網路介面27或影像源之經壓縮影像資料)，且將資料處理成原始影像資料或處理成可容易地處理成原始影像資料之格式。處理器21可發送經處理之資料至驅動器控制器29或至圖框緩衝器28以供儲存。原始資料通常指識別影像內之每一位置處之影像特性的資訊。舉例而言，此等影像特性可包括色彩、飽和度及灰度階。
處理器21可包括微控制器、CPU或邏輯單元以控制顯示裝置40之操作。調節硬體52可包括用於將信號傳輸至揚聲器45且用於接收來自麥克風46之信號的放大器及濾波器。調節硬體52可為顯示裝置40內之離散組件，或可併入處理器21或其他組件內。
驅動器控制器29可直接自處理器21抑或自圖框緩衝器28獲取由處理器21產生之原始影像資料，且可適當地重新格式化該原始影像資料以用於高速傳輸至陣列驅動器22。在一些實施中，驅動器控制器29可將原始影像資料重新格式化為具有光柵狀格式之資料流，以使得其具有適合於跨越顯示器陣列30掃描之時間次序。接著驅動器控制器29將經格式化之資訊發送至陣列驅動器22。儘管諸如LCD控制器之驅動器控制器29常常作為獨立積體電路(IC)而與系統處理器21相關聯，但可以許多方式來實施此等控制器。舉例而言，控制器可作為硬體嵌入處理器21中、作為軟體嵌入處理器21中，或以硬體與陣列驅動器22完全整合。
陣列驅動器22可自驅動器控制器29接收經格式化之資訊，且可將視訊資料重新格式化為一組平行之波形，該組波形被每秒許多次地施加至來自顯示器之x-y顯示元件矩陣之數百且有時數千個(或更多)引線。
在一些實施中，驅動器控制器29、陣列驅動器22及顯示器陣列30適用於本文所描述之任何類型的顯示器。舉例而言，驅動器控制器29可為習知顯示控制器或雙穩態顯示控制器(諸如IMOD顯示元件控制器)。另外，陣列驅動器22可為習知驅動器或雙穩態顯示器驅動器(諸如，IMOD顯示元件驅動器)。此外，顯示器陣列30可為習知顯示器陣列或雙穩態顯示器陣列(諸如，包括IMOD顯示元件陣列之顯示器)。在一些實施中，驅動器控制器29可與陣列驅動器22整合。此實施可用於高度整合系統(例如，行動電話、攜帶型電子裝置、手錶或小面積 顯示器)中。
在一些實施中，輸入裝置48可經組態以允許(例如)使用者控制顯示裝置40之操作。輸入裝置48可包括小鍵盤(諸如，QWERTY鍵盤或電話小鍵盤)、按鈕、開關、搖桿、觸敏螢幕、與顯示器陣列30整合之觸敏螢幕或壓敏或熱敏膜。麥克風46可經組態為顯示裝置40之輸入裝置。在一些實施中，經由麥克風46之語音命令可用於控制顯示裝置40之操作。
電源供應器50可包括多種能量儲存裝置。舉例而言，電源供應器50可為可再充電電池，諸如，鎳鎘電池或鋰離子電池。在使用可再充電電池之實施中，可再充電電池可使用來自(例如)壁式插座或光伏打裝置或陣列之電力來充電。或者，可再充電電池可為可無線充電的。電源供應器50亦可為再生能源、電容或太陽能電池(包括塑膠太陽能電池或太陽能電池漆)。電源供應器50亦可經組態以自壁式插座接收電力。
在一些實施中，控制可程式化性駐留於可位於電子顯示系統中之若干處的驅動器控制器29中。在一些其他實施中，控制可程式化性駐留於陣列驅動器22中。以上所描述之最佳化可實施於任何數目個硬體及/或軟體組件中且以各種組態來實施。
如上文所論述，顯示裝置可包括可被稱作像素的顯示元件之陣列。一些顯示器可包括按數百或數千列及數百及數千行配置的數百、數千或數百萬個像素。每一像素可藉由一或多個TFT驅動。TFT為特定類型的場效電晶體(FET)，其中半導體層以及一或多個介電絕緣層及金屬層形成於基板上方。
一般而言，TFT可包括在半導體層中之一源極區、一汲極區及一通道區。換言之，TFT可為包括一源極端子、一汲極端子及一用於調節通道之導電性之閘極端子的三端子裝置。
EMS顯示裝置中之顯示元件(例如，像素)可配置於諸如二維柵格之陣列中並由與陣列之列及行相關聯的電路定址。列驅動器電路可驅動選擇待定址之特定列的電晶體開關之閘極，且共同驅動器電路可提供偏壓至可藉由列再新同步更新的顯示元件之給定列。
圖4為說明顯示裝置之像素的電路圖之實例。在一些實施中，電路圖可展示用於主動矩陣式IMOD顯示器的像素400，其中每一像素可以陣列形式組織以形成顯示器。在圖4中，每一像素400包括一電晶體開關402、一EMS顯示元件404及一儲存電容406。電晶體開關402可為TFT。TFT可包括於用於定址EMS顯示元件404之列及/或行驅動器電路中。
作為實例，可向像素400提供一來自列電極410之列信號、一來自行電極420之行信號，及一來自共同電極430之共同信號。像素400之實施可包括多種不同設計。如圖4中之實例中所說明，電晶體開關402可具有一耦合至列電極410的閘極，且行電極420提供給汲極。關於列電極、共同電極及行電極的對產生像素之影像之圖框的描述可在標題為「Reducing Floating Node Leakage Current with a Feedback Transistor」(代理人案號：QUALP191/130643)之美國申請案第13/909,839號中發現，該申請案特此全部以引用之方式並出於所有目的而併入。
在一操作模式中，列驅動電路410可在EMS顯示裝置中一次接通一列。行驅動電路420可提供資料至EMS顯示裝置之每一像素400。當自行驅動電路420提供資料時，可使用儲存電容406將資料儲存於像素400中。當列驅動器電路410定址每一列時，儲存電容406可儲存先前定址之列中的像素400之資料。舉例而言，因為資料儲存在儲存電容406中，所以像素400可繼續顯示正確的色彩。資料可保持在特定列中之像素400處直至再次定址該列為止，此時該列像素400藉由列再新而 同步地更新。在像素400處儲存資料及驅動像素400中之EMS顯示元件404的能力可直接與儲存電容406之電容相關聯。
需要實現顯示裝置的儲存電容之足夠電容。可取決於顯示裝置之要求而需要較高電容。舉例而言，一些顯示裝置可併有EMS顯示元件，且可需要較高電容以不僅在每一像素處儲存資料而且驅動EMS顯示元件。通常，增加之電容可藉由增加儲存電容之大小(諸如藉由增加儲存電容之電極的面積)達成。然而，此可增加像素之大小並減少顯示器之解析度。替代性地，增加之電容可藉由以具有高介電常數之材料取代儲存電容之介電材料而達成。然而，此可增加製造顯示裝置之成本。
硬體及資料處理設備可與EMS結構相關聯。此等硬體及資料處理設備可包括一電晶體開關，諸如TFT。在顯示裝置之一些實施(諸如LCD、OLED及EMS顯示裝置)中，像素可包括一儲存電容及至少一個TFT以在圖框時間期間維持儲存之電荷或電壓及/或加速裝置回應時間。在製造TFT時，蝕刻終止層可在一或多個蝕刻步驟期間保護半導體層。舉例而言，氧化物半導體層可易受乾式蝕刻(例如，電漿蝕刻)或濕式蝕刻損害。在一些實施中，蝕刻終止層可需要足夠厚以保護半導體層免於蝕刻侵蝕。然而，蝕刻終止層之厚度可與儲存電容中的介電層之厚度相關聯，包括在與TFT相同的時間處製造儲存電容的情況下。因此，蝕刻終止層可太厚以致不能提供儲存電容之所要電容。
圖5為說明一包括一TFT 525及一儲存電容575的設備500的橫截面圖之實例，儲存電容575之厚度根據一些實施係藉由蝕刻終止層550與介電層530之總厚度界定。在一些實施中，TFT 525及儲存電容575可在基板510上共同製造，意謂可同時形成TFT 525及儲存電容575。此外，TFT 525及儲存電容575可使用相同處理步驟而形成。在一些實施中，圖5可表示顯示裝置之像素，其中該像素包括TFT 525及儲存電 容575。TFT 525及儲存電容575可安置於經製造顯示元件(諸如EMS顯示元件(未圖示))上方。在一些實施中，圖5可不表示顯示裝置之像素，且因此TFT 525及儲存電容575可安置在EMS顯示元件之外部。舉例而言，TFT 525及儲存電容575可安置於基板510(諸如玻璃基板)上。
在圖5中，TFT 525可形成於橫截面圖之左手側且儲存電容575可形成於橫截面圖之右手側。如一般熟習此項技術者將理解，術語「形成」在本文中用以指沈積、圖案化、遮蔽及蝕刻製程中之一或多者。設備500可包括一具有一第一區及一鄰近於該第一區之第二區的基板510。舉例而言，設備500之左手側可包括該第一區且設備500之右手側可包括該第二區。在一些實施中，該第一區可表示基板510上之製造TFT 525的區，且第二區可表示基板510上之製造儲存電容575的區。
如圖5中所說明，第一金屬層520可形成於基板510之第一區及第二區上。在一些實施中，第一金屬層520可同時充當TFT 525之閘極並充當儲存電容575之電極中的一者。第一金屬層520可經圖案化，使得左手側的第一金屬層520之一部分與在右手側的第一金屬層520之另一部分隔開。介電層530可形成於基板510之第一區及第二區上方的第一金屬層520上。介電層530可充當TFT 525之閘極絕緣體並充當在儲存電容575之電極之間的介電材料之一部分。
諸如氧化物半導體層之半導體層540可形成於介電層530上。半導體層540可經圖案化以移除在基板510之第二區上方的半導體層540，但保持基板510之第一區上方的半導體層540完整。
保護層或蝕刻終止層550可形成於基板510之第一區上方的半導體層540上及基板510之第二區上方的介電層530上。蝕刻終止層550可由諸如二氧化矽之介電材料製成。在第一區上方的蝕刻終止層550之 部分可經移除以曝露半導體層540之一或多個部分。
第二金屬層560可形成於曝露之半導體層540之曝露部分上。在一些實施中，半導體層540可包括源極區及汲極區，以及一在源極區與汲極區之間的通道區。第二金屬層560可接觸半導體層540之在源極區處及在汲極區處的曝露部分。在一些實施中，第二金屬層560可包括源極端子560a及汲極端子560b，其中源極端子560a接觸半導體層540之源極區且汲極端子560b接觸半導體層540之汲極區。第二金屬層560亦可形成於基板510之第二區上方的蝕刻終止層550上。因此，第二金屬層560可同時充當TFT 525之源極/汲極金屬並充當儲存電容575之電極中的一者。
如圖5中所說明，設備500可包括在基板510之第一區上方的TFT 525及在基板510之第二區上方的儲存電容575。儲存電容575可包括第一金屬層520、第二金屬層560，及在第一金屬層520與第二金屬層560之間堆疊的介電層530及蝕刻終止層550。蝕刻終止層550及介電層530串行堆疊以提供一在儲存電容575之兩個電極之間的介電材料。儲存電容之電容Cst可對應於介電層530及蝕刻終止層550兩者的總厚度。雖然蝕刻終止層550可用以保護TFT 525，但蝕刻終止層550亦可增加儲存電容575之介電層530的厚度。在一些實施中，蝕刻終止層550具有一大於約100奈米之厚度。蝕刻終止層550可具有足夠厚度以保護TFT 525免受原本可不利地影響半導體層540之蝕刻處理步驟的影響。然而，自蝕刻終止層550添加之厚度可減少儲存電容575之電容Cst。若蝕刻終止層550之厚度減少，則蝕刻終止層550可不具有足夠厚度來保護TFT 525。
因此，一實施可自基板510之第二區移除蝕刻終止層550以減少儲存電容575之兩個電極之間的距離。因此，儲存電容575之電容密度可增加而不損害對基板510之第一區上方的半導體層540之保護。
圖6為說明包括TFT 625及儲存電容675之設備600的橫截面圖之實例，儲存電容675之厚度根據一些實施係藉由介電層630之厚度而界定。與圖5相比，移除在基板610之第二區上方的蝕刻終止層650。因此，雖然自儲存電容675移除蝕刻終止層650可減小儲存電容675中的介電材料630之厚度，但蝕刻終止層650可用以保護TFT 625。
在圖6中，設備600包括一具有一第一區及一鄰近於該第一區之第二區的基板610。第一區可表示設備600之製造TFT 625的區，且第二區可表示設備600之製造儲存電容675的區。第一金屬層620可形成於基板610之第一區及第二區上。在一些實施中，第一金屬層620可同時充當TFT 625之閘極並充當儲存電容675之電極中的一者。第一金屬層620可經圖案化，使得左手側的第一金屬層620之一部分與在右手側的第一金屬層620之另一部分隔開。介電層630形成於基板610之第一區及第二區上方的第一金屬層620上。儘管圖6中未展示，但在基板610之第一區上方的介電層630之一部分可經移除以曝露第一金屬層620的一部分。在一些實施中，介電層630之一部分可經移除以形成朝向第一金屬層620延伸之介層孔。此允許在第一金屬層620與第二金屬層660之間形成電互連。因此，介層孔可經形成以提供一連接TFT 625之源極/汲極與TFT 625之閘極的導電路徑。
諸如氧化物半導體層之半導體層640可形成於介電層630上。半導體層640可經圖案化以移除在基板610之第二區上方的半導體層640，但保留基板610之第一區上方的半導體層640。
保護層或蝕刻終止層650可形成於半導體層640上。蝕刻終止層650可由諸如二氧化矽之介電材料製成。蝕刻終止層650可經圖案化使得基板610之第二區上方的蝕刻終止層650被移除。此外，在第一區上方的蝕刻終止層650之部分可經移除以曝露半導體層640之部分。半導體層640可包括源極區、汲極區及一在源極區與汲極區之間的通道 區。在圖案化蝕刻終止層650之後，基板610之第一區上方的蝕刻終止層650之剩餘部分可至少安置於半導體層640之通道區上。
第二金屬層660可形成於半導體層640之曝露部分上及介電層630上。在第一區中，第二金屬層660可接觸半導體層640之在源極區處及在汲極區處的曝露部分。在一些實施中，第二金屬層可包括源極端子660a及汲極端子660b，其中源極端子660a接觸半導體層640之源極區且汲極端子660b接觸半導體層640之汲極區。在一些實施中，第二金屬層660可同時充當TFT 625之源極/汲極金屬並充當儲存電容675之電極中的一者。
在圖6中，介電層630之厚度可對應於儲存電容675之電容Cst。然而，在基板610之第二區上方的介電層630之厚度可與基板610之第一區上方的厚度不相同。當蝕刻終止層650經圖案化時，在基板610之第二區上方的蝕刻終止層650被移除。因此，在基板610之第二區上方的介電層630之部分可在一些實施中被移除。半導體層640可針對移除蝕刻終止層650之蝕刻步驟而為選擇性的。在一些實施中，此可引起基板610之第二區上方的介電層630被過蝕刻，同時半導體層640保護在基板610之第一區上方的下伏介電層630。在不能夠精確控制發生在基板610之第二區上方之介電層630中的過蝕刻之量的情況下，儲存電容675之電容Cst可難以控制。因此，具有精確調節的電容Cst的儲存電容675之製造在上述處理步驟情況下可係困難的。
為了實現用於保護TFT的足夠厚度及為了控制儲存電容中的介電材料之厚度，可提供包括TFT 725及儲存電容775之設備700的另一實施。圖7為說明包括TFT 725及儲存電容775之設備700的橫截面圖之實例，儲存電容775之厚度根據一些實施係藉由第二蝕刻終止層755之厚度而界定。設備700可包括一具有一第一區及一鄰近於該第一區之第二區的基板710。舉例而言，橫截面圖之左手側可包括基板710之第一 區且橫截面圖之右手側可包括基板710之第二區。圖7中之設備700可根據橫截面圖並根據用於製造設備700之製造製程而予以描述。
圖7中之設備700可包括基板710之第一區中的TFT 725及基板710之第二區中的儲存電容775。該TFT 725包括一在該基板710上之第一金屬層720、一在該第一金屬層720上之介電層730、一在該介電層730上之半導體層740、一在該半導體層740上之第一蝕刻終止層750、一在該第一蝕刻終止層750上之第二蝕刻終止層755，及一接觸該半導體層740之源極區及汲極區的第二金屬層760。半導體層740可包括源極區、汲極區及一在源極區與汲極區之間的通道區。
該儲存電容775包括在該基板710上之該第一金屬層720、在該第一金屬層720上之該第二蝕刻終止層755，及在該基板710之該第二區上方的該第二蝕刻終止層755上之該第二金屬層760。在一些實施中，TFT 725及儲存電容775可為顯示裝置之像素之一部分。舉例而言，EMS顯示元件(例如，干涉式調變器)(未圖示)可安置於TFT 725及儲存電容775下方。因此，設備700可進一步包括EMS顯示元件，基板710充當EMS顯示元件上方之緩衝層。
在製造圖7中之設備700時，可提供具有一第一區及一鄰近於該第一區之第二區的基板710。基板710可為任何數目個不同基板材料(包括透明及不透明材料)。在一些實施中，基板710為矽、絕緣體上矽(SOI)或玻璃(例如，顯示玻璃或硼矽酸鹽玻璃)。可使用非玻璃基板，諸如聚碳酸酯、丙烯酸系、聚對苯二甲酸伸乙酯(PET)或聚醚醚酮(PEEK)基板。在一些實施中，上面製造TFT裝置之基板710具有幾微米至數百微米之尺寸。TFT 725及儲存電容775可共同製造於基板710上，其中TFT 725形成於基板710之第一區上且儲存電容775形成於基板710之第二區上。
設備700可包括一在基板之第一區及第二區上的第一金屬層 720。第一金屬層720可包括任何數目個不同金屬，包括鋁(Al)、銅(Cu)、鉬(Mo)、鉭(Ta)、鉻(Cr)、釹(Nd)、鎢(W)、鈦(Ti)、金(Au)、鎳(Ni)及含有此等元素中之任一者的合金。在一些實施中，第一金屬層720可包括一透明金屬氧化物導電層，包括ITO。在一些實施中，第一金屬層720包括以堆疊結構配置的不同金屬之兩個或兩個以上子層。在一些實施中，第一金屬層720可具有一在約50奈米與約500奈米之間，或在約100奈米與約250奈米之間的厚度。
在製造圖7中之設備時，第一金屬層720可使用任何數目個沈積、遮蔽及/或蝕刻步驟而形成於基板710之第一區及第二區上。第一金屬層720可使用如一般熟習此項技術者已知的沈積製程而沈積，包括物理氣相沈積(PVD)製程、化學氣相沈積(CVD)製程及原子層沈積(ALD)製程。PVD製程包括熱蒸鍍沈積、濺鍍沈積及脈衝雷射沈積(PLD)。舉例而言，第一金屬層720可包括Mo且可使用濺鍍沈積而沈積。在一些實施中，第一金屬層720可經圖案化使得基板710之一部分在基板之第一區與第二區之間曝露。因此，第一金屬層720之一部分與第一金屬層720之另一部分隔開。第一金屬層720可使用乾式(例如，電漿)蝕刻製程或濕式化學蝕刻製程而蝕刻。在第一區上之第一金屬層720可充當TFT 725之閘極且第二區上之第一金屬層720可充當儲存電容775之電極。
設備700可進一步包括一在基板710之第一區上方之第一金屬層720上的介電層730。介電層730可包括任何數目個不同介電材料，包括氧化矽(SiO2)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鈦(TiO2)、氮氧化矽(SiON)或氮化矽(SiN)。在一些實施中，介電層730包括以堆疊結構配置的不同介電材料之兩個或兩個以上子層。在一些實施中，介電層730之厚度可在約50奈米與約500奈米之間，或在約100奈米與約250奈米之間。
在製造圖7中之設備700時，介電層730可形成於基板710之第一區及第二區上方的第一金屬層上。介電層730可使用如一般熟習此項技術者已知的沈積製程而沈積，包括PVD製程、包括PECVD製程之CVD製程，及ALD製程。舉例而言，介電層730可包括使用PECVD製程在大於約300℃之處理溫度下沈積的SiO2。形成介電層730可包括使用任何合適之蝕刻製程蝕刻介電層。介電層730可充當TFT 725之閘極絕緣體。
設備700可進一步包括一在基板710之第一區上方之介電層730上的半導體層740。半導體層740可為氧化物半導體層。在一些實施中，氧化物半導體層包括非晶形氧化物半導體，包括含銦(In)、含鋅(Zn)、含錫(Sn)、含鉿(Hf)及含鎵(Ga)之氧化物半導體。非晶形氧化物半導體之特定實例包括InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO及ZnO。在一些實施中，半導體層740之通道區可與圖案化之第一金屬層720對準。通道區可在半導體層740之源極區與汲極區之間。在一些實施中，半導體層740為約10奈米至約100奈米厚。
在製造圖7中之設備700時，半導體層740可形成於基板710之第一區上方的介電層730上。半導體層740可包括源極區、汲極區及一在源極區與汲極區之間的通道區。形成半導體層740可包括沈積、遮蔽及/或蝕刻半導體層之步驟。在一些實施中，半導體層740係以PVD製程沈積。PVD製程包括PLD、濺鍍沈積、電子束物理氣相沈積(電子束PVD)及蒸鍍沈積。舉例而言，半導體層740可包括InGaZnO且可使用濺鍍沈積而沈積。半導體層740可沈積於基板710之第一及第二區上方的介電層730上。在一些實施中，半導體層740可經圖案化以移除基板710之第二區上方的半導體層740並曝露基板710之第二區上方的介電層730。基板710之第一區上方的半導體層740可保留。可部分取決 於半導體層740之材料使用乾式(例如，電漿)蝕刻製程或濕式化學蝕刻製程而蝕刻半導體層740。
設備700可進一步包括一在基板710之第一區上方的半導體層740上的第一蝕刻終止層750。第一蝕刻終止層750可由任何介電材料製成。在一些實施中，第一蝕刻終止層750可由與介電層730相同之材料製成。舉例而言，第一蝕刻終止層750及介電層730可由SiO2製成。在一些實施中，第一蝕刻終止層750的厚度在約50奈米與約500奈米之間。
在製造圖7中之設備700時，第一蝕刻終止層750可形成於基板710之第一區上方的半導體層上及形成於基板710之第二區上方的介電層730上。形成第一蝕刻終止層750可包括沈積、遮蔽及/或蝕刻第一蝕刻終止層750之步驟。第一蝕刻終止層750可使用如一般熟習此項技術者已知的沈積製程而沈積，包括PVD製程、包括PECVD製程之CVD製程，及ALD製程。舉例而言，第一蝕刻終止層750可包括使用PECVD製程在小於約250℃之處理溫度下沈積的SiO2。使用小於約250℃之處理溫度可減少下伏半導體層740降級之可能性。
在一些實施中，可形成延伸穿過第一蝕刻終止層750及介電層730至在基板710之第二區上方的第一金屬層720的一或多個第一開口。第一蝕刻終止層750及介電層730之部分可經移除以曝露基板710之第二區上方的至少一些第一金屬層720。如上所述，在基板710之第二區上的第一金屬層720可充當儲存電容775之電極中的一者。可使用如一般熟習此項技術者已知之蝕刻製程而形成一或多個第一開口。舉例而言，第一蝕刻終止層750及介電層730可使用電漿乾式蝕刻(包括作為主要蝕刻氣體之四氟甲烷(CF4)或八氟環丁烷(C4F8))而蝕刻。
在一些實施中，在基板710之第一區及第二區外部沈積的第一蝕刻終止層750及介電層730之部分可經蝕刻以允許與基板710之第一區 上的第一金屬層720電氣互連。儘管圖7中未展示，移除在基板710之第一區及第二區外部的第一蝕刻終止層750及介電層730之部分可允許導電路徑形成於源極/汲極與閘極之間。
設備700可進一步包括一在基板之第一區上方之第一蝕刻終止層750上及在基板之第二區上方的第一金屬層720上的第二蝕刻終止層755。該第二蝕刻終止層755可在一或多個第一開口中並沿一或多個第一開口之側壁而保形。在一些實施中，第二蝕刻終止層755可由與第一蝕刻終止層750相同之材料製成。舉例而言，第二蝕刻終止層755及第一蝕刻終止層750可由SiO2製成。在一些實施中，第二蝕刻終止層755可由與第一蝕刻終止層750不同之材料製成。舉例而言，第二蝕刻終止層755可由一具有比第一蝕刻終止層750高的介電常數的材料製成。較高介電常數可增加儲存電容775之電容Cst。舉例而言，第二蝕刻終止層755可由HfO2或SiN製成而第一蝕刻終止層750可由SiO2製成。
在基板710之第一區上方的第一蝕刻終止層750及第二蝕刻終止層755之組合厚度可形成保護TFT 725之半導體層740的保護層。在一些實施中，第一蝕刻終止層750及第二蝕刻終止層755之組合厚度可大於約100奈米。然而，在基板710之第二區上方沒有第一蝕刻終止層750或介電層730的情況下，第二蝕刻終止層755單獨變為包夾於第一金屬層720與第二金屬層760之間的儲存電容775之介電材料，第一金屬層720及第二金屬層760充當儲存電容775之電極。因此，第二蝕刻終止層755之厚度可控制儲存電容775之電容Cst。因此，第二蝕刻終止層755之厚度及/或材料可調節儲存電容775之電容Cst。在一些實施中，第二蝕刻終止層755之厚度可小於約100奈米。此可提供一高密度儲存電容775。
在製造圖7中之設備700時，第二蝕刻終止層755可形成於基板 710之第一區上方及在一或多個開口中的第一蝕刻終止層750上並形成於基板710之第二區上方的第一金屬層720上。形成第二蝕刻終止層755可包括沈積、遮蔽及/或蝕刻第二蝕刻終止層755之步驟。第二蝕刻終止層755可使用如一般熟習此項技術者已知的沈積製程而沈積，包括PVD製程、包括PECVD製程之CVD製程，及ALD製程。舉例而言，第二蝕刻終止層755可包括使用PECVD製程在小於約250℃之處理溫度下沈積的SiO2。在另一實例中，第二蝕刻終止層755可包括一具有較高介電常數之材料。在一些實施中，當形成穿過第一蝕刻終止層750及介電層730的一或多個第一開口時，第二蝕刻終止層755可沿一或多個第一開口之側壁以及沿第一金屬層720之頂部表面保形地沈積。如上所述，第二蝕刻終止層755可充當儲存電容775之介電材料。
在一些實施中，形成延伸穿過第二蝕刻終止層755及第一蝕刻終止層750至半導體層740之源極區及汲極區的一或多個第二開口。第二蝕刻終止層755及第一蝕刻終止層750之部分可經移除以曝露半導體層740之部分。移除第二蝕刻終止層755及第一蝕刻終止層750之部分可曝露半導體層740之源極區及汲極區。半導體層740之曝露部分可充當TFT 725中的源極及汲極接觸件之端子。半導體層740之另一部分可保持由第一蝕刻終止層750覆蓋。半導體層740之覆蓋部分可與半導體層740之通道區對準。第一蝕刻終止層750及第二蝕刻終止層755之部分可使用如一般熟習此項技術者已知之蝕刻製程而移除。舉例而言，第一蝕刻終止層750及第二蝕刻終止層755之部分可使用乾式蝕刻(包括作為蝕刻劑之CF4或C4F8)而蝕刻。
設備700可進一步包括一在一或多個第一開口中之第二蝕刻終止層755上及在一或多個第二開口中之半導體層740上的第二金屬層760。第二金屬層760可接觸在源極區及汲極區處之半導體層740。在一些實施中，第二金屬層760可包括源極端子760a及汲極端子760b， 其中源極端子760a接觸半導體層740之源極區且汲極端子760b接觸半導體層740之汲極區。
第二金屬層760可包括任何數目個不同金屬，包括Al、Cu、Mo、Ta、Cr、Nd、W、Ti、Au、Ni及含有此等元素中的任一者之合金。在一些實施中，第二金屬層760可包括一透明金屬氧化物導電層，包括ITO。在一些實施中，第二金屬層760包括以堆疊結構配置的不同金屬之兩個或兩個以上子層。在一些實施中，第二金屬層760可具有一在約50奈米與約500奈米之間，或在約100奈米與約250奈米之間的厚度。
在製造圖7中之設備700時，第二金屬層760可形成於一或多個開口中的第二蝕刻終止層755上及形成於一或多個第二開口中的半導體層740之曝露部分上。形成第二金屬層760可包括沈積、遮蔽及/或蝕刻第二金屬層760之步驟。在一些實施中，第二金屬層760形成於半導體層740之源極區及汲極區上。第二金屬層760可填充或至少實質上填充一或多個第一開口及一或多個第二開口。第二金屬層760可使用如一般熟習此項技術者已知之沈積製程而沈積，包括PVD製程、CVD製程及ALD製程。在使用PVD製程形成第二金屬層760之一些實施中，PVD製程為濺鍍沈積、電子束PVD或蒸鍍沈積。第二金屬層760可使用乾式(例如，電漿)蝕刻製程或濕式化學蝕刻製程而蝕刻。第二金屬層760可同時充當TFT 725之源極/汲極金屬並充當儲存電容775之電極中的一者。
就TFT 725而言，接觸半導體層740之源極區的第二金屬層760可經組態以輸出一輸出信號，其中該輸出信號可經組態以驅動諸如EMS顯示元件之顯示元件。就儲存電容775而言，接觸在汲極區處之半導體層740的第二金屬層760可經組態以接收一輸入信號，其中該輸入信號可引起電荷沿在基板710之第二區上方的第二蝕刻終止層755上之第 二金屬層760累積。輸入信號可將資料儲存於顯示裝置之儲存電容775中。
如圖7中所說明之實施可獨立地控制用於保護TFT 725的蝕刻終止層750之厚度及用於調整儲存電容775之電容Cst的介電材料之厚度。此可藉由使一第一蝕刻終止層750及一第二蝕刻終止層755保護TFT 725，及僅使第二蝕刻終止層755作為儲存電容775中之介電材料而進行。
替代性地，為了實現用於保護TFT之足夠厚度及為了實現一具有可控制厚度之高密度儲存電容，可提供包括TFT 825及儲存電容875的設備800之又一個實施。圖8為說明一包括一TFT 825及一儲存電容875的設備800的橫截面圖之實例，儲存電容875之厚度根據一些實施係藉由介電層830及充當電極之半導體層840的厚度界定。在如圖8中所說明之實施中，介電層830充當儲存電容875之介電材料，替代如圖7中所說明移除基板810之第二區上方的介電層830。此外，半導體層840可被包括作為儲存電容875之一部分且可充當儲存電容875中之電極之一部分。可使用比圖7中之實施少的處理步驟來製造圖8中之實施。詳言之，與製造圖7中之實施相比，製造圖8中之實施使用的遮蔽/光微影術步驟可少至少一個。
圖8中之設備800可包括基板810之第一區上的TFT 825及基板810之第二區上的儲存電容875。TFT 825包括一在基板810上之第一金屬層820、一在第一金屬層825上之介電層830、一在介電層830上之半導體層840、一在半導體層840上之蝕刻終止層850，及一接觸半導體層840之源極區及汲極區的第二金屬層860。半導體層840可包括源極區、汲極區及一在源極區與汲極區之間的通道區。
儲存電容875包括在基板810上之第一金屬層820、在第一金屬層820上之介電層830、在基板810之第二區上方之介電層830上的半導體 層840(其中半導體層840具有一曝露區及一未曝露區)，以及在半導體層840之未曝露區上的蝕刻終止層850及在半導體層840之曝露區上的第二金屬層860。在一些實施中，TFT 825及儲存電容875可為顯示裝置之像素之一部分。舉例而言，EMS顯示元件(例如，干涉式調變器)(未圖示)可安置於TFT 825及儲存電容875下方。
在圖8中，設備800可包括一具有一第一區及一鄰近於該第一區之第二區的基板810。根據橫截面圖並根據用於製造圖8中之設備800的製造製程而描述圖8中之設備800。
在製造圖8中之設備800時，可提供具有一第一區及一鄰近於該第一區之第二區的基板810。基板810可為任何數目個不同基板材料(包括透明及不透明材料)。在一些實施中，基板810為矽、絕緣體上矽(SOI)或玻璃(例如，顯示玻璃或硼矽酸鹽玻璃)。可使用非玻璃基板，諸如聚碳酸酯、丙烯酸系、聚對苯二甲酸伸乙酯(PET)或聚醚醚酮(PEEK)基板。在一些實施中，上面製造TFT 825之基板810具有幾微米至數百微米之尺寸。TFT 825及儲存電容875可共同製造於基板810上，其中TFT 825形成於基板810之第一區上且儲存電容875可形成於基板810之第二區上。
在一些實施中，設備800可包括EMS顯示元件(未圖示)，其中基板810為在EMS顯示元件上方之緩衝層。TFT 825及儲存電容875可形成於緩衝層上及EMS顯示元件上方。
設備800可包括一在基板810之第一區及第二區上的第一金屬層820。第一金屬層820可包括任何數目個不同金屬，包括Al、Cu、Mo、Ta、Cr、Nd、W、Ti、Au、Ni及含有此等元素中的任一者之合金。在一些實施中，第一金屬層820可包括一透明金屬氧化物導電層，包括ITO。在一些實施中，第一金屬層820包括以堆疊結構配置的不同金屬之兩個或兩個以上子層。在一些實施中，第一金屬層820 可具有一在約50奈米與約500奈米之間，或在約100奈米與約250奈米之間的厚度。
在製造圖8中之設備800時，第一金屬層820可形成於基板810之第一區及第二區上。形成第一金屬層820可包括沈積、遮蔽及/或蝕刻第一金屬層820之步驟。第一金屬層820可使用如一般熟習此項技術者已知之沈積製程而沈積，包括PVD製程、CVD製程及ALD製程。PVD製程包括熱蒸鍍沈積、濺鍍沈積及PLD。舉例而言，第一金屬層820可包括Mo且可使用濺鍍沈積而沈積。在一些實施中，第一金屬層820可經圖案化使得基板810之一部分在基板810之第一區與第二區之間曝露。第一金屬層820可經圖案化使得第一金屬層820之一部分與第一金屬層820之另一部分隔開。第一金屬層820可使用乾式(例如，電漿)蝕刻製程或濕式化學蝕刻製程而蝕刻。在第一區上之第一金屬層820可充當TFT 825之閘極且第二區上之第一金屬層820可充當儲存電容875之電極。
設備800可進一步包括一在基板810之第一區及第二區上方之第一金屬層820上的介電層830。介電層830可包括任何數目個不同介電材料，包括SiO2、Al2O3、HfO2、TiO2、SiON或SiN。在一些實施中，介電層830包括以堆疊結構配置的不同介電材料之兩個或兩個以上子層。在一些實施中，介電層830之厚度可在約50奈米與約500奈米之間，或在約100奈米與約250奈米之間。
在製造圖8中之設備800時，介電層830可形成於基板810之第一區及第二區上方的第一金屬層820上。介電層830可使用如一般熟習此項技術者已知的沈積製程而沈積，包括PVD製程、包括PECVD製程之CVD製程，及ALD製程。舉例而言，介電層830可包括使用PECVD製程在大於約300℃之處理溫度下沈積的SiO2。介電層830可在第一金屬層820及基板810上方連續。介電層830可充當TFT 825之閘極絕緣體 及充當儲存電容875之介電質。因此，與圖7相反，圖8中之設備800在儲存電容875中保留介電層830。
設備800可進一步包括一在基板810之第一區及第二區上方之介電層830上的半導體層840。半導體層840可為氧化物半導體層。在一些實施中，氧化物半導體層包括非晶形氧化物半導體，包括含銦、含鋅、含錫、含鉿、及含鎵氧化物半導體。非晶形氧化物半導體之特定實例包括InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO及ZnO。在一些實施中，半導體層840之通道區可與經圖案化第一金屬層820對準。通道區可在半導體層840之源極區與汲極區之間。在一些實施中，半導體層840為約10奈米至約100奈米厚。
在製造圖8中之設備800時，半導體層840可形成於基板810之第一區及第二區上方的介電層830上。半導體層840可包括源極區、汲極區及一在源極區與汲極區之間的通道區。形成半導體層840可包括沈積、遮蔽及/或蝕刻半導體層840之步驟。在一些實施中，半導體層840係以PVD製程沈積。PVD製程包括PLD、濺鍍沈積、電子束PVD及蒸鍍沈積。舉例而言，半導體層840可包括InGaZnO且可使用濺鍍沈積而沈積。在一些實施中，半導體層840可經圖案化以曝露在基板810之第一區與第二區之間的介電層830之部分，藉此保持第一區及第二區上方的半導體層840之至少部分完整。因此，半導體層840可經圖案化使得半導體層840之一部分可與半導體層840之另一部分隔開。可部分取決於半導體層840之材料使用乾式(例如，電漿)蝕刻製程或濕式化學蝕刻製程而蝕刻半導體層840。半導體層840可充當TFT 825之半導體且半導體層840之至少部分可為導電的以用於儲存電容875。因此，與圖7相反，圖8中之設備800在儲存電容875中保留半導體層840。此外，半導體層840可例如充當蝕刻終止體，其中半導體層840為針對乾式蝕刻具有高選擇性的氧化物半導體。
設備800可進一步包括一在基板810之第一區上方之半導體層840上的蝕刻終止層850。蝕刻終止層850可包括任何合適之介電材料。在一些實施中，蝕刻終止層850可由與介電層830相同之材料製成。舉例而言，蝕刻終止層850及介電層830可由SiO2製成。在一些實施中，蝕刻終止層850的厚度在約50奈米與約500奈米之間。
在製造圖8中之設備800時，蝕刻終止層850可形成於基板810之第一區及第二區上方的半導體層840上。形成蝕刻終止層850可包括沈積、遮蔽及/或蝕刻蝕刻終止層850之步驟。蝕刻終止層850可使用如一般熟習此項技術者已知的沈積製程而沈積，包括PVD製程、包括PECVD製程之CVD製程，及ALD製程。舉例而言，蝕刻終止層850可包括使用PECVD製程在小於約250℃之處理溫度下沈積的SiO2。
在一些實施中，可形成延伸穿過蝕刻終止層850至基板810之第二區上方的半導體層840的一或多個第一開口。在基板810之第二區上方的蝕刻終止層850之部分可經移除以曝露基板810之第二區上方的半導體層840之至少一部分。半導體層840之未曝露部分可保持由蝕刻終止層850覆蓋。一或多個第一開口可使用如一般熟習此項技術者已知之蝕刻製程而形成。舉例而言，蝕刻終止層850可使用乾式蝕刻(包括作為主要蝕刻氣體之CF4或C4F8)而蝕刻。下伏半導體層840可針對乾式蝕刻有高度選擇性。
在一些實施中，在基板810之第一區及第二區外部的蝕刻終止層850及介電層830之部分可經移除以允許與基板810之第一區上的第一金屬層820之電氣互連。儘管圖8中未展示，但移除在基板810之第一區及第二區外部之蝕刻終止層850及介電層830可允許一導電路徑形成於TFT 825之源極/汲極與閘極之間。在一些實施中，此處理步驟可與移除基板810之第二區上方的蝕刻終止層850之部分同時發生。
另外，可形成延伸穿過蝕刻終止層850至基板810之第一區上方 的半導體層840的一或多個第二開口。在基板810之第一區上方的蝕刻終止層850之部分可經移除以曝露基板810之第一區上方的半導體層840之部分。一或多個第二開口可曝露半導體層840之源極區及汲極區。半導體層840之曝露部分可充當TFT 825中的源極及汲極接觸件之端子。半導體層840之另一部分可保持由蝕刻終止層850覆蓋。半導體層840之經覆蓋部分可與半導體層840之通道區對準。蝕刻終止層850之部分可使用如一般熟習此項技術者已知之蝕刻製程而移除。在一些實施中，一或多個第二開口之形成可與一或多個第一開口之形成同時發生。在一些實施中，一或多個第二開口之形成可與移除在基板810之第一區及第二區外部的蝕刻終止層850及介電層830之部分同時發生。儘管此處理步驟期間之蝕刻深度可包括蝕刻終止層850及介電層830之厚度，但半導體層840可針對處理步驟期間的蝕刻有選擇性。
設備800可進一步包括一在一或多個第一開口中之半導體層840上及在一或多個第二開口中之半導體層840上的第二金屬層860。第二金屬層860可接觸在源極區及汲極區處之半導體層840。在一些實施中，第二金屬層860可包括一源極端子860a及一汲極端子860b，其中該源極端子860a接觸半導體層840之源極區且汲極端子860b接觸半導體層840之汲極區。
第二金屬層860可包括任何數目個不同金屬，包括Al、Cu、Mo、Ta、Cr、Nd、W、Ti、Ni、Au及含有此等元素中的任一者之合金。在一些實施中，第二金屬層860可包括一透明金屬氧化物導電層，包括ITO。在一些實施中，第二金屬層860包括以堆疊結構配置的不同金屬之兩個或兩個以上子層。在一些實施中，第二金屬層860可具有一在約50奈米與約500奈米之間，或在約100奈米與約250奈米之間的厚度。
在製造圖8中之設備800時，第二金屬層860可形成於一或多個第 一開口中之半導體層840上及一或多個第二開口中之半導體層840上。形成第二金屬層860可包括沈積、遮蔽及/或蝕刻第二金屬層860之步驟。在一些實施中，第二金屬層860可形成於基板810之第一區上方的半導體層840之源極區及汲極區上。第二金屬層860可填充或至少實質上填充一或多個第一開口及一或多個第二開口。第二金屬層860可使用如一般熟習此項技術者已知之沈積製程而沈積，包括PVD製程、CVD製程及ALD製程。在使用PVD製程形成第二金屬層860之一些實施中，PVD製程為濺鍍沈積、電子束PVD或蒸鍍沈積。第二金屬層860可使用乾式(例如，電漿)蝕刻製程或濕式化學蝕刻製程而蝕刻。第二金屬層860可充當在基板810之第一區上方的TFT 825之源極/汲極金屬。此外，在一或多個第一開口中之半導體層840上的第二金屬層860可允許半導體層840充當基板810之第二區上方的儲存電容875之電極中的一者。半導體層840之曝露部分可與第二金屬層860直接電接觸，使得半導體層840行為類似一電極。與該第二金屬層860接觸的曝露之半導體層840為導電的。
就TFT 825而言，接觸半導體層840之源極區的第二金屬層860可經組態以輸出一輸出信號，其中該輸出信號可經組態以驅動一顯示元件，諸如EMS顯示元件。就儲存電容875而言，接觸在汲極區處之半導體層840的第二金屬層860可經組態以接收一輸入信號，其中該輸入信號可引起電荷沿在基板810之第二區上方的半導體層840累積。輸入信號可將資料儲存於顯示裝置之儲存電容875中。
如圖8中所說明之實施與圖7相比可減少處理步驟之數目同時實現儲存電容875之足夠電容Cst。儲存電容875之介電質之厚度可直接對應於介電層830(例如，TFT 825之閘極絕緣體)之厚度。半導體層840可充當蝕刻終止體並在電連接至第二金屬層860(例如，TFT 825之源極/汲極)時充當儲存電容875之電極。
如本文中所使用，提到項目清單「中之至少一者」的片語指彼等項目之任何組合，包括單一成員。作為實例，「a、b或c中之至少一者」意欲涵蓋：a、b、c、a-b、a-c、b-c及a-b-c。
可將結合本文中所揭示之實施而描述之各種說明性邏輯、邏輯區塊、模組、電路及演算法步驟實施為電子硬體、電腦軟體或兩者之組合。硬體與軟體之互換性已經大體按功能性描述，且說明於上述各種說明性組件、區塊、模組、電路及步驟中。將此功能性實施於硬體抑或軟體中取決於特定應用及強加於整個系統之設計約束。
用以實施結合本文中所揭示之態樣而描述的各種說明性邏輯、邏輯區塊、模組及電路之硬體及資料處理設備可藉由通用單晶片或多晶片處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行。通用處理器可為微處理器、或任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算裝置之組合，諸如，DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器，或任何其他此類組態。在一些實施中，特定步驟及方法可由特定用於給定功能之電路執行。
在一或多個態樣中，所描述之功能可實施於硬體、數位電子電路、電腦軟體、韌體(包括在此說明書中揭示之結構及其結構等效物)或其任何組合中。此說明書中所描述之標的物之實施亦可實施為編碼於電腦儲存媒體上的一或多個電腦程式(亦即，電腦程式指令之一或多個模組)以供資料處理設備執行或控制資料處理設備之操作。
本發明中所描述之實施之各種修改對於熟習此項技術者而言可為易於顯而易見的，且本文中所界定之一般原理可在不脫離本發明之精神或範疇的情況下應用於其他實施。因此，申請專利範圍並不意欲 限於本文中所展示之實施，而應符合與本文中揭示之本發明、原理及新穎特徵相一致之最廣泛範疇。另外，一般熟習此項技術者將易於瞭解，有時為了易於描述諸圖而使用術語「上部」及「下部」，且該等術語指示對應於在恰當定向之頁面上的圖之定向的相對位置，且可能並不反映例如如所實施之IMOD顯示元件之恰當定向。
在單獨實施之上下文中描述於此說明書中之某些特徵亦可在單一實施中以組合形式實施。相反，在單一實施例之上下文中所描述之各種特徵亦可單獨地在多個實施中或以任何合適子組合而實施。此外，雖然上文可將特徵描述為以某些組合起作用且甚至最初按此來主張，但來自所主張之組合之一或多個特徵在一些情況下可自該組合刪除，且所主張之組合可針對子組合或子組合之變化。
相似地，儘管在圖式中以特定次序來描繪操作，但一般熟習此項技術者將易於認識到，無需以所示之特定次序或以依序次序執行此等操作，或執行所有所說明操作以達成合乎需要的結果。另外，圖式可按流程圖之形式示意性地描繪一或多個實例程序。然而，未描繪之其他操作可併入於示意性說明之實例程序中。舉例而言，可在說明之操作中之任何者前、後、同時或之間執行一或多個額外操作。在某些情況下，多任務及並行處理可為有利的。此外，不應將在上述實施中之各種系統組件之分離理解為需要在所有實施中之此分離，且應理解，所描述之程式組件及系統可大體上在單一軟體產品中整合在一起或經封裝至多個軟體產品中。另外，其他實施處於下列申請專利範圍之範疇內。在一些情況下，申請專利範圍中所敍述之動作可以不同次序執行且仍達成所要結果。
700‧‧‧設備
710‧‧‧基板
720‧‧‧第一金屬層
725‧‧‧薄膜電晶體/TFT
730‧‧‧介電層
740‧‧‧半導體層
750‧‧‧第一蝕刻終止層
755‧‧‧第二蝕刻終止層
760‧‧‧第二金屬層
760a‧‧‧源極端子
760b‧‧‧汲極端子
775‧‧‧儲存電容
Cst‧‧‧電容

Claims (29)

  1. 一種設備，其包含：基板，其具有一第一區及一鄰近於該第一區之第二區；一薄膜電晶體(TFT)，其在該基板之該第一區上，該TFT包括：一第一金屬層，其在該基板上，一半導體層，其在該第一金屬層上方，該半導體層具有一在一源極區與一汲極區之間的通道區，一第一蝕刻終止層，其在該半導體層上，一第二蝕刻終止層，其在該第一蝕刻終止層上，及一第二金屬層，其接觸該半導體層之該源極區及該汲極區；及一儲存電容，其在該基板之該第二區上，該儲存電容包括：該第一金屬層，其在該基板上，該第二蝕刻終止層，其在該基板之該第二區上方的該第一金屬層上，及該第二金屬層，其在該基板之該第二區上方的該第二蝕刻終止層上。
  2. 如請求項1之設備，其進一步包含：一介電層，其在該基板之該第一區上方的該第一金屬層與該半導體層之間，其中該介電層及該第一蝕刻終止層中之每一者包括二氧化矽。
  3. 如請求項1之設備，其中該第一蝕刻終止層及該第二蝕刻終止層中之每一者包括二氧化矽。
  4. 如請求項1之設備，其中該半導體層包括氧化銦鎵鋅 (InGaZnO)。
  5. 如請求項1之設備，其中該基板包括玻璃。
  6. 如請求項1之設備，其進一步包含：一機電系統(EMS)顯示元件，其中該基板為一在該EMS顯示元件上方之緩衝層。
  7. 如請求項1之設備，其中該第二蝕刻終止層具有一小於約100奈米之厚度。
  8. 如請求項1之設備，其進一步包含：一或多個第一開口，其延伸穿過該第一蝕刻終止層至該基板之該第二區上的該第一金屬層；及一或多個第二開口，其延伸穿過該第一蝕刻終止層及該第二蝕刻終止層至該半導體層之該源極區及該汲極區。
  9. 如請求項8之設備，其中該第二金屬層實質上填充該一或多個第一開口及該一或多個第二開口。
  10. 如請求項8之設備，其中該第二蝕刻終止層沿延伸穿過該第一蝕刻終止層的該一或多個第一開口之側壁而保形。
  11. 如請求項1之設備，其中該第二金屬層接觸在該源極區處的該半導體層並經組態以輸出一輸出信號以驅動一EMS顯示元件。
  12. 如請求項1之設備，其中該第二金屬層接觸在該汲極區處的該半導體層且經組態以接收一輸入信號，其中該輸入信號引起電荷沿在該基板之該第二區上方的該第二蝕刻終止層上之該第二金屬層累積。
  13. 一種設備，其包含：一基板，其具有一第一區及一鄰近於該第一區之第二區；一薄膜電晶體(TFT)，其在該基板之該第一區上，該TFT包括： 一第一金屬層，其在該基板上，一介電層，其在該第一金屬層上，一半導體層，其在該介電層上，及一蝕刻終止層，其在該半導體層上；及一儲存電容，其在該基板之該第二區上，該儲存電容包括：該第一金屬層，其在該基板上，該介電層，其在該第一金屬層上，該半導體層，其在該介電層上，在該基板之該第二部分上方的該半導體層具有一曝露區域及一未曝露區域，該蝕刻終止層，其在該半導體層之該未曝露區域上，及一第二金屬層，其在該半導體層之該曝露區域上。
  14. 如請求項13之設備，其中該介電層及該蝕刻終止層中之每一者包括二氧化矽。
  15. 如請求項13之設備，其中該半導體層包括氧化銦鎵鋅(InGaZnO)。
  16. 如請求項13之設備，其中該基板包括玻璃。
  17. 如請求項13之設備，其進一步包含：一機電系統(EMS)顯示元件，其中該基板為一在該EMS顯示元件上方之緩衝層。
  18. 如請求項13之設備，其中該介電層具有一在約50奈米與約500奈米之間的厚度。
  19. 如請求項13之設備，其中該半導體層具有一在該基板之該第一區上方的一源極區與一汲極區之間的通道區，該設備進一步包含：一或多個第一開口，其延伸穿過該蝕刻終止層至該半導體層之該曝露區域；及 一或多個第二開口，其延伸穿過該蝕刻終止層至該半導體層之該源極區及該汲極區。
  20. 如請求項19之設備，其中該第二金屬層實質上填充該一或多個第一開口及該一或多個第二開口。
  21. 如請求項19之設備，其中該第二金屬層接觸在該源極區處的該半導體層並經組態以輸出一輸出信號以驅動一EMS顯示元件。
  22. 如請求項19之設備，其中該第二金屬層接觸在該汲極區處的該半導體層且經組態以接收一輸入信號，其中該輸入信號引起電荷沿在該基板之該第二區上方的該半導體層累積。
  23. 如請求項13之設備，其中與該第二金屬層接觸的該半導體層之該曝露區域為導電的。
  24. 一種在一基板上製造一TFT及一儲存電容之方法，該方法包含：提供一具有一第一區及一鄰近於該第一區之第二區的基板；在該基板之該第一區及該第二區上形成一第一金屬層；在該基板之該第一區及該第二區上方的該第一金屬層上形成一介電層；在該基板之該第一區上方的該介電層上形成一半導體層，該半導體層具有一在一源極區與一汲極區之間的通道區；在該基板之該第一區上方的該半導體層上及在該基板之該第二區上方的該介電層上形成一第一蝕刻終止層；形成延伸穿過該蝕刻終止層及該介電層至在該基板之該第二區上方的該第一金屬層的一或多個第一開口；在該基板之該第一區上方及在該一或多個第一開口中的該第一蝕刻終止層上及在該基板之該第二區上方的該第一金屬層上形成一第二蝕刻終止層；形成延伸穿過該第二蝕刻終止層及該第一蝕刻終止層至該半 導體層之該源極區及該汲極區的一或多個第二開口；及在該一或多個第一開口中之該第二蝕刻終止層上及在該一或多個第二開口中之該半導體層的該源極區及該汲極區上形成一第二金屬層。
  25. 如請求項24之方法，其中在該源極區上之該第二金屬層經組態以輸出一輸出信號以驅動一EMS顯示元件，且其中在該半導體層之該汲極區上之該第二金屬層經組態以接收一輸入信號以引起電荷沿在該基板之該第二區上方的該第二金屬層累積。
  26. 如請求項24之方法，其中該第二蝕刻終止層具有一小於約100奈米之厚度。
  27. 一種在一基板上製造一TFT及一儲存電容之方法，該方法包含：提供一具有一第一區及一鄰近於該第一區之第二區的基板；在該基板之該第一區及該第二區上形成一第一金屬層；在該基板之該第一區及該第二區上方的該第一金屬層上形成一介電層；在該基板之該第一區及該第二區上方的該介電層上形成一半導體層，在該第一區上方之該半導體層具有一在一源極區與一汲極區之間的通道區；在該基板之該第一區及該第二區上方的該半導體層上形成一蝕刻終止層；形成延伸穿過該蝕刻終止層以曝露在該基板之該第二區上方的該半導體層之一部分的一或多個第一開口；形成延伸穿過該蝕刻終止層以曝露在該基板之該第一區上方的該半導體層之該源極區及該汲極區的一或多個第二開口；及在該一或多個第一開口中之該半導體層上及在該一或多個第二開口中之該半導體層上形成一第二金屬層，與該一或多個第 一開口中之該第二金屬層接觸的該半導體層係導電的。
  28. 如請求項27之方法，其中在該源極區處之該第二金屬層經組態以輸出一輸出信號以驅動一EMS顯示元件，且其中在該汲極區處之該第二金屬層經組態以接收一輸入信號以引起電荷沿在該基板之該第二區上方的該半導體層累積。
  29. 如請求項27之方法，其中該介電層具有一在約50奈米與約500奈米之間的厚度。
TW104116133A 2014-05-29 2015-05-20 具有高密度儲存電容之電晶體之製造 TW201547007A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462004590P 2014-05-29 2014-05-29
US14/512,948 US20150349000A1 (en) 2014-05-29 2014-10-13 Fabrication of transistor with high density storage capacitor

Publications (1)

Publication Number Publication Date
TW201547007A true TW201547007A (zh) 2015-12-16

Family

ID=53191837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116133A TW201547007A (zh) 2014-05-29 2015-05-20 具有高密度儲存電容之電晶體之製造

Country Status (5)

Country Link
US (1) US20150349000A1 (zh)
JP (1) JP2017518641A (zh)
CN (1) CN106537592A (zh)
TW (1) TW201547007A (zh)
WO (1) WO2015183510A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115243B4 (de) * 2014-10-20 2021-03-04 Universität Stuttgart Verfahren zur Herstellung von Dünnschichttransistoren zusammen mit anderen Bauelementen auf einem Substrat
CN107154406B (zh) * 2017-05-12 2021-01-26 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
DE102018105927B4 (de) * 2018-03-14 2024-05-08 Bcs Automotive Interface Solutions Gmbh Berührungsempfindliches Bedienelement mit einer Lichtquelle, einem Dekorteil und dazwischen einer Lage aus mehreren Leitern, die zwei Bereiche unterschiedlicher Lichtdurchlässigkeit besitzt
CN108889350B (zh) * 2018-07-24 2021-04-02 北京机械设备研究所 一种微流体阵列控制器
CN108970657B (zh) * 2018-07-24 2021-04-13 北京机械设备研究所 一种微流体阵列控制器的制备方法
CN109116647B (zh) * 2018-09-17 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN114730807A (zh) * 2019-11-29 2022-07-08 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
US20070273803A1 (en) * 2006-05-25 2007-11-29 Meng-Chi Liou Active component array substrate and fabricating method thereof
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR102015986B1 (ko) * 2012-01-06 2019-08-30 삼성디스플레이 주식회사 유기발광 표시장치
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US20130335312A1 (en) * 2012-06-15 2013-12-19 Qualcomm Mems Technologies, Inc. Integration of thin film switching device with electromechanical systems device
US20140063022A1 (en) * 2012-08-31 2014-03-06 Qualcomm Mems Technologies, Inc. Electromechanical systems device

Also Published As

Publication number Publication date
JP2017518641A (ja) 2017-07-06
WO2015183510A1 (en) 2015-12-03
US20150349000A1 (en) 2015-12-03
CN106537592A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
TWI626750B (zh) 具有異質接面結構之穿隧薄膜電晶體
JP6339502B2 (ja) アモルファス酸化物半導体薄膜トランジスタ作製方法
TWI484566B (zh) 非晶氧化物半導體薄膜電晶體製造方法
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
TW201547007A (zh) 具有高密度儲存電容之電晶體之製造
JP5946966B2 (ja) マルチゲート薄膜トランジスタ
TW201602990A (zh) 具有多階輸出之堅固驅動器
US20170287943A1 (en) High aperture ratio display by introducing transparent storage capacitor and via hole
TW201320353A (zh) 非晶形氧化物半導體薄膜電晶體製造方法
TW201633406A (zh) 用於金屬氧化物薄膜電晶體之雷射退火技術
KR20140052059A (ko) 실리사이드 갭 박막 트랜지스터
TW201333530A (zh) 機電系統可變電容裝置
JP2014534470A (ja) 垂直集積のためのスタックビア
TW201608278A (zh) 使一顯示器元件陣列中之薄膜電晶體免於可見光及紫外光之保護
TW201329602A (zh) 機電系統可變電容器件
TW201636677A (zh) 在微機電系統顯示器中之抗潛變反射結構
TW201708880A (zh) 用於減少傾斜不穩定性之具有樞紐之機電系統裝置
TWI624687B (zh) 使用極性反轉之顯示元件重設
TW201546793A (zh) 顯示面板驅動器
TW201430379A (zh) 像素致動電壓調諧