CN106415706A - 具有层级输出的稳健驱动器 - Google Patents

具有层级输出的稳健驱动器 Download PDF

Info

Publication number
CN106415706A
CN106415706A CN201580027935.1A CN201580027935A CN106415706A CN 106415706 A CN106415706 A CN 106415706A CN 201580027935 A CN201580027935 A CN 201580027935A CN 106415706 A CN106415706 A CN 106415706A
Authority
CN
China
Prior art keywords
terminal
voltage
switch
coupled
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580027935.1A
Other languages
English (en)
Inventor
金天弘
爱德华·杰·廉·陈
穆拉利·克里希纳·拉朱·韦吉拉朱
塔利斯·扬·张
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Qualcomm MEMS Technologies Inc
Original Assignee
Nujira Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nujira Ltd filed Critical Nujira Ltd
Publication of CN106415706A publication Critical patent/CN106415706A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供供驱动电路提供对其输出处的多个电压当中的电压的选择的系统、方法和设备。在一个方面中，可通过采用允许亚阀值泄漏电流的减少的电力供应方案来降低所述电路的静态功率消耗。

Description

具有层级输出的稳健驱动器
优先权数据
此专利文献主张Kim等人于2014年9月3日申请的标题为“Robust Driver withMulti-Level Output”的同在申请中且共同转让的第14/476,380号美国专利申请案(代理人案号144795/QUALP254)的优先权，所述申请案主张Kim等人于2014年5月30日申请的标题为“Robust Driver with Three-Level Output”的第62/005,373号美国临时专利申请案(代理人案号144795P1/QUALP254P)的优先权，所述两个申请案特此以全文引用的方式且出于所有目的而并入。
技术领域
本发明涉及机电系统和装置。更具体而言，本发明涉及一种为机电系统和装置(例如使用干涉式调制器(IMOD)的显示器)提供多个电压电平的泄漏减少驱动电路。
背景技术
机电系统(EMS)包含具有电气和机械元件、致动器、换能器、感测器、光学组件(例如，镜面和光学薄膜)和电子装置的装置。EMS装置或元件可以多种尺度来予以制造，包含(但不限于)微尺度和纳米尺度。举例来说，微机电系统(MEMS)装置可包含具有范围为约一微米到数百微米或更大的大小的结构。纳米机电系统(NEMS)装置可包含具有小于一微米的大小(包含(例如)小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻、和/或蚀刻掉基板和/或所沉积材料层的部分或添加层以形成电和机电装置的其它微机械工艺来产生机电元件。
一种类型的EMS装置被称为干涉式调制器(IMOD)。术语“IMOD”或“干涉式光调制器”指代使用光学干涉原理选择性地吸收和/或反射光的装置。在一些实施方案中，IMOD显示元件可包含一对导电板，其中的一者或两者可整体或部分地为透明和/或反射性的，且能够在施加适当电信号后即进行相对运动。举例来说，一个板可包含沉积于基板上方、沉积于基板上或由基板支撑的固定层，且另一板可包含与固定层隔开气隙的反射膜。一个板相对于另一板的位置可改变入射于IMOD显示元件上的光的光学干涉。基于IMOD的显示装置具有广泛范围的应用，且预期用于改良现有产品并产生新产品，尤其是具有显示能力的产品。
在一些实施方案中，IMOD的可移动元件可从起点且对IMOD的电极进行电压的特定施加的情况下移动到特定位置。行驱动电路和列驱动电路可提供多种电压以基于可移动元件的所要位置而将IMOD的电极偏压到特定电压。然而，用以实施驱动电路的晶体管可能具有导致静态功率消耗的高亚阀值泄漏。
发明内容
本发明的系统、方法和装置各具有若干创新方面，其中无单个者单独负责本文中所揭示的合乎需要的属性。
可在一种电路中实施本发明中描述的标的物的一个创新方面，所述电路包含：输出电路，其包含第一输出驱动器、第二输出驱动器和第三输出驱动器，所述输出驱动器中的每一者耦合在一起以定义输出节点，第一输出驱动器能够将输出节点驱动到与第一电压源相关联的第一电压，第二输出驱动器能够将输出节点驱动到与第二电压源相关联的第二电压，且第三输出驱动器能够将输出节点驱动到与第三电压源相关联的第三电压；以及选择电路，其能够选择第一输出驱动器、第二输出驱动器和第三输出驱动器中的一者来驱动输出节点，所述选择电路接收第一输入信号、第二输入信号、第一触发器和第二触发器，所述选择电路能够基于第一输入信号、第二输入信号、第一触发器和第二触发器而选择输出驱动器来驱动输出节点。
在一些实施方案中，所述输出电路可包含：第一输出驱动器，其具有第一开关，所述第一开关具有控制端子、第一端子和第二端子，所述第一端子与第一电压源耦合；第二输出驱动器，其具有第二开关，所述第二开关具有控制端子、第一端子和第二端子，所述第一端子与第二电压源耦合，第一开关的第二端子与第二开关的第二端子耦合以定义输出节点；以及第三输出驱动器，其具有第三开关，所述第三开关具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与输出节点耦合。
在一些实施方案中，选择电路可包含：第四开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第一开关的控制端子耦合，且第三开关的控制端子经耦合以接收第一触发信号；第五开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第二开关的控制端子耦合，且第四开关的控制端子经耦合以接收第一触发信号；以及第六开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第三开关的控制端子耦合，且控制端子经耦合以接收第二触发信号。
在一些实施方案中，所述电路可包含：显示器，其包含多个显示单元，其中输出电路的输出节点处的电压经提供到至少一个显示单元的电极；处理器，其能够与所述显示器通信，所述处理器经配置以处理图像数据；以及存储器装置，其能够与所述处理器通信。
在一些实施方案中，所述电路可包含控制器，其能够将图像数据的至少一部分发送到所述驱动电路。
在一些实施方案中，所述电路可包含图像源模块，其能够将图像数据发送到处理器，其中所述图像源模块包括接收器、收发器和发射器中的至少一者。
在一些实施方案中，所述电路可包含输入装置，其能够接收输入数据并将所述输入数据传达到处理器。
可在一种电路中实施本文中揭示的标的物的另一创新方面，所述电路具有：输出电路，其包含：第一开关，其具有控制端子、第一端子和第二端子，所述第一端子与第一电压源耦合；第二开关，其具有控制端子、第一端子和第二端子，所述第一端子与第二电压源耦合，第一开关的第二端子与第二开关的第二端子耦合以定义输出节点；以及第三开关，其具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与输出节点耦合；以及选择电路，其包含：第四开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第一开关的控制端子耦合，且第三开关的控制端子经耦合以接收第一触发信号；第五开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第二开关的控制端子耦合，且第四开关的控制端子经耦合以接收第一触发信号；以及第六开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第三开关的控制端子耦合，且控制端子经耦合以接收第二触发信号。
在一些实施方案中，第一电压源可能能够提供高于由第三电压源提供的电压的电压，且由第三电压源提供的电压可高于由第二电压源提供的电压。
在一些实施方案中，由第二电压源提供的电压可高于由第四电压源提供的电压。
在一些实施方案中，第一触发信号可能能够提供介于第一电压与第二电压之间的电压，第一电压高于由第一电压源提供的电压，且第二电压低于由第四电压源提供的电压。
在一些实施方案中，第二触发信号可能能够提供介于第一电压与第二电压之间的电压，第一电压高于由第一电压源提供的电压，且第二电压低于由第四电压源提供的电压。
在一些实施方案中，第一电压源可能能够提供高于由第三电压源提供的电压的电压，由第三电压源提供的电压可高于由第二电压源提供的电压，且由第二电压源提供的电压可高于由第四电压源提供的电压。
在一些实施方案中，第一触发信号可能能够提供介于第一电压与第二电压之间的电压，第一电压高于由第一电压源提供的电压，且第二电压可低于由第四电压源提供的电压。
在一些实施方案中，选择电路可包含：第七开关，其具有控制端子、第一端子和第二端子，所述第一端子与第一开关的控制端子耦合以定义第一反馈节点，且所述控制端子经耦合以接收第二触发信号；第八开关，其具有控制端子、第一端子和第二端子，所述第一端子经耦合以接收第一输入信号，所述第二端子与第七开关的第二端子耦合，且所述控制信号经耦合以接收第二触发信号；以及第九开关，其具有控制端子、第一端子和第二端子，所述第一端子与第五电压源耦合，所述第二端子与第七开关和第八开关的第二端子耦合，且所述控制端子与第一反馈节点耦合。
在一些实施方案中，第五电压源可能能够提供高于由第一电压源提供的电压的电压，由第一电压源提供的电压高于由第三电压源提供的电压，由第三电压源提供的电压高于由第二电压源提供的电压，且由第二电压源提供的电压高于由第四电压源提供的电压。
在一些实施方案中，第一触发信号可能能够提供低电压，所述低电压低于由第四电压源提供的电压。
在一些实施方案中，选择电路可包含：第十开关，其具有控制端子、第一端子和第二端子，所述第一端子与第二开关的控制端子耦合以定义第二反馈节点，且所述控制端子经耦合以接收第二触发信号；第十一开关，其具有控制端子、第一端子和第二端子，所述第一端子经耦合以接收第二输入信号，所述第二端子与第十开关的第二端子耦合，且所述控制信号经耦合以接收第二触发信号；以及第十二开关，其具有控制端子、第一端子和第二端子，所述第一端子与第五电压源耦合，所述第二端子与第十开关和第十一开关的第二端子耦合，且所述控制端子与第二反馈节点耦合。
在一些实施方案中，选择电路进一步包含：第十三开关，其具有控制端子、第一端子和第二端子，所述第一端子与第三开关的控制端子耦合，所述第二端子与第五电压源耦合，且所述控制端子经耦合以接收第一触发信号。
可在一种方法中实施本文中揭示的标的物的另一创新方面，所述方法包含：接收第一触发信号；响应于所述第一触发信号，在输出电路的输出节点处提供第一电压，且所述输出节点电耦合到显示单元的电极；接收第二触发信号；以及响应于所述第二触发信号，基于第一输入信号和第二输入信号而在输出节点处提供第二电压或第三电压。
在一些实施方案中，所述方法可包含：由选择电路选择待提供于输出节点处的第一电压、第二电压或第三电压，其中输出电路可包含：第一开关，具有控制端子、第一端子和第二端子，所述第一端子与第一电压源耦合；第二开关，其具有控制端子、第一端子和第二端子，所述第一端子与第二电压源耦合，第一开关的第二端子与第二开关的第二端子耦合以定义输出节点；以及第三开关，其具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与输出节点耦合；且其中选择电路包含：第四开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第一开关的控制端子耦合，且第三开关的控制端子经耦合以接收第一触发信号；第五开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与第二开关的控制端子耦合，且第四开关的控制端子经耦合以接收第一触发信号；以及第六开关，其具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与第三开关的控制端子耦合，且所述控制端子经耦合以接收第二触发信号。
在一些实施方案中，第一输入信号和第二输入信号可提供介于第四电压与第五电压之间的电压，第一触发信号和第二触发信号可提供介于第四电压与第六电压之间的电压。
在一些实施方案中，第四电压可高于第二电压，第二电压可高于第一电压，第一电压高于第三电压，第三电压可高于第五电压，且第五电压可高于第六电压。
本发明中所描述的所述标的物的一或多个实施方案的细节在随附图式和下文描述中得以阐述。尽管本发明中所提供的实例主要就基于EMS和MEMS的显示器来进行描述，但本文中所提供的概念可适用于其它类型的显示器，例如，液晶显示器、有机发光二极管(“OLED”)显示器和场发射显示器。其它特征、方面和优势从描述、图式和申请专利范围将变得显而易见。应注意，以下各图的相对尺寸可能未按比例绘制。
附图说明
图1为描绘干涉式调制器(IMOD)显示装置的一系列显示元件或显示元件阵列中的两个邻近IMOD显示元件的等角视图图解说明。
图2为图解说明并入有包含IMOD显示元件的三元件乘三元件阵列的基于IMOD的显示器的电子装置的系统方块图。
图3A和3B为包含EMS元件的阵列和背板的机电系统(EMS)封装的一部分的示意性分解部分透视图。
图4为图解说明并入有基于IMOD的显示器的电子装置的系统方块图的实例。
图5为三端IMOD的实例的电路示意图。
图6为驱动电路的电路示意图。
图7为图6的驱动电路的时序图。
图8A为图解说明用作另一驱动器的触发器的驱动器的输出的系统方块图的实例。
图8B为图解说明用作另一驱动器的触发器的驱动器的输出的系统方块图的另一实例。
图9为例示性NMOS晶体管的Id(汲极电流)对Vgs(门极-源极电压)的转移曲线的图解说明。
图10为图解说明用于在驱动电路的输出处提供电压的方法的流程图。
图11A和11B为图解说明包含多个IMOD显示元件的显示装置的系统方块图。
各图在式中的相同参考数字和名称指示相同元件。
具体实施方式
以下描述涉及出于描述本发明的创新方面的目的的某些实施。然而，一般所属领域的技术人员将易于认识到，可以众多不同方式来应用本文的教示。所描述实施方案可在可经配置以显示图像的任何装置、设备或系统中予以实施，不论图像是运动的(例如视频)还是静止的(例如静态图像)且不论图像是文本的、图形的还是图像的。更特定而言，预期所描述实施方案可包含于多种电子装置中或与电子装置相关联，电子装置例如(但不限于)：移动电话、具备多媒体互联网功能的蜂巢式电话、移动电视接收器、无线装置、智能型电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、迷你笔记型计算机、笔记型计算机、智慧笔记型计算机、平板计算机、打印机、影印机、扫描器、传真装置、全球定位系统(GPS)接收器/导航器、摄影机、数字媒体播放器(例如，MP3播放器)、摄录影机、游戏主机、腕表、时钟、计算器、电视监视器、平板显示器、电子阅读装置(例如，电子阅读器)、计算机监视器、汽车显示器(包含里程计显示器和速度计显示器等)、座舱控制件和/或显示器、摄影机景观显示器(例如，车辆中的后视摄影机的显示器)、电子相片、电子广告牌或标识、投影仪、建筑结构、微波炉、冰箱、立体声系统、卡式录音机或播放器、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗衣机、干燥器、洗衣机/干燥器、停车计时器、封装(例如，包含微机电系统(MEMS)应用的机电系统(EMS)应用以及非EMS应用中的封装)、美学结构(例如，图像在一件珠宝或服装上的的显示)和多种EMS装置。本文的教示还可用于非显示应用中，例如(但不限于)：电子开关装置、射频滤波器、感测器、加速计、回转仪、监视感测装置、磁力计、用于消费型电子装置的惯性组件、消费型电子产品的零件、可变电抗器、液晶装置、电泳装置、驱动方案、制造工艺和电子测试装备。因此，教示并不既定限于仅在诸图中描绘的实施方案，而实情为，具有如对于一般所属领域的技术人员将易于显而易见的广泛适用性。
主动矩阵平板显示器(例如主动矩阵液晶显示器、有机发光显示器和干涉式调制器(IMOD)显示器)可在玻璃基板上使用薄膜晶体管(TFT)。TFT可用于实施用于寻址显示元件的驱动电路。
非晶形氧化物半导体TFT(例如氧化铟镓锌(IGZO)TFT)可用于替换非晶硅和低温和多晶硅TFT。在一些实施方案中，氧化物半导体层可包含铟(In)、镓(Ga)、锌(Zn)、铪(Hf)和锡(Sn)中的一或多者。然而，IGZO TFT具有高亚阀值泄漏电流(例如，当晶体管门极电压为零时的非所需汲极电流)。优选地，应减少亚阀值泄漏电流以确保电路操作适当且减少静态功率消耗。
本发明中描述的标的物的一些实施方案减少在其输出处提供三个电压电平中的一者的驱动电路中的泄漏电流。可通过采用用于偏压驱动电路的每一晶体管的电力供应方案来减少导致静态功率消耗的泄漏。
可实施本发明中所描述的标的物的特定实施方案以实现以下潜在优势中的一或多者。降低静态功率消耗可降低电力使用且(例如)延长包含显示装置(例如平板计算机、膝上型计算机、电话、电子书读取器和可穿戴装置(例如，智能型手表))的装置的电池寿命。采用适当的电力供应方案可改良驱动电路操作的坚固性。
所描述实施方案可应用到的适合EMS或MEMS装置或设备的实例为反射式显示装置。反射式显示装置可并入有干涉式调制器(IMOD)显示元件，显示元件可经实施以使用光学干涉原理选择性地吸收和/或反射入射于其上的光。IMOD显示元件可包含部分光学吸收器、可相对于吸收器移动的反射器和定义于吸收器与反射器之间的光学谐振腔。在一些实施方案中，反射体可移动到两个或多于两个不同位置，此情况可改变光学谐振腔的大小且藉此影响IMOD的反射率。IMOD显示元件的反射光谱可产生相当宽广的光谱带，光谱带可跨越可见波长移位以产生不同色彩。可通过改变光学谐振腔的厚度来调整光谱带的位置。改变光学谐振腔的一种方式为通过改变反射器相对于吸收器的位置。
图1为描绘干涉式调制器(IMOD)显示装置的一系列显示元件或显示元件阵列中的两个邻近IMOD显示元件的等角视图图解说明。IMOD显示装置包含一或多个干涉式EMS(例如，MEMS)显示元件。在此等装置中，干涉式MEMS显示元件可经配置处于明亮或黑暗状态。在明亮(“松弛”、“打开”或“接通”等)状态下，显示元件反射大部分的入射可见光。相反地，在黑暗(“致动”、“关闭”或“断开”等)状态下，显示元件反射极少入射可见光。MEMS显示元件可经配置以主要在光的特定波长处进行反射，从而允许除黑色和白色之外的色彩显示。在一些实施方案中，通过使用多个显示元件，可达成不同强度的色彩基色和灰度。
IMOD显示装置可包含可以行和列布置的IMOD显示元件的阵列。阵列中的每一显示元件可包含至少一对反射和半反射层，例如，可移动反射层(也就是说，可移动层，也被称作机械层)和固定部分反射层(也就是说，静止层)，层经定位为彼此相距可变和可控距离以形成气隙(也被称作光学间隙、空腔或光学谐振腔)。可移动反射层可在至少两个位置之间移动。举例来说，在第一位置(也就是说，松弛位置)中，可移动反射层可定位为与固定部分反射层相距一段距离。在第二位置(也就是说，致动位置)中，可移动反射层可较接近于部分反射层而定位。从两个层反射的入射光可取决于可移动反射层的位置和入射光的波长而相长或相消地干涉，从而针对每一显示元件产生整体反射或非反射状态。在一些实施方案中，显示元件可在未致动时处于反射状态，从而反射可见光谱内的光，且显示元件可在致动时处于暗状态，从而吸收和/或相消地干涉可见范围内的光。然而，在一些其它实施中，IMOD显示元件可在未致动时处于黑暗状态，且在经致动时处于反射状态。在一些实施方案中，所施加电压的引入可驱动显示元件以改变状态。在一些其它实施中，所施加的电荷可驱动显示元件以改变状态。
图1中的阵列的所描绘部分包含呈IMOD显示元件12的形式的两个邻近的干涉式MEMS显示元件。在右侧(如所图解说明)的显示元件12中，图解说明可移动反射层14处于接近、邻近或碰触光学堆叠16的致动位置中。跨越右侧的显示元件12施加的电压Vbias足以移动可移动反射层14且还将其维持于致动位置中。在左侧(如所图解说明)的显示元件12中，图解说明可移动反射层14处于距包含部分反射层的光学堆叠16一距离(其可基于设计参数预定)的松弛位置中。跨越左侧的显示元件12所施加的电压V0不足以引起可移动反射层14到致动位置(例如，右侧的显示元件12的彼致动位置)的致动。
在图1中，大体上通过指示入射于IMOD显示元件12上的光13和从左侧的显示元件12反射的光15的箭头图解说明IMOD显示元件12的反射性质。入射于显示元件12上的光13的大部分可朝向光学堆叠16经透射穿过透明基板20。入射于光学堆叠16上的光的一部分可经透射穿过光学堆叠16的部分反射层，且一部分将经由透明基板20反射回来。光13的经透射穿过光学堆叠16的部分可从可移动反射层14反射，返回朝向(且穿过)透明基板20。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长和/或相消)将部分地判定在装置的观察侧或基板侧上从显示元件12反射的光15的波长的强度。在一些实施方案中，透明基板20可为玻璃基板(有时称作玻璃板或面板)。玻璃基板可为或包含(例如)硼硅酸盐玻璃、碱石灰玻璃、石英、派热斯(Pyrex)或其它适合的玻璃材料。在一些实施方案中，玻璃基板可具有0.3毫米、0.5毫米或0.7毫米的厚度，但在一些实施方案中，玻璃基板可更厚(例如，数十毫米)或更薄(例如，小于0.3毫米)。在一些实施方案中，可使用非玻璃基板，例如聚碳酸酯、丙烯酸、聚对苯二甲酸伸乙酯(PET)或聚醚醚酮(PEEK)基板。在此实施方案中，非玻璃基板将很可能具有小于0.7毫米的厚度，但视设计考虑而定，基板可更厚。在一些实施方案中，可使用非透明基板，例如基于金属箔或不锈钢的基板。举例来说，包含固定反射层和部分透射且部分反射的可移动层的基于反向IMOD的显示器可经配置以作为图1的显示元件12而从基板的相对侧观察，且可由非透明基板支撑。
光学堆叠16可包含单个层或若干层。层可包含电极层、部分反射且部分透射层和透明电介质层中的一或多者。在一些实施方案中，光学堆叠16为导电的，部分透明的且部分反射的，且可(例如)通过将上述层中的一或多者沉积到透明基板20上而制造。可由例如各种金属(例如，氧化铟锡(ITO))的多种材料形成电极层。部分反射层可由例如各种金属(例如，铬和/或钼)、半导体和电介质的部分反射的多种材料形成。部分反射层可由一或多个材料层形成，且层中的每一者可由单个材料或材料的组合形成。在一些实施方案中，光学堆叠16的某些部分可包含充当部分光学吸收器和电导体两者的单个半透明厚度的金属或半导体，而不同的更具导电性的层或部分(例如，光学堆叠16或显示元件的其它结构的层或部分)可用以在IMOD显示元件之间用总线传送(bus)信号。光学堆叠16还可包含覆盖一或多个导电层或导电/部分吸收层的一或多个绝缘或电介质层。
在一些实施方案中，光学堆叠16的层中的至少一些层可经图案化为平行条带，且可形成显示装置中的行电极，如下文进一步描述。一般所属领域的技术人员将理解，术语“经图案化”在本文中用以指代遮蔽以及蚀刻工艺。在一些实施方案中，可将高度导电且反射的材料(例如，铝(Al))用于可移动反射层14，且这些条带可形成显示装置中的列电极。可移动反射层14可形成为一或多个所沉积金属层的一系列平行条带(与光学堆叠16的行电极正交)，以形成沉积于支撑件(例如，所图解说明的柱18和位于柱18之间的介入牺牲材料)的顶部上的列。当蚀刻掉牺牲材料时，所定义间隙19或光学腔室可形成于可移动反射层14与光学堆叠16之间。在一些实施方案中，柱18之间的间距可为大约1μm到1000μm，而间隙19可大约小于10,000埃
在一些实施方案中，可将每一IMOD显示元件(无论是在致动还是松弛状态下)视为由固定反射层和移动反射层形成的电容器。如由图1中左侧的显示元件12所图解说明，当未施加电压时，可移动反射层14保持处于机械松弛状态，其中间隙19处于可移动反射层14与光学堆叠16之间。然而，当将电位差(即，电压)施加到选定行和列中的至少一者时，在对应显示元件处的行电极与列电极的相交处形成的电容器变得带电，且静电力将电极拉在一起。若所施加电压超过阀值，则可移动反射层14可变形并靠近或抵靠光学堆叠16移动。光学堆叠16内的电介质层(未展示)可防止短路且控制层14与层16之间的分离距离，如由在图1中右侧的经致动显示元件12所图解说明。与所施加电位差的极性无关，行为可为相同的。虽然阵列中的一系列显示元件可在一些例子中被称为“行”或“列”，但一般所属领域的技术人员将易于理解，将一方向称为“行”且将另一方向称为“列”为任意的。再声明，在一些定向上，可将行视为列，并将列视为行。在一些实施方案中，可将行称作“共同”线且可将列称作“分段”线，或反之亦然。此外，显示元件可均匀地以正交的行和列(“阵列”)布置，或以非线性配置，例如，具有相对于彼此的某些位置偏移(“马赛克”)来布置。术语“阵列”和“马赛克”可指代任何配置。因此，虽然将显示器被称为包含“阵列”或“马赛克”，但元件自身不需要彼此正交地布置，或以均匀分布安置，而在任何例子中可包含具有不对称形状和不均匀分布的元件的布置。
图2为图解说明并入有包含IMOD显示元件的三元件乘三元件阵列的基于IMOD的显示器的电子装置的系统方块图。电子装置包含可经配置以执行一或多个软件模块的处理器21。除执行操作系统之外，处理器21还可经配置以执行一或多个软件应用程序，包含web浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
处理器21可经配置与阵列驱动器22通信。阵列驱动器22可包含将信号提供到(例如)显示阵列或面板30的行驱动电路24和列驱动电路26。图1中所展示的IMOD显示装置的横截面由图2中的线1-1图解说明。虽然图2为了清晰起见而图解说明IMOD显示元件的3×3阵列，但显示阵列30可含有极大数目的IMOD显示元件，且在行中具有与在列中不同数目个IMOD显示元件，且反之亦然。
图3A和3B为包含EMS元件的阵列36和背板92的EMS封装91的一部分的示意性分解部分透视图。图3A经展示为切除背板92的两个隅角以更好地图解说明背板92的某些部分，而图3B经展示为未切除隅角的情况。EMS阵列36可包含基板20、支撑柱18和可移动层14。在一些实施方案中，EMS阵列36可包含IMOD显示元件阵列，其具有在透明基板上的一或多个光学堆叠部分16，且可移动层14可实施为可移动反射层。
背板92可基本上为平面，或可具有至少一个波状表面(例如，背板92可形成有凹陷和/或突起)。背板92可由任何适合材料(无论是透明还是不透明、导电还是绝缘的材料)制成。用于背板92的适合材料包含(但不限于)玻璃、塑料、陶瓷、聚合物、层压板、金属、金属箔、科伐合金(Kovar)和电镀式科伐合金。
如图3A和3B中所展示，背板92可包含可部分或完全嵌入于背板92中的一或多个背板组件94a和94b。如图3A中可见，背板组件94a嵌入于背板92中。如在图3A和3B中可见，背板组件94b安置于背板92的表面中所形成的凹陷93内。在一些实施方案中，背板组件94a和/或94b可从背板92的表面突出。尽管背板组件94b安置于面向基板20的背板92侧上，但在其它实施中，背板组件可安置于背板92的相对侧上。
背板组件94a和/或94b可包含一或多个主动或被动电组件，例如晶体管、电容器、电感器、电阻器、二极管、开关和/或例如经封装、标准或离散集成电路(IC)的IC。可用于各种实施方案的背板组件的其它实例包含天线、电池和感测器(例如电感测器、触碰感测器、光学感测器或化学感测器)或薄膜沉积的装置。
在一些实施方案中，背板组件94a和/或94b可与EMS阵列36的部分电通信。例如迹线、凸块、柱或通孔的导电结构可形成于背板92或基板20中的一者或两者上，且可彼此接触或接触其它导电组件以在EMS阵列36与背板组件94a和/或94b之间形成电连接。举例来说，图6B包含背板92上的一或多个导电通孔96，其可与从EMS阵列36内的可移动层14向上延伸的电接点98对准。在一些实施方案中，背板92还可包含使背板组件94a和/或94b与EMS阵列36的其它组件电绝缘的一或多个绝缘层。在背板92由透气材料形成的一些实施方案中，背板92的内部表面可涂布有蒸气障壁(未展示)。
背板组件94a和94b可包含用于吸收可进入EMS封装91的任何湿气的一或多种干燥剂。在一些实施方案中，干燥剂(或其它湿气吸收材料(例如，除气剂))可(例如)作为使用黏着剂而安装到背板92(或形成于其中的凹陷中)的薄片与任何其它背板组件分开地提供。替代地，可将干燥剂集成到背板92中。在一些其它实施方案中，可例如通过喷涂、网板印刷或任何其它适合方法将干燥剂直接或间接地涂覆于其它背板组件上方。
在一些实施方案中，EMS阵列36和/或背面板92可包含机械支座97以维持背板组件与显示元件之间的距离，且藉此防止彼等组件之间的机械干涉。在图6A和6B中所图解说明的实施中，机械支座97形成为从背板92突出的与EMS阵列36的支撑柱18对准的柱。替代地或另外，可沿着EMS封装91的边缘提供例如轨道或柱的机械支座。
尽管图3A和3B中未图解说明，但可提供部分或完全包围EMS阵列36的密封件。密封件可与背板92和基板20一起形成封闭EMS阵列36的保护腔。密封件可为半气密密封件，例如习知基于环氧树脂的黏着剂。在一些其它实施方案中，密封件可为气密密封件，例如薄膜金属焊接件或玻璃料。在一些其它实施方案中，密封件可包含聚异丁烯(PIB)、聚胺基甲酸酯、液态旋涂式玻璃、焊料、聚合物、塑料或其它材料。在一些实施方案中，加强型密封剂可用于形成机械支座。
在替代性实施方案中，密封环可包含背板92或基板20中的一者或两者的延伸部。举例来说，密封环可包含背板92的机械延伸部(图中未展示)。在一些实施方案中，密封环可包含单独部件，例如O形环或其它环形部件。
在一些实施方案中，EMS阵列36和背板92在附接或耦合在一起的前单独地形成。举例来说，可如上文所论述地将基板20的边缘附接和密封到背板92的边缘。替代地，可形成EMS阵列36和背板92且将其接合在一起作为EMS封装91。在一些其它实施方案中，可以任何其它适合方式制造EMS封装91，例如通过在EMS阵列36上通过沉积而形成背板92的组件。
图4为图解说明并入有基于IMOD的显示器的电子装置的系统方块图的实例。图4描绘阵列驱动器22的如先前所论述提供信号到显示阵列或面板30的行驱动电路24和列驱动电路26的实施方案。
显示阵列30中的显示模块410的实施方案可包含多种不同设计。作为实例，在第四行中的显示模块410可包含开关420和显示单元450。可从行驱动电路24向显示模块410提供行信号、重设信号、偏压信号和共同信号。还可从列驱动电路26向显示模块410提供数据信号。在一些实施方案中，显示单元450可与开关420耦合，开关例如其门极耦合到行信号且其汲极与列信号耦合的晶体管。每一显示单元450可包含IMOD显示元件作为像素。
一些IMOD为使用多种信号的三端装置。图5为三端IMOD的实例的电路示意图。在图5的实例中，显示模块410包含显示单元450(例如，IMOD)。图5的电路还包含实施为n型金属氧化物半导体(NMOS)晶体管T1 510的图4的开关420。晶体管T1 510的门极耦合到Vrow 530(也就是说，晶体管T1 510的控制端子耦合到提供行选择信号的Vrow530)，其可由图4的行驱动电路24提供电压。晶体管T1 510还耦合到Vcolumn 520，其可由图4的列驱动电路26提供电压。若Vrow 530(提供行选择信号)经偏压以将晶体管T1 510接通，则可将Vcolumn 520上的电压施加到Vd电极560。图5的电路还包含实施为NMOS晶体管T2 515的另一开关。晶体管T2515的门极(或控制极)与Vreset 595耦合。晶体管T2 515的另外两个端子与Vcom电极565和Vd电极560耦合。当晶体管T2 515经偏压以接通(例如，通过施加到晶体管T2 515的门极的Vreset 595上的重设信号的电压)，Vcom电极565和Vd电极560可一起短路。
显示单元450可为包含以下三个端子或电极的三端IMOD：Vbias电极555、Vd电极560和Vcom电极565。显示单元450还可包含可移动元件570和电介质575。可移动元件570可包含镜面，如先前所论述。可移动元件570可与Vd电极560耦合。另外，气隙590可在Vbias电极555与Vd电极560之间。气隙585可在Vd电极560与Vcom电极565之间。在一些实施方案中，显示单元450还可包含一或多个电容器。举例来说，一或多个电容器可耦合于Vd电极560与Vcom电极565之间和/或Vbias电极555与Vd电极560之间。
可移动元件570可定位于Vbias电极555与Vcom电极565之间的各种点处以反射特定波长下的光。特定而言，施加到Vbias电极555、Vd电极560和Vcom电极565的电压可判定可移动元件570的位置。
可由例如行驱动电路24和列驱动电路26的驱动电路提供用于Vreset 595、Vcolumn520、Vrow 530、Vcom电极565和Vbias电极555的电压。在一些实施方案中，Vcom电极565可耦合到地面而非由行驱动电路24或列驱动电路26驱动。
图6为驱动电路的电路示意图。图6的驱动电路600可为行驱动电路24中的行驱动模块且可将电压提供到显示单元450的Vbias电极555。
图6的驱动电路600包含实施为十三个NMOS晶体管M1 605、M2 615、M3 610、M4620、M5 625、M6 630、M7 635、M9 640、M8 645、M10 650、M11 655、M12 660和M13 675的十三个开关。在一些实施方案中，可使用PMOS晶体管或NMOS和PMOS晶体管的组合来实施电路。在其它实施方案中，可使用其它类型的晶体管或组件。
在图6中，驱动电路600包含多种输入和输出：CCK、CCKB、Rtrigger、Btrigger、输出B(m)，和提供BIASH、BIASM、BIASL、VGH和VGL的电压源的电力供应。输入信号CCK和CCKB可具有高电压VGH和低电压VGL。Rtrigger和Btrigger可具有高电压VGH和低电压VGLL(提供低于VGL的电压的电力供应，如下文所论述)。然而，在其它实施方案中，Rtrigger和Btrigger可具有低电压VGL而非VGLL。B(m)可经驱动到BIASH、BIASM或BIASL。在一些实施方案中，CCK和CCKB可为反向时钟(也就是说，当一者较高时，另一者较低，且反之亦然)。
驱动电路600使用的电力供应可遵循特定方案。在电力供应方案中，电力供应的电压可按VGH(也就是说，提供最高电压的电力供应)、BIASH、BIASM、BIASL、VGL和VGLL(也就是说，提供最低电压的电力供应)的次序降低。举例来说，VGH可为16伏(V)，BIASH可为8V，BIASM可为接地(例如，0V)，BIASL可为-8V，VGL可为-12V，且VGLL可为-16V。
在图6中，输出级包含耦合在一起以定义提供输出B(m)的输出节点的驱动晶体管M1 605、M2 615和M3 610，输出B(m)可经提供到显示单元450的Vbias电极555。当晶体管M1605接通时，可向输出B(m)提供BIASH(例如，8V)。当M2 615接通时，可向输出B(m)提供BIASM(例如，0V)。当M3 610接通时，可向输出B(m)提供BIASL(例如，-8V)。因此，可基于接通驱动晶体管M1 605、M2 615和M3 610中的哪一者来将输出B(m)驱动到BIASH、BIASM或BIASL。也就是说，在图6中，驱动晶体管将三个不同电压电平中的一者提供到输出B(m)。
驱动晶体管中的每一者与选择电路相关联以接通对应驱动晶体管来将三个电压中的一者提供到输出B(m)。举例来说，晶体管M2 615(也就是说，提供BIASM的驱动晶体管)的门极或控制极与晶体管M4 620和M5 625的端子耦合以定义QBM节点665。晶体管M4 620的门极与Btrigger耦合。晶体管M4 620还与VGL耦合。晶体管M5 625的门极与Rtrigger耦合。晶体管M5 625还与VGH耦合。
对于晶体管M1 605(也就是说，提供BIASH的驱动晶体管)，门极与晶体管M10 650和M11 655耦合以定义反馈节点QBH节点671(也就是说，QBH节点671还经提供到晶体管M13675的门极)。晶体管M10 650的门极与Rtrigger耦合。晶体管M10 650的另一端子与VGL耦合。晶体管M11 655的门极与Btrigger耦合。晶体管M11 655的另一端子与晶体管M12 660和M13675耦合以定义节点680。晶体管M13 675的门极与QBH节点671耦合。晶体管M13 675的另一端子与VGH耦合。最后，晶体管M12 660的门极还与Btrigger耦合。晶体管M12 660的另一端子与CCK耦合。
对于晶体管M3 610(也就是说，提供BIASL的驱动晶体管)，门极与晶体管M6 630和M7 635耦合以定义反馈节点QBL节点670(也就是说，QBL节点670还经提供到晶体管M9 640的门极)。晶体管M6 630的门极与Rtrigger耦合。晶体管M6 630的另一端子与VGL耦合。晶体管M7 635的门极与Btrigger耦合。晶体管M7 635的另一端子与晶体管M8 645和M9 640耦合以定义节点685。晶体管M9 640的门极与QBL节点670耦合。晶体管M9 640的另一端子与VGH耦合。最后，晶体管M8 645的门极还与Btrigger耦合。晶体管M8 645的另一端子与CCKB耦合。
图7为图6的驱动电路的时序图。在图7中，在时间710处，CCKB处于VGH(例如，16V)，CCK处于VGL(例如，-12V)，Rtrigger处于VGH(例如，16V)，且Btrigger处于VGLL(例如，-16V)。B(m)基于前述电压而转变到BIASM(例如，0V)。特定而言，由于Btrigger处于VGLL(例如，-16V)，因此断开晶体管M7 635、M8 645、M11 655和M12 660。由于Rtrigger处于VGH(例如，16V)且断开晶体管M7 635、M8 645、M11 655和M12 660，接通晶体管M6 630和M10 650，且因此将QBL节点670和QBH节点671均驱动到VGL(例如，-12V)。由于QBL节点670处于VGL，因此断开晶体管M3 610。同样地，由于QBH节点671处于VGL，因此也断开晶体管M1 605。
然而，接通晶体管M2 615以将输出B(m)驱动到BIASM(例如，0V)。由于Btrigger处于VGLL(例如，-16V)，因此断开晶体管M4 620。由于Rtrigger处于VGH(例如，8V)，因此接通晶体管M5 625以将VGH(例如，8V)提供到QBM节点665且接通晶体管M2615。由于接通晶体管M2615，因此将BIASM(例如，0V)提供到输出B(m)。
接下来，在时间715处，CCKB处于VGH(例如，16V)，CCK处于VGL(例如，-12V)，Rtrigger处于VGLL(例如，-16V)，且Btrigger处于VGH(例如，16V)。B(m)基于前述电压而转变到BIASL(例如，-8V)。特定而言，由于Rtrigger处于VGLL(例如，-16V)，因此断开晶体管M5 625、M6 630和M10 650。由于Btrigger处于VGH(例如，16V)，因此接通晶体管M4 620、M7 635、M8 645、M11655和M12 660。由于接通晶体管M4 620，将QBM节点665驱动到VGL(例如，-12V)，且因此断开晶体管M2 615(也就是说，未向输出B(m)提供BIASM)。
由于如先前所论述由Btrigger接通晶体管M11 655和M12 660，因此将CCK(在时间715处于VGL下)提供到QBH节点671。因此，由于CCK处于VGL(例如，-12V)，因此断开晶体管M1605(也就是说，未向输出B(m)提供BIASH)。
然而，由于由Btrigger接通晶体管M7 635和M8 645，因此将CCKB(在时间715处于VGH下)提供到QBL节点670。因此，接通晶体管M3 610，且因此将BIASL(例如，-8V)提供到B(m)。
若CCKB与CCK相反，例如在时间715处使CCK处于VGH且使CCKB处于VGL，则接通晶体管M1 605以将BIASH提供到输出B(m)。
可将输出B(m)提供到显示阵列30的一行中的显示模块410的一或多个显示单元450的Vbias电极555，如图4中所示。可由多种不同来源提供Btrigger。举例来说，可由提供介于VGH与VGL之间的电压的先前行的Vrow 530提供Btrigger。也就是说，提供另一行中的显示模块710的Vrow 530的驱动器还可用于提供Btrigger(例如，先前行的Vrow 530可为行的Btrigger)。图8A为图解说明用作另一驱动器的触发器的驱动器的输出的系统方块图的实例。在图8A中，驱动电路600a、600b和600c驱动各别行的显示模块410的Vbias电极555。也就是说，驱动电路600a驱动第一行(也就是说，与B(m-1)相关联的行，其为与B(m)相关联的行的前的行)中的显示模块410的Vbias电极555。驱动电路600b驱动第二行(也就是说，与B(m)相关联的行)中的显示模块410的Vbias电极555。驱动电路600c驱动第三行(也就是说，与B(m+1)相关联的行，其为与B(m)相关联的行之后的行)中的显示模块410的Vbias电极555。驱动电路899a、899b和899c为各别行中的每一显示模块410提供Vrow 530(也就是说，待施加到图5的晶体管T1 510的门极的电压)。然而，由驱动器899a(也就是说，为显示模块410的第一行提供Vrow530的驱动器)提供的Vrow(m-1)还可用作提供B(m)的驱动电路600b的Btrigger(也就是说，图8A中的Btrigger(m))。也就是说，来自一行的Vrow 530还可用作显示阵行30中的显示模块410的下一行的Btrigger。同样地，Vrow(m)可用作提供B(m+1)的驱动电路600c的Btrigger(也就是说，Btrigger(m+1))。驱动电路600a(也就是说，为第一行提供B(m-1)的第一驱动电路)的Btrigger可来自也提供时钟和电力供应的其它电路或外部芯片。图8B为图解说明用作另一驱动器的触发器的驱动器的输出的系统方块图的另一实例。图8B展示为显示单元450提供Vbias 555的图8A的驱动电路600b、为Vrow 530提供Vrow(m)的驱动器899b和为先前行中的显示单元提供Vrow(m-1)的驱动器899a，但其输出也用作显示单元450的Btrigger(m)。
作为另一实例，Btrigger可为提供介于VGH与VGLL之间的电压的先前行的门极进位信号CaG(m-2)。可由为Vrow 530提供电压(由R(m)提供)的驱动电路来产生Ca(m)。由Kim等人于2013年6月4日申请的标题为“REDUCING FLOATING NODE LEAKAGECURRENT WITH AFEEDBACK TRANSISTOR”的美国专利申请公开案第13/909,839号揭示用于产生用于Vrow 530的电压和门极进位信号的电路，且特此以全文引用的方式且出于所有目的而并入。作为另一实例，还可由后续行而非先前行提供前述信号。
另外，Btrigger可为提供介于VGH与VGL之间的电压的后续行的Vreset 595。在另一实施方案中，Btrigger可为提供和诶与VGH与VGLL之间的电压的后续行的重设进位信号。
Rtrigger可为提供介于VGH与VGL之间的电压的先前行的Vreset 595。在另一实施方案中，Rtrigger可为提供介于VGH与VGLL之间的电压的先前行的重设进位信号(CaR(m-2))。因此，来自将其它信号提供到显示模块410的其它驱动电路的多种其它信号可用作驱动电路600的Rtrigger和Btrigger信号。使用原有信号可减少驱动电路，且因此减少驱动电路专用的硅裸片的面积。
电力供应方案还可用于减少晶体管M1 605、M3 610、M2 615、M6 630和M10 650的亚阀值泄漏，且因此降低静态功率消耗和降低电力使用。图9为例示性NMOS晶体管的Id(汲极电流)对Vgs(门极-源极电压)的转移曲线的图解说明。在图9中，曲线910和920可表示两种不同Vds(汲极-源极电压)偏压。举例来说，曲线910可与10.1V(伏)的Vds相关联，且曲线920可与0.1V的Vds相关联。
如图9中所见，Id在较低Vgs值下更低。一些晶体管(例如耗尽模式场效应晶体管)展示为Vgs的负接通电压(Von)，其中Id随着Vgs增加而开始急剧增加。举例来说，在图9中，点940可与-1V的Von相关联。此外，在点930或0V的Vgs偏压处，Id可近似为1nA(奈安)或更高。
理想地，当Vgs<Vth(临限电压)时(例如在点930处当Vgs为0V时)，应断开NMOS晶体管，且因此Id应为0A。然而，发生亚阀值泄漏，如图9的转移曲线上的点930和940的非零y轴Id所指示。亚阀值泄漏可增加功率消耗和/或干扰电路的预期操作。
因此，将NMOS晶体管的Vgs偏压为更低可减少亚阀值泄漏。也就是说，偏压点940处的Vgs或任何更低Vgs值而非0V的Vgs处的点930减少Id亚阀值泄漏。用于图6中的驱动电路的电力供应方案可为晶体管M1 605、M2 615、M3 610、M6 630和M10 650提供更低Vgs值。
举例来说，当晶体管M1 605断开时，其汲极可为8V(也就是说，BIASH为8V)，且其门极可为-12V(也就是说，QBH节点671可偏压到-12V，原因是由CCK提供的QBL为-12V)。因此，晶体管M1 605的Vgs可为-20V，且因此，可减少亚阀值泄漏，原因是较低Vgs与图9中的曲线910和920上的较低Id相关联。同样地，对于晶体管M3 610，Vgs还可为-20V。还可减少晶体管M2 615处的亚阀值泄漏，原因是其汲极可为0V(由BIASM提供)，且其门极可为-12V，提供-12V的Vgs。
若Rtrigger处于VGLL而非VGL，则还可减少晶体管M6 630和M10 650的亚阀值泄漏。同样地，若Btrigger处于VGLL而非VGL，则还可减少晶体管M4 620的亚阀值泄漏。
上文描述的电力供应方案可改良显示器的寿命期间的电路坚固性。即使接通电压为负且具有分散性，驱动电路仍运行良好使接通电压在VGLL到VGL和VGL到BIASL内。举例来说，若接通电压高于-4V，则通过电力供应方案降低亚阀值泄漏电流。
图10为图解说明用于在驱动电路的输出处提供电压的方法的流程图。输出处的电压可经提供到显示单元450的Vbias电极555。在方法1050中，在区块1055处，可接收第一触发信号。举例来说，可确证驱动电路600中的Rtrigger。在区块1060处，可在输出处提供第一电压。举例来说，当确证Rtrigger时，可将驱动电路600的输出B(m)拉到BIASM(例如，0V)。因此，Vbias电极555可由驱动电路600驱动到0V。在一些实施方案中，Vcom电极565可接地为0V。另外，可确证Vreset 595以使得Vd电极560与Vcom电极565耦合，且因此也为0V。因而，显示单元450的三个电极中的每一者可为0V，指示重设状态。
在区块1065处，可接收第二触发信号。举例来说，可确证驱动电路600中的Btrigger。在区块1070处，可基于第一信号和第二信号而输出处提供第二电压。举例来说，若不再确证Rtrigger且确证Btrigger，则可基于CCK和CCKB中的一者在驱动电路600的输出B(m)处提供BIASH(例如，8V)还是BIASL(例如，-8V)(例如，若CCKB处于VGH且CCK处于VGL，则输出B(m)提供BIASL)。因此，Vbias电极555处的电压可从0V切换到8V抑或-8V。方法结束于区块1075处。
图11A和11B为图解说明包含多个IMOD显示元件的显示装置40的系统方块图。显示装置40可为(例如)智能型手机、蜂巢式或移动电话。然而，显示装置40的相同组件或其略微变化也图解说明各种类型的显示装置，例如电视、计算机、平板计算机、电子阅读器、手持型装置和便携式媒体装置。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48和麦克风46。可由多种制造工艺(包含射出模制和真空成形)中的任一者形成外壳41。另外，外壳41可由多种材料中的任一者制成，多种材料包含(但不限于)：塑料、金属、玻璃、橡胶和陶瓷或其组合。外壳41可包含可与不同色彩或含有不同标志、图片或符号的其它可去除部分互换的可去除部分(图中未展示)。
显示器30可为如本文中所描述的多种显示器中的任一者，包含双稳态或模拟显示器。显示器30还可经配置以包含：平板显示器，例如，等离子、EL、OLED、STN LCD或TFT LCD；非平板显示器，例如，CRT或其它管式装置。另外，显示器30可包含如本文中所描述的基于IMOD的显示器。
显示装置40的组件示意性地图解说明于图11A中。显示装置40包含外壳41，且可包含至少部分地围封于其中的额外组件。举例来说，显示装置40包含网络接口27，网络接口包含可耦合到收发器47的天线43。网络接口27可为可显示于显示装置40上的图像数据的源。因此，网络接口27为图像源模块的一个实例，但处理器21和输入装置48还可充当图像源模块。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以调节信号(例如，对信号进行滤波或以其它方式操纵信号)。调节硬件52可连接到扬声器45和麦克风46。处理器21还可连接到输入装置48和驱动器控制器29。驱动器控制器29可耦合到帧缓冲器28且耦合到阵列驱动器22，阵列驱动器又可耦合到显示阵列30。显示装置40中的一或多个元件(包含图11A中未具体描绘的元件)可经配置以充当存储器装置且经配置以与处理器21通信。在一些实施方案中，电力供应器50可将电力提供到特定显示装置40设计中的实质上所有组件。
网络接口27包含天线43和收发器47使得显示装置40可经由网络与一或多个装置通信。网络接口27还可具有用以降低(例如)处理器21的数据处理要求的一些处理能力。天线43可发射和接收信号。在一些实施方案中，天线43根据IEEE 16.11标准(包含IEEE16.11(a)、(b)或(g))或IEEE 802.11标准(包含IEEE 802.11a、b、g、n)和其另外实施方案来发射和接收RF信号。在一些其它实施方案中，天线43根据蓝标准发射和接收RF信号。在蜂巢式电话的情况下，天线43可经设计以接收分码多重接入(CDMA)、分频多重接入(FDMA)、分时多重接入(TDMA)、全球移动通信系统(GSM)、GSM/通用封包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、陆地集群无线电(TETRA)、宽频CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速封包接入(HSPA)、高速下行链路封包接入(HSDPA)、高速上行链路封包接入(HSUPA)、演进型高速封包接入(HSPA+)、长期演进(LTE)、AMPS或用以在无线网络(例如，利用3G、4G或5G技术的系统)内通信的其它已知信号。收发器47可预先处理从天线43接收的信号，以使得信号可由处理器21接收和进一步操纵。收发器47还可处理从处理器21接收的信号以使得信号可经由天线43从显示装置40发射。
在一些实施方案中，可用接收器替换收发器47。另外，在一些实施方案中，可用可存储或产生待发送到处理器21的图像数据的图像源替换网络接口27。处理器21可控制显示装置40的总体操作。处理器21从网络接口27或图像源接收数据(例如压缩图像数据)，且将数据处理成原始图像数据或处理成可易于处理成原始图像数据的格式。处理器21可将经处理的数据发送到驱动器控制器29或发送到帧缓冲器28以供存储。原始数据通常是指识别图像内的每一位置处的图像特性的信息。举例来说，此等图像特性可包含色彩、饱和度和灰度阶。
处理器21可包含微控制器、CPU或逻辑单元以控制显示装置40的操作。调节硬件52可包含用于将信号发射到扬声器45且用于接收来自麦克风46的信号的放大器和滤波器。调节硬件52可为显示装置40内的离散组件，或可并入到处理器21或其它组件内。
驱动器控制器29可直接从处理器21抑或从帧缓冲器28获取由处理器21所产生的原始图像数据，且可适当地重新格式化原始图像数据以用于高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化为具有光栅状格式的数据流，以使得其具有适合于跨越显示阵列30扫描的时间次序。接着驱动控制器29将经格式化的信息发送到阵列驱动器22。尽管例如LCD控制器的驱动器控制器29常常作为独立集成电路(IC)而与系统处理器21相关联，但可以许多方式来实施此等控制器。举例来说，控制器可作为硬件嵌入处理器21中、作为软件嵌入处理器21中，或以硬件与阵列驱动器22完全集成。
阵列驱动器22可从驱动器控制器29接收经格式化的信息，且可将视频数据重新格式化为一组平行的波形，所述组波形被每秒许多次地施加到来自显示器的x-y显示元件矩阵的数百且有时数千个(或更多)引线。
在一些实施方案中，驱动器控制器29、阵列驱动器22和显示阵列30适用于本文所描述的任何类型的显示器。举例来说，驱动器控制器29可为习知显示控制器或双稳态显示控制器(例如，IMOD显示元件控制器)。另外，阵列驱动器22可为习知驱动器或双稳态显示驱动器(例如，IMOD显示元件驱动器)。此外，显示阵列30可为习知显示阵列或双稳态显示阵列(例如，包含IMOD显示元件阵列的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成。此实施方案可适用于例如移动电话、便携式电子装置、手表或小面积显示器的高度集成系统中。
在一些实施方案中，输入装置48可经配置以允许(例如)用户控制显示装置40的操作。输入装置48可包含小键盘(例如，QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏式萤幕、与显示阵列30集成的触敏萤幕或压敏或热敏膜。麦克风46可经配置为用于显示装置40的输入装置。在一些实施方案中，经由麦克风46的话音命令可用于控制显示装置40的操作。
电力供应器50可包含多种能量存储装置。举例来说，电力供应器50可为可再充电电池，例如，镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可使用来自(例如)壁式插座或光伏打装置或阵列的电力来充电。替代地，可再充电电池可为可无线充电的。电力供应器50还可为可再生能源、电容器或太阳能电池(包含塑料太阳能电池或太阳能电池漆)。电力供应器50还可经配置以从壁式插座接收电力。
在一些实施方案中，控制可程序化性驻留于可位于电子显示系统中的若干处的驱动器控制器29中。在一些其它实施方案中，控制可程序化性驻留在阵列驱动器22中。以上所描述的优化可实施于任何数目个硬件和/或软件组件中且以各种配置来实施。
如本文中所使用，指代项目列表“中的至少一者”的短语指代彼等项目的任何组合，包含单个成员。作为实例，“a、b或c中的至少一者”既定涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
可将结合本文中所揭示的实施方案而描述的各种图解说明性逻辑、逻辑区块、模块、电路和算法步骤实施为电子硬件、计算机软件或两者的组合。硬件与软件的互换性已经大体按功能性予以描述，且图解说明于上述各种图解说明性组件、区块、模块、电路和步骤中。将此功能性实施于硬件还是软件中取决于特定应用和强加于整个系统上的设计约束。
用以实施结合本文中所揭示的方面而描述的各种图解说明性逻辑、逻辑区块、模块和电路的硬件和数据处理设备可通过通用单芯片或多芯片处理器、数字信号处理器(DSP)、特殊应用集成电路(ASIC)、场可程序化门阵列(FPGA)或其它可程序化逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。通用处理器可为微处理器，或任何习知处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置。在一些实施方案中，特定步骤和方法可由特定用于给定功能的电路执行。
在一或多个方面中，所描述功能可实施于硬件、数字电子电路、计算机软件、韧体(包含在此说明书中揭示的结构和其结构等效物)或其任何组合中。此说明书中所描述的标的物的实施方案还可实施为编码于计算机存储媒体上的一或多个计算机程序(也就是说，计算机程序指令的一或多个模块)以供数据处理设备执行或控制数据处理设备的操作。
本发明中所描述的实施方案的各种修改对于所属领域的技术人员而言可为显而易见的，且本文中所定义的一般原理可在不脱离本发明的精神或范畴的情况下应用于其它实施方案。因此，申请专利范围并不既定限于本文中所展示的实施方案，而应符合与本文中揭示的本发明、原理和新颖特征相一致的最广泛范畴。另外，一般所属领域的技术人员将易于了解，有时为了易于描述诸图而使用术语“上”和“下”，且术语指示对应于在适当定向的页面上的图式的定向的相对位置，且可并不反映(例如)所实施的IMOD显示元件的适当定向。
在单独实施方案的情况下描述于此说明书中的某些特征还可在单个实施方案中以组合形式实施。相反地，在单个实施方案的情况下所描述的各种特征还可单独地在多个实施方案中或以任何适合子组合而予以实施。此外，虽然上文可将特征描述为以某些组合起作用且甚至最初按此来主张，但来自所主张组合的一或多个特征在一些情况下可从组合删除，且所主张的组合可针对子组合或子组合的变化。
类似地，尽管在图式中以特定次序来描绘操作，但一般所属领域的技术人员将易于认识到，此等操作无需以所展示特定次序或以依序次序执行，或所有所图解说明操作经执行以达成合乎需要的结果。另外，图式可按流程图的形式示意性地描绘一或多个实例工艺。然而，未描绘的其它操作可并入于示意性图解说明的实例工艺中。举例来说，可在所图解说明的操作中的任何者前、后、同时或之间执行一或多个额外操作。在某些情况下，多任务和并行处理可为有利的。此外，不应将在上述实施方案中的各种系统组件的分离理解为需要在所有实施方案中的此分离，且应理解，所描述的程序组件和系统可大体上在单个软件产品中集成在一起或经封装到多个软件产品中。另外，其它实施方案处于以下申请专利范围的范畴内。在一些情况下，申请专利范围中所引证的动作可以不同次序执行且仍达成所要结果。
本文中所揭示的电路和技术利用仅出于图解说明的目的提供的值(例如，电压)的实例。其它实施方案可涉及不同值。

Claims (23)

1.一种电路，其包括：
输出电路，其包含第一输出驱动器、第二输出驱动器和第三输出驱动器，所述输出驱动器中的每一者耦合在一起以定义输出节点，所述第一输出驱动器能够将所述输出节点驱动到与第一电压源相关联的第一电压，所述第二输出驱动器能够将所述输出节点驱动到与第二电压源相关联的第二电压，且所述第三输出驱动器能够将所述输出节点驱动到与第三电压源相关联的第三电压；以及
选择电路，其能够选择所述第一输出驱动器、所述第二输出驱动器和所述第三输出驱动器中的一者来驱动所述输出节点，所述选择电路接收第一输入信号、第二输入信号、第一触发器和第二触发器，所述选择电路能够基于所述第一输入信号、所述第二输入信号、所述第一触发器和所述第二触发器选择所述输出驱动器来驱动所述输出节点。
2.根据权利要求1所述的电路，其中所述输出电路包含：
所述第一输出驱动器，其具有第一开关，所述第一开关具有控制端子、第一端子和第二端子，所述第一端子与第一电压源耦合；
所述第二输出驱动器，其具有第二开关，所述第二开关具有控制端子、第一端子和第二端子，所述第一端子与第二电压源耦合，所述第一开关的所述第二端子与所述第二开关的所述第二端子耦合以定义所述输出节点；以及
所述第三输出驱动器，其具有第三开关，所述第三开关具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与所述输出节点耦合。
3.根据权利要求2所述的电路，其中所述选择电路包含：
第四开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与所述第一开关的所述控制端子耦合，且所述第三开关的所述控制端子经耦合以接收所述第一触发信号，
第五开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第四电压源耦合，所述第二端子与所述第二开关的所述控制端子耦合，且所述第四开关的所述控制端子经耦合以接收所述第一触发信号；以及
第六开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第四电压源耦合，所述第二端子与所述第三开关的所述控制端子耦合，且所述控制端子经耦合以接收所述第二触发信号。
4.根据权利要求1到3中任一权利要求所述的电路，其进一步包括：
显示器，其包含多个显示单元，其中所述输出电路的所述输出节点处的电压经提供到至少一个显示单元的电极；
处理器，其能够与所述显示器通信，所述处理器经配置以处理图像数据；以及
存储器装置，其能够与所述处理器通信。
5.根据权利要求4所述的电路，其进一步包括：
控制器，其能够将所述图像数据的至少一部分发送到驱动电路。
6.根据权利要求4或权利要求5所述的电路，其进一步包括：
图像源模块，其能够将所述图像数据发送到所述处理器，其中所述图像源模块包括接收器、收发器和发射器中的至少一者。
7.根据权利要求4到6中任一权利要求所述的电路，其进一步包括：
输入装置，其能够接收输入数据并将所述输入数据传达到所述处理器。
8.一种电路，其包括：
输出电路，其包含：
第一开关，其具有控制端子、第一端子和第二端子，所述第一端子与第一电压源耦合，
第二开关，其具有控制端子、第一端子和第二端子，所述第一端子与第二电压源耦合，所述第一开关的所述第二端子与所述第二开关的所述第二端子耦合以定义输出节点，以及
第三开关，其具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与所述输出节点耦合；以及
选择电路，其包含：
第四开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与所述第一开关的所述控制端子耦合，且所述第三开关的所述控制端子经耦合以接收第一触发信号；
第五开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第四电压源耦合，所述第二端子与所述第二开关的所述控制端子耦合，且所述第四开关的所述控制端子经耦合以接收所述第一触发信号；以及
第六开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第四电压源耦合，所述第二端子与所述第三开关的所述控制端子耦合，且所述控制端子经耦合以接收第二触发信号。
9.根据权利要求8所述的电路，其中所述第一电压源能够提供高于由所述第三电压源提供的电压的电压，且由所述第三电压源提供的所述电压高于由所述第二电压源提供的电压。
10.根据权利要求8或权利要求9所述的电路，其中由所述第二电压源提供的所述电压高于由所述第四电压源提供的电压。
11.根据权利要求8到10中任一权利要求所述的电路，其中所述第一触发信号能够提供介于第一电压与第二电压之间的电压，所述第一电压高于由所述第一电压源提供的所述电压，且所述第二电压低于由所述第四电压源提供的所述电压。
12.根据权利要求8到11中任一权利要求所述的电路，其中所述第二触发信号能够提供介于第一电压与第二电压之间的电压，所述第一电压高于由所述第一电压源提供的所述电压，且所述第二电压低于由所述第四电压源提供的所述电压。
13.根据权利要求8到12中任一权利要求所述的电路，其中所述第一电压源能够提供高于由所述第三电压源提供的电压的电压，由所述第三电压源提供的所述电压高于由所述第二电压源提供的电压，且由所述第二电压源提供的所述电压高于由所述第四电压源提供的电压。
14.根据权利要求8到13中任一权利要求所述的电路，其中所述第一触发信号能够提供介于第一电压与第二电压之间的电压，所述第一电压高于由所述第一电压源提供的所述电压，且所述第二电压低于由所述第四电压源提供的所述电压。
15.根据权利要求8到14中任一权利要求所述的电路，其中所述选择电路进一步包含：
第七开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第一开关的所述控制端子耦合以定义第一反馈节点，且所述控制端子经耦合以接收所述第二触发信号；
第八开关，其具有控制端子、第一端子和第二端子，所述第一端子经耦合以接收第一输入信号，所述第二端子与所述第七开关的所述第二端子耦合，且控制信号经耦合以接收所述第二触发信号；以及
第九开关，其具有控制端子、第一端子和第二端子，所述第一端子与第五电压源耦合，所述第二端子与所述第七开关和所述第八开关的所述第二端子耦合，且所述控制端子与所述第一反馈节点耦合。
16.根据权利要求15所述的电路，其中所述第五电压源能够提供高于由所述第一电压源提供的电压的电压，由所述第一电压源提供的所述电压高于由所述第三电压源提供的电压，由所述第三电压源提供的所述电压高于由所述第二电压源提供的电压，且由所述第二电压源提供的所述电压高于由所述第四电压源提供的电压。
17.根据权利要求15或权利要求16所述的电路，其中所述第一触发信号能够提供低电压，所述低电压低于由所述第四电压源提供的所述电压。
18.根据权利要求15到17中任一权利要求所述的电路，其中所述选择电路进一步包含：
第十开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第二开关的所述控制端子耦合以定义第二反馈节点，且所述控制端子经耦合以接收所述第二触发信号；
第十一开关，其具有控制端子、第一端子和第二端子，所述第一端子经耦合以接收第二输入信号，所述第二端子与所述第十开关的所述第二端子耦合，且所述控制信号经耦合以接收所述第二触发信号；以及
第十二开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第五电压源耦合，所述第二端子与所述第十开关和所述第十一开关的所述第二端子耦合，且所述控制端子与所述第二反馈节点耦合。
19.根据权利要求18所述的电路，其中所述选择电路进一步包含：
第十三开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第三开关的所述控制端子耦合，所述第二端子与所述第五电压源耦合，且所述控制端子经耦合以接收所述第一触发信号。
20.一种方法，其包括：
接收第一触发信号；
响应于所述第一触发信号，在输出电路的输出节点处提供第一电压，且所述输出节点电耦合到显示单元的电极；
接收第二触发信号；以及
响应于所述第二触发信号，基于第一输入信号和第二输入信号而在所述输出节点处提供第二电压或第三电压。
21.根据权利要求20所述的方法，其进一步包括：
通过选择电路选择待提供于所述输出节点处的所述第一电压、第二电压或第三电压，其中所述输出电路包含：
第一开关，其具有控制端子、第一端子和第二端子，所述第一端子与第一电压源耦合，
第二开关，其具有控制端子、第一端子和第二端子，所述第一端子与第二电压源耦合，所述第一开关的所述第二端子与所述第二开关的所述第二端子耦合以定义所述输出节点，和
第三开关，其具有控制端子、第一端子和第二端子，所述第一端子与第三电压源耦合，所述第二端子与所述输出节点耦合；
且其中所述选择电路包含：
第四开关，其具有控制端子、第一端子和第二端子，所述第一端子与第四电压源耦合，所述第二端子与所述第一开关的所述控制端子耦合，且所述第三开关的所述控制端子经耦合以接收所述第一触发信号，
第五开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第四电压源耦合，所述第二端子与所述第二开关的所述控制端子耦合，且所述第四开关的所述控制端子经耦合以接收所述第一触发信号，和
第六开关，其具有控制端子、第一端子和第二端子，所述第一端子与所述第三电压源耦合，所述第二端子与所述第三开关的所述控制端子耦合，且所述控制端子经耦合以接收所述第二触发信号。
22.根据权利要求20或权利要求21所述的方法，其中所述第一输入信号和所述第二输入信号提供介于第四电压与第五电压之间的电压，所述第一触发信号和所述第二触发信号提供介于所述第四电压与第六电压之间的电压。
23.根据权利要求20到22中任一权利要求所述的方法，其中所述第四电压高于所述第二电压，所述第二电压高于所述第一电压，所述第一电压高于所述第三电压，所述第三电压高于所述第五电压，且所述第五电压高于所述第六电压。
CN201580027935.1A 2014-05-30 2015-05-08 具有层级输出的稳健驱动器 Pending CN106415706A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462005373P 2014-05-30 2014-05-30
US62/005,373 2014-05-30
US14/476,380 US20150348491A1 (en) 2014-05-30 2014-09-03 Robust driver with multi-level output
US14/476,380 2014-09-03
PCT/US2015/029990 WO2015183523A1 (en) 2014-05-30 2015-05-08 Robust driver with multi-level output

Publications (1)

Publication Number Publication Date
CN106415706A true CN106415706A (zh) 2017-02-15

Family

ID=53268884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580027935.1A Pending CN106415706A (zh) 2014-05-30 2015-05-08 具有层级输出的稳健驱动器

Country Status (4)

Country Link
US (1) US20150348491A1 (zh)
CN (1) CN106415706A (zh)
TW (1) TW201602990A (zh)
WO (1) WO2015183523A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115240597A (zh) * 2022-09-20 2022-10-25 惠科股份有限公司 像素电路、显示面板及显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
CN105405399B (zh) * 2016-01-05 2019-07-05 京东方科技集团股份有限公司 一种像素电路、其驱动方法、显示面板及显示装置
US9911469B1 (en) 2016-11-10 2018-03-06 Micron Technology, Inc. Apparatuses and methods for power efficient driver circuits
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
US10490245B2 (en) * 2017-10-02 2019-11-26 Micron Technology, Inc. Memory system that supports dual-mode modulation
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
CN110021264B (zh) * 2018-09-07 2022-08-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
EP3977454A4 (en) 2019-05-30 2023-06-28 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920135A2 (en) * 1997-11-27 1999-06-02 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
US20050195177A1 (en) * 2004-03-03 2005-09-08 Toppoly Optoelectronics Corp. Data driver and driving method thereof
CN1674078A (zh) * 2004-03-26 2005-09-28 联咏科技股份有限公司 源极驱动器以及液晶显示器
US20070070022A1 (en) * 2005-09-26 2007-03-29 Nec Corporation Differential amplifier, digital-to-analog converter and display device
US20070120579A1 (en) * 2005-11-25 2007-05-31 Seiko Epson Corporation Integrated circuit device and electronic instrument

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920135A2 (en) * 1997-11-27 1999-06-02 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
US20050195177A1 (en) * 2004-03-03 2005-09-08 Toppoly Optoelectronics Corp. Data driver and driving method thereof
CN1674078A (zh) * 2004-03-26 2005-09-28 联咏科技股份有限公司 源极驱动器以及液晶显示器
US20070070022A1 (en) * 2005-09-26 2007-03-29 Nec Corporation Differential amplifier, digital-to-analog converter and display device
US20070120579A1 (en) * 2005-11-25 2007-05-31 Seiko Epson Corporation Integrated circuit device and electronic instrument

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115240597A (zh) * 2022-09-20 2022-10-25 惠科股份有限公司 像素电路、显示面板及显示装置
CN115240597B (zh) * 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置
US11798472B1 (en) 2022-09-20 2023-10-24 HKC Corporation Limited Pixel circuit, display panel, and display device

Also Published As

Publication number Publication date
US20150348491A1 (en) 2015-12-03
WO2015183523A1 (en) 2015-12-03
TW201602990A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
CN106415706A (zh) 具有层级输出的稳健驱动器
CN105264592A (zh) 以反馈晶体管减少浮动节点漏电流
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
CN103959477B (zh) 非晶氧化物半导体薄膜晶体管制造方法
CN101981485A (zh) 双模式显示器的设备及方法
CN105637577B (zh) 闭合回路动态电容测量
US20160267854A1 (en) Driver circuit with reduced leakage
CN108780797A (zh) 通过引入透明存储电容器和通孔的高孔径比显示器
CN106537592A (zh) 具有高密度存储电容器的晶体管的制造
CN106132868A (zh) 通过多层膜层压进行的微机电系统囊封
CN104508829A (zh) 多栅极薄膜晶体管
CN104205389A (zh) 高电容密度金属-绝缘体-金属电容器
JP2014531744A (ja) シリサイドギャップ薄膜トランジスタ
CN104054015A (zh) 用于驱动模拟干涉式调制器的系统、装置及方法
CN108028033A (zh) 具有共享节点的驱动器电路
CN104364838A (zh) 电压转换器
US20160126231A1 (en) Ledge-free display
CN103733113B (zh) 一种显示装置及更新包含至少一个干涉式调制器的阵列的方法
CN106662681A (zh) 保护显示器元件阵列中的薄膜晶体管免受可见光及紫外光的影响
TW201546798A (zh) 電荷再利用驅動器輸出級
CN105531755B (zh) 使用极性反转的显示元件重设
CN106415703A (zh) 显示面板驱动器
JP2016506540A (ja) 動き補償ビデオハーフトーン処理
CN104583838A (zh) 机电系统装置
CN105637576A (zh) 点反转配置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170215

WD01 Invention patent application deemed withdrawn after publication