CN108780797A - 通过引入透明存储电容器和通孔的高孔径比显示器 - Google Patents

通过引入透明存储电容器和通孔的高孔径比显示器 Download PDF

Info

Publication number
CN108780797A
CN108780797A CN201780018731.0A CN201780018731A CN108780797A CN 108780797 A CN108780797 A CN 108780797A CN 201780018731 A CN201780018731 A CN 201780018731A CN 108780797 A CN108780797 A CN 108780797A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780018731.0A
Other languages
English (en)
Inventor
马家伟
翁伟祥
扬·博斯
金川洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108780797A publication Critical patent/CN108780797A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

本公开提供包含薄膜晶体管TFT和存储电容器的设备和制造设备的方法。一种设备可包含衬底、TFT、邻近所述TFT的存储电容器和共同电极。所述存储电容器可大体上透明以增大显示装置的孔径比。所述存储电容器可包含在第一透明电极与第二透明电极之间的绝缘层。所述TFT可包含栅电极、栅极绝缘层、氧化物半导体、源电极和漏电极和介电层。所述氧化物半导体可由与所述第一透明电极相同的层形成，且所述共同电极可由与所述氧化物半导体或所述源电极和漏电极相同的层形成。

Description

通过引入透明存储电容器和通孔的高孔径比显示器
优先权要求
本申请要求2016年4月22申请且题目为“通过引入透明存储电容器和通孔的高孔径比显示器(HIGH APERTURE RATIO DISPLAY BY INTRODUCING TRANSPARENT STORAGECAPACITOR AND VIA HOLE)”的美国专利申请第15/136,785号的优先权，所述美国专利申请要求2016年3月31申请且题目为“通过引入透明存储电容器和通孔的高孔径比显示器(HIGHAPERTURE RATIO DISPLAY BY INTRODUCING TRANSPARENT STORAGE CAPACITOR AND VIAHOLE)”的美国临时专利申请第62/316,364号的优先权，所述申请中的每一个在此被以引用的方式全部且针对所有目的而并入。
技术领域
本公开涉及电荷存储和传送元件，且更确切地说，涉及显示装置中使用氧化物半导体形成的透明存储电容器和晶体管结构。
背景技术
机电系统(EMS)包含具有电和机械元件的装置、致动器、换能器、传感器、例如镜面和光学膜和光学组件和电子器件。EMS装置或元件可以多种尺度制造，包含(但不限于)微尺度和纳米尺度。举例来说，微机电系统(MEMS)装置可包含具有范围从约一微米到数百微米或更大的大小的结构。纳米机电系统(NEMS)装置可以包含具有小于一微米的大小(包含(例如)小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻和/或其它微机械加工工艺来创造机电元件，所述工艺将衬底和/或所沉积材料层的部分蚀刻掉或添加层以形成电和机电装置。
包含(但不限于)液晶显示器(LCD)、有机发光二极管(OLED)显示器、MEMS显示器、等离子显示器、阴极射线管(CRT)、场发射显示器、表面传导电子发射器显示器和投影显示器的显示装置可包含用于将图像数据提供到显示元件的有源矩阵寻址方案。此类有源矩阵显示装置可包含薄膜晶体管(TFT)装置和存储电容器。TFT装置是一种在半导性材料中包含源极区域、漏极区域和沟道区域的场效应晶体管。所述半导性材料可包含用于非晶硅上的改善的迁移率和用于多晶硅上的更简单制造的氧化物半导体材料。存储电容器可在帧时间期间存储电荷或电压，和/或加速装置响应时间。存储电容器可包含透明材料以提供显示装置中的更可视区。
发明内容
本公开的系统、方法和装置各自具有若干创新方面，其中没有单个方面单独负责本文所公开的合乎需要的属性。
本发明中所描述的主题的一个创新方面可实施于包含衬底和薄膜晶体管(TFT)的设备中，其中所述薄膜晶体管包含：在所述衬底上的栅电极；氧化物半导体层，其中所述氧化物半导体层具有在源极区域与漏极区域之间的沟道区域；在所述栅电极与所述氧化物半导体层之间的第一绝缘层；在所述氧化物半导体层的源极区域上的源电极；在所述氧化物半导体层的漏极区域上的漏电极；和在所述氧化物半导体层的所述沟道区域上的介电层。所述设备进一步包含邻近所述TFT的存储电容器，其中所述存储电容器包含：在所述衬底上的第一透明电极，其中所述第一透明电极具有与所述氧化物半导体层大体上类似的厚度和组成；在所述第一透明电极上且至少部分与所述第一透明电极重叠的第二透明电极；和在所述第一透明电极与所述第二透明电极之间的第二绝缘层。所述设备进一步包含共同电极，其中所述共同电极电连接到所述第一透明电极。
在一些实施方案中，所述共同电极具有与所述源电极和漏电极大体上类似的厚度和组成。在一些实施方案中，所述共同电极具有与所述氧化物半导体层大体上类似的厚度和组成。在一些实施方案中，所述第二透明电极由透明通孔电连接到所述氧化物半导体层。在一些实施方案中，所述第二透明电极由透明通孔电连接到所述漏电极。在一些实施方案中，所述第一透明电极与所述氧化物半导体层共享第一共同薄膜层，且所述共同电极与所述源电极和漏电极共享第二共同薄膜层。在一些实施方案中，所述第一透明电极、所述氧化物半导体层与所述共同电极共享共同薄膜层。在一些实施方案中，所述第一透明电极具有比所述沟道区域中的所述氧化物半导体层低的电阻。在一些实施方案中，所述介电层与所述第二绝缘层共享共同薄膜层。在一些实施方案中，所述设备进一步包括在所述氧化物半导体层上的蚀刻终止层，其中所述蚀刻终止层在所述氧化物半导体层与所述介电层之间。
本公开中描述的主题的另一创新方面可实施于一种制造设备的方法中，其中所述设备具有TFT区域和邻近所述TFT区域的存储电容器区域。所述方法包含：在所述TFT和所述存储电容器区域中提供衬底；在所述TFT区域中的所述衬底上形成第一金属层；在所述第一金属层上形成第一介电层；在所述存储电容器区域中和所述TFT区域中的所述第一介电层上形成氧化物半导体层，其中所述TFT区域中的所述氧化物半导体层具有在源极区域与漏极区域之间的沟道区域；在所述氧化物半导体层上形成第二金属层，所述第二金属层与所述源极区域和所述漏极区域接触，且所述第二金属层与所述存储电容器区域中的所述氧化物半导体层的一部分接触；在所述第二金属层和所述TFT区域中的所述氧化物半导体层上形成第二介电层；在所述存储电容器区域中的所述氧化物半导体层上形成透明传导层，所述透明传导层至少部分与所述存储电容器区域中的所述氧化物半导体层重叠；和在形成所述氧化物半导体层后的任何操作之后，将电阻降低工艺应用于所述存储电容器区域中的所述氧化物半导体层，使得所述存储电容器区域中的所述氧化物半导体层具有比所述沟道区域中的所述氧化物半导体层低的电阻。
在一些实施方案中，应用所述电阻降低工艺包含将所述氧化物半导体层的至少一部分曝露于紫外光。在一些实施方案中，应用所述电阻降低工艺包含在形成所述第二介电层前用等离子体处理所述氧化物半导体层的至少一部分。在一些实施方案中，所述透明传导层由透明通孔电连接到所述第二金属层或所述氧化物半导体层。
本公开中所描述的主题的另一创新方面可实施于一种制造设备的方法中，其中所述设备具有TFT区域、邻近所述TFT区域的存储电容器区域和邻近所述存储电容器区域的共同电极区域。所述方法包含：在所述TFT、所述存储电容器和所述共同电极区域中提供衬底；在所述TFT区域中的所述衬底上形成第一金属层；在所述第一金属层上形成第一介电层；在所述存储电容器区域和所述共同电极区域中和所述TFT区域中的所述第一介电层上形成氧化物半导体层，其中所述TFT区域中的所述氧化物半导体层具有在源极区域与漏极区域之间的沟道区域；在所述氧化物半导体层上形成第二金属层，所述第二金属层与所述源极区域和所述漏极区域接触；在所述第二金属层和所述TFT区域中的所述氧化物半导体层上形成第二介电层；在所述存储电容器区域中的所述氧化物半导体层上形成透明传导层，所述透明传导层至少部分与所述存储电容器区域中的所述氧化物半导体层重叠；和在形成所述氧化物半导体层后的任何操作之后，将电阻降低工艺应用于所述存储电容器区域和所述共同电极区域中的所述氧化物半导体层，使得所述存储电容器区域和所述共同电极区域中的所述氧化物半导体层具有比所述TFT区域中的所述氧化物半导体层低的电阻。
在一些实施方案中，应用所述电阻降低工艺包含将所述氧化物半导体层的至少一部分曝露于紫外光。在一些实施方案中，应用所述电阻降低工艺包含在形成所述第二介电层前用等离子体处理所述氧化物半导体层的至少一部分。在一些实施方案中，所述透明传导层由透明通孔电连接到所述第二金属层或所述氧化物半导体层。
在附图和以下描述中阐述本公开中所描述的主题的一或多个实施方案的细节。其它特征、方面和优点将从所述描述、图式和权利要求书变得显而易见。注意，以下图的相对尺寸可能未按比例绘制。
附图说明
图1是描绘干涉式调制器(IMOD)显示装置的一系列或一阵列显示元件中的两个邻近IMOD显示元件的等角视图说明。
图2是说明并有基于IMOD的显示器的电子装置的系统框图，所述基于IMOD的显示器包含IMOD显示元件的三元件乘三元件阵列。
图3展示说明显示装置的像素的电路图的实例。
图4展示包含由TFT和存储电容器占据的区的实例常规像素的示意性布局。
图5A展示包含TFT和存储电容器的实例设备的示意性平面图，其中透明通孔电连接到氧化物半导体层，且共同电极由与源电极和漏电极相同的层形成。
图5B展示沿着线B1-B1的图5A的设备的示意性横截面图。
图6A展示包含TFT和存储电容器的实例设备的示意性平面图，其中透明通孔电连接到漏电极且共同电极由与源电极和漏电极相同的层形成。
图6B展示根据一些实施方案的沿着线B2-B2的图6A的设备的示意性横截面图。
图6C展示根据某一其它实施方案的沿着线B2-B2的图6A的设备的示意性横截面图。
图6D展示根据某一其它实施方案的沿着线B2-B2的图6A的设备的示意性横截面图。
图7A展示包含TFT和存储电容器的实例设备的示意性平面图，其中共同电极由与氧化物半导体层和第一透明电极相同的层形成。
图7B展示沿着线B3-B3的图7A的设备的示意性横截面图。
图8A-8G展示说明用于制造包含TFT和存储电容器的设备的过程的示意性横截面图，其中透明通孔电连接到氧化物半导体层，共同电极由与源电极和漏电极相同的层形成，且紫外线(UV)光用于降低氧化物半导体层的部分的电阻。
图9A-9D展示说明用于制造包含TFT和存储电容器的设备的过程的示意性横截面图，其中透明通孔电连接到漏电极，共同电极由与源电极和漏电极相同的层形成，且UV光用于降低氧化物半导体层的部分的电阻。
图10A-10D展示说明用于制造包含TFT和存储电容器的设备的过程的示意性横截面图，其中透明通孔电连接到氧化物半导体层，共同电极由与氧化物半导体层和第一透明电极相同的层形成，且UV光用于降低氧化物半导体层的部分的电阻。
图11A和11B展示说明用于使用等离子体处理来降低氧化物半导体层的部分的电阻的过程的示意性横截面图。
图12A和12B展示包含多个显示元件的实例显示装置的系统框图。
各种图式中的相似附图标号和名称指示相似元件。
具体实施方式
以下描述针对出于描述本公开的创新方面的目的的某些实施方案。然而，所属领域的技术人员将容易认识到，可以大量不同方式应用本文中的教示。所描述实施方案可在能够显示图像(不论运动(例如，视频)还是静止(例如，静态图像)，且不论文本、图形还是图片)的任何装置、设备或系统中实施。除了并有来自一或多种显示技术的特征的显示器以外，本公开中所提供的概念和实例还可适用于多种显示器，例如，液晶显示器(LCD)、有机发光二极管(OLED)显示器、场发射显示器以及基于机电系统(EMS)和微机电(MEMS)的显示器。
所描述的实施方案可包含于例如(但不限于)以下各者的多种电子装置中或与所述电子装置相关联：移动电话、具备多媒体因特网功能的蜂窝电话、移动电视接收器、无线装置、智能电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持型或便携式计算机、上网本、笔记本计算机、智能本、平板电脑、打印机、复印机、扫描仪、传真装置、全球定位系统(GPS)接收器/导航器、相机、数字媒体播放器(例如，MP3播放器)、摄录机、游戏机、手表、可佩戴装置、时钟、计算器、电视监视器、平板显示器、电子阅读装置(例如，电子阅读器)、计算机监视器、汽车显示器(例如，里程表和速度计显示器)、驾驶舱控制器和/或显示器、相机视图显示器(例如，车辆中的后视相机的显示器)、电子相片、电子广告牌或标牌、投影仪、架构结构、微波炉、冰箱、立体声系统、匣式录音机或播放器、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗衣机、烘干机、洗衣机/烘干机、停车计时器、包装(例如，在除了非EMS应用外还包含微机电系统(MEMS)应用的机电系统(EMS)应用中)、美学结构(例如，关于一件珠宝或服装的图像的显示)和多种EMS装置。
本文中的教示还可用于非显示器应用中，例如(但不限于)，电子开关装置、射频滤波器、传感器、加速度计、陀螺仪、运动感测装置、磁力计、用于消费型电子器件的惯性组件、消费型电子产品的零件、变容器、液晶装置、电泳装置、驱动方案、制造工艺和电子测试装备。因此，所述教示并不希望仅限于图中所描绘的实施方案，而取而代之，具有广泛适用性，如所属领域的技术人员将容易显而易见。
一种设备可包含衬底、共同电极、TFT和邻近TFT的存储电容器。所述TFT包含栅电极、第一绝缘层、氧化物半导体、源电极和漏电极以及介电层。所述存储电容器包含第一透明电极、至少部分重叠所述第一透明电极的第二透明电极和在第一透明电极与第二透明电极之间的第二绝缘层。第一透明电极由与氧化物半导体相同的层形成，且电连接到共同电极。因此，氧化物半导体是在TFT的区域中的半导体，且为存储电容器的区域中的传导电极(即，第一透明电极)。共同电极可通过由与氧化物半导体和第一透明电极相同的层形成或由与源电极和漏电极相同的层形成而电连接到透明电极。在一些实施方案中，第二透明电极由透明通孔电连接到氧化物半导体或漏电极。
可实施本公开中所描述的主题的特定实施方案以实现以下潜在优点中的一或多个。具有由相同层形成的第一透明电极与氧化物半导体可简化制造工艺且减少在共同制造TFT与存储电容器过程中的掩模的数目。具有由与第一透明电极和氧化物半导体相同的层形成或由与源电极和漏电极相同的层形成的共同电极可进一步简化制造工艺，且进一步减少在共同制造TFT与存储电容器过程中的掩模的数目。这可减少制造成本和处理步骤的数目，以及减小TFT和存储电容器的复杂性和大小。此外，将透明材料用于电极和通孔可对比常规显示装置高的清晰度和高的孔径比有影响。
图1是描绘干涉式调制器(IMOD)显示装置的一系列或一阵列显示元件中的两个邻近IMOD显示元件的等角视图说明。IMOD显示装置包含一或多个干涉式EMS(例如，MEMS)显示元件。在这些装置中，干涉式MEMS显示元件可按亮或暗状态来配置。在亮(“松弛”、“断开”或“接通”等)状态中，显示元件反射大部分入射可见光。相反地，在暗(“致动”、“闭合”或“切断”等)状态中，显示元件反射极少入射可见光。MEMS显示元件可被配置成主要在特定光波长下反射，从而允许除黑与白之外，还有彩色显示器。在一些实施方案中，通过使用多个显示元件，可达成原色的不同强度和色荫。
IMOD显示装置可包含可按行和列布置的一阵列IMOD显示元件。阵列中的每一显示元件可包含至少一对反射性及半反射性层，例如，可移动反射层(即，可移动层，还被称作机械层)和固定的部分反射层(即，静止层)，所述层定位于彼此相距可变的且可控制的距离处以形成气隙(还被称作光学间隙、空腔或光学谐振腔)。可移动反射层可在至少两个位置之间移动。举例来说，在第一位置(即，松弛位置)中，可移动反射层可定位于距固定的部分反射层一段距离处。在第二位置(即，经致动位置)中，可移动反射层可更靠近部分反射层定位。从两个层反射的入射光可取决于可移动反射层的位置和入射光的波长而相长地和/或相消地干涉，从而产生用于每一显示元件的全反射或非反射状态。在一些实施方案中，当显示元件未经致动时，显示元件可处于反射状态中，从而反射可见光谱内的光，且当显示元件经致动时，显示元件可处于暗状态中，从而吸收和/或相消地干涉可见范围内的光。然而，在一些其它实施方案中，IMOD显示元件可在未经致动时处于暗状态中，且在经致动时处于反射状态中。在一些实施方案中，施加的电压的引入可驱动显示元件改变状态。在一些其它实施方案中，施加的电荷可驱动显示元件改变状态。
图1中的阵列的所描绘部分包括呈IMOD显示元件12的形式的两个邻近干涉MEMS显示元件。在右侧(如所说明)的显示元件12中，说明可移动反射层14在光学堆叠16附近、邻近或触碰到光学堆叠16，处于经致动位置中。跨右侧的显示元件12上施加的电压Vbias足够移动可移动反射层14且还将其维持在经致动位置中。在左边的显示元件12(如所说明)中，说明可移动反射层14处于距光学堆叠16一段距离(所述距离可基于设计参数来预判定)的松弛位置中，所述光学堆叠包含部分反射层。跨左侧的显示元件12施加的电压V0不足以引起例如右侧的显示元件12的情形的可移动反射层14到经致动位置的致动。
在图1中，一般用指示入射在IMOD显示元件12上的光13和从左侧的显示元件12反射的光15的箭头来说明IMOD显示元件12的反射性质。入射于显示元件12上的多数光13可朝向光学堆叠16透射穿过透明衬底20。入射于光学堆叠16上的光的一部分可透射穿过光学堆叠16的部分反射层，且一部分将通过透明衬底20反射回。光13的透射穿过光学堆叠16的部分将从可移动反射层14反射，返回朝向(且通过)透明衬底20。在从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长和/或相消)将部分确定从在装置的查看或衬底侧上的显示元件12反射的光15的波长的强度。在一些实施方案中，透明衬底20可为玻璃衬底(有时被称作玻璃板或面板)。玻璃衬底可为或包含(例如)硼硅酸盐玻璃、碱石灰玻璃、石英、派热克斯玻璃(Pyrex)或其它合适的玻璃材料。在一些实施方案中，玻璃衬底可具有0.3毫米、0.5毫米或0.7毫米的厚度，但在一些实施方案中，玻璃衬底可更厚(例如，几十毫米)或更薄(例如，小于0.3毫米)。在一些实施方案中，可使用非玻璃衬底，例如，聚碳酸酯、丙烯酸树脂、聚对苯二甲酸乙二醇酯(PET)或聚醚醚酮(PEEK)衬底。在此实施方案中，非玻璃衬底将可能具有小于0.7毫米的厚度，但衬底可取决于设计考虑因素而更厚。在一些实施方案中，可使用非透明衬底，例如，基于金属箔或不锈钢的衬底。举例来说，基于反向IMOD的显示器(其包含固定反射层和部分透射性且部分反射性的可移动层)可被配置成从衬底的与图1的显示元件12相对的一侧来查看且可由非透明衬底支撑。
光学堆叠16可包括单个层或若干层。所述层可包含以下各层中的一或多个：电极层、部分反射且部分透射层和透明介电层。在一些实施方案中，光学堆叠16导电、部分透明且部分反射，且可(例如)通过将以上层中的一或多个沉积到透明衬底20上来制造。电极层可从例如各种金属的多种材料(例如，氧化铟锡(ITO))形成。部分反射层可由部分反射的多种材料形成，所述材料例如各种金属(例如，铬和/或钼)、半导体和电介质。部分反射层可由一或多个材料层形成，且所述层中的每一个可由单个材料或材料的组合形成。在一些实施方案中，光学堆叠16的某些部分可包含充当部分光学吸收器和电导体两者的金属或半导体的单个半透明厚度，而(例如，光学堆叠16的或显示元件的其它结构的)不同的更导电的层或部分可用以在IMOD显示元件之间用总线输送信号。光学堆叠16还可包含覆盖一或多个传导层或导电/部分吸收层的一或多个绝缘或介电层。
在一些实施方案中，光学堆叠16的层中的至少一些可被图案化成平行条带，且可形成显示装置中的行电极，如以下进一步描述。如所属领域的技术人员将理解，术语“经图案化”在本文中用以指掩蔽以及蚀刻工艺。在一些实施方案中，高传导性且反射性材料(例如，铝(Al))可用于可移动反射层14，且这些条带可形成显示装置中的列电极。可移动反射层14可形成为一或多个经沉积金属层的一系列平行条带(与光学堆叠16的行电极正交)以形成沉积于支撑件(例如，所说明的柱18，和位于柱18之间的介入牺牲材料)的顶部上的柱状物。当蚀刻掉牺牲材料时，可在移动反射层14与光学堆叠16之间形成所界定的间隙19或光学空腔。在一些实施方案中，柱18之间的间距可为大致1-1000μm，而间隙19可大致小于10,000埃
在一些实施方案中，每一IMOD显示元件(不管处于经致动还是松弛状态中)均可被视为由固定反射层和移动反射层形成的电容器。当无电压施加时，可移动反射层14保持处于机械松弛状态中，如由图1中左边的显示元件12说明，在可移动反射层14与光学堆叠16之间具有间隙19。然而，当将电位差(即，电压)施加到选定行和列中的至少一个时，在对应的显示元件处的行与列电极的相交处形成的电容器变得带电，并且静电力将电极一起拉动。如果所施加的电压超出阈值，那么可移动反射层14可变形且在光学堆叠16附近或抵靠所述光学堆叠移动。光学堆叠16内的介电层(未图示)可防止短路连接且控制层14与16之间的分隔距离，如由在图1中右边的经致动显示元件12所说明。与施加的电位差的极性无关，表现可以是相同的。尽管阵列中的一系列显示元件在一些情况下可被称作“行”或“列”，但所属领域的技术人员将容易理解，将一个方向称作“行”和将另一方向称作“列”是任意的。重申，在一些定向上，行可被视为列，且列可被视为行。在一些实施方案中，行可被称作“共同”线且列可被称作“分段”线，或反之亦然。此外，显示元件可按正交行和列(“阵列”)均匀地布置，或按非线性配置布置，例如，具有相对于彼此的某些位置偏移(“马赛克”)。术语“阵列”和“马赛克”可指任一配置。因此，尽管显示器被称作包含“阵列”或“马赛克”，但元件本身并不需要在任何情况下相互正交地布置，或按均匀分布安置，而是可以包含具有不对称形状和不均匀分布的元件的布置。
图2是说明并有基于IMOD的显示器的电子装置的系统框图，所述基于IMOD的显示器包含IMOD显示元件的三元件乘三元件阵列。电子装置包含可被配置成执行一或多个软件模块的处理器21。除执行操作系统之外，处理器21还可被配置成执行一或多个软件应用程序，包括网络浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。
处理器21可被配置成与阵列驱动器22通信。阵列驱动器22可包含向(例如)显示器阵列或面板30提供信号的行驱动器电路24和列驱动器电路26。图1中所说明的IMOD显示装置的横截面由图2中的线1-1展示。尽管图2为清楚起见说明了IMOD显示元件的3×3阵列，但是显示器阵列30可含有极大数目个IMOD显示元件，并且在行中可具有与在列中不同数目的IMOD显示元件，且反之亦然。
例如有源矩阵液晶显示器(LCD)的有源矩阵平板显示器(AM-FPD)、有机光发射显示器(OLED)和干涉式调制器显示器(IMOD)在透明衬底上具有薄膜晶体管(TFT)。有源矩阵平板显示器可包含一阵列显示元件，其可被称作像素。一些显示器可包含按数百或数千个行和数百与数千列布置的数百、数千或数百万个像素。每一像素可由一或多个TFT驱动。TFT可用以创造用于寻址显示元件的行和列驱动器电路。每一像素可包含TFT和存储电容器(Cst)以维持帧时间期间的存储电荷或电压和/或加速装置响应时间。为了改善的迁移率和简化的制造，例如氧化铟镓锌(IGZO)半导体的氧化物半导体可用作用于TFT的活性层的材料，而非非晶硅或多晶硅。
显示装置中的像素可按例如二维网格的阵列布置，且由与阵列的行和列相关联的电路寻址。行驱动器电路可驱动选择待寻址的特定行的晶体管开关的栅极，列驱动器电路可将数据提供到经寻址的给定行的每一像素，且共同驱动器电路可将偏压或固定电压提供到任何像素。可将偏压或固定电压施加到一或多个行或列、多个像素或所有像素。可用不同平面(例如，正帧或负帧)同步更新偏压。
图3展示说明显示装置的像素的电路图的实例。在一些实施方案中，电路图可展示有源矩阵显示器的像素300，其中每一像素可按阵列组织以形成显示器。在图3中，每一像素300包含晶体管开关302、显示元件304和存储电容器306。且晶体管开关302可为TFT。TFT可包含于行和/或列驱动器电路中用于寻址显示元件304。
作为实例，可对像素300提供来自行电极310的行信号、来自列电极320的列信号和来自共同电极330的共同信号。像素300的实施方案可包含多种不同设计且并不意在限于图3中展示的设计。晶体管开关302可具有耦合到行电极310的栅极和提供到漏极的列电极320。关于行、共同和列电极创造用于像素的图像的帧的描述可在题为“用反馈晶体管减小浮动节点泄漏电流(Reducing Floating Node Leakage Current with a FeedbackTransistor)(代理人案号：QUALP191/130643)”的美国申请第13/909,839号中发现，所述申请在此被以引用的方式全部且针对所有目的并入。
在一个操作模式中，行驱动电路310可在有源矩阵显示装置中一次接通一个行。列驱动电路320可将数据提供到有源矩阵显示装置的每一像素300。当从列驱动电路320提供数据时，可使用存储电容器306将数据存储于像素300中。当行驱动器电路310寻址每一行时，存储电容器306可将用于像素300的数据存储于先前寻址的行中。举例来说，像素300可继续显示正确的色彩，这是因为数据存储于存储电容器306中。可将数据保持于特定行中的像素300处，直到再次寻址行，在此之后，通过行刷新来同步更新像素300的行。
显示装置的分辨率可部分通过孔径比来确定。孔径比可指透射对显示器操作有影响的光的区域的组合面积对照总显示面积。随着更高分辨率显示器技术的推进，孔径比的任何减小可呈现出日益严重的问题。许多常规显示装置具有栅电极由与存储电容器的电极中的一个相同的层形成且源极/漏极金属由与存储电容器的电极中的另一个相同的层形成的像素。然而，如果存储电容器的电极由不透明材料形成，那么这减小显示装置的孔径比。为了达成较高孔径比，像素中由TFT的不透明元件和存储电容器占据的面积应减小。替代地，可使此类元件自身透明以便达成较高孔径比。举例来说，存储电容器中的电极可由氧化铟锡(ITO)制成，使得由存储电容器占据的区是透明的。这可导致对于较高分辨率显示器的较高每英寸像素数(PPI)。
图4展示包含由TFT和存储电容器占据的区的实例常规像素的示意性布局。当将电压施加到数据总线410且确证选择线420时，可将显示信息传送到像素的存储电容器Cst。在确证选择线420时的时间期间，存储电容器上的电压(Vcst)和共同电极上的电压(Vcom)(未图示)可为恒定的。可在例如衬底玻璃的衬底上制造图4中展示的像素400的电路元件，包含金属层、活动层和透明电极层。
像素400可包含TFT 402，其中TFT 402的栅电极可与选择线420电连通，且TFT 402的源极/漏极电极可与数据总线410电连通。像素400可进一步包含邻近TFT 402的存储电容器406。通常，存储电容器406可为不透明的，这减小了像素400的孔径比。与存储电容器406相关联的用于将存储电容器406电连接到TFT 402的任何通孔也可以是不透明的。然而，通过使存储电容器406和通孔透明，可增大像素400的孔径比。此外，可通过增大存储电容器406的电极区来增大存储电容器406的电容，而不会不利地影响孔径比。因此，显示质量不因像素的电容的增大而降级。
透明电极可由透明传导性材料形成，包含(但不限于)氧化铟锡(ITO)、氧化铟锌(IZO)和掺杂有铝的氧化锌(AZO)。此类透明传导性材料的沉积和图案化可增添在制造与显示元件相关联的存储电容器和TFT过程中的复杂性和制造成本。然而，将TFT的氧化物半导体层用作与存储电容器的透明电极中的一个相同的层可减少制造过程中的掩模的数目。这可简化制造且减少制造成本。氧化物半导体层可为透明的且通过电阻降低工艺来局部处理，使得氧化物半导体层的部分可变为传导性。
此外，用于将共同电压施加到多个像素的共同电极可电连接到通过电阻降低工艺形成的透明电极。在一些实施方案中，共同电极可由与TFT的源电极和漏电极相同的金属层形成，或由与通过电阻降低工艺形成的氧化物半导体和透明电极相同的层形成。这可进一步减少制造过程中的掩模的数目，此可进一步简化制造且减少制造成本。
图5A展示包含TFT和存储电容器的实例设备的示意性平面图，其中透明通孔电连接到氧化物半导体层，且共同电极由与源电极和漏电极相同的层形成。图5B展示沿着线B1-B1的图5A的设备的示意性横截面图。在一些实施方案中，设备500是显示装置中的像素或像素的部分。
设备500包含衬底510。衬底510可包含任何合适的衬底材料，例如，玻璃、塑料或半导性材料。在一些实施方案中，衬底510可为例如玻璃衬底的透明衬底(有时被称作玻璃板或面板)。玻璃衬底可为或包含(例如)硼硅酸盐玻璃、碱石灰玻璃、石英、或其它合适的玻璃材料。在一些实施方案中，衬底510可为塑料衬底，例如，聚对苯二甲酸伸乙酯(PET)或聚萘二甲酸伸乙酯(PEN)衬底。用于衬底510的其它可能材料可包含聚醚砜(PES)、丙烯酸树脂和聚酰亚胺树脂。在一些实施方案中，衬底510可为半导体衬底，例如，硅衬底。在一些实施方案中，衬底510可具有数微米到数百微米的尺寸。
衬底510可大体上透明的，其中如本文中使用的大透明度可定义为约70％或更大的可见光的透射率，例如，约80％或更大或约90％或更大。衬底510可由大体上透明的材料制成，例如，玻璃或塑料。此外或在替代方案中，衬底510可对紫外线(UV)光大体上透明。
设备500进一步包含TFT 525和邻近所述TFT的存储电容器575。在图5B中，TFT 525展示在左侧上，而存储电容器575展示在右侧上。TFT 525包含栅电极520、栅极绝缘层530、氧化物半导体层540a、源电极550a和漏电极550b。栅电极520可安置于衬底510上。在一些实施方案中，栅电极520可安置于缓冲层上，其中缓冲层可在衬底510上，且提供其上形成栅电极520的绝缘表面。栅极绝缘层530和氧化物半导体层540a可安置于栅电极520上，其中栅极绝缘层530在栅电极520与氧化物半导体层540a之间。氧化物半导体层540a可包含源极区域、漏极区域和沟道区域，其中沟道区域在源极区域与漏极区域之间。氧化物半导体层540a可与栅电极520对准。源电极550a可正接触氧化物半导体层540a的源极区域，且漏电极550b可正接触氧化物半导体层540a的漏极区域。在图5B中，举例来说，源电极550a安置于源极区域上，且漏电极550b安置于漏极区域上。此外，TFT 525可包含在氧化物半导体层540a的沟道区域上的介电层560a。介电层560a可接触氧化物半导体层540a的沟道区域。介电层560a可在源电极550a和漏电极550b上。应理解，TFT 525可具有所属领域中已知的其它设计，包含顶部栅极和底部栅极TFT、平坦且交错TFT等。
栅电极520可包含导电材料，例如，金属。举例来说，栅电极520可包含钛(Ti)、钼(Mo)、钽(Ta)、钨(W)、镍(Ni)、金(Au)、铜(Cu)、铝(Al)、铬(Cr)、钕(Nd)或此类元素的任何组合。在一些实施方案中，栅电极520包含在堆叠结构中布置的不同金属的两个或更多个子层。在一些实施方案中，栅电极520可具有在约50 nm与约600 nm之间或在约100 nm与约250nm之间的厚度。在一些实施方案中，栅电极520可对UV和可见光大体上不透光。如图5A中所展示，栅电极520可电连接到设备500的栅极线，其中栅极线垂直于设备500的数据线550伸展。
栅极绝缘层530可包含任何适当绝缘材料，例如，电介质材料。举例来说栅极绝缘层530可包含氧化硅(SiO2)、氧化铝(Al2O3)、二氧化铪(HfO2)、氧化钛(TiO2)、氮氧化硅(SiON)或氮化硅(SiN)。在一些实施方案中，栅极绝缘层530包含在堆叠结构中布置的不同介电材料的两个或更多个子层。在一些实施方案中，栅极绝缘层530可具有在约50 nm与约600 nm之间或在约100 nm与约250 nm之间的厚度。
氧化物半导体层540a可包含任何适当氧化物半导体材料，例如，含(In)、含锌(Zn)、含锡(Sn)、含铪(HF)和含镓(Ga)的氧化物半导体材料。实例包含氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)、氧化锌(ZnO)、氧化铟锌(IZO)、氧化铟(InO)和氧化锡(SnO)。在一些实施方案中，氧化物半导体层540a包含IGZO。氧化物半导体层540a可为非晶或结晶。在一些实施方案中，氧化物半导体层540a可具有在约10 nm与约100 nm之间的厚度。此外，氧化物半导体层540a可由对可见光大体上透明的材料制成。
源电极550a和漏电极550b可包含例如金属的导电材料。实例包含Ti、Mo、Ta、W、Ni、Au、Cu、Al、Cr、Nd和含有此类元素的合金。在一些实施方案中，源电极550a和漏电极550b包含透明金属氧化物，例如，氧化铟锡(ITO)。在一些实施方案中，源电极550a和漏电极550b包含包含在堆叠结构中布置的不同金属的两个或更多个子层。在一些实施方案中，源电极550a和漏电极550b具有在约50 nm与约600 nm之间或在约100 nm与约250 nm之间的厚度。如图5A中所展示，源电极550a和漏电极550b可电连接到数据线550，其中数据线550垂直于设备500的栅极线伸展。
介电层560a可包含任何适当的绝缘材料。实例包含SiO2、Al2O3、HfO2、TiO2、SiON和SiN。介电层560a可充当用于TFT 525的保护层或钝化层。如果介电层560a由氧化物制成，那么介电层560a防止氧化物半导体层540a的氧气不足会使氧化物半导体层540a的半导体性质恶化是可能的。在一些实施方案中，介电层560a可具有在约50 nm与约300 nm之间或在约100 nm与约200 nm之间的厚度。
设备500包含邻近TFT 525定位的存储电容器575。存储电容器575包含在衬底510上的第一透明电极540b、在第一透明电极540b上且至少部分与第一透明电极540b重叠的第二透明电极570和在第一透明电极540b与第二透明电极570之间的绝缘层560b。如本文中所使用，术语“重叠”指示当从位置沿着与一或两个结构的主表面正交或大体上正交的轴线的视角查看时两个结构相互重叠。在一些实施方案中，重叠的面积可定义存储电容器575的电容Cst。在一些实施方案中，存储电容器575的电容Cst可通过减小绝缘层560b的厚度和/或通过增大电极540b、570的面积来增大。绝缘层560b可由与介电层560a相同的层形成。此外，第二透明电极570可由透明通孔571电连接到TFT 525的氧化物半导体层540a。并不将第一透明电极540b或第二透明电极570直接与漏电极550b电连接，在由图5A和5B表示的此类实施方案中，第二透明电极570可通过透明通孔571与氧化物半导体层540a电连接。透明通孔571可通过在介电层560a中形成的通孔接触氧化物半导体层540a。
在存储电容器575定位于显示装置的可查看区中的实施方案中，存储电容器575可对可见光大体上透光。因此，电极540b、570和绝缘层560b中的每一个可对可见光大体上透光。这可增大显示装置的孔径比。
第一透明电极540b可具有与氧化物半导体层540a大体上类似的厚度和组成。因此，第一透明电极540b可包含含In、含Zn、含Sn、含Hf和含Ga的氧化物材料，例如，IGZO、IZTO、ZnO、IZO、InO或SnO，且可具有在约10 nm与约100 nm之间的厚度。大体上类似的厚度可指为约5％或更小或约3％或更小的两个层之间的厚度变化。大体上类似的组成可指为约5％或更小或约3％或更小的两个层之间的元素的原子百分比变化。事实上，第一透明电极540b可由与氧化物半导体层540a相同的层形成。这意味着第一透明电极540b可与氧化物半导体层540a共享共同薄膜层。这可减少在制造TFT 525和存储电容器575过程中的掩模的数目和制造步骤。
第一透明电极540b可具有比沟道区域中的氧化物半导体层540a低的电阻。在一些实施方案中，第一透明电极540b可为透明传导性氧化物，而沟道区域中的氧化物半导体层540a可为透明半导性氧化物。通过应用电阻降低工艺，第一透明电极540b可具有比沟道区域中的氧化物半导体层540a低的电阻。具体地说，由第一透明电极540b与氧化物半导体层540a共享的共同薄膜层的一部分可经受局部化的电阻降低工艺，其中共同薄膜层可为共同氧化物半导体薄膜。以下更详细地论述可包含对UV光或等离子体处理的曝露的电阻降低工艺。然而，共同氧化物半导体薄膜的一部分(例如，未由栅电极520遮蔽的部分或在氧化物半导体层540a的沟道区域外延伸的部分)可通过电阻降低工艺而变换成透明传导性氧化物。在一些实施方案中，氧化物半导体层540a的漏极区域具有比氧化物半导体层540a的沟道区域低的电阻。
第二透明电极570可包含透明且导电材料。在一些实施方案中，第二透明电极570可包含氧化铟锡(ITO)、氧化铟锌(IZO)和掺杂有铝的氧化锌(AZO)。在一些实施方案中，第二透明电极570可具有在约10 nm与约300 nm之间或在约50 nm与约200 nm之间的厚度。
设备500可进一步包含电连接到存储电容器575的第一透明电极540b的共同电极550c。如图5A中所展示，共同电极550c沿着由Vcom指示且平行于数据线550的线形成。如图5B中所展示，共同电极550c形成于第一透明电极540b上。并不将第一透明电极540b直接与漏电极550b或与源电极550a(就那点而论)电连接，第一透明电极540b直接与共同电极550c电连接。共同电极550c可具有与源电极550a和漏电极550b大体上类似的厚度和组成。因此，共同电极550c可包含任何合适的导电材料(例如，Ti、Mo、Ta、W、Ni、Au、Cu、Al、Cr、Nd和含有此类元素的合金)，且可具有在约50 nm与约600 nm之间的厚度。事实上，共同电极550c可由与源电极550a和漏电极550b相同的层形成。这意味着共同电极550c可与源电极550a和漏电极550b共享共同薄膜层。这可减少在制造共同电极550c、存储电容器575和TFT 525过程中的掩模的数目和制造步骤。为了改善的装置性能，这还使共同电极550c能够由低电阻材料形成。
可将共同电压(Vcom)施加到共同电极550c。在显示装置中，将Vcom作为固定电压从共同电极550c施加到所有显示元件(例如，像素)、多个显示元件或任一显示元件。因此，显示装置可包含设备500和多个显示元件，其中共同电极550c被配置成将Vcom施加到多个显示元件中的每一个。可施加Vcom，使得可将参考电压施加到多个显示元件。举例来说，在正平面中，用于Vcom的参考电压可为0 V，且在负平面中，用于Vcom的参考电压可为4-7 V。在一些实施方案中，例如，在LCD应用中，将用于像素的根据显示内容的电压施加到像素电极，且将Vcom施加到充当与像素电极的相对电极的共同电极550c。在一些实施方案中，共同电极550c可为在显示器的可查看区外的层。在一些实施方案中，共同电极550c可连续且穿过显示装置的所有像素形成。并有穿过显示装置的像素的共同电极550c可在显示装置的大型面板中有用。
图6A展示包含TFT和存储电容器的实例设备的示意性平面图，其中透明通孔电连接到漏电极且共同电极由与源电极和漏电极相同的层形成。图6B展示根据一些实施方案的沿着线B2-B2的图6A的设备的示意性横截面图。图6C展示根据某一其它实施方案的沿着线B2-B2的图6A的设备的示意性横截面图。图6D展示根据某一其它实施方案的沿着线B2-B2的图6A的设备的示意性横截面图。在一些实施方案中，设备600为显示装置的像素或像素的部分。
设备600包含衬底610、TFT 625、邻近TFT 625的存储电容器675和共同电极650c。在图6A、6B、6C和6D中的设备600的方面可类似于图5A和5B中的设备500的方面。因此，关于设备500、衬底510、TFT 525、存储电容器575和共同电极550c的论述可同等地适用于设备600、衬底610、TFT 625和共同电极650c，例外情况是，存储电容器675的第二透明电极670电连接到漏电极650b，而非氧化物半导体640a。具有电连接到漏电极650b的第二透明电极670可提供用于存储电容器675的较高电容。如图6B、6C和6D中所展示，第二透明电极670通过透明通孔671电连接到漏电极650b。
图5A和5B中的衬底510可类似于图6A、6B、6C和6D中的衬底610。图5A和5B中的共同电极550c可类似于图6A、6B、6C和6D中的共同电极650c。并且，像图5A和5B中的TFT 525一样，图6A、6B、6C和6D中的TFT 625包含栅电极620、栅极绝缘层630、氧化物半导体层640a、源电极650a和漏电极650b和介电层660a。并且像图5A和5B中的存储电容器575一样，图6A、6B、6C和6D中的存储电容器675包含至少第一透明电极640b和第二透明电极670。然而，第二透明电极670由透明通孔671电连接到TFT 625的漏电极650b。并不将第一透明电极640b直接电连接到漏电极650b，或将第二透明电极670直接电连接到氧化物半导体层640a(如图5A和5B中所展示)，第二透明电极670可通过透明通孔671电连接到漏电极650b。透明通孔671可通过形成于介电层660中的通孔接触漏电极650b。
此外，图6C中的设备600包含蚀刻终止层655，而图6B中的设备600不包含蚀刻终止层655。蚀刻终止层655可形成于氧化物半导体层640a上以保护氧化物半导体层640a免受过蚀刻。蚀刻终止层655可在氧化物半导体层640a与介电层660之间。在一些实施方案中，蚀刻终止层655在氧化物半导体层640a的沟道区域上，且可在氧化物半导体层640a与源电极650a和漏电极650b之间。在一些实施方案中，蚀刻终止层655还在栅极绝缘层630上，其中蚀刻终止层655可在栅极绝缘层630与介电层660a之间。蚀刻终止层655可包含任何适当绝缘材料，例如，电介质材料。举例来说，蚀刻终止层可包含任何适当的绝缘材料。实例包含SiO2、Al2O3、HfO2、TiO2、SiON和SiN。蚀刻终止层655可用以保护设备600中的TFT 625。蚀刻终止层655可用以保护下面层(例如，氧化物半导体层640a)的蚀刻处理步骤。在一些实施方案中，蚀刻终止层655可具有在约50 nm与约500 nm之间的厚度。虽然展示蚀刻终止层655在设备600中，但应理解，蚀刻终止层655也可并入在其它实施方案中，包含图5A和5B中的设备500以及图7A和7B中的设备700。具体地说，蚀刻终止层655可并入在不使用后沟道蚀刻法形成设备的实施方案中。
此外，然而，像在图5A和5B中的存储电容器575一样，图6A、6B、6C和6D中的存储电容器675可包含至少第一透明电极640b和第二透明电极670，存储电容器675可不必使用与介电层660a相同的层。在图6B中，存储电容器675包含由与介电层660a相同的层形成的绝缘层660b。在图6D中，存储电容器675包含绝缘层690，其为与介电层660a分开的层。绝缘层690可在第一透明电极640b与第二透明电极670之间。虽然绝缘层690展示在设备600中，但应理解，绝缘层690也可并入在其它实施方案中，包含在图5A和5B中的设备500以及在图7A和7B中的设备700。在一些实施方案中，图6D中的设备600可包含在介电层660a上的绝缘层690，其中绝缘层690是TFT 625和存储电容器675两者的部分，且介电层660a并非存储电容器675的部分。在一些实施方案中，设备600可包含在介电层660a上的绝缘层690，但绝缘层690并非存储电容器675的部分。取而代之，介电层660a在第一透明电极640b与第二透明电极670之间。在一些实施方案中，设备600可包含在介电层660a上的绝缘层690，其中绝缘层690和介电层660a都是TFT 625和存储电容器675的部分。并且，虽然在图6C中的设备600未展示在第一透明电极640b与第二透明电极670之间延伸的蚀刻终止层655，但设备600的一些实施方案可包含蚀刻终止层655，作为在第一透明电极640b与第二透明电极670之间的绝缘层。
图7A展示包含TFT和存储电容器的实例设备的示意性平面图，其中共同电极由与氧化物半导体层和第一透明电极相同的层形成。图7B展示沿着线B3-B3的图7A的设备的示意性横截面图。在一些实施方案中，设备700是显示装置的像素或像素的部分。
设备700包含衬底710、TFT 725、邻近TFT 725的存储电容器775和共同电极740c。在图7A和7B中的设备700的方面可类似于图5A和5B中的设备500的方面。因此，关于设备500、衬底510、TFT 525、存储电容器575和共同电极550c的论述可同等地适用于设备700、衬底710、TFT 725和共同电极740c，例外情况是，共同电极740c在厚度和组成上与氧化物半导体层740a大体上类似。使共同电极740c在厚度和组成上与氧化物半导体层740a大体上类似可增大孔径比且达成显示器应用中的较高PPI。在一些实施方案中，共同电极740c具有与第一透明电极740b大体上类似的厚度和组成。共同电极740c可包含含In、含Zn、含Sn、含Hf和含Ga的氧化物材料，例如，IGZO、IZTO、ZnO、IZO、InO或SnO，且可具有在约10 nm与约100 nm之间的厚度。在一些实施方案中，共同电极740c可由与氧化物半导体层740a和第一透明电极740b相同的层形成。
图5A和5B中的衬底510可类似于图7A和7B中的衬底710。并且，像图5A和5B中的TFT525一样，图7A和7B中的TFT 725包含栅电极720、栅极绝缘层730、氧化物半导体层740a、源电极750a和漏电极750b和介电层760a。并且像图5A和5B中的存储电容器575一样，图7A和7B中的存储电容器775包含第一透明电极740b、绝缘层760b和第二透明电极770，其中第二透明电极770可由透明通孔771电连接到氧化物半导体层740a。介电层760a可与绝缘层760b共享共同薄膜层。氧化物半导体层740a可与第一透明电极740b共享共同薄膜层。然而，共同电极740c也可与氧化物半导体层740a和第一透明电极740b共享共同薄膜层。通过应用电阻降低工艺，第一透明电极740b和共同电极740c都可具有比沟道区域中的氧化物半导体层740a低的电阻。由透明氧化物半导性材料制成的共同薄膜层的一部分可通过电阻降低工艺变换到透明传导性氧化物，其中此部分包含第一透明电极740b和共同电极740c。并不具有由与源电极750a和漏电极750b相同的层形成的共同电极740c，共同电极740c可由与氧化物半导体层740a和第一透明电极740b相同的层形成。共同电极740c可形成于在第二透明电极770与第一透明电极740b重叠的地方外的区域785中。
虽然未在图7A和7B中说明，但在一些实施方案中，设备700可具有电连接到漏电极750b而非电连接到氧化物半导体层740a的第二透明电极770。第二透明电极770可由透明通孔771电连接到漏电极750b。虽然未在图7A和7B中说明，但在一些实施方案中，设备700可进一步包含蚀刻终止层，例如，图6C中的蚀刻终止层655和/或图6D中的绝缘层690。
图8A-8G展示说明用于制造包含TFT和存储电容器的设备的过程的示意性横截面图，其中透明通孔电连接到氧化物半导体层，共同电极由与源电极和漏电极相同的层形成，且紫外线(UV)光用于降低氧化物半导体层的部分的电阻。因此，图8A-8G说明用于制造图5A和5B中展示的设备500的过程。可按不同次序或通过不同、较少或额外操作来执行用于制造设备的过程。在一些实施方案中，图8A-8G中的过程可说明用于制造用于显示装置的显示元件(例如，像素)的过程。
在图8A-8G中，设备800可具有TFT区域(标注为“TFT”)和邻近TFT区域的存储电容器区域(标注为“Cst”)。在图8A中，将衬底810提供于TFT和存储电容器区域中，且第一金属层820形成于TFT区域中的衬底810上。衬底810可包含任何合适的衬底材料，例如，玻璃、塑料或半导性材料。衬底810可对紫外线和可见光大体上透光。在一些实施方案中，衬底810可为玻璃、PET或PEN衬底。在一些实施方案中，衬底810可具有在约数微米到数百微米的范围中的厚度。可使用任何数目个沉积、遮蔽和/或蚀刻步骤使第一金属层820形成于TFT区域中。可使用如由所属领域的技术人员已知的沉积工艺来沉积第一金属层820，所述工艺包含物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺和原子层沉积(ALD)工艺。PVD工艺包含热蒸发沉积、溅镀沉积和脉冲激光沉积(PLD)。第一金属层820可包含Ti、Mo、Ta、W、Ni、Au、Cu、Al、Cr和Nd中的至少一个，且可具有在约50 nm与约600 nm之间的厚度。可使用例如干式(例如，等离子体)蚀刻工艺或湿式化学蚀刻工艺的所属领域中已知的合适技术来图案化(mask1)和蚀刻第一金属层820。第一金属层820可充当用于TFT的栅电极。
在图8B中，第一介电层830形成于第一金属层820上。在如图8B中展示的一些实施方案中，第一介电层830跨TFT区域和存储电容器区域形成。在其它实施方案中，第一介电层830只形成于TFT区域中。形成第一介电层830可包含沉积、遮蔽和/或蚀刻的步骤。可使用如由所属领域的技术人员已知的沉积工艺(例如，PVD工艺、包含PECVD工艺的CVD工艺和ALD工艺)来沉积第一介电层830。第一介电层830可包含SiO2、Al2O3、HfO2、TiO2、SiON和SiN中的至少一个，且可具有在约50 nm与约600 nm之间的厚度。如果必要，可使用所属领域中已知的合适技术来图案化和蚀刻第一介电层830。第一介电层830可充当TFT中的栅极绝缘层。
在图8C中，氧化物半导体层840形成于存储电容器区域中和TFT区域中的第一介电层830上。在如图8C中展示的一些实施方案中，TFT区域中的氧化物半导体层840的一部分与存储电容器区域中的氧化物半导体层840的另一部分分隔开。TFT区域中的氧化物半导体层840可具有源极区域、漏极区域和沟道区域，其中沟道区域在源极区域与漏极区域之间。氧化物半导体层840的沟道区域可与第一金属层820对准。形成氧化物半导体层840可包含沉积、遮蔽和/或蚀刻的步骤。在一些实施方案中，氧化物半导体层840可使用例如PVD的任何合适沉积技术来沉积。氧化物半导体层840可包含例如IGZO、IZTO、ZnO、IZO、InO或SnO的氧化物半导体材料，且可具有在约10 nm与约100 nm之间的厚度。氧化物半导体材料可对可见光大体上透光。部分取决于半导体层840的材料，可使用例如干式(例如，等离子体)蚀刻工艺或湿式化学蚀刻工艺的所属领域中已知的合适技术来图案化(mask2)和蚀刻半导体层840。氧化物半导体层840可充当TFT区域中的TFT的半导体层或活动层，且充当存储电容器区域中的存储电容器的透明电极。
在图8D中，第二金属层850形成于氧化物半导体层840上。第二金属层850与TFT区域中的氧化物半导体层840的源极区域和漏极区域接触。此外，第二金属层850与存储电容器区域中的氧化物半导体层840的一部分接触。形成第二金属层850可包含沉积、遮蔽和/或蚀刻第二金属层850的步骤。第二金属层850可使用包含PVD工艺、CVD工艺和ALD工艺的如由所属领域的技术人员已知的沉积工艺来沉积。第二金属层850可包含Ti、Mo、Ta、W、Ni、Au、Cu、Al、Cr和Nd中的至少一个，且可具有在约50 nm与约600 nm之间的厚度。可使用所属领域中已知的合适技术图案化(mask3)和蚀刻第二金属层850。第二金属层850可充当用于TFT区域中的TFT的源电极850a和漏电极850b。源电极850a和漏电极850b可电连接到显示元件的数据线。在一些实施方案中，源电极850a可被配置成输出输出信号，其中输出信号被配置成驱动显示元件。在一些实施方案中，漏电极850b可被配置成接收输入信号，其中所述输入信号被配置成使电荷沿着第二金属层850累积，使得可将数据存储于存储电容器中。此外，第二金属层850可充当共同电极850c，其中共同电极850电连接到存储电容器区域中的氧化物半导体层840的一部分。
在图8E中，第二介电层860形成于第二金属层850和TFT区域中的氧化物半导体层840上。在一些实施方案中，第二介电层860可覆盖源电极850a、漏电极850b和共同电极850c。在一些实施方案中，第二介电层860还形成于第二金属层850和存储电容器区域中的氧化物半导体层840上。形成第二介电层860可包含沉积、遮蔽和/或蚀刻第二介电层860的步骤。第二介电层860可使用如由所属领域的技术人员已知的沉积工艺来沉积。第二介电层860可包含SiO2、Al2O3、HfO2、TiO2、SiON和SiN中的至少一个，且可具有在约50 nm与约300 nm之间的厚度。可使用所属领域中已知的合适技术图案化(mask4)和蚀刻第二介电层860。通孔可形成于第二介电层860中使得暴露氧化物半导体层840的一部分。第二介电层860可充当用于TFT区域中的TFT的钝化层或保护层，且充当用于存储电容器区域中的存储电容器的两个电极之间的介电层。
在图8F中，透明传导层870形成于存储电容器区域中的氧化物半导体层840上。透明传导层870至少部分与存储电容器区域中的氧化物半导体层840重叠。在一些实施方案中，透明传导层870形成于存储电容器区域中的第二介电层860上。如图8F中所说明，透明传导层870可由透明通孔871电连接到氧化物半导体层840的暴露部分。形成包含透明通孔871的透明传导层870可包含沉积、遮蔽和/或蚀刻透明传导层870的步骤。可使用如由所属领域的技术人员已知的沉积工艺来沉积透明传导层870。透明传导层870可包含例如ITO、IZO和AZO的透明传导性氧化物，且可具有在约10 nm与约300 nm之间的厚度。透明传导层870可使用所属领域中已知的合适技术来图案化(mask5)和蚀刻。透明传导层870可充当用于存储电容器区域中的存储电容器的透明电极。
在图8G中，将电阻降低工艺应用于至少存储电容器区域中的氧化物半导体层840，使得存储电容器区域中的氧化物半导体层840具有比沟道区域中的氧化物半导体层840低的电阻。可在形成图8C中的氧化物半导体层840后的任何操作之后应用电阻降低工艺。在一些实施方案中，举例来说，可在形成图8C中的氧化物半导体层840后，但在形成图8E中的第二介电层860前应用电阻降低工艺。在其它实施方案中，举例来说，可在形成透明传导层870后应用电阻降低工艺。在执行图8G中展示的电阻降低工艺后，且在于图8D-8F中形成第二金属层850、第二介电层860和透明传导层870后，可制造包含TFT、存储电容器和共同电极的设备800。可使用比常规用于邻近透明存储电容器制造TFT的掩模少的掩模制造设备800，其中用于制造设备800的掩模的数目可为五个或更少。
电阻降低工艺可应用于设备800以使氧化物半导体层840的部分变为传导性且形成传导性氧化物。按那种方式，并不形成额外导电层，而是可将氧化物半导体层840的部分转换成透明传导性氧化物。在一些实施方案中，如图8G中所展示，电阻降低工艺包含将氧化物半导体层840的部分对UV光曝露，其中TFT区域中的第一金属层820至少将氧化物半导体层840的沟道区域对UV光屏蔽。氧化物半导体层840的曝露于UV光的部分变为透明传导性氧化物层840b，而氧化物半导体层840的未曝露的部分保持作为透明氧化物半导体层840a。不受任何理论限制，UV光可在氧化物半导体层840中产生充当供体和增大电子浓度的氧气空缺，由此减小存储电容器区域中的氧化物半导体层840的电阻。第一金属层820可对UV光大体上不透光，使得第一金属层820至少屏蔽氧化物半导体层840的沟道区域以免于曝露。然而，衬底810和第一介电层830可对UV光大体上透光。通过将第一金属层820用作遮光罩，不需要分离的掩模来屏蔽氧化物半导体层840在沟道区域中的部分免于曝露于UV光。
图9A-9D展示说明用于制造包含TFT和存储电容器的设备的过程的示意性横截面图，其中透明通孔电连接到漏电极，共同电极由与源电极和漏电极相同的层形成，且UV光用于降低氧化物半导体层的部分的电阻。因此，图9A-9D说明用于制造图6A和6B中展示的设备600的过程。可按不同次序或通过不同、较少或额外操作来执行用于制造设备的过程。在一些实施方案中，图9A-9D中的过程可说明用于制造用于显示装置的显示元件(例如，像素)的过程。
在图9A-9D中，设备900可具有TFT区域(标注为“TFT”)和邻近TFT区域的存储电容器区域(标注为“Cst”)。在图9A中，衬底910提供于TFT和存储电容器区域中，第一金属层920形成于TFT区域中的衬底910上，第一介电层930形成于第一金属层920上，氧化物半导体层940形成于存储电容器区域中和TFT区域中的第一介电层930上，且第二金属层950形成于氧化物半导体层940上。在TFT区域中，氧化物半导体层940可具有源极区域、漏极区域和在源极区域与漏极区域之间的沟道区域。第二金属层950可与源极区域接触以形成源电极950a且与漏极区域接触以形成漏电极950b。第二金属层950也可与形成共同电极950c的存储电容器区域中的氧化物半导体层940的一部分接触。用于提供或形成图8A-8D中的衬底810、第一金属层820、第一介电层830、氧化物半导体层840和第二金属层850的论述可同等地适用于提供或形成图9A中的衬底910、第一金属层920、第一介电层930、氧化物半导体层940和第二金属层950。在一些实施方案中，蚀刻终止层(未图示)可形成于氧化物半导体层940上，其中蚀刻终止层在氧化物半导体层940与第二介电层960之间。在一些实施方案中，蚀刻终止层可在氧化物半导体层940与存储电容器区域中的透明传导层970之间。
在图9B中，第二介电层960形成于第二金属层950和TFT区域中的氧化物半导体层940上。在一些实施方案中，第二介电层960可覆盖源电极950a和共同电极950c。在一些实施方案中，第二介电层960可形成于第二金属层950和存储电容器区域中的氧化物半导体层940上。图9B中的第二介电层960可按类似于图8E中的第二介电层860的方式形成，例外情况是，通孔形成于第二介电层960中使得暴露漏电极950b的一部分。第二介电层960可充当用于TFT区域中的TFT的钝化层或保护层。在一些实施方案中，第二介电层960可充当用于存储电容器区域中的存储电容器的在两个电极之间的介电层。在一些实施方案中，第三介电层(未图示)形成于至少TFT区域中的第二介电层960上。在一些实施方案中，第三介电层可在氧化物半导体层940与存储电容器区域中的透明传导层970之间。
在图9C中，透明传导层970形成于存储电容器区域中的氧化物半导体层940上。透明传导层970至少部分与存储电容器区域中的氧化物半导体层940重叠。在一些实施方案中，透明传导层970形成于存储电容器区域中的第二介电层960上。图9C中的透明传导层970可以类似于图8F中的透明传导层870的方式形成，例外情况是，透明传导层970由透明通孔971电连接到漏电极950b的暴露部分。透明传导层970可充当用于存储电容器区域中的存储电容器的透明电极。
在图9D中，将电阻降低工艺应用于至少存储电容器区域中的氧化物半导体层940，使得存储电容器区域中的氧化物半导体层940具有比沟道区域中的氧化物半导体层940低的电阻。电阻降低工艺可在形成氧化物半导体层940后的任何操作之后应用。在一些实施方案中，电阻降低工艺可包含使氧化物半导体层940在存储电容器区域中的至少一部分曝露于UV光。可按类似于图8G中的电阻降低工艺的方式执行图9D中的电阻降低工艺。在图9D中，UV光可将存储电容器区域中的氧化物半导体层940变换成透明传导性氧化物层940b，同时使TFT区域中的氧化物半导体层940作为透明氧化物半导体层940a。在执行了图9D中展示的电阻降低工艺后，且在于图9A-9C中形成第二金属层950、第二介电层960和透明传导层970后，可制造包含TFT、存储电容器和共同电极的设备900。可使用比常规用于邻近透明存储电容器制造TFT的掩模少的掩模制造设备900，其中用于制造设备900的掩模的数目可为五个或更少。
图10A-10D展示说明用于制造包含TFT和存储电容器的设备的过程的示意性横截面图，其中透明通孔电连接到氧化物半导体层，共同电极由与氧化物半导体层和第一透明电极相同的层形成，且UV光用于降低氧化物半导体层的部分的电阻。因此，图10A-10D说明用于制造图7A和7B中展示的设备700的过程。可按不同次序或通过不同、较少或额外操作来执行用于制造设备的过程。在一些实施方案中，图10A-10D中的过程可说明用于制造用于显示装置的显示元件(例如，像素)的过程。
在图10A-10D中，设备1000可具有TFT区域(标注为“TFT”)、邻近TFT区域的存储电容器区域(标注为“Cst”)和邻近存储电容器区域的共同电极区域(标注为“Vcom”)。在图10A中，衬底1010提供于TFT、存储电容器和共同电极区域中，第一金属层1020形成于TFT区域中的衬底1010上，且第一介电层1030形成于第一金属层1020上。此外，氧化物半导体层1040形成存储电容器区域和共同电极区域中和TFT区域中的第一介电层1030上。此外，第二金属层1050形成于氧化物半导体层1040上。在TFT区域中，氧化物半导体层1040可具有源极区域、漏极区域和在与源极区域与漏极区域之间的沟道区域。第二金属层1050可与源极区域接触以形成源电极1050a且与漏极区域接触以形成漏电极1050b。不同于图8A-8G和9A-9D，图10A-10D中的第二金属层1050不形成于存储电容器区域或共同电极区域中。用于提供或形成图8A-8C中的衬底810、第一金属层820、第一介电层830所述氧化物半导体层840的论述可同等地适用于提供或形成图10A中的衬底1010、第一金属层1020、第一介电层1030和氧化物半导体层1040。
在图10B中，第二介电层1060形成于第二金属层1050和TFT区域中的氧化物半导体层1040上。在一些实施方案中，第二介电层1060形成于存储电容器区域中的氧化物半导体层1040上。在一些实施方案中，第二介电层1060也形成于共同电极区域中的氧化物半导体层1040上。在一些实施方案中，第二介电层1060可覆盖源电极1050a和漏电极1050b。图10B中的第二介电层1060可按类似于图8E中的第二介电层860的方式形成，其中通孔形成于第二介电层1060中以暴露氧化物半导体层1040的一部分。第二介电层1060可充当用于TFT区域中的TFT的钝化层或保护层。在一些实施方案中，第二介电层1060可充当用于存储电容器区域中的存储电容器的在两个电极之间的介电层。
在图10C中，透明传导层1070形成于存储电容器区域中的氧化物半导体层1040上。透明传导层1070至少部分与存储电容器区域中的氧化物半导体层1040重叠。在一些实施方案中，透明传导层1070形成于存储电容器区域中的第二介电层1060上。图10C中的透明传导层1070可以类似于图8F中的透明传导层870的方式形成，其中透明传导层1070由透明通孔1071电连接到氧化物半导体层1040的暴露部分。透明传导层1070可充当用于存储电容器区域中的存储电容器的透明电极。
在图10D中，将电阻降低工艺应用于至少存储电容器区域和共同电极区域中的氧化物半导体层1040使得存储电容器区域和共同电极区域中的氧化物半导体层1040具有比沟道区域中的氧化物半导体层1040低的电阻。电阻降低工艺可在形成氧化物半导体层1040后的任何操作之后应用。在一些实施方案中，电阻降低工艺可包含使氧化物半导体层1040在存储电容器区域中的至少一部分曝露于UV光。可按类似于图8G中的电阻降低工艺的方式执行图10D中的电阻降低工艺，其中栅电极1020可充当遮光罩。在图10D中，UV光可将氧化物半导体层1040变换成存储电容器区域中的第一透明传导性氧化物1040b和共同电极区域中的第二透明传导性氧化物1040c。TFT区域中的氧化物半导体层1040可保留作为透明氧化物半导体层1040a。在执行了图10D中展示的电阻降低工艺后，且在于图10A-10C中形成第二金属层1050、第二介电层1060和透明传导层1070后，可制造包含TFT、存储电容器和共同电极的设备1000。可使用比常规用于邻近透明存储电容器制造TFT的掩模少的掩模制造设备1000，其中用于制造设备1000的掩模的数目可为五个或更少。
图11A和11B展示说明用于使用等离子体处理来降低氧化物半导体层的部分的电阻的过程的示意性横截面图。并不将氧化物半导体层的部分曝露于UV光(如图8G、9D和10D中展示)，等离子体处理可将氧化物半导体层的部分变换到透明传导性氧化物。不受任何理论限制，等离子体处理可在氧化物半导体层中产生氧气空缺。因此，氧化物半导体层曝露于等离子体的部分具有比氧化物半导体层不曝露于等离子体的部分低的电阻。
在图11A和11B中，设备1100可具有TFT区域(标注为“TFT”)和邻近TFT区域的存储电容器区域(标注为“Cst”)。在一些实施方案中，设备1100可具有邻近存储电容器区域的共同电极区域(未图示)。在图11A中，提供衬底1110，第一金属层1120形成于TFT区域中的衬底1110上，且第一介电层1130形成于第一金属层1120上。此外，氧化物半导体层1140形成于存储电容器区域中和TFT区域中的第一介电层1130上。在一些实施方案中，空间可分开氧化物半导体层1140的一部分与氧化物半导体层1140的另一部分。用于提供或形成图8A-8C中的衬底810、第一金属层820、第一介电层830和氧化物半导体层840的论述可同等地适用于提供或形成图11A中的衬底1110、第一金属层1120、第一介电层1130和氧化物半导体层1140。半色调掩模1180可形成于氧化物半导体层1140上，其中半色调掩模1180可具有不同厚度。半色调掩模1180可对光半透射。通过使用不同厚度(例如，三个不同厚度)的半色调掩模1180，使用较少掩模且可应用较少光刻循环。这可导致简化的制造工艺和减少的成本。这里，在图11A中，半色调掩模1180可具有在TFT区域中的氧化物半导体层1140上方的较厚部分1180a，且可具有在存储电容器区域中的氧化物半导体层1140上方的较薄部分1180b。
在图11B中，可去除在至少存储电容器区域中的半色调掩模1180的较薄部分1180b。在一些实施方案中，半色调掩模1180的较薄部分1180b可通过灰化去除，而较厚部分1180a中的一些保持处于TFT区域中的氧化物半导体层1140上。在去除半色调掩模1180的较薄部分1180b后，可至少暴露存储电容器区域中的氧化物半导体层1140。然后，可将等离子体处理应用于存储电容器区域中的氧化物半导体层1140的暴露部分。半色调掩模的较厚部分1180a可充当TFT区域中的至少一些中的针对等离子体处理的屏障。等离子体处理可将氧化物半导体层1140变换成存储电容器区域中的透明传导性氧化物1140b，而TFT区域中的氧化物半导体层1140中的至少一些可保持作为透明氧化物半导体层1140a。在执行了图11B中的电阻降低工艺后，可执行其余操作以形成第二金属层(未图示)、第二介电层(未图示)和透明传导层(未图示)以形成包含TFT、存储电容器和共同电极的设备，类似于在图8A-8G、9A-9D和10A-10D中展示的设备。图11A和11B中展示的等离子体处理可取代图8A-8G、9A-9D和10A-10D中展示的电阻降低工艺。在一些实施方案中，可在图8A-8G、9A-9D和10A-10D中描述的过程中的形成第二介电层前执行等离子体处理。在一些实施方案中，可在形成蚀刻终止层前或在蚀刻终止层图案化期间执行等离子体处理。虽然本文中描述的电阻降低工艺包含UV辐射和等离子体处理，但所属领域的技术人员应了解，可应用其它电阻降低工艺，例如，离子植入、退火等。
图12A和12B展示包含多个显示元件的实例显示装置40的系统框图。显示装置40可为(例如)智能电话、蜂窝式或移动电话。然而，显示装置40的相同组件或其轻微变化还说明各种类型的显示装置，例如，电视机、计算机、平板电脑、电子阅读器、手持式装置和便携式媒体装置。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48和麦克风46。外壳41可由多种制造工艺中的任一种形成，包含注射模制和真空形成。此外，外壳41可由多种材料中的任何者制成，所述材料包含(但不限于)：塑料、金属、玻璃、橡胶和陶瓷或其组合。外壳41可包含可去除部分(未图示)，所述可去除部分可与不同色彩或含有不同标记、图片或符号的其它可去除部分互换。
显示器30可为包含双稳态或模拟显示器的多种显示器中的任一个，如本文中所描述。显示器30还可能够包含平板显示器(例如，等离子体、电致发光(EL)显示器、OLED、超扭曲向列(STN)显示器、LCD或薄膜晶体管(TFT)LCD)，或非平板显示器(例如，阴极射线管(CRT)或其它管装置)。此外，如本文中所描述，显示器30可包含基于机械光调制器的显示器。
图12B中示意性地说明显示装置40的组件。显示装置40包含外壳41，且可包含至少部分地封围在其中的额外组件。举例来说，显示装置40包含网络接口27，其包含可以耦合到收发器47的天线43。网络接口27可为用于可在显示装置40上显示的图像数据的来源。因此，网络接口27为图像源模块的一个实例，但处理器21和输入装置48也可充当图像源模块。收发器47连接到处理器21，其连接到调节硬件52。调节硬件52可被配置成调节信号(例如，过滤或以其它方式操纵信号)。调节硬件52可连接到扬声器45和麦克风46。处理器21也可连接到输入装置48和驱动器控制器29。驱动器控制器29可耦合到帧缓冲器28，且耦合到阵列驱动器22，阵列驱动器又可耦合到显示器阵列30。显示装置40中的一或多个元件(包含未在图12A中具体描绘的元件)可能够充当存储器装置，且能够与处理器21通信。在一些实施方案中，在特定显示装置40设计中，电力供应器50可将电力提供到大体上所有组件。
网络接口27包含天线43和收发器47，使得显示装置40可经由网络与一或多个装置通信。网络接口27也可具有减轻(例如)处理器21的数据处理要求的一些处理能力。天线43可发射和接收信号。在一些实施方案中，天线43根据IEEE 16.11标准中的任一个或IEEE802.11标准中的任一个发射和接收RF信号。在一些其它实施方案中，天线43根据标准发射和接收RF信号。在蜂窝式电话的情况下，天线43可被设计成接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用分组无线电服务(GPRS)、增强型数据GSM环境(EDGE)、陆地集群无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DO修订版A、EV-DO修订版B、高速包接入(HSPA)、高速下行链路包接入(HSDPA)、高速上行链路包接入(HSUPA)、演进型高速包接入(HSPA+)、长期演进(LTE)、AMPS或用以在无线网络(例如，利用3G、4G或5G或其进一步实施方案技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收的信号，使得其可由处理器21接收并进一步操纵。收发器47也可处理从处理器21接收的信号，使得所述信号可经由天线43从显示装置40发射。
在一些实施方案中，可由接收器替换收发器47。此外，在一些实施方案中，网络接口27可由可存储或产生待发送到处理器21的图像数据的图像源替换。处理器21可控制显示装置40的整体操作。处理器21接收数据(例如，来自网络接口27或图像源的压缩图像数据)，并将所述数据处理成原始图像数据或可易于被处理成原始图像数据的格式。处理器21可将经处理数据发送到驱动器控制器29或帧缓冲器28以用于存储。原始数据通常指识别图像内的每一位置处的图像特性的信息。举例来说，此类图像特性可包含色彩、饱和度和灰度级。
处理器21可包含微控制器、CPU或逻辑单元以控制显示装置40的操作。调节硬件52可包含用于将信号发射到扬声器45且用于从麦克风46接收信号的放大器和滤波器。调节硬件52可为显示装置40内的离散组件，或可并入于处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28取得由处理器21产生的原始图像数据，且可适当地重新格式化原始图像数据以用于高速发射到阵列驱动器22。在一些实施方案中，驱动器控制器29可将原始图像数据重新格式化成具有类光栅格式的数据流，使得其具有适合于跨显示器阵列30扫描的时间次序。接着驱动控制器29将经格式化信息发送到阵列驱动器22。尽管驱动器控制器29往往作为单独集成电路(IC)而与系统处理器21相关联，但可以许多方式来实施此类控制器。举例来说，控制器可作为硬件嵌入于处理器21中，作为软件嵌入于处理器21中，或与阵列驱动器22一起完全集成在硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化信息，且可将视频数据重新格式化成每秒多次施加到数百且有时数千(或更多)个来自显示元件的显示器的x-y矩阵的导线的一组平行波形。在一些实施方案中，阵列驱动器22和显示器阵列30为显示模块的部分。在一些实施方案中，驱动器控制器29、阵列驱动器22和显示器阵列30为显示模块的部分。
在一些实施方案中，驱动器控制器29、阵列驱动器22和显示器阵列30适合于本文中所描述的显示器类型中的任一个。举例来说，驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如，机械光调制器显示器元件控制器)。另外，阵列驱动器22可为常规驱动器或双稳态显示器驱动器(例如，机械光调制器显示器元件控制器)。此外，显示器阵列30可为常规显示器阵列或双稳态显示器阵列(例如，包含一阵列机械光调制器显示器元件的显示器)。在一些实施方案中，驱动器控制器29可与阵列驱动器22集成在一起。此实施方案可适用于高度集成的系统，例如，移动电话、便携式电子装置、手表或小面积显示器。
在一些实施方案中，输入装置48可被配置成允许(例如)用户控制显示装置40的操作。输入装置48可包含小键盘(例如，QWERTY键盘或电话小键盘)、按钮、开关、游戏杆、触敏屏幕、与显示器阵列30集成在一起的触敏屏幕或压敏或热敏膜。麦克风46可被配置为用于显示装置40的输入装置。在一些实施方案中，通过麦克风46的语音命令可用于控制显示装置40的操作。另外，在一些实施方案中，语音命令可用于控制显示器参数和设置。
电力供应器50可包含多种能量存储装置。举例来说，电源50可为可再充电电池，例如，镍镉电池或锂离子电池。在使用可再充电电池的实施方案中，可再充电电池可为可使用来自(例如)壁式插座或光伏装置或阵列的电力来充电。替代地，可再充电电池可为可无线充电。电力供应器50也可为可再生能源、电容器或太阳能电池，其包含塑料太阳能电池或太阳能电池漆。电力供应器50还可被配置成从壁式插座接收电力。
在一些实施方案中，控制可编程性驻留于可位于电子显示系统中的若干处中的驱动器控制器29中。在一些其它实施方案中，控制可编程性驻留于阵列驱动器22中。上述优化可实施于任何数目个硬件和/或软件组件中和以各种配置来实施。
如本文中所使用，指一列项目“中的至少一个”的短语指那些项目的任何组合，包含单个成员。作为实例，“以下中的至少一者：a、b或c”希望涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
结合本文中所公开的实施方案描述的各种说明性逻辑、逻辑块、模块、电路和算法过程可实施为电子硬件、计算机软件或两者的组合。硬件与软件的互换性已大体在功能性方面加以描述，且在上文所描述的各种说明性组件、块、模块、电路和过程中加以说明。此功能性是以硬件还是软件实施取决于特定应用和强加于总体系统的设计约束。
结合本文中所公开的方面描述的用以实施各种说明性逻辑、逻辑块、模块和电路的硬件和数据处理设备可用以下各者来实现或执行：通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或被设计成执行本文中所描述的功能的任何组合。通用处理器可以是微处理器或任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心或任何其它此配置。在一些实施方案中，特定过程和方法可由特定针对给定功能的电路系统执行。
在一或多个方面中，可以硬件、数字电子电路系统、计算机软件、固件(包含本说明书中所公开的结构和其结构等效物)或以其任何组合来实施所描述的功能。本说明书中描述的主题的实施方案还可实施为在计算机存储媒体上编码的一或多个计算机程序(即，计算机程序指令的一或多个模块)，用于由数据处理设备执行或控制数据处理设备的操作。
对本公开中所描述的实施方案的各种修改可易于对所属领域的技术人员显而易见，并且在不脱离本公开的精神或范围的情况下，本文中所定义的一般原理可适用于其它实施方案。因此，权力要求书并不希望限于本文中所展示的实施方案，而应符合与本公开、本文中所公开的原理和新颖特征相一致的最广泛范围。
另外，所属领域的技术人员将易于了解，术语“上部”与“下部”、“前”与“后”、“在……上方”与“在……下方”和“在……上”与“在……下”有时为了易于描述图而使用，并且指示对应于在恰当地定向的页面上的图的定向的相对位置，并且可能并不反映如所实施的任一装置的恰当定向。
在本说明书中在单独实施方案的上下文中描述的某些特征也可在单个实施方案中组合地实施。<相反地，在单个实施方案的上下文中描述的各种特征也可单独在多个实施方案中实施或以任何合适的子组合来实施。此外，尽管上文可将特征描述为以某些组合起作用且甚至一开始如此要求，但在一些情况下，可将来自所要求的组合的一或多个特征从组合删除，并且所要求的组合可针对子组合或子组合的变化。
类似地，虽然在图式中按特定次序描绘操作，但此不应被理解为需要按所展示的特定次序或依序执行此类操作，或执行所有所说明的操作，以达成合乎需要的结果。另外，图式可以流程图形式示意性地描绘一或多个实例过程。然而，可将未描绘的其它操作并入于经示意性说明的实例过程中。举例来说，可在所说明的操作之前、之后、同时地或之间执行一或多个额外操作。在某些情况下，多任务处理和并行处理可为有利的。此外，上文所描述的实施方案中的各种系统组件的分开不应被理解为在所有实施方案中需要此分开，且应理解，所描述的程序组件和系统一般可一起集成在单个软件产品中或封装到多个软件产品中。另外，其它实施方案是在所附权利要求书的范围内。在一些情况下，权利要求书中所叙述的动作可以不同次序来执行且仍达成合乎需要的结果。

Claims (32)

1.一种设备，其包括：
(i)衬底；
(ii)薄膜晶体管TFT，其包含：
在所述衬底上的栅电极；
氧化物半导体层，其中所述氧化物半导体层具有在源极区域与漏极区域之间的沟道区域；
在所述栅电极与所述氧化物半导体层之间的第一绝缘层；
在所述氧化物半导体层的源极区域上的源电极；
在所述氧化物半导体层的漏极区域上的漏电极；以及
在所述氧化物半导体层的所述沟道区域上的介电层；
(iii)存储电容器，其邻近所述TFT且包含：
在所述衬底上的第一透明电极，其中所述第一透明电极具有与所述氧化物半导体层大体上类似的厚度和组成；
在所述第一透明电极上且至少部分与所述第一透明电极重叠的第二透明电极；
以及
在所述第一透明电极与所述第二透明电极之间的第二绝缘层；以及
(iv)共同电极，其中所述共同电极电连接到所述第一透明电极。
2.根据权利要求1所述的设备，其中所述共同电极具有与所述源电极和漏电极大体上类似的厚度和组成。
3.根据权利要求1所述的设备，其中所述共同电极具有与所述氧化物半导体层大体上类似的厚度和组成。
4.根据权利要求1所述的设备，其中所述第二透明电极由透明通孔电连接到所述氧化物半导体层。
5.根据权利要求1所述的设备，其中所述第二透明电极由透明通孔电连接到所述漏电极。
6.根据权利要求1到5中任一权利要求所述的设备，其中所述氧化物半导体层和所述第一透明电极包含氧化铟镓锌IGZO、氧化铟锌锡IZTO、氧化锌ZnO、氧化铟锌IZO、氧化铟InO和氧化锡SnO中的至少一个。
7.根据权利要求1到5中任一权利要求所述的设备，其中所述第二透明电极包含氧化铟锡ITO、氧化铟锌IZO和掺杂有铝的氧化锌AZO中的至少一个。
8.根据权利要求1到5中任一权利要求所述的设备，其中所述第一透明电极与所述氧化物半导体层共享第一共同薄膜层，且其中所述共同电极与所述源电极和漏电极共享第二共同薄膜层。
9.根据权利要求1到5中任一权利要求所述的设备，其中所述第一透明电极、所述氧化物半导体层和所述共同电极共享共同薄膜层。
10.根据权利要求1到5中任一权利要求所述的设备，其中所述第一透明电极直接连接到所述共同电极，且不电连接到所述源电极和漏电极。
11.根据权利要求1到5中任一权利要求所述的设备，其中所述第一透明电极具有比所述沟道区域中的所述氧化物半导体层低的电阻。
12.根据权利要求1到5中任一权利要求所述的设备，其中所述氧化物半导体层的所述漏极区域具有比所述沟道区域中的所述氧化物半导体层低的电阻。
13.根据权利要求1到5中任一权利要求所述的设备，其中所述衬底包含玻璃、聚对苯二甲酸伸乙酯PET和聚萘二甲酸伸乙酯PEN中的至少一个。
14.根据权利要求1到5中任一权利要求所述的设备，其中所述存储电容器和所述衬底对可见光大体上透光，且其中所述栅电极对紫外线和可见光大体上不透光。
15.根据权利要求1到5中任一权利要求所述的设备，其中所述介电层与所述第二绝缘层共享共同薄膜层。
16.根据权利要求1到5中任一权利要求所述的设备，进一步包括：
在所述氧化物半导体层上的蚀刻终止层，其中所述蚀刻终止层在所述氧化物半导体层与所述介电层之间。
17.根据权利要求1到5中任一权利要求所述的设备，进一步包括：
多个显示元件，其中所述共同电极被配置成将共同电压施加到所述多个显示元件中的每一个，所述设备是包括所述多个显示元件的显示装置。
18.根据权利要求17所述的设备，进一步包括：
处理器，其被配置成与一或多个显示元件通信，所述处理器被配置成处理图像数据；以及
存储器装置，其被配置成与所述处理器通信。
19.根据权利要求18所述的设备，进一步包括：
驱动器电路，其被配置成将至少一个信号发送到一或多个显示元件；以及
控制器，其被配置成将所述图像数据的至少一部分发送到所述驱动器电路。
20.根据权利要求18所述的设备，进一步包括：
图像源模块，其被配置成将所述图像数据发送到所述处理器，其中所述图像源模块包括接收器、收发器和发射器中的至少一个。
21.根据权利要求18所述的设备，进一步包括：
输入装置，其被配置成接收输入数据且将所述输入数据传达到所述处理器。
22.一种制造设备的方法，所述设备具有TFT区域和邻近所述TFT区域的存储电容器区域，所述方法包括：
在所述TFT和所述存储电容器区域中提供衬底；
在所述TFT区域中的所述衬底上形成第一金属层；
在所述第一金属层上形成第一介电层；
在所述存储电容器区域中和所述TFT区域中的所述第一介电层上形成氧化物半导体层，其中所述TFT区域中的所述氧化物半导体层具有在源极区域与漏极区域之间的沟道区域；
在所述氧化物半导体层上形成第二金属层，所述第二金属层与所述源极区域和所述漏极区域接触，且所述第二金属层与所述存储电容器区域中的所述氧化物半导体层的一部分接触；
在所述第二金属层和所述TFT区域中的所述氧化物半导体层上形成第二介电层；
在所述存储电容器区域中的所述氧化物半导体层上形成透明传导层，所述透明传导层至少部分与所述存储电容器区域中的所述氧化物半导体层重叠；以及
在形成所述氧化物半导体层后的任何操作之后，将电阻降低工艺应用于所述存储电容器区域中的所述氧化物半导体层，使得所述存储电容器区域中的所述氧化物半导体层具有比所述沟道区域中的所述氧化物半导体层低的电阻。
23.根据权利要求22所述的方法，其中应用所述电阻降低工艺包含使所述氧化物半导体层的至少一部分曝露于紫外光。
24.根据权利要求22所述的方法，其中应用所述电阻降低工艺包含在形成所述第二介电层前用等离子体处理所述氧化物半导体层的至少一部分。
25.根据权利要求22到24中任一权利要求所述的方法，其中所述透明传导层由透明通孔电连接到所述第二金属层或所述氧化物半导体层。
26.根据权利要求22到24中任一权利要求所述的方法，其中所述氧化物半导体层包含IGZO、IZTO、ZnO、IZO、InO和SnO中的至少一个，且所述透明传导层包含ITO、IZO和AZO中的至少一个。
27.根据权利要求22到24中任一权利要求所述的方法，其中接触所述氧化物半导体层在所述存储电容器区域中的所述部分的所述第二金属层是共同电极。
28.一种制造设备的方法，所述设备具有TFT区域、邻近所述TFT区域的存储电容器区域和邻近所述存储电容器区域的共同电极区域，所述方法包括：
在所述TFT、所述存储电容器和所述共同电极区域中提供衬底；
在所述TFT区域中的所述衬底上形成第一金属层；
在所述第一金属层上形成第一介电层；
在所述存储电容器区域和所述共同电极区域中和所述TFT区域中的所述第一介电层上形成氧化物半导体层，其中所述TFT区域中的所述氧化物半导体层具有在源极区域与漏极区域之间的沟道区域；
在所述氧化物半导体层上形成第二金属层，所述第二金属层与所述源极区域和所述漏极区域接触；
在所述第二金属层和所述TFT区域中的所述氧化物半导体层上形成第二介电层；
在所述存储电容器区域中的所述氧化物半导体层上形成透明传导层，所述透明传导层至少部分与所述存储电容器区域中的所述氧化物半导体层重叠；以及
在形成所述氧化物半导体层后的任何操作之后，将电阻降低工艺应用于所述存储电容器区域和所述共同电极区域中的所述氧化物半导体层，使得所述存储电容器区域和所述共同电极区域中的所述氧化物半导体层具有比所述TFT区域中的所述氧化物半导体层低的电阻。
29.根据权利要求28所述的方法，其中应用所述电阻降低工艺包含使所述氧化物半导体层的至少一部分曝露于紫外光。
30.根据权利要求28所述的方法，其中应用所述电阻降低工艺包含在形成所述第二介电层前用等离子体处理所述氧化物半导体层的至少一部分。
31.根据权利要求28到30中任一权利要求所述的方法，其中所述透明传导层由透明通孔电连接到所述第二金属层或所述氧化物半导体层。
32.根据权利要求28到30中任一权利要求所述的方法，其中所述氧化物半导体层包含IGZO、IZTO、ZnO、IZO、InO和SnO中的至少一个，且所述透明传导层包含ITO、IZO和AZO中的至少一个。
CN201780018731.0A 2016-03-31 2017-02-24 通过引入透明存储电容器和通孔的高孔径比显示器 Pending CN108780797A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662316364P 2016-03-31 2016-03-31
US62/316,364 2016-03-31
US15/136,785 2016-04-22
US15/136,785 US20170287943A1 (en) 2016-03-31 2016-04-22 High aperture ratio display by introducing transparent storage capacitor and via hole
PCT/US2017/019413 WO2017172146A1 (en) 2016-03-31 2017-02-24 High aperture ratio display by introducing transparent storage capacitor and via hole

Publications (1)

Publication Number Publication Date
CN108780797A true CN108780797A (zh) 2018-11-09

Family

ID=59961216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780018731.0A Pending CN108780797A (zh) 2016-03-31 2017-02-24 通过引入透明存储电容器和通孔的高孔径比显示器

Country Status (5)

Country Link
US (1) US20170287943A1 (zh)
KR (1) KR20180129800A (zh)
CN (1) CN108780797A (zh)
TW (1) TW201803094A (zh)
WO (1) WO2017172146A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922895A (zh) * 2018-07-24 2018-11-30 信利半导体有限公司 一种像素结构及其制作方法、阵列基板及tn型显示面板
CN111029344A (zh) * 2019-11-19 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
WO2021082094A1 (zh) * 2019-10-29 2021-05-06 深圳市华星光电半导体显示技术有限公司 Bce igzo tft器件及其制作方法
CN113192975A (zh) * 2021-04-08 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991729B2 (en) * 2016-06-23 2021-04-27 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
CN109300912B (zh) * 2018-09-17 2021-01-22 京东方科技集团股份有限公司 基于电致发光器件的显示基板及其制备方法、显示装置
CN109473448A (zh) * 2018-11-06 2019-03-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
KR20220096489A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114625A1 (en) * 2005-11-21 2007-05-24 Chian-Chih Hsiao Image TFT array of a direct X-ray image sensor and method of fabricating the same
US20080284710A1 (en) * 2007-05-18 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20090261342A1 (en) * 2008-04-17 2009-10-22 Mi Zhang Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
US20130161612A1 (en) * 2011-12-27 2013-06-27 Chimei Innolux Corporation Display device and image display system employing the same
JP2014010435A (ja) * 2012-07-03 2014-01-20 Dainippon Printing Co Ltd 表示パネル及びその表示パネルを備えた表示装置
US20150129865A1 (en) * 2012-03-12 2015-05-14 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20150179724A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782878B2 (ja) * 2011-07-12 2015-09-24 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
CN103209160B (zh) * 2012-01-13 2018-05-08 中兴通讯股份有限公司 一种面向异构网络的认证方法及系统
CN104717720A (zh) * 2013-12-13 2015-06-17 香港优克网络技术有限公司 一种多通道通信终端
KR102356592B1 (ko) * 2014-11-03 2022-01-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2016199680A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114625A1 (en) * 2005-11-21 2007-05-24 Chian-Chih Hsiao Image TFT array of a direct X-ray image sensor and method of fabricating the same
US20080284710A1 (en) * 2007-05-18 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20090261342A1 (en) * 2008-04-17 2009-10-22 Mi Zhang Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
US20130161612A1 (en) * 2011-12-27 2013-06-27 Chimei Innolux Corporation Display device and image display system employing the same
US20150129865A1 (en) * 2012-03-12 2015-05-14 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2014010435A (ja) * 2012-07-03 2014-01-20 Dainippon Printing Co Ltd 表示パネル及びその表示パネルを備えた表示装置
US20150179724A1 (en) * 2013-12-23 2015-06-25 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108922895A (zh) * 2018-07-24 2018-11-30 信利半导体有限公司 一种像素结构及其制作方法、阵列基板及tn型显示面板
WO2021082094A1 (zh) * 2019-10-29 2021-05-06 深圳市华星光电半导体显示技术有限公司 Bce igzo tft器件及其制作方法
US11316050B2 (en) 2019-10-29 2022-04-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. BCE IGZO TFT device and manufacturing method thereof
CN111029344A (zh) * 2019-11-19 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
WO2021097995A1 (zh) * 2019-11-19 2021-05-27 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113192975A (zh) * 2021-04-08 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法
CN113192975B (zh) * 2021-04-08 2023-12-01 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法

Also Published As

Publication number Publication date
US20170287943A1 (en) 2017-10-05
WO2017172146A1 (en) 2017-10-05
KR20180129800A (ko) 2018-12-05
TW201803094A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
CN108780797A (zh) 通过引入透明存储电容器和通孔的高孔径比显示器
CN107210320B (zh) 具有异质结结构的穿隧薄膜晶体管
CN102696005B (zh) 具有辅助电极结构的被涂覆的光转向照明装置
JP7247402B2 (ja) 電子機器
CN113851093B (zh) 显示装置
TWI665778B (zh) 半導體裝置、模組及電子裝置
CN106211413B (zh) 半导体装置以及包括该半导体装置的显示装置
CN107112198B (zh) P型氧化物半导体薄膜的原子层沉积
CN103959477B (zh) 非晶氧化物半导体薄膜晶体管制造方法
CN106537592A (zh) 具有高密度存储电容器的晶体管的制造
CN104508829B (zh) 多栅极薄膜晶体管
CN103503149A (zh) 非晶氧化物半导体薄膜晶体管制造方法
WO2015079356A1 (en) Electronic device and driving method thereof
JP2019024105A (ja) 半導体装置の作製方法
CN101688975A (zh) 具有与机械及电功能分离的光学功能的微机电装置
CN106415360A (zh) 显示装置中的静电放电减轻
JP7462391B2 (ja) 半導体装置
CN104205389A (zh) 高电容密度金属-绝缘体-金属电容器
CN105051588B (zh) 整体式升高孔层及显示设备
JP7462087B2 (ja) 半導体装置
US8633054B2 (en) Organic light-emitting display device and method of manufacturing the same
CN108028033A (zh) 具有共享节点的驱动器电路
CN106662681A (zh) 保护显示器元件阵列中的薄膜晶体管免受可见光及紫外光的影响
CN105531755B (zh) 使用极性反转的显示元件重设
KR20200138224A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181109