CN103503149A - 非晶氧化物半导体薄膜晶体管制造方法 - Google Patents

非晶氧化物半导体薄膜晶体管制造方法 Download PDF

Info

Publication number
CN103503149A
CN103503149A CN201280021881.4A CN201280021881A CN103503149A CN 103503149 A CN103503149 A CN 103503149A CN 201280021881 A CN201280021881 A CN 201280021881A CN 103503149 A CN103503149 A CN 103503149A
Authority
CN
China
Prior art keywords
oxide semiconductor
metal
layer
drain region
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280021881.4A
Other languages
English (en)
Other versions
CN103503149B (zh
Inventor
金天弘
约翰·贤哲·洪
潘耀玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Qualcomm MEMS Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm MEMS Technologies Inc filed Critical Qualcomm MEMS Technologies Inc
Publication of CN103503149A publication Critical patent/CN103503149A/zh
Application granted granted Critical
Publication of CN103503149B publication Critical patent/CN103503149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/06—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the phase of light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供用于制造薄膜晶体管装置的系统、方法及设备。在一个方面中，提供衬底，其具有源极区域、漏极区域及介于所述源极区域与所述漏极区域之间的沟道区域。所述衬底还包含氧化物半导体层、上覆在所述沟道区域上的第一电介质层，及在所述电介质层上的第一金属层。在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层上形成第二金属层。处理所述氧化物半导体层及所述第二金属层，以在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层中形成重掺杂n型氧化物半导体。还可在所述第二金属层中形成氧化物。

Description

非晶氧化物半导体薄膜晶体管制造方法
相关申请案的交叉参考
本发明主张2011年3月21日申请的题为“非晶氧化物半导体薄膜晶体管制造方法(AMORPHOUS OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR FABRICATIONMETHOD)”的第13/052,446号美国专利申请案的优先权，且让渡予其受让人。先前申请案的揭示内容视作本发明的部分，且以引用的方式并入本发明中。
技术领域
本发明一股涉及薄膜晶体管装置，且更尤其涉及薄膜晶体管装置的制造方法。
背景技术
机电系统包含具有电子及机械元件、致动器、转换器、传感器、光学组件(例如，镜)及电子器件的装置。机电系统可以多种尺度制造，包含但不限于微尺度及纳米尺度。例如，微机电系统(MEMS)装置可包含具有范围从微米到几百微米或更大的大小的结构。纳米机电系统(NEMS)装置可包含具有小于微米的大小的结构，包含例如小于几百纳米的大小。机电元件可使用将衬底及/或沉积的材料层的部分蚀刻开、或添加层以形成电及机电装置的沉积、蚀刻、光刻及/或其它微加工过程而建立。
一种类型的机电系统装置称为干涉调制器(IMOD)。如本文中所使用，术语干涉调制器或干涉光调制器指使用光学干涉原理选择性地吸收及/或反射光的装置。在一些实施中，干涉调制器可包含一对导电板，其的一者或两者可为完全或部分透明及/或反射性的，且在施加适当电信号时可有相对运动。在实施中，一个板可包含沉积在衬底上的固定层，且另一板可包含由空气间隙而从所述固定层分离的反射性隔膜。一个板相对于另一者的位置可改变入射在所述干涉调制器上的光的光学干涉。干涉调制器装置具有广泛应用范围，且预期用在改进现存产品及创造新产品，尤其是具有显示能力的产品。
硬件及数据处理装置可与机电系统相关。此硬件及数据处理设备可包含薄膜晶体管(TFT)装置。TFT装置是一种类的场效应晶体管，其包含在半导体材料中的源极区域、漏极区域及栅极区域。
发明内容
本发明的系统、方法及装置各自具有若干发明方面，非仅仅其的单一者可造就本文中揭示的期望属性。
本发明中描述的标的的一个发明方面包含形成重掺杂n型氧化物半导体的方法。在一些实施中，提供衬底。所述衬底具有表面，其包含源极区域、漏极区域及沟道区域，所述沟道区域在所述源极区域与所述漏极区域之间。所述衬底还包含在所述衬底的表面上的氧化物半导体层，在所述沟道区域上的所述氧化物半导体层上的第一电介质层，及在所述第一电介质层上的第一金属层。第二金属层形成于所述源极区域及所述漏极区域上的所述氧化物半导体层上。处理所述氧化物半导体层及所述第二金属层以在所述源极区域及所述漏极区域上的所述氧化物半导体层中形成重掺杂n型氧化物半导体，及在所述源极区域及所述漏极区域上的所述第二金属层中形成氧化物。
在一些实施中，所述第二金属层的金属可包含镁、钛及锰的至少一者。在一些实施中，所述第二金属层的金属可形成具有比所述氧化物半导体层中的氧化物低的吉布斯自由能的氧化物。
在一些实施中，所述处理可导致所述源极区域及所述漏极区域上的氧化物半导体层中的氧扩散到所述源极区域及所述漏极区域上的所述第二金属层中。在一些实施中，所述处理可包含以约200℃到500℃的温度执行约30分钟到10小时的持续时间的热处理。
在一些实施中，提供衬底。所述衬底具有表面，其包含源极区域、漏极区域及沟道区域，所述沟道区域在所述源极区域与所述漏极区域之间。第一金属层形成于所述衬底的所述源极区域及所述漏极区域上。氧化物半导体层形成于所述第一金属层上及所述衬底的所述沟道区域上。第一电介质层形成于所述沟道区域上的所述氧化物半导体层上。第二金属层形成于所述第一电介质层上。第三金属层形成于所述源极区域及所述漏极区域上的所述氧化物半导体层上。处理所述源极区域及所述漏极区域上的所述氧化物半导体层，以在所述源极区域及所述漏极区域上的氧化物半导体层中形成重掺杂n型氧化物半导体，及在所述源极区域及所述漏极区域上的第一金属层及第三金属层中形成氧化物。
在一些实施中，设备包含衬底，其包含表面。将氧化物半导体提供在所述衬底表面上。所述氧化物半导体层的沟道区域在所述氧化物半导体层的源极区域与漏极区域之间。所述氧化物半导体层的源极区域及漏极区域是重掺杂n型氧化物半导体。第一电介质在所述氧化物半导体的沟道区域上。第一金属在所述第一电介质上。第一金属氧化物在所述氧化物半导体的源极区域及漏极区域上。第二电介质在所述第一金属及所述第一金属氧化物上。第一金属接触件与所述氧化物半导体的源极区域接触。第二金属接触件与所述氧化物半导体的漏极区域接触。
本说明书中描述的标的的一个或一个以上实施的细节在附图及下文的描述中阐明。其它特征、方法及优点将从描述、图式及权利要求书变得显而易见。请注意，以下图的相对尺寸可能不按比例绘制。
附图说明
图1展示描绘干涉调制器(IMOD)显示装置的系列像素中的两个邻近像素的等角视图的实例。
图2展示说明并入3x3干涉调制器显示器的电子装置的系统框图的实例。
图3展示说明对于图1的干涉调制器的可移动反射层位置与所施加电压的图的实例。
图4展示说明当施加多种共同及分段电压时的干涉调制器的多种状态的表的实例。
图5A展示说明在图2的3x3干涉调制器显示器中的显示数据的帧的图的实例。
图5B展示可用于写入图5A中说明的显示数据的帧的共同及分段信号的时序图的实例。
图6A展示图1的干涉调制器显示器的部分截面图的实例。
图6B到6E展示干涉调制器的变化实施的截面图的实例。
图7展示说明干涉调制器的制作工艺的流程图的实例。
图8A到8E展示在制造干涉调制器的方法中的多种阶段的截面示意图的实例。
图9A及9B展示说明薄膜晶体管装置的制作工艺的流程图的实例。
图10A到10E展示在制造薄膜晶体管装置的方法中的多种阶段的截面示意图的实例。
图11A到11C展示薄膜晶体管装置的变化实施的实例。
图12及13展示说明薄膜晶体管装置的制作工艺的流程图的实例。
图14A到14E展示在制造薄膜晶体管装置的方法中的多种阶段的截面示意图的实例。
图15A及15B展示说明包含多个干涉调制器的显示装置的系统框图的实例。
多种图中的相同参考数字及名称指示相同元件。
具体实施方式
下文详细的描述出于描述发明方面的目的主要探讨某些实施。然而，本文中的教示可以多种不同方式应用。所描述的实施可在经配置以显示无论运动(例如，视频)或固定(例如，静止图像)、且无论文字、图形或图片的图像的任何装置中实施。更特定来说，预期所述实施可在多种电子装置中实施或与多种电子装置关联，例如但不限于移动电话、启用多媒体因特网的蜂窝式电话、移动电视接收器、无线装置、智能手机、蓝牙装置、个人数据助理(PDA)、无线电子邮件接收器、手持或便携式计算机、上网本、笔记型计算机、智能本(smartbook)、平板计算机(tablet)、打印机、复印机、扫描仪、传真机、GPS接收器/导航器、相机、MP3播放器、摄像机、游戏机、手表、时钟、计算器、电视监视器、平板显示器、电子书阅读装置(例如，e-阅读器)、计算机监视器、自动显示器(例如，里程仪显示器等等)、驾驶舱控制及/或显示器、摄影机视野显示器(例如，汽车后视摄影机显示器)、电子照片、电子广告牌或招牌、投影机、建筑结构、微波、电冰箱、立体音响系统、盒式磁带录音机、DVD播放器、CD播放器、VCR、收音机、便携式存储器芯片、洗衣机、干衣机、洗衣干衣机、停车计时器、封装(例如，机电系统(EMS)、MEMS及非MEMS)、美学结构(例如，在一件珠宝上显示图像)及多种机电系统装置。本文中的教示还可用于非显示应用中，例如但不限于电子切换装置、射频滤波器、传感器、加速度计、陀螺仪、运动感测装置、磁力计、消费电子器件的惯性组件、消费电子产品的零件、变容二极管、液晶装置、电泳装置、驱动电路、制作工艺、电子测试设备。因此，所述教示并不意欲限制在单纯在图中描绘的实施，而是具有广泛适用性，如将对于所属领域的普通技术人员容易显而易见。
本文中描述的一些实施是关于具有重掺杂n型氧化物半导体(即，n+半导体)源极及漏极区域的薄膜晶体管(TFT)装置及其制造方法。在一些实施中，相对于下面氧化物半导体具有强氧亲和力的金属层沉积在所述氧化物半导体的顶部上。例如，对比于InGaZnO氧化物半导体，具有强亲和力的金属包含钛(Ti)、锰(Mn)及镁(Mg)。相对于氧化物半导体，具有强亲和力的金属是具有比所述氧化物半导体的氧化物成分低的吉布斯自由能的金属氧化物的金属。可使用其金属氧化物具有比所述氧化物半导体的氧化物成分低的吉布斯自由能的任何金属。接着处理所述氧化物半导体及金属层，使得所述氧化物半导体中的氧扩散到金属层中。此形成所述氧化物半导体中氧的空位，其可用作给电子体，增加所述半导体中的载流体浓度。一属氧化物层形成于所处理的金属层的至少一个部分中。
在一些实施中，TFT装置可制造在衬底上。所述衬底具有包含源极区域、漏极区域及沟道区域的表面，所述沟道区域介于所述源极区域与所述漏极区域之间。氧化物半导体层形成于所述衬底的表面上。经配置以用作栅极绝缘体的电介质层形成于所述沟道区域上的所述氧化物半导体层上。经配置以用作栅极的第一金属层形成于电介质层上。相对于所述氧化物半导体层具有强氧亲和力的第二金属层沉积在源极区域及漏极区域上的氧化物半导体层的顶部上。在处理期间，由于氧从所述氧化物半导体层扩散出，且进入所述第二金属层，重掺杂n型氧化物半导体形成于所述源极区域及所述漏极区域上的所述氧化物半导体层中。在所述衬底的源极区域上的所述重掺杂n型氧化物半导体形成TFT装置的源极。在所述衬底的漏极区域上的所述重掺杂n型氧化物半导体形成TFT装置的漏极。在所述电介质层下方且在所述衬底的沟道区域上的氧化物半导体层形成所述TFT装置的沟道。接着执行进一步操作，以完成TFT装置的制造。
可实施本发明中描述的标的的特定实施，以实现一个或一个以上以下潜在优点。所述方法的实施可用于形成并入具有重掺杂n型区域的氧化物半导体的顶部栅极TFT装置。在TFT装置的源极及漏极区内的重掺杂n型区域通过降低氧化物半导体的重掺杂n型区域与接触材料的接触时的电屏障而减小接触电阻；高寄生接触电阻可使TFT装置操作降级。形成氧化物半导体的重掺杂n型区域的其它方法可能不具有良好掺杂效率或长期可靠性。本文中揭示的方法提供形成氧化物半导体的重掺杂n型区域的可靠及稳健过程。此外，在本文中揭示的方法中，形成于重掺杂n型区域的顶部上的绝缘金属氧化物层可提供阻碍电接触的金属原子经所述金属氧化物层中蚀刻的孔而到重掺杂n型区域所进行的迁移的屏障。
此外，所述方法的实施可用于形成自对准顶部栅极TFT装置，其中TFT的栅极区域用作掩模。自对准制作工艺帮助确保所述栅极在相对于氧化物半导体的源极区域及漏极区域的适当位置中。自对准制作工艺还不在对准TFT装置的栅极、源极区域及漏极区域上使用光刻图案化过程，使所述过程简单化，且大大改进成品率。成品率指在衬底上正常运作的TFT装置的数目百分比。自对准制作工艺还可最小化栅极到源极与栅极到漏极的重叠寄生电容。
可应用所描述的实施的适宜机电系统(EMS)或MEMS装置的实例是反射性显示装置。反射性显示装置可并入干涉调制器(IMOD)以使用光学干涉原理而选择性地吸收及/或反射入射在其上的光。IMOD可包含吸收体、相对于所述吸收体可移动的反射体及定义在所述吸收体与所述反射体之间的光学谐振腔。所述反射体可移动到两个或两个以上不同位置，此可改变所述光学谐振腔的大小，且从而影响所述干涉调制器的反射率。IMOD的反射率光谱可建立相当宽的光谱带，其可跨可见波长而移位，以产生不同色彩。所述光谱带的位置可通过改变所述光学谐振腔的厚度，即，通过改变所述反射体的位置而调整。
图1展示描绘在干涉调制器(IMOD)显示装置的系列像素中的两个邻近像素的等角视图的实例。所述IMOD显示装置包含一个或一个以上干涉MEMS显示元件。在此些装置中，所述MEMS显示元件的像素可处于明亮或黑暗状态中。在所述明亮(“松弛”、“敞开”或“开启”)状态，所述显示元件将大部分入射可见光反射到(例如)用户。相反，在所述黑暗(“致动”、“封闭”或“关闭”)状态，所述显示元件反射较少入射可见光。在一些实施中，开启及关闭状态的光反射率性质可相反。MEMS像素可经配置而主要以特定波长反射，允许除黑及白之外的色彩显示。
IMOD显示装置可包含行/列阵列的IMOD。每一IMOD可包含一对反射层，即，距彼此可变及可控制距离而放置以形成空气间隙(还称为光学间隙或腔)的可移动反射层及固定部分反射层。所述可移动反射层可在至少两个位置之间移动。在第一位置，即，松弛位置，所述可移动反射层可距所述固定部分反射层达相对较大距离而放置。在第二位置，即，致动位置，所述可移动反射层可更接近所述部分反射层而放置。从所述两层反射的入射光可取决在所述可移动反射层的位置而相长干涉或相消干涉，对于每一像素产生整体的反射或非反射状态。在一些实施中，IMOD在未致动时可处于反射状态中，反射可见光谱内的光，且在未致动时可处于暗状态中，反射可见范围外的光(例如，红外光)。然而在一些其它实施中，IMOD可当未致动时处于黑暗状态，且当致动时处于反射状态。在一些实施中，引入施加的电压可驱动所述像素改变状态。在一些其它实施中，施加的电荷可驱动所述像素改变状态。
图1中所描绘的像素阵列的部分包含两个邻近干涉调制器12。在左边的IMOD12中(如所说明)，可移动反射层14说明在处于距光学堆叠16达预定距离的松弛位置，光学堆叠16包含一部分反射层。在左边跨IMOD12施加的电压V0不足够致使可移动反射层14的致动。在右边的IMOD12中，可移动反射层14说明为处于接近或邻近光学堆叠16的致动位置。在跨右边的IMOD12施加的电压Vbias足够将可移动反射层14保持在致动位置。
在图1中，像素12的反射性质一股用箭头13说明，其指示光入射在像素12上，且光15从左边的IMOD12反射。尽管未详细说明，所属领域的普通技术人员应理解，入射在像素12上的大部分光13将经透明衬底20朝向光学堆叠16透射。入射在光学堆叠16上的一部分光将经光学堆叠16的部分反射层而透射，且一部分将经透明衬底20反射回。经光学堆叠16透射的光13的部分将在可移动反射层14处反射，朝向(且经过)透明衬底20返回。在从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的(相长或相消)干涉将确定从IMOD12反射的光15的波长。
光学堆叠16可包含单层或若干层。所述层可包含电极层、部分反射层及部分透射层及透明电介质层的一者或一者以上。在一些实施中，光学堆叠16是导电的、部分透明且部分反射，且可例如通过将一个或一个以上上述层沉积在透明衬底20上而制造。所述电极层可由多种材料形成，例如多种金属，例如铟锡氧化物(ITO)。所述部分反射层可由部分反射的多种材料形成，例如多种金属，例如铬(Cr)、半导体及电介质。所述部分反射层可由一层或一层以上材料形成，且所述层中的每一者可由单一材料或材料的组合而形成。在一些实施中，光学堆叠16可包含用作光学吸收体及导体两者的单一半透明厚度的金属或半导体，同时(例如，光学堆叠16或IMOD的其它结构的)不同的更多导电层或部分可用于在IMOD像素之间以总线传输信号。光学堆叠16还可包含覆盖一个或一个以上导电层或导电/吸收层的一个或一个以上绝缘或电介质层。
在一些实施中，光学堆叠16的层可被图案化为平行条，且可在显示装置中形成行电极，如在下文进一步描述。如将由所属领域的技术人员所理解，本文中使用的术语“图案化”指掩模以及蚀刻过程。在一些实施中，可对于可移动反射层14使用高度导电及反射性材料，例如铝(Al)，且此些条可形成显示装置中的列电极。可移动反射层14可形成为沉积金属层的系列平行条(垂直于光学堆叠16的行电极)，以形成沉积在柱18的顶部上的列，及沉积在柱18之间的中介牺牲材料。当所述牺牲材料被蚀刻开时，定义的间隙19或光学腔可形成于可移动反射层14与光学堆叠16之间。在一些实施中，柱18之间的间距可为约1μm到1000μm，而间隙19可为小于10,000埃
Figure BDA0000408274890000071
。
在一些实施中，所述IMOD的每一像素(无论处于致动状态或松弛状态)是基本上由固定及移动反射层形成的电容器。当没有施加电压时，可移动反射层14保持在机械松弛状态，如由图1中左边的IMOD12所说明，间隙19介于可移动反射层14与光学堆叠16之间。然而，当例如电压的电势差施加在选择行及列的至少一者时，形成于对应像素的行电极与列电极的交叉处的电容器变得充电，且静电力将所述电极拉到一起。如果所施加的电压超过阈值，那么可移动反射层14可变形，且移动接近或倚靠光学堆叠16。光学堆叠16内的电介质层(未作图式)可防止短路，且控制层14与16之间的分离距离，如由图1中右边的致动IMOD12所说明。无论所施加的电势差的极性，行为是相同的。尽管阵列中的系列像素在一些例子中可称为“行”或“列”，但所属领域的普通技术人员将容易地理解将一个方向称为“行”，且将另一方向称为“列”是任意的。重述地，在一些定向中，行可视为列，且列可视为行。此外，所述显示元件可均匀地布置在垂直的行及列(“阵列”)中，或布置在非线性配置中，例如，相对于彼此具有某些位置偏移(“镶嵌体”)。术语“阵列”及“镶嵌体”可指任一配置。因此，尽管所述显示器称为包含“阵列”或“镶嵌体”，但在任何例子中，元件自身不需要彼此垂直布置，或以平均分布安置，而是可包含具有不对称形状及不均匀分布元件的布置。
图2展示说明并入3x3干涉调制器显示器的电子装置的系统框图的实例。所述电子装置包含处理器21，其可经配置以执行一个或一个以上软件模块。除执行操作系统之外，处理器21可经配置以执行一个或一个以上软件应用程序，包含网页浏览器、电话应用程序、电子邮件程序或其它软件应用程序。
处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含行驱动器电路24及列驱动器电路26，其将信号提供到例如显示阵列或面板30。图1中说明的IMOD显示装置的截面由图2中的线1-1所展示。尽管为清晰起见，图2说明3x3阵列的IMOD，但是显示阵列30可含有大量IMOD，且可在行中含有与列不同数目的IMOD，且反之亦然。
图3展示说明对于图1的干涉调制器的可移动反射层位置与所施加电压的图的实例。对于MEMS干涉调制器，行/列(即，共同/分段)写入程序可利用图3中说明的此些装置的滞后性质。干涉调制器可能需要例如约10伏特电势差，以致使可移动反射层或镜从松弛状态改变到致动状态。当电压从所述值减小时，随着电压下降回低于例如10伏特，所述可移动反射层保持其状态，然而，所述可移动反射层直到电压下降到低于2伏特才完全松弛。因此，如图3中所展示，在具有施加电压的窗时存在约3伏特到7伏特的电压范围，在所述窗内所述装置是稳定的，处于松弛或致动状态。此在本文中称为“滞后窗”或“稳定窗”。对于具有图3的滞后特性的显示阵列30，所述行/列写入程序可经设计以一次对一行或一行以上寻址，使得在给定行的寻址期间，将要致动的所寻址的行中的像素暴露在约10伏特的电压差，且将要松弛的像素暴露在近零伏特的电压差。在寻址之后，所述像素暴露在稳态或约5伏特的偏压差，使得其保持在先前的选通状态。在此实例中，在寻址之后，每一像素经历约3伏特到7伏特的“稳定窗”内的电势差。此滞后性质特征使得例如说明在图1中的像素设计在相同的施加电压条件下在致动或松弛的现有状态中保持稳定。因为无论在致动或松弛状态，每一IMOD像素基本上是由固定及移动反射层形成的电容器，所以此稳定状态可在没有实质上消耗功率或损失功率的情况下保持在所述滞后窗内的稳定电压。此外，如果所施加电压的电势保持实质上固定，那么基本上很少或没有电流流到IMOD像素中。
在一些实施方案中，根据给定行中的像素状态的期望变化(如果有)，通过沿着列电极组以“分段”电压的形式施加数据信号，可建立图像的帧。可继而对所述阵列的每一行寻址，使得所述帧一次写入一行。为将期望数据写入第一行中的像素，对应在第一行中的像素的期望状态的分段电压可施加在列电极上，且呈特定“共同”电压或信号的形式的第一行脉冲可施加到第一行电极。接着可将分段电压组改变为对应在所述第二行中的像素状态的期望变化(如果有)，且可将第二共同电压施加到所述第二行电极。在一些实施方案中，第一行中的像素不受沿着所述列电极施加的分段电压的变化而影响，且其保持于在所述第一共同电压行脉冲期间所设置的状态。此过程对于整个行或替代地列系列以连续方式重复，以产生图像帧。所述帧可通过以每秒某一期望数目的帧不断重复此过程而用新图像数据刷新及/或更新。
跨每一像素而施加的分段及共同信号的组合(即，跨每一像素的电势差)确定每一像素的所得状态。图4展示说明当施加多种共同及分段电压时的干涉调制器的多种状态的表的实例。如所属领域的普通技术人员将容易理解，“分段”电压可施加到列电极或行电极，且“共同”电压可施加到列电极或行电极中的另一者。
如图4中(以及图5B中展示的时序图)所说明，当释放电压VCREL沿着共同线而施加时，无论沿着分段线施加的电压如何，即，高分段电压VSH及低分段电压VSL，沿着共同线的所有干涉调制器元件将被置在松弛状态，或者称为释放或未致动状态。特定来说，当释放电压VCREL沿着共同线施加时，当高分段电压VSH及低分段电压VSL两者沿着所述像素的对应分段线施加时，跨调制器的电势电压(或者称为像素电压)在松弛窗内(见图3，还称为释放窗)。
当保持电压施加在共同线时，例如高保持电压VCHOLD_H或低保持电压VCHOLD_L，干涉调制器的状态将保持恒定。例如，松弛IMOD将保持在松弛位置中，且致动IMOD将保持在致动位置中。保持电压可经选择使得当高分段电压VSH及低分段电压VSL两者沿着对应分段线施加时，像素电压将保持在稳定窗内。因此，分段电压摆动，即高VSH与低分段电压VSL之间的差异小于正或负稳定窗的宽度。
当寻址或致动电压施加在共同线时，例如高寻址电压VCADD_H或低寻址电压VCADD_L，可通过沿着相应分段线施加分段电压而沿着所述线选择性地将数据写入调制器。分段电压可经选择使得取决在所施加的分段电压而致动。当沿着共同线施加寻址电压时，施加一个分段电压将导致稳定窗内的像素电压，从而致使像素保持未致动。相比之下，施加另一分段电压将导致像素电压超过稳定窗，导致像素的致动。致使致动的特定分段电压可取决在使用哪一寻址电压而改变。在一些实施中，当高寻址电压VCADD_H沿着共同线而施加时，施加高分段电压VSH可致使调制器保持在其当前位置，而施加低分段电压VSL可致使调制器致动。作为推论，当施加低寻址电压VCADD_L时，分段电压的效果可为相反的，高分段电压VSH致使调制器致动，且低分段电压VSL对调制器的状态没有影响(即，保持稳定)。
在一些实施中，可用保持电压、寻址电压及分段电压，其总是跨调制器产生相同极性的电势差。在一些其它实施中，可使用使调制器的电势差的极性交替的信号。跨调制器的极性的交替(即，写入程序的极性的交替)可减小或抑制在单一极性的重复写入操作之后出现的电荷积累。
图5A展示说明图2的3x3干涉调制器显示器中的显示数据的帧的图的实例。图5B展示可用于写入图5A中说明的显示数据的帧的共同及分段信号的时序图的实例。所述信号可施加到例如图2的3x3阵列，其将最终导致图5A中说明的线时间60e显示布置。图5A中致动的调制器处于黑暗状态，即，所反射光的实质部分在可见光谱之外，以便对例如观看者导致黑暗外观。在将图5A中说明的帧写入之前，像素可处于任何状态，但图5B的时序图中说明的写入程序假定每一调制器已释放，且在所述第一线时间60a之前驻留在未致动状态。
在所述第一线时间60a期间，释放电压70施加在共同线1上；施加在共同线2上的电压始于高保持电压72，且移动到释放电压70；且沿着共同线3施加低保持电压76。因此，沿着共同线1的调制器(共同1、分段1)、(1、2)及(1、3)对于所述第一线时间60a的持续时间而保持在松弛或未致动状态，沿着共同线2的调制器(2、1)、(2、2)及(2、3)将移动到松弛状态，且沿着共同线3的调制器(3、1)、(3、2)及(3、3)将保持在其先前状态。参考图4，沿着分段线1、2及3施加的分段电压将对干涉调制器的状态没有影响，因为在线时间60a期间没有共同线1、2或3被暴露在致使致动的电压电平(即，VCREL-松弛，且VCHOLD_L-稳定)。
在第二线时间60b期间，共同线1上的电压移动到高保持电压72，且无论所施加的分段电压如何，沿着共同线1的所有调制器保持在松弛状态，因为在所述共同线1上没有施加寻址或致动电压。由于施加释放电压70，沿着共同线2的调制器保持在松弛状态，且当沿着共同线3的电压移动到释放电压70时，沿着共同线3的调制器(3、1)、(3、2)及(3、3)将松弛。
在所述第三线时间60c期间，通过在共同线1上施加高寻址电压74而将共同线1寻址。因为在施加此寻址电压期间，沿着分段线1及2施加低分段电压64，跨调制器(1、1)及(1、2)的像素电压大于所述调制器的正稳定窗的较高末端(即，超过预定义阈值的电压差)，且致动调制器(1、1)及(1、2)。相反地，因为沿着分段线3施加高分段电压62，所以跨调制器(1、3)的像素电压小于调制器(1、1)及(1、2)的像素电压，且保持在所述调制器的正稳定窗内；因此调制器(1、3)保持松弛。另外在线时间60c期间，沿着共同线2的电压下降到低保持电压76，且沿着共同线3的电压保持在释放电压70，将沿着共同线2及3的调制器留在松弛位置中。
在第四线时间60d期间，共同线1上的电压返回到高保持电压72，将沿着共同线1的调制器留在其相应的寻址状态中。共同线2上的电压下降到低寻址电压78。因为高分段电压62沿着分段线2而施加，跨调制器(2、2)的像素电压低于调制器的负稳定窗的较低末端，从而导致调制器(2、2)致动。相反地，因为低分段电压64沿着分段线1及3而施加，调制器(2、1)及(2、3)保持在松弛位置中。共同线3上的电压增加到高保持电压72，将沿着共同线3的调制器留在松弛状态。
最后，在第五线时间60e期间，共同线1上的电压保持在高保持电压72，且共同线2上的电压保持在低保持电压76，将沿着共同线1及2的调制器留在其相应的寻址状态中。共同线3上的电压增加到高寻址电压74，以沿着共同线3而将调制器寻址。随着低分段电压64施加在分段线2及3上，调制器(3、2)及(3、3)致动，而沿着分段线1施加的高分段电压62致使调制器(3、1)保持在松弛位置中。因此，在第五线时间60e末端，3x3像素阵列处于图5A中展示的状态中，且无论当沿着其它共同线的调制器(未作图式)被寻址时可出现的分段电压中的变动，只要所述保持电压沿着共同线而施加，将保持在所述状态。
在图5B的时序图中，给定写入程序(即，线时间60a到60e)可包含使用高保持及寻址电压或低保持及寻址电压。一旦已对给定共同线完成写入程序(且共同电压设为与致动电压具有相同极性的保持电压)，像素电压保持在给定稳定窗内，且并不经过松弛窗，直到释放电压施加在所述共同线上。此外，在对调制器寻址之前随着每一调制器释放为写入程序的部分，调制器的致动时间，而非释放时间可确定必要线时间。明确来说，在调制器的释放时间大于致动时间的实施中，释放电压可比单一线时间更长而施加，如图5B中所描绘。在一些其它实施中，可改变沿着共同线或分段线施加的电压，以解决不同调制器(例如不同色彩的调制器)的致动及释放电压上的变动。
可广泛改变根据上文阐明的原理而操作的干涉调制器的结构细节。例如，图6A到6E展示干涉调制器的变化实施的截面的实例，包含可移动反射层14及其支撑结构。图6A展示图1的干涉调制器显示器的部分截面的实例，其中一条金属材料，即，可移动反射层14沉积在从衬底20垂直延伸的支撑件18上。在图6B中，每一IMOD的可移动反射层14在形状上一股是正方形或矩形，且附接到系链32上的角落或接近系链32上的角落的支撑件。在图6C中，可移动反射层14在形状上一股是正方形或矩形，且从可包含柔性金属的可变形层34悬挂。可变形层34可绕可移动反射层14的周界而直接或间接连接到衬底20。此些连接在本文中称为支撑柱。图6C中展示的实施具有得自可移动反射层14从其机械功能去耦合的光学功能的额外优点，其可由可变形层34实行。此去耦合允许用在反射层14的结构设计及材料及用在可变形层34的结构设计及材料彼此独立而最优化。
图6D展示IMOD的另一实例，其中可移动反射层14包含反射子层14a。可移动反射层14位于支撑结构上，例如支撑柱18。支撑柱18提供可移动反射层14从较低固定电极(即，所说明的IMOD中的光学堆叠16的部分)的分离，使得在可移动反射层14与光学堆叠16之间形成间隙19，例如当可移动反射层14处于松弛位置中时。可移动反射层14还可包含导电层14c(其可经配置以用作电极)及支撑层14b。在此实例中，导电层14c安置在支撑层14b的一侧上，远离衬底20，且反射子层14a安置在支撑层14b的另一侧上，最接近衬底20。在一些实施中，反射子层14a可为导电的，且可安置在支撑层14b与光学堆叠16之间。支撑层14b可包含一层或一层以上电介质材料，例如氮氧化硅(SiON)或二氧化硅(SiO2)。在一些实施中，支撑层14b可为堆叠的层，例如SiO2/SiON/SiO2三层堆叠。反射子层14a及导电层14c的任一者或两者可包含例如具有约0.5％铜(Cu)或另一反射金属材料的铝(Al)合金。在电介质支撑层14b上方及下方利用导电层14a、14c可平衡压力及提供增强导电。在一些实施中，反射子层14a及导电层14c可出于多种设计目的(例如在可移动反射层14内实现特定压力轮廓)而由不同材料形成。
如图6D中所说明，一些实施还可包含黑色掩模结构23。黑色掩模结构23可形成于光学非作用区域中(例如，在像素之间或在柱18下)，以吸收环境光或杂散光。黑色掩模结构23还可通过抑制光从显示器的非作用部分反射，或经显示器的非作用部分透射而改进显示装置的光学性质，从而增加对比度。另外，黑色掩模结构23可为导电的，且经配置以运作为电总线层。在一些实施中，行电极可连接到黑色掩模结构23以减小所连接的行电极的电阻。黑色掩模结构23可使用多种方法形成，包含沉积及图案化技术。黑色掩模结构23可包含一层或一层以上。例如，在一些实施中，黑色掩模结构23包含用作光学吸收体的钼-铬(MoCr)层、SiO2层、及用作反射体的铝合金、及总线层，厚度分别在约到
Figure BDA0000408274890000122
到
Figure BDA0000408274890000123
及
Figure BDA0000408274890000124
到
Figure BDA0000408274890000125
的范围内。所述一层或一层以上可使用多种技术图案化，包含光刻术及干式蚀刻，包含例如用在MoCr及SiO2层的四氟化碳(CF4)及/或氧气(O2)，及用在铝合金层的氯气(Cl2)及/或三氯化硼(BCl3)。在一些实施中，黑色掩模23可为标准具或干涉堆叠结构。在此些干涉堆叠黑色掩模结构23中，导电吸收体可用于在每一行或列的光学堆叠16中的较低、固定电极之间发射或以总线传输信号。在一些实施中，间隔层35可用于一股将吸收体层16a从黑色掩模23中的导电层电隔离。
图6E展示IMOD的另一实例，其中可移动反射层14是自支撑的。对比于图6D，图6E的实施并不包含支撑柱18。取而代之，可移动反射层14接触多个位置处的下面光学堆叠16，且当跨干涉调制器的电压不足够引起致动时，可移动反射层14的曲率提供使可移动反射层14返回图6E的未致动位置的足够支撑。为明确起见，在此展示的光学堆叠16(其可包含多个若干不同层)包含光学吸收体16a及电介质16b。在一些实施中，光学吸收体16a可用作固定电极及用作一部分反射层两者。
在例如图6A到6E中展示的实施中，IMOD运作为直观装置，其中图像从透明衬底20的前侧(即，相对于布置调制器的侧)观看。在此些实施中，所述装置的背部(即，所述显示装置在可移动反射层14后方的任何部分，包含例如图6C中说明的可变形层34)可在没有影响或负面影响显示装置的图像质量之下配置且操作，因为反射层14将所述装置的那些部分光学地掩模。例如，在一些实施中，总线结构(未说明)可包含在可移动反射层14后方，其提供将调制器的光学性质从调制器的机电性质分离的能力，例如电压寻址及源自此寻址的运动。另外，图6A到6E的实施可将过程(例如图案化)简单化。
图7展示说明干涉调制器的制作工艺80的流程图的实例，且图8A到8E展示此制作工艺80的对应阶段的截面示意图的实例。在一些实施中，可实施制作工艺80，以除图7中未展示的其它框之外，制造例如图1及6中说明的一股类型的干涉调制器。参考图1、6及7，过程80始于框82，在衬底20上形成光学堆叠16。图8A说明形成于衬底20上的此光学堆叠16。衬底20可为透明衬底，例如玻璃或塑料，其可为柔性的，或相对僵硬且不弯曲，且可已经历先前的准备过程，例如清洗，以促成光学堆叠16的有效形成。如上文所讨论，光学堆叠16可为导电、部分透明及部分反射，且可例如通过将具有期望性质的一层或一层以上沉积在透明衬底20上而制造。在图8A中，光学堆叠16包含具有子层16a及16b的多层结构，但一些其它实施中可包含更多或更少子层。在一些实施中，子层16a、16b的一者可经配置有光学吸收及导电性质两者，例如组合的导体/吸收体子层16a。另外，一个或一个以上子层16a、16b可图案化为平行条，且可在显示装置中形成行电极。此图案化可通过掩模及蚀刻过程或所属领域中已知的另一适宜过程执行。在一些实施中，子层16a、16b的一者可为绝缘层或电介质层，例如沉积在一个或一个以上金属层上的子层16b(例如，一个或一个以上反射层及/或导电层)。另外，光学堆叠16可图案化为形成显示的行的个别及平行条。
过程80在框84继续，在光学堆叠16上形成牺牲层25。稍后(例如，在框90)移除牺牲层25，以形成腔19，且因此牺牲层25并不在图1中说明的所得干涉调制器12中展示。图8B说明包含形成于光学堆叠16上的牺牲层25的一部分制造装置。牺牲层25在光学堆叠16上的形成可包含以选择厚度沉积二氟化氙(XeF2)可蚀刻材料，例如钼(Mo)或非晶硅(Si)，以在随后的移除之后提供具有期望设计大小的间隙或腔19(还见图1及8E)。牺牲材料的沉积可使用例如物理气相沉积(PVD，例如，溅镀)、电浆增强化学气相沉积(PECVD)、热化学气相沉积(热CVD)或旋涂等沉积技术而实行。
过程80在框86继续，形成支撑结构，例如图1、6及8C中说明的柱18。柱18的形成可包含将牺牲层25图案化，以形成支撑结构孔隙，接着使用例如PVD、PECVD、热CVD或旋涂等沉积方法而将材料(例如，聚合物或无机材料，例如二氧化硅)沉积在所述孔隙中，以形成柱18。在一些实施中，形成于牺牲层中的支撑结构孔隙可经牺牲层25及光学堆叠16两者延伸到下面的衬底20，使得柱18的下部末端接触图6A中说明的衬底20。或者，如图8C中所描绘，形成于牺牲层25中的孔隙可经牺牲层25延伸，但不经光学堆叠16延伸。例如，图8E说明支撑柱18的下部末端与光学堆叠16的上表面接触。柱18，或其它支撑结构可通过将一层支撑结构材料沉积在牺牲层25上，且图案化以移除位于远离牺牲层25中的孔隙的支撑结构材料的部分而形成。支撑结构可位于孔隙内，如图8C中所说明，但还可至少部分在牺牲层25的部分上延伸。如上文所述，牺牲层25及/或支撑柱18的图案化可通过图案化及蚀刻过程执行，但还可由替代蚀刻方法执行。
过程80在框88继续，形成可移动反射层或隔膜，例如图1、6及8D中说明的可移动反射层14。可移动反射层14可通过利用一个或一个以上沉积过程而形成，例如反射层(例如，铝、铝合金)沉积，连同一个或一个以上图案化、掩模及/或蚀刻过程。可移动反射层14可为导电的，且称为导电层。在一些实施中，可移动反射层14可包含多个子层14a、14b、14c，如图8D中所展示。在一些实施中，一个或一个以上子层，例如子层14a、14c可包含出于其光学性质而选择的高度反射子层，且另一子层14b可包含出于其机械性质而选择的机械子层。因为牺牲层25仍然存在于在框88形成的部分制造的干涉调制器中，所以可移动反射层14在此阶段通常不可移动。含有牺牲层25的一部分制造的IMOD还可在本文中称为“未释放”IMOD。如上文结合图1所描述，可移动反射层14可图案化为形成显示的列的个别及平行条。
过程80在框90继续，形成腔，例如图1、6及8E中说明的腔19。腔19可通过将牺牲材料25(在框84沉积)暴露到蚀刻剂而形成。例如，可蚀刻牺牲材料，例如Mo或非晶Si可通过干式化学蚀刻而移除，例如，通过将牺牲层25暴露到气态或蒸气态蚀刻剂(例如得自固体XeF2的蒸气)一段时间，其有效移除期望量的材料(通常相对于围绕腔19的结构选择性地移除)。还可使用可蚀刻牺牲材料及蚀刻方法的其它组合，例如，湿式蚀刻及/或电浆蚀刻。因为牺牲层25在框90期间移除，所以可移动反射层14通常在此阶段之后可移动。在移除牺牲材料25之后，所得的完全或部分制造的IMOD可在本文中称为“释放”IMOD。
如上文所述，硬件及数据处理设备可与机电系统(包含IMOD装置)相关。此硬件及数据处理设备可包含薄膜晶体管(TFT)装置或多个薄膜晶体管(TFT)装置。
图9A及9B展示说明薄膜晶体管装置的制作工艺的流程图的实例。TFT装置的制作工艺还描述在图12中展示的流程图的实例中，其中缩短及/或省略图9中展示的一些过程操作。图10A到10E展示在制造薄膜晶体管装置的方法中的多种阶段的截面示意图的实例。
在过程900的框902，氧化物半导体层形成于衬底上。所述衬底可为任何数目的不同衬底材料，包含透明材料及非透明材料。在一些实施中，所述衬底是硅，绝缘体上硅(SOI)或玻璃(例如，显示玻璃或硼硅玻璃)。在一些实施中，其上制造TFT装置的衬底具有几微米到几百微米的尺寸。
所述衬底包含源极区域、沟道区域及漏极区域。其是上面将最终形成TFT装置的源极、沟道及漏极的区域。所述沟道区域是上面将最终形成TFT的栅极的衬底区域，所述源极区域及所述漏极区域是上面将最终形成源极及漏极的区域。所述沟道区域介于所述源极区域与所述漏极区域之间，且在一些实施中连接此些区域。应注意，在一些实施中，此些区域至少部分由TFT的栅极金属的形成所定义，在栅极金属下面且与栅极金属对准的衬底的区域定义为所述衬底的沟道区域。
在一些实施中，其上制造TFT装置的衬底的表面包含缓冲层。所述缓冲层可用作绝缘表面。在一些实施中，所述缓冲层是氧化物，例如二氧化硅(SiO2)或氧化铝(Al2O3)。在一些实施中，所述缓冲层是约100到约1000纳米(nm)厚。
氧化物半导体层形成于衬底的至少源极区域、沟道区域及漏极区域上，且将最终形成TFT装置的沟道以及n掺杂源极及漏极区，且可为任何数目的不同氧化物半导体材料。在一些实施中，所述氧化物半导体是非晶氧化物半导体，包含含铟(In)、含锌(Zn)、含锡(Sn)、含铪(Hf)及含镓(Ga)的氧化物半导体。非晶氧化物半导体的特定实例包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO及ZnO。在一些实施中，氧化物半导体层用物理气相沉积(PVD)过程形成。PVD过程包含脉冲激光沉积(PLD)、溅镀沉积、电子束物理气相沉积(电子束PVD)及蒸发沉积。在一些实施中，所述氧化物半导体层是约10nm到约100nm厚。
在框904，第一电介质层形成于氧化物半导体层上。在一些实施中，所述第一电介质层仅形成于沟道区域上的氧化物半导体层的部分上。所述第一电介质层可为任何数目的不同电介质材料。在一些实施中，所述第一电介质层是二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钛(TiO2)、氮氧化硅(SiON)或氮化硅(SiN)。在其它实施中，所述第一电介质层包含布置在堆叠结构中的两层或两层以上不同电介质材料。所述第一电介质层可使用所属领域的普通技术人员已知的沉积过程而形成，包含物理气相沉积(PVD)过程、化学气相沉积(CVD)过程(包含电浆增强化学气相沉积(PECVD)过程)及原子层沉积(ALD)过程。在一些实施中，所述第一电介质层是约50nm到500nm厚。所述第一电介质层可用作TFT装置中的栅极绝缘体。
在框906，第一金属层形成于第一电介质层上。所述第一金属层可为任何数目的不同金属，包含铝(Al)、铜(Cu)、钼(Mo)、钽(Ta)、铬(Cr)、钕(Nd)、钨(W)、钛(Ti)及含有此些元素的任何者的合金。在一些实施中，所述第一金属层包含布置在堆叠结构中的两层或两层以上不同金属。所述第一金属层可使用所属领域的普通技术人员已知的沉积过程而形成，包含物理气相沉积(PVD)过程、化学气相沉积(CVD)过程及原子层沉积(ALD)过程。如上文所述，PVD过程包含脉冲激光沉积(PLD)及溅镀沉积。
在一些实施中，第一电介质层及/或第一金属层形成于源极区域、沟道区域及漏极区域上的氧化物半导体层的部分上。在此些实施中，第一电介质层及/或第一金属可用所属领域的普通技术人员已知的抗蚀剂图案化。第一电介质层及/或第一金属层可接着使用所属领域的普通技术人员已知的蚀刻过程蚀刻。此些操作可移除在源极区域及漏极区域上的第一电介质层及第一金属层的部分。
图10A展示方法900中此时(例如，到达框906)的TFT装置的实例。所述TFT装置包含衬底1002、氧化物半导体层1004、第一电介质层1006及第一金属层1008。所述衬底包含源极区域1014、沟道区域1012及漏极区域1016。沟道区域1012与第一电介质层1006及第一金属层1008对准。如下文进一步所讨论，根据期望的实施，所述沟道区域可能或可能不与TFT装置的沟道对准。
返回图9A，在框908，形成与第一金属层及第一电介质层相关的电介质侧壁。所述电介质侧壁可用任何数目的不同电介质材料形成。在一些实施中，所述电介质侧壁是与所述第一电介质层相同的电介质材料，包含SiO2、Al2O3、HfO2、TiO2、SiON及SiN。
在一些实施中，电介质侧壁通过将电介质侧壁材料沉积在源极区域及漏极区域上的氧化物半导体层上及第一金属层上而形成。可接着使用各向异性蚀刻过程以将电介质侧壁材料从第一金属层及源极区域及漏极区域上的氧化物半导体的部分移除。在源极区域及漏极区域上的氧化物半导体层的部分及第一电介质层及第一金属层的侧可保留由电介质侧壁材料覆盖。
在一些实施中，各向异性蚀刻过程是反应性离子蚀刻(RIE)过程，其中将射频(RF)偏压施加到衬底，以在接近衬底处建立方向电场。在一些实施中，接近衬底的所述方向电场产生各向异性蚀刻轮廓。
图10B展示方法900中此时(例如，到达框908)的TFT装置的实例。所述TFT装置包含电介质侧壁1022。如图10B中所展示，电介质侧壁1022在第一电介质层1006及第一金属层1008的任一侧上。电介质侧壁1022还覆盖源极区域1014及漏极区域1016上的氧化物半导体层1004的部分。
电介质侧壁1022影响TFT装置的电阻。例如，如下文所描述的图10D中所展示，在沟道区域1012的任一侧上的氧化物半导体层的小区域1043及1045并不下伏在第一电介质层1006及第一金属层1008下。此外，氧化物半导体的小区域1043及1045并未转换为重掺杂n型氧化物半导体。此些区域1043及1045可增加TFT装置的电阻。
在方法900的一些实施方案中，电介质侧壁用以增加成品率。如上文所述，成品率指在衬底上正常运作的TFT装置的数目的百分比。在一些实施方案中，电介质侧壁可改进第二金属层的等形阶梯覆盖。在一些实施方案中，电介质侧壁还可减少第一金属层与源极接触件或漏极接触件之间的短路。在方法900的一些其它实施方案中，不形成电介质侧壁。在一些实施方案中，没有电介质侧壁的TFT装置由于其较低电阻而展现更好的性能特性。
在框910，第二金属层形成于上覆在源极区域及漏极区域上的暴露的氧化物半导体层上。可在一些实施方案中使用如所属领域的普通技术人员已知的光刻技术，以防止第二金属形成于电介质侧壁及第一金属层上。在一些其它实施方案中，所述第二金属层还形成于电介质侧壁上(如果存在)及第一金属层上。
在一些实施方案中，第二金属层的金属是钛(Ti)、锰(Mn)或镁(Mg)。在一些实施方案中，第二金属层的金属是形成具有比氧化物半导体层中的氧化物的吉布斯自由能低的吉布斯自由能的氧化物的金属。第二金属层可使用所属领域的普通技术人员已知的沉积工艺而形成，包含物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺及原子层沉积(ALD)工艺。在使用PVD工艺形成第二金属层的一些实施方案中，所述PVD工艺是溅镀沉积、电子束PVD或蒸发沉积。
图10C展示方法900中此时(例如，到达框910)的TFT装置的实例。所述TFT装置包含第二金属层1030及1032。如图10C中所展示，第二金属层1030及1032形成于上覆在源极区域1014及漏极区域1016上的氧化物半导体层1004上。在所描绘的实例中，由于存在电介质侧壁1022，第二金属层1030及1032并不与衬底的源极区域1014及漏极区域1016精确对准。在一些其它实施方案中，第二金属层还形成于电介质侧壁1022及第一金属层1008上。
在框912，氧化物半导体层及第二金属层经处理以形成重掺杂n型氧化物半导体及氧化物。所述处理在源极区域及漏极区域上的氧化物半导体层中形成重掺杂n型氧化物半导体。所述处理还在源极区域及漏极区域上的氧化物半导体层上的第二金属层中形成氧化物。
在一些实施中，所述处理导致源极区域及漏极区域上的氧化物半导体层中的氧扩散到第二金属层中。从氧化物半导体层扩散出的氧在氧化物半导体层的此些区域中建立氧空位。氧空位可作为给电子体，且在源极区域及漏极区域上的氧化物半导体中建立重掺杂n型氧化物半导体。
在一些实施中，扩散到第二金属层的氧气在源极区域及漏极区域上的第二金属层中形成氧化物。在一些实施中，实质上在源极区域及漏极区域上的氧化物半导体层上的所有第二金属层被氧化。在一些其它实施中，接触氧化物半导体层的第二金属层的一部分被氧化，且在金属氧化物的顶部的一些金属未被氧化。
在一些实施中，如上文所述，第二金属层的金属形成比氧化物半导体层中的氧化物低的吉布斯自由能的氧化物。第二金属层的氧化物的所述较低吉布斯自由能可提供热力学驱动力，以使氧气从所述氧化物半导体层扩散出。
在一些实施中，形成金属氧化物及重掺杂n型氧化物半导体的处理包含热处理。控制热处理的温度及持续时间，以便不损害部分制造的TFT装置中的组件。例如，在一些实施中，所述热处理以约200℃到500℃的温度执行约30分钟到10小时的持续时间。在一些实施中，所述热处理以约200℃到250℃的温度执行约30分钟到1小时的持续时间。在一些实施中，所述热处理在氮气大气、形成气体(即，氢及氮的混合物)大气或真空中执行。
在一些其它实施中，热处理包含在控制的环境大气中的快速热退火(RTA)处理。在一些实施中，热处理是在约250℃到400℃持续约1毫秒到3秒的激光退火处理。
热处理的温度取决在第二金属层的金属、金属氧化物及氧化物半导体层的氧化物的热力学。热处理的持续时间取决在从氧化物半导体扩散出且进入第二金属层的氧气的动力。一股来说，由于此些热力学及动力考虑，可使用具有较高温度热处理的较短持续时间的热处理。
在一个实验中，70nm厚的InGaZnO半导体层形成于二氧化硅衬底上。50nm厚的Ti层沉积在所述InGaZnO半导体层上。此结构在氮气大气中以约300℃退火约2小时。在Ti/InGaZnO半导体接口处，形成如用穿透式电子显微镜(TEM)所观察到的约10nm厚的金属氧化物层。假设所述10nm厚的金属氧化物层中的每一钛原子与来自所述InGaZnO半导体层的两个氧原子组合，那么所述InGaZnO半导体层中的电子密度将为约1021电子/cm3。所述InGaZnO半导体层中的此电子密度可建立高度掺杂的n型氧化物半导体。
控制从氧化物半导体层扩散出的氧气量可用于控制氧化物半导体层中的掺杂电平，因为当从氧化物半导体扩散出的氧气可用作给电子体时，形成氧原子空位。在一些实施中，控制热处理的温度及持续时间，以控制从氧化物半导体层扩散出且进入第二金属层的氧气量。例如，温度越高及/或热处理的持续时间越长，更多氧气可从氧化物半导体层扩散出。
在一些其它实施中，第二金属层的厚度可用于控制从氧化物半导体层扩散出且进入第二金属层的氧气量。例如，一旦源极区域及漏极区域上的氧化物半导体层上的所有第二金属层被氧化，非常少的额外氧气或实质上不再有氧气将从氧化物半导体层扩散出。因此，第二金属层的厚度可用于控制从氧化物半导体层扩散出的氧气量。
在框914，移除第二金属层。在一些实施中，仅移除第二金属层未被氧化的部分。例如，当第二金属层接触氧化物半导体层的一部分被氧化，且在金属氧化物顶部的一些金属未被氧化时，可移除此顶部剩余的金属。作为另一实例，在处理之后，形成于第一金属层及/或电介质侧壁上的第二金属层的任何部分可保持未被氧化，且可移除。可使用所属领域的普通技术人员已知的湿式及干式蚀刻过程以移除所述第二金属。干式蚀刻过程包含反应性离子蚀刻(RIE)及气相沉积。在一些实施中，源极区域及漏极区域上的第二金属层被完全氧化，且没有将要移除的第二金属层。
图I0D展示方法900中此时(例如，到达框914)的TFT装置的实例。所述TFT装置包含在源极区域1014及漏极区域1016上的重掺杂n型氧化物半导体层1046及1048。此些重掺杂n型氧化物半导体层1046及1048用作TFT装置中的源极及漏极。并未转换为重掺杂n型氧化物半导体的氧化物半导体层1004用作TFT装置中的沟道。如上文所述，在沟道区域1012的任一侧上的氧化物半导体层1004的小区域1043及1045不在第一电介质层1006及第一金属层1008下。此些区域1043及1045可增加TFT装置的电阻。
TFT装置还包含在源极区域1014上的氧化物层1042及漏极区域1016上的氧化物层1044。氧化物层1042及1044是从第二金属层1030及1032的金属与来自氧化物半导体层1004的氧反应形成的金属氧化物。在一些实施中，氧化物层1042及1044可用作钝化绝缘体。在其它实施中，移除氧化物层1042及1044。
在框916，第二电介质层形成于第一金属层及氧化物上。第二电介质层可为任何数目的不同电介质材料。在一些实施中，第二电介质层是与第一电介质层相同的电介质材料，包含SiO2、Al2O3、HfO2及SiN。第二金属层可使用所属领域的普通技术人员已知的沉积过程形成，包含物理气相沉积(PVD)过程、化学气相沉积(CVD)过程及原子层沉积(ALD)过程。在一些实施中，第二电介质层是约100到500nm厚。在一些实施中，第二电介质层用作钝化绝缘体。钝化绝缘体可用作保护TFT装置不受外部环境影响的一层。钝化绝缘体还可提供在第一金属层与源极接触件或漏极接触件之间的绝缘。
在框918，移除第二电介质层及氧化物层的一部分，以暴露所述重掺杂n型氧化物半导体。例如可暴露源极区域上的重掺杂n型氧化物半导体及漏极区域上的重掺杂n型氧化物半导体。可使用所属领域的普通技术人员已知的湿式或干式蚀刻过程的抗蚀剂，以暴露源极区域及漏极区域上的重掺杂n型氧化物半导体。
在框920，形成对源极区域及漏极区域上的重掺杂n型氧化物半导体的接触件。所述接触件可为任何数目的不同金属，包含Al、Cu、Mo、Ta、Cr、Nd、W、Ti及含有此些元素的任意者的合金。在一些实施中，所述接触件包含布置在堆叠结构中的两个或两个以上不同金属。所述接触件还可为导电氧化物，例如铟锡氧化物(ITO)。所述接触件可使用所属领域的普通技术人员已知的沉积过程形成，包含物理气相沉积(PVD)过程、化学气相沉积(CVD)过程及原子层沉积(ALD)过程。
图10E展示制造的TFT装置的实例。所述TFT装置包含第二电介质层1052、源极接触件1054及漏极接触件1056。第二电介质层1052用作钝化绝缘体。
可使用方法900制造自对准TFT装置。术语自对准指掩模沟道区域的第一电介质层及第一金属层。接着，源极区域及漏极区域由其上形成第二金属层的区域定义。
或者，在一些实施中，可使用掩模以定义源极区域、沟道区域及漏极区域。例如，代替在框904及906中沉积第一电介质层及第一金属层，将抗蚀剂沉积在沟道区域上。接着，第二金属层沉积在源极区域及漏极区域上的氧化物半导体层上，且经处理以形成重掺杂n型氧化物半导体。在源极区域及漏极区域中形成重掺杂n型氧化物半导体之后，可移除掩模，且可在沟道区域上形成第一电介质层及第一金属层。然而，在光刻过程中可有未对准，其定义其上形成第一电介质层及第一金属层的沟道区域。在方法900的自对准TFT装置制作工艺的实施中，此未对准不是问题。
图11A到11C展示薄膜晶体管装置的变化实施的实例。图11A展示TFT装置1000的俯视图的实例。图11B展示经图11A的线1-1的TFT装置1000的截面示意图；展示在图11A及11B中的TFT装置1000与图10E中展示的TFT装置相同。
如上文所述，图11B中展示的TFT装置1000包含衬底1002、氧化物半导体层1004、电介质侧壁1022及重掺杂n型氧化物半导体层1046及1048。在氧化物半导体层1004顶部的是第一电介质层1006及第一金属层1008。在重掺杂n型氧化物半导体层1046上的是氧化物层1042；源极接触件1054接触重掺杂n型氧化物半导体层1046。在重掺杂n型氧化物半导体层1048上的是氧化物层1044；漏极接触件1056接触重掺杂n型氧化物半导体层1048。在重掺杂n型氧化物半导体层1046及1048之间的氧化物半导体层1004形成TFT装置1000的沟道。重掺杂n型氧化物半导体层1046形成TFT装置1000的源极，且重掺杂n型氧化物半导体层1048形成TFT装置1000的漏极。第二电介质层1052用作钝化绝缘体。
图11A中展示的TFT装置1000的俯视图并不展示第二电介质层1052。图11A中展示的为源极接触件1054、氧化物层1042、氧化物层1044及漏极接触件1056。另外展示电介质侧壁1022及第一金属层1008。在一些实施中，第一金属层的尺寸1102是约50nm到几十微米。在一些实施中，TFT装置1000的尺寸1104是约50nm到几毫米。
图11C展示TFT装置的截面示意图的另一实例。图11C中展示的TFT装置1100是部分制造的，且并不包含电介质侧壁。TFT装置1100包含衬底1002、氧化物半导体层1004及重掺杂n型氧化物半导体层1046及1048。在氧化物半导体层1004顶部的是第一电介质层1006及第一金属层1008。分别在重掺杂n型氧化物半导体层1046及1048顶部上的是氧化物层1042及1044。接触重掺杂n型氧化物半导体层1046及1048的分别是源极接触件1054及漏极接触件1056。在重掺杂n型氧化物半导体层1046与1048之间的氧化物半导体层1004形成TFT装置1000的沟道。重掺杂n型氧化物半导体层1046形成TFT装置1000的源极，且重掺杂n型氧化物半导体层1048形成TFT装置1000的漏极。
图12展示说明薄膜晶体管装置的制作工艺的流程图的实例。图12中展示的方法1200类似在图9中展示的方法900，图9中展示的一些过程操作被缩短及/或省略。
在框1202，提供衬底。所述衬底具有包含源极区域、漏极区域及沟道区域的表面。所述沟道区域介于所述源极区域与所述漏极区域之间。所述衬底可为任何数目的不同衬底材料，如上文所描述。
衬底包含在表面上的氧化物半导体层。第一电介质层在沟道区域上的氧化物半导体层上。第一金属层在第一电介质层上。氧化物半导体层的氧化物半导体可为上文描述的氧化物半导体的任何者。第一电介质层的电介质可为上文描述的电介质的任何者。第一金属层的金属可为上文描述的金属的任何者。
方法1200继续上文参考方法900描述的过程操作。在框910，在源极区域及漏极区域上的氧化物半导体层上形成第二金属层。在框912，处理氧化物半导体层及第二金属层。
为完成TFT装置的制造，方法1200可继续上文参考方法900描述的过程操作。例如，第二金属层可参考框914所描述的移除。第二电介质层可参考框916所描述的形成于第一金属层及氧化物上。可参考框918所描述的移除第二电介质层及氧化物的一部分，以暴露重掺杂n型氧化物半导体。可参考框920所描述的形成对源极区域及漏极区域中的重掺杂n型氧化物半导体的接触。
图13展示说明薄膜晶体管装置的制作工艺的流程图的实例。图14A到14E展示在制造薄膜晶体管装置的方法中的多种阶段的截面示意图的实例。
图13中展示的方法1300的实施类似在方法900的实施。然而在方法1300中，基部金属层形成于源极区域的至少一个部分上及衬底的漏极区域上。接着，氧化物半导体层形成于衬底的沟道区域上及源极区域及漏极区域上的基部金属层上。在形成氧化物半导体层之后，方法1300的实施可以方法900中类似的方式进行，如下文所描述。然而，如方法1300中，氧化物半导体的底侧及顶侧上的金属层提供比方法900中的氧化物半导体的顶侧上的金属层更大的氧气存储器。方法1300在下文中进一步描述。
在方法1300的框1302，提供衬底。所述衬底可为任何数目的不同衬底材料，包含透明材料及非透明材料。在一些实施中，所述衬底是硅或玻璃(例如，显示玻璃或硼硅玻璃)。在一些实施中，所述衬底包含源极区域、沟道区域及漏极区域。在一些实施中，其上制造TFT装置的衬底具有几微米到几百微米的尺寸。
在一些实施中，其上制造TFT装置的衬底的表面包含缓冲层。所述缓冲层可用作绝缘表面。在一些实施中，所述缓冲层是氧化物，例如SiO2或Al2O3。在一些实施中，所述缓冲层是约100nm到1000nm厚。
在框1304，基部金属层形成于所述衬底的源极区域及漏极区域上。在一些实施中，基部金属层形成于所述衬底的源极区域的部分及漏极区域的部分上。在一些其它实施中，基部金属层形成于所述衬底的整个源极区域及整个漏极区域上。
在一些实施中，基部金属层的金属是形成具有比TFT装置的氧化物半导体层中的氧化物的吉布斯自由能低的吉布斯自由能的氧化物的金属。在一些实施中，基部金属层的金属是Ti、Mn或Mg。所述基部金属层可使用所属领域的普通技术人员已知的沉积过程形成，包含物理气相沉积(PVD)过程、化学气相沉积(CVD)过程及原子层沉积(ALD)过程。在一些实施中，所述基部金属是约10nm到200nm厚。
在一些实施中，所述基部金属层形成于衬底的源极区域、沟道区域及漏极区域上。所述基部金属可接着使用光刻术及蚀刻过程而从沟道区域移除。或者，在一些实施中，使用掩模以掩模沟道区域，且基部金属层形成于衬底的源极区域及漏极区域上。在一些其它实施中，使用掩模以掩模沟道区域及直接邻近沟道区域的源极区域及漏极区域的部分。源极区域及/或漏极区域被掩模的部分的广度可取决在所制造的TFT装置而改变。例如，如果TFT装置将包含电介质侧壁，那么可掩模所述电介质侧壁下的源极区域及漏极区域的部分，以防止基部金属形成于此些部分上。可接着移除所述掩模。
图14A展示方法1300中此时(例如，到达框1304)的TFT装置的实例。所述TFT装置包含衬底1002。衬底1002包含源极区域1014、漏极区域1016及沟道区域1012。基部金属层1412在衬底的源极区域的部分上，且基部金属层1414在衬底的漏极区域的部分上。
在框1306，氧化物半导体层形成于基部金属层上及衬底的沟道区域上。在一些实施中，框1306类似在方法900中的框902。所述氧化物半导体层可为任何数目的不同氧化物半导体材料，如上文所述。在一些实施中，所述氧化物半导体层是约10nm到100nm厚。
图14B展示方法1300中此时(例如，到达框1306)的TFT装置的实例。所述TFT装置包含在衬底的沟道区域1012上及基部金属层1412及1414上的氧化物半导体层1418。
方法1300继续上文参考方法900所描述的过程操作。在框904，第一电介质层形成于沟道区域上的氧化物半导体层上。在框906，第一金属层形成于第一电介质层上。在一些实施中，形成与第一金属层及第一电介质层相关的电介质侧壁，如上文参考框908所描述。
图14C展示方法1300中此时(例如，到达框906)的TFT装置的实例。所述TFT装置包含第一电介质层1006及第一金属层1008。
方法1300继续上文参考方法900所描述的过程操作。在框910，第二金属层形成于源极区域及漏极区域上的氧化物半导体层上。在一些实施中，所述第二金属层的金属与所述基部金属层的金属相同。在一些其它实施中，所述第二金属层的金属是Ti、Mn或Mg的一者，但是与基部金属层的金属不同的金属。
图14D展示方法1300中此时(例如，到达框910)的TFT装置的实例。所述TFT装置包含第二金属层1030及1032。如图14D中所展示，第二金属层1030及1032分别形成于源极区域1014及漏极区域1016上的氧化物半导体层上。在一些其它实施中，所述第二金属层还形成于第一电介质层1006及第一金属层1008的侧上。
在框1314，处理氧化物半导体层、基部金属层及第二金属层，以形成重掺杂n型氧化物半导体及氧化物。在一些实施中，框1312类似在方法900中的框912。在一些实施中，所述处理在源极区域及漏极区域上的氧化物半导体层中形成重掺杂n型氧化物半导体。所述处理还在源极区域及漏极区域上的氧化物半导体层上的第二金属层中及所述基部金属层中形成氧化物。
如上文所描述，对从氧化物半导体层扩散出的氧气量的控制可用于控制氧化物半导体层中的掺杂电平。方法1300中的基部金属层用作从氧化物半导体层移除氧气的额外措施。基部金属层用作第二金属层的额外金属，氧可扩散到其内；即，基部金属层可用作额外氧气存储器。例如，当大量氧从源极区域及漏极区域上的氧化物半导体层移除时，可使用基部金属层。作为另一实例，在第二金属层中的氧化物的形成可阻碍氧扩散到所形成的氧化物的顶部上的剩余第二金属层中。此可减慢从氧化物半导体层扩散出的氧的动力。在此些例子中，基部金属层将帮助形成重掺杂n型氧化物半导体。
如上文所述，在一些实施中，基部金属层可形成于源极区域的部分及漏极区域的部分上。其上形成基部金属层的源极区域的面积及漏极区域的面积及所述基部金属层的厚度可进一步指定，以控制从氧化物半导体层扩散出的氧气量。
图14E展示方法1300中此时(例如，到达框1314)的TFT装置的实例。所述TFT装置包含在源极区域1014及漏极区域1016上的重掺杂n型氧化物半导体层1446及1448。此些重掺杂n型氧化物半导体层1446及1448用作TFT装置中的源极及漏极。未转换为重掺杂n型氧化物半导体的氧化物半导体层1418用作TFT装置中的沟道。
所述TFT装置包含在重掺杂n型氧化物半导体层1446上的氧化物层1042及在重掺杂n型氧化物半导体层1446下的氧化物层1442。所述TFT装置还包含在重掺杂n型氧化物半导体层1448上的氧化物层1044及在重掺杂n型氧化物半导体层1448下的氧化物层1444。氧化物层是从第二金属层及基部层的金属与从氧化物半导体层的氧反应形成的金属氧化物。在一些实施中，氧化物层1042及1044可用作钝化绝缘体。
如上文所述，在一些实施中，并非接触氧化物半导体层1418的所有金属被氧化。在此些实施中，第二金属层的金属将保持在氧化物1042及1044的顶部上。此外，在一些实施中，并非氧化所有基部金属层。
为完成所述TFT装置的制造，方法1300可继续上文参考方法900描述的过程操作。例如，第二金属层可如参考框914所描述的移除。第二电介质层可如参考框916所描述的形成于第一金属层及氧化物上。可参考框918所描述的移除第二电介质层及氧化物的部分，以暴露所述重掺杂n型氧化物半导体。可参考框920所描述的形成对源极区域及漏极区域中的重掺杂n型氧化物半导体的接触件。
可存在说明TFT装置的制作工艺的方法900、1200及1300的许多变动。例如，方法900可不包含在框908形成电介质侧壁。作为另一实例，在方法900的一些实施中，如果氧化所有第二金属层，且第二金属层不形成于电介质侧壁及第一金属层上，那么可不在框914移除第二金属层。作为又一实例，在方法1300的一些实施中，框906可在框1314之后执行。在此些实施中，可使用光刻技术以将第一金属层沉积在第一电介质层上。此外，可使用方法900、1200及1300以制造除顶部栅极之外还包含底部栅极的TFT装置。
图15A及15B展示说明包含多个干涉调制器的显示装置40的系统框图的实例。显示装置40可例如为蜂窝式电话或移动电话。然而，显示装置40的相同组件或其轻微变动还说明多种类型的显示装置，例如电视机、e-阅读器及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可从多种制作工艺的任何者形成，包含注入模制及真空成形。另外，外壳41可从任何多种材料制成，包含但不限于：塑料、金属、玻璃、橡胶及陶瓷，或其的组合。外壳41可包含可与不同色彩或含有不同标志、图片或符号的其它可移除部分互换的可移除部分(未作图式)。
显示器30可为任何多种显示器，包含双稳态或模拟显示器，如本文中所描述。显示器30还可经配置以包含平板显示器，例如电浆、EL、OLED、STN LCD或TFT LCD，或非平板显示器，例如CRT或其它管装置。另外，显示器30可包含干涉调制器显示器，如本文中所描述。
显示装置40的组件示意性地在图15B中说明，显示装置40包含外壳41，且可包含至少部分围封在其内的额外组件。例如，显示装置40包含网络接口27，其包含耦接到收发器47的天线43。收发器47连接到处理器21，其连接到调节硬件52。调节硬件52可经配置以调节信号(例如，过滤信号)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦接到帧缓冲器28，及阵列驱动器22，其继而连接到显示阵列30。电源50可按特定显示装置40的设计的需求而提供电力到所有组件。
网络接口27包含天线43及收发器47，使得显示装置40可在网络上与一个或一个以上装置通信。网络接口27还可具有一些处理能力，以减轻例如处理器21的数据处理需求。天线43可发射及接收信号。在一些实施中，天线43根据IEEE16.11标准(包含IEEE16.11(a)、(b)或(g))或IEEE802.11标准(包含IEEE802.11a、b、g或n)发射及接收RF信号。在一些其它实施中，天线43根据蓝牙标准发射及接收RF信号。在蜂窝式电话的情况中，天线43经设计以接收分码多重存取(CDMA)、分频多重存取(FDMA)、分时多重存取(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强数据GSM环境(EDGE)、陆地中继无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据最优化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速包存取(HSPA)、高速下行链路包存取(HSDPA)、高速上行链路包存取(HSUPA)、演进高速包存取(HSPA+)、长期演进(LTE)、AMPS或用于在无线网络内通信的其它已知信号，例如利用3G或4G技术的系统。收发器47可预处理从天线43接收的信号，使得其可由处理器21接收且进一步由处理器21操纵。收发器47还可处理从处理器21接收的信号，使得其可经由天线43而从显示装置40发射。
在一些实施中，收发器47可由接收器替代。另外，网络接口27可由图像源替代，其可存储或产生将要发送到处理器21的图像数据。处理器21可控制显示装置40的整体操作。处理器21可从网络接口27或图像源接收数据，例如压缩图像数据，且将数据处理为原始图像数据，或处理为容易处理成原始图像数据的格式。处理器21可将所处理的数据发送到驱动器控制器29或发送到帧缓冲器28以存储。原始数据通常指在图像内的每一位置处识别图像特性的信息。例如，此些图像特性可包含色彩、饱和度及灰度等级。
处理器21可包含微控制器、CPU或逻辑单元，以控制显示装置40的操作。调节硬件52可包含放大器及滤波器，以将信号发射到扬声器45，且从麦克风46接收信号。调节硬件52可为显示装置40内的离散组件，或可并入处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28获取由处理器21产生的原始图像数据，且可适当地重新格式化所述原始图像数据，以高速发射到阵列驱动器22。在一些实施中，驱动器控制器29可将所述原始图像数据重新格式化为具有类似光栅格式的数据流，使得其具有适宜于跨显示阵列30而扫描的时序。接着驱动器控制器29将格式化的信息发送到阵列驱动器22。尽管驱动器控制器29(例如LCD控制器)通常与作为独立式集成电路(IC)的系统处理器21相关，此些控制器可以许多方式实施。例如，控制器可作为硬件内建在处理器21中，作为软件内建在处理器21中，或以硬件完全与阵列驱动器22集成。
阵列驱动器22可从驱动器控制器29接收格式化信息，且可将视频数据重新格式化为一组平行波形，其每秒多次施加到源自显示器的x-y矩阵像素的数百个及有时数千个(或更多)引线。
在一些实施中，驱动器控制器29、阵列驱动器22及显示阵列30适宜于本文中描述的任何类型的显示器。例如，驱动器控制器29可为常规显示控制器或双稳态显示控制器(例如，IMOD控制器)。另外，阵列驱动器22可为常规驱动器或双稳态显示驱动器(例如，IMOD显示驱动器)。此外，显示阵列30可为常规显示阵列或双稳态显示阵列(例如，包含阵列的IMOD的显示器)。在一些实施中，驱动器控制器29可与阵列驱动器22集成。此实施在高度集成的系统中是常见的，例如蜂窝式电话、手表及其它小面积显示器。
在一些实施中，输入装置48可经配置以例如允许用户控制显示装置40的操作。输入装置48可包含键区，例如QWERTY键盘或电话键区、按钮、开关、游戏杆、触敏屏幕或压力敏感或热敏隔膜。麦克风46可经配置为显示装置40的输入装置。在一些实施中，可经麦克风46使用语音命令，以控制显示装置40的操作。
电源50可包含所属领域中众所周知的多种能量存储装置。例如，电源50可为可充电电池，例如镍-镉电池或锂离子电池。电源50还可为再生能源、电容器或太阳能电池，包含塑料太阳能电池或太阳能电池漆。电源50还可经配置以从壁式插座接收电力。
在一些实施中，控制可编程能力驻留在驱动器控制器29中，其可位于电子显示系统中的若干位置中。在一些其它实施中，控制可编程能力驻留在阵列驱动器22中。上文描述的最优化可以任何数目的硬件及/或软件组件且以多种配置实施。
与本文中揭示的实施结合描述的多种说明性逻辑、逻辑块、模块、电路及算法步骤可作为电子硬件、计算机软件或两者的组合而实施。已一股按照功能性描述硬件及软件的可互换性，且说明在上文描述的多种说明性组件、框、模块、电路及步骤中。此功能是以硬件实施还是以软件实施取决在施加于整体系统上的特定应用及设计约束。
用在实施与本文中揭示的方法结合描述的多种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备可与通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其经设计以执行本文中描述的功能的任何组合实施或执行。通用处理器可为微处理器，或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如，DSP及微处理器、多个微处理器、与DSP芯结合的一个或一个以上微处理器或任何其它此些配置的组合。在一些实施中，可由对于给定功能特定的电路执行特定步骤及方法。
在一个或一个以上方面中，所描述的功能可以硬件、数字电子电路、计算机软件、固件而实施，包含本说明书中揭示的结构及其结构等效者、或其任何组合。本说明书中描述的标的的实施还可实施为在计算机存储媒体上编码的一个或一个以上计算机程序，即，计算机程序指令的一个或一个以上模块，以由数据处理设备执行，或控制数据处理设备的操作。
本发明中描述的实施的多种修改可对于所属领域的技术人员容易显而易见，且本文中定义的一股原理可在未脱离本发明的精神或范围的情况下适用于其它实施。因此，权利要求书并非意欲限制为本文中展示的实施，而是与本发明、本文中揭示的原理及新颖特征兼容的最宽广范围一致。本文专门使用词语“示范性”意味着“作为实例，例子或说明”。本文中描述为“示范性”的任何实施不一定要诠释为比其它实施优选或有利。另外，所属领域的普通技术人员将容易了解，术语“上面”及“下面”有时出于容易描述图式而使用，且在适当定向的页面上指示对应在图式的定向的相对位置，且可能并不反映所实施的IMOD的适当定向。
在本说明书的分离实施的内文中描述的某些特征还可在单一实施中组合实施。相反地，在单一实施的内文中描述的多种特征还可以多个实施分离实施，或以任何适宜子组合实施。此外，尽管特征可在上文中描述为在某些组合中作用，且甚至最初主张如此，但是在一些情况中，来自主张的组合的一个或一个以上特征可从所述组合分开，且所主张的组合可针对于子组合或子组合的变动。
类似地，虽然操作在图中以特定次序描绘，此不应理解为要求此些操作以所展示的特定次序或以连续次序执行，或应执行所有说明的操作以实现期望结果。此外，图式可以流程图的形式示意性描绘一个多个实例过程。然而，并未描述的其它操作可并入示意性说明的实例过程中。例如，可在所说明的操作的任何者之前、之后、同时或之间执行一个或一个以上额外操作。在某些情况中，多任务及并行处理可为有利的。此外，在上文描述的实施中多种系统组件的分离不应理解为在所有实施中要求此分离，且应理解，所描述的程序组件及系统可一股在单一软件产品中集成到一起，或封装成多个软件产品。另外，其它实施在下文权利要求书的范畴内。在一些情况中，权利要求书中叙述的动作可以不同次序执行，且仍然实现期望的结果。

Claims (28)

1.一种方法，其包括：
提供衬底，所述衬底具有表面，所述表面包含源极区域、漏极区域及沟道区域，所述沟道区域介于所述源极区域与所述漏极区域之间，所述衬底包含在所述衬底的所述表面上的氧化物半导体层、在上覆在所述沟道区域上的所述氧化物半导体层上的第一电介质层，及在所述第一电介质层上的第一金属层；
在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层上形成第二金属层；及
处理所述氧化物半导体层及所述第二金属层，以形成：
在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层中的重掺杂n型氧化物半导体；及
在上覆在所述源极区域及所述漏极区域上的所述第二金属层中的氧化物。
2.根据权利要求1所述的方法，其进一步包括：
在所述第一金属层及所述氧化物上形成第二电介质层；及
移除上覆在所述源极区域及所述漏极区域上的所述第二电介质层及所述氧化物的部分，以暴露上覆在所述源极区域及所述漏极区域上的所述重掺杂n型氧化物半导体。
3.根据权利要求2所述的方法，其进一步包括：
形成金属接触件，第一金属接触件接触上覆在所述源极区域上的所述重掺杂n型氧化物半导体，且第二金属接触件接触上覆在所述漏极区域上的所述重掺杂n型氧化物半导体。
4.根据权利要求1所述的方法，其进一步包括：
移除所述第二金属层，以暴露上覆在所述源极区域及所述漏极区域上的所述氧化物；
在所述第一金属层及所述氧化物上形成第二电介质层；及
移除上覆在所述源极区域及所述漏极区域上的所述第二电介质层及所述氧化物的部分，以暴露上覆在所述源极区域及所述漏极区域上的所述重掺杂n型氧化物半导体。
5.根据权利要求1到4中任一权利要求所述的方法，其中所述第二金属层的金属包含镁、钛及锰的至少一者。
6.根据权利要求1到5中任一权利要求所述的方法，其中所述氧化物半导体层的氧化物半导体包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO及ZnO的至少一者。
7.根据权利要求1到6中任一权利要求所述的方法，其中所述处理导致上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层中的氧扩散到上覆在所述源极区域及所述漏极区域上的所述第二金属层中。
8.根据权利要求1到7中任一权利要求所述的方法，其中处理所述氧化物半导体层及所述第二金属层包含在约200℃到500℃的温度下执行约30分钟到10小时的持续时间的热处理。
9.根据权利要求1到8中任一权利要求所述的方法，其中所述氧化物从所述第二金属层的金属与来自所述氧化物半导体层的氧组合而形成。
10.根据权利要求1到9中任一权利要求所述的方法，其中所述第二金属层的金属形成具有比所述氧化物半导体层中的氧化物低的吉布斯自由能的氧化物。
11.根据权利要求1到10中任一权利要求所述的方法，其中处理所述氧化物半导体层及所述第二金属层氧化上覆在所述源极区域及漏极区域上的实质上所有所述第二金属层。
12.根据权利要求1及权利要求5到11中任一权利要求所述的方法，其进一步包括：
在于上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层上形成所述第二金属层之前，在所述第一金属层上及在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层上形成第二电介质层；及
各向异性地蚀刻所述第二电介质层，以形成与所述第一金属层及所述第一电介质层相关联的电介质侧壁，以暴露所述第一金属层，且暴露上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层的部分。
13.一种根据权利要求1到12中任一权利要求所述的方法制造的装置。
14.一种方法，其包括：
提供衬底，所述衬底具有表面，所述表面包含源极区域、漏极区域及沟道区域，所述沟道区域介于所述源极区域与所述漏极区域之间；
在所述衬底的所述源极区域及所述漏极区域上形成第一金属层；
在所述第一金属层及所述衬底的所述沟道区域上形成氧化物半导体层；
在上覆在所述沟道区域上的所述氧化物半导体层上形成第一电介质层；
在所述第一电介质层上形成第二金属层；
在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层上形成第三金属层；及
处理上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层，以在上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层中形成重掺杂n型氧化物半导体，且在上覆在所述源极区域及所述漏极区域上的所述第一金属层及所述第三金属层中形成氧化物。
15.根据权利要求14所述的方法，其中所述第一金属层及所述第三金属层的金属包含镁、钛及锰的至少一者。
16.根据权利要求14或15所述的方法，其中所述氧化物半导体层的氧化物半导体包含InGaZnO、InZnO、InHfZnO、InSnZnO、SnZnO、InSnO、GaZnO及ZnO的至少一者。
17.根据权利要求14到16中任一权利要求所述的方法，其中处理所述氧化物半导体层及所述第二金属层导致上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层中的氧扩散到所述第一金属层中及扩散到上覆在所述源极区域及所述漏极区域上的所述第三金属层中。
18.根据权利要求14到17中任一权利要求所述的方法，其进一步包括：
在于上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层上形成所述第三金属层之前，在所述第二金属层上及所述氧化物半导体层的所述源极区域及所述漏极区域上形成第二电介质层；及
各向异性地蚀刻所述第二电介质层，以形成与所述第二金属层及所述第一电介质层相关联的电介质侧壁，以暴露所述第二金属层，且暴露上覆在所述源极区域及所述漏极区域上的所述氧化物半导体层的部分。
19.一种设备，其包括：
衬底，其包含表面；
氧化物半导体，其提供在所述衬底表面上，所述氧化物半导体层的沟道区域介于所述氧化物半导体层的源极区域与漏极区域之间，所述氧化物半导体层的所述源极区域及所述漏极区域是重掺杂n型氧化物半导体；
在所述氧化物半导体的所述沟道区域上的第一电介质；
在所述第一电介质上的第一金属；
在所述氧化物半导体的所述源极区域上及所述漏极区域上的第一金属氧化物；
在所述第一金属上及所述第一金属氧化物上的第二电介质；
接触所述氧化物半导体的所述源极区域的第一金属接触件；及
接触所述氧化物半导体的所述漏极区域的第二金属接触件。
20.根据权利要求19所述的设备，其进一步包括：
在所述衬底表面上的第三电介质，其中所述氧化物半导体在所述第三电介质上。
21.根据权利要求19或20所述的设备，其中所述衬底包含玻璃。
22.根据权利要求19到21中任一权利要求所述的设备，其进一步包括：
下伏在所述氧化物半导体的所述源极区域及所述漏极区域下的第二金属氧化物。
23.根据权利要求19到22中任一权利要求所述的设备，其进一步包括：
显示器；
处理器，其经配置以与所述显示器通信，所述处理器经配置以处理图像数据；及
存储器装置，其经配置以与所述处理器通信。
24.根据权利要求19到23中任一权利要求所述的设备，其进一步包括：
驱动器电路，其经配置以将至少一个信号发送到所述显示器。
25.根据权利要求24所述的设备，其进一步包括：
控制器，其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。
26.根据权利要求19到25中任一权利要求所述的设备，其进一步包括：
图像源模块，其经配置以将所述图像数据发送到所述处理器。
27.根据权利要求26所述的设备，其中所述图像源模块包含接收器、收发器及发射器的至少一者。
28.根据权利要求19到27中任一权利要求所述的设备，其进一步包括：
输入装置，其经配置以接收输入数据，且将所述输入数据传递到所述处理器。
CN201280021881.4A 2011-03-21 2012-03-12 非晶氧化物半导体薄膜晶体管制造方法 Active CN103503149B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/052,446 US8797303B2 (en) 2011-03-21 2011-03-21 Amorphous oxide semiconductor thin film transistor fabrication method
US13/052,446 2011-03-21
PCT/US2012/028815 WO2012128989A1 (en) 2011-03-21 2012-03-12 Amorphous oxide semiconductor thin film transistor fabrication method

Publications (2)

Publication Number Publication Date
CN103503149A true CN103503149A (zh) 2014-01-08
CN103503149B CN103503149B (zh) 2016-08-24

Family

ID=45929012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280021881.4A Active CN103503149B (zh) 2011-03-21 2012-03-12 非晶氧化物半导体薄膜晶体管制造方法

Country Status (6)

Country Link
US (1) US8797303B2 (zh)
JP (1) JP5917679B2 (zh)
KR (1) KR101502065B1 (zh)
CN (1) CN103503149B (zh)
TW (1) TWI484566B (zh)
WO (1) WO2012128989A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109638010A (zh) * 2017-10-09 2019-04-16 联华电子股份有限公司 射频切换装置以及其制作方法
CN112510377A (zh) * 2020-12-10 2021-03-16 深圳先进技术研究院 一种柔性太赫兹调制器及其制备和调节方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
JP5829477B2 (ja) * 2011-10-20 2015-12-09 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9171960B2 (en) * 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
JP6068748B2 (ja) * 2013-03-13 2017-01-25 株式会社半導体エネルギー研究所 半導体装置
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI528564B (zh) * 2013-09-23 2016-04-01 友達光電股份有限公司 薄膜電晶體及其製作方法
TWI566388B (zh) * 2014-08-12 2017-01-11 群創光電股份有限公司 顯示面板
KR102326170B1 (ko) * 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101779906B1 (ko) 2016-07-21 2017-09-19 동우 화인켐 주식회사 필름 터치 센서
US20190385949A1 (en) * 2016-12-27 2019-12-19 Intel Corporation Amorphous oxide semiconductor memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046354A1 (en) * 2004-09-02 2006-03-02 Dwayne Kreipl Recessed gate dielectric antifuse
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
CN101540143A (zh) * 2004-09-27 2009-09-23 Idc公司 用于驱动一双稳显示器的方法及系统
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4653949B2 (ja) * 2003-12-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US7105390B2 (en) 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7067379B2 (en) * 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture
US7920135B2 (en) * 2004-09-27 2011-04-05 Qualcomm Mems Technologies, Inc. Method and system for driving a bi-stable display
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5285235B2 (ja) * 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
JP5286664B2 (ja) * 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5500771B2 (ja) * 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100884883B1 (ko) 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
US7910994B2 (en) 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
US7660028B2 (en) * 2008-03-28 2010-02-09 Qualcomm Mems Technologies, Inc. Apparatus and method of dual-mode display
US8236680B2 (en) 2008-06-20 2012-08-07 Northwestern University Nanoscale, spatially-controlled Ga doping of undoped transparent conducting oxide films
KR101623224B1 (ko) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101609727B1 (ko) 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5439878B2 (ja) 2009-03-13 2014-03-12 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
US8017483B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Method of creating asymmetric field-effect-transistors
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046354A1 (en) * 2004-09-02 2006-03-02 Dwayne Kreipl Recessed gate dielectric antifuse
CN101540143A (zh) * 2004-09-27 2009-09-23 Idc公司 用于驱动一双稳显示器的方法及系统
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
CN101582453A (zh) * 2008-05-15 2009-11-18 三星电子株式会社 晶体管、半导体器件和制造晶体管、半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109638010A (zh) * 2017-10-09 2019-04-16 联华电子股份有限公司 射频切换装置以及其制作方法
CN112510377A (zh) * 2020-12-10 2021-03-16 深圳先进技术研究院 一种柔性太赫兹调制器及其制备和调节方法

Also Published As

Publication number Publication date
KR101502065B1 (ko) 2015-03-12
WO2012128989A1 (en) 2012-09-27
US8797303B2 (en) 2014-08-05
CN103503149B (zh) 2016-08-24
TWI484566B (zh) 2015-05-11
TW201246398A (en) 2012-11-16
JP5917679B2 (ja) 2016-05-18
JP2014514747A (ja) 2014-06-19
US20120242627A1 (en) 2012-09-27
KR20140030162A (ko) 2014-03-11

Similar Documents

Publication Publication Date Title
CN103503149A (zh) 非晶氧化物半导体薄膜晶体管制造方法
JP6339502B2 (ja) アモルファス酸化物半導体薄膜トランジスタ作製方法
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
CN103518180A (zh) 用于集成电容式触摸装置的接线及外围
CN103814282A (zh) 硅化物间隙薄膜晶体管
CN104508829B (zh) 多栅极薄膜晶体管
CN103339548A (zh) 机电干涉测量调制器器件
CN106537592A (zh) 具有高密度存储电容器的晶体管的制造
CN103443688A (zh) 用于显示设备的介电分隔件
TW201308290A (zh) 用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件
CN104205389A (zh) 高电容密度金属-绝缘体-金属电容器
CN103842885A (zh) 干涉式调制器的机械层及其制造方法
CN103959130A (zh) 具有双吸收层的干涉调制器
CN104054015A (zh) 用于驱动模拟干涉式调制器的系统、装置及方法
CN104024143A (zh) 沿着导电线的侧壁间隔物
TW201303828A (zh) 用以減少線時間之方法及裝置
TW201333530A (zh) 機電系統可變電容裝置
CN103502873A (zh) 机械层及其制造方法
TW201337326A (zh) 機電系統之儲存電容器及形成該系統之方法
CN103430079A (zh) 非活跃的哑像素
TW201608278A (zh) 使一顯示器元件陣列中之薄膜電晶體免於可見光及紫外光之保護
TW201329602A (zh) 機電系統可變電容器件
CN103974896A (zh) 用于垂直集成的堆叠式通孔
TWI477811B (zh) 機電系統裝置
CN103460113A (zh) 像素通路及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161026

Address after: American California

Patentee after: NUJIRA LTD.

Address before: American California

Patentee before: Qualcomm MEMS Technology Corp.